KR980005731A - 반도체 소자 제조시 실리콘 산화막의 습식 식각 방법 - Google Patents

반도체 소자 제조시 실리콘 산화막의 습식 식각 방법 Download PDF

Info

Publication number
KR980005731A
KR980005731A KR1019960023653A KR19960023653A KR980005731A KR 980005731 A KR980005731 A KR 980005731A KR 1019960023653 A KR1019960023653 A KR 1019960023653A KR 19960023653 A KR19960023653 A KR 19960023653A KR 980005731 A KR980005731 A KR 980005731A
Authority
KR
South Korea
Prior art keywords
silicon oxide
wet etching
semiconductor device
oxide film
etching method
Prior art date
Application number
KR1019960023653A
Other languages
English (en)
Other versions
KR100223768B1 (ko
Inventor
김대희
윤용혁
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960023653A priority Critical patent/KR100223768B1/ko
Publication of KR980005731A publication Critical patent/KR980005731A/ko
Application granted granted Critical
Publication of KR100223768B1 publication Critical patent/KR100223768B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

본 발명은 디메틸술폭사이드(Dimethylsulfoxide, DMSO)를 게면활성제로 사용한 케미컬에서 실리콘 산화막을 습식 식각하는 것을 특징으로 하는 반도체 소자 제조시 실리콘 산화막의 습식 식각 방법에 관한 것으로, 시간에 따라 식각률(Etch Rate)이 변하지 않고 보관이 용이하며, 종래에 사용되었던 계면활성제(Surfactant)보다 여러 가지 면에서 유리한 새로운 계면활성제를 첨가하여 실리콘 산화막을 습식식각하는 방법에 관한 것이다.

Description

반도체 소자 제조시 실리콘 산화막의 습식 식각 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실리콘 산화막 식각에 사용되는 계면활성제인 디메틸술폭사이드(DMSO)의 분자 구조.

Claims (3)

  1. 디메틸술폭사이드(Dimethylsulfoxide, DMSO)를 게면활성제로 사용한 케미컬에서 실리콘 산화막을 습식 식각하는 것을 특징으로 하는 반도체 소자 제조시 실리콘 산화막의 습식 식각 방법.
  2. 제1항에 있어서, 상기 케미컬은 상기 디메틸술폭사이드가 포함하는 HF용액인 것을 특징으로 하는 반도체 소자 제조시 실리콘 산화막의 습식 습각 방법.
  3. 제1항에 있어서, 상기 케미컬은 상기 디메틸술폭사이드가 포함하는 BOE인 것을 특징으로 하는 반도체 소자 제조시 실리콘 산화막의 습식 습각 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960023653A 1996-06-25 1996-06-25 반도체 소자 제조시 실리콘 산화막의 습식 식각방법 KR100223768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023653A KR100223768B1 (ko) 1996-06-25 1996-06-25 반도체 소자 제조시 실리콘 산화막의 습식 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023653A KR100223768B1 (ko) 1996-06-25 1996-06-25 반도체 소자 제조시 실리콘 산화막의 습식 식각방법

Publications (2)

Publication Number Publication Date
KR980005731A true KR980005731A (ko) 1998-03-30
KR100223768B1 KR100223768B1 (ko) 1999-10-15

Family

ID=19463365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023653A KR100223768B1 (ko) 1996-06-25 1996-06-25 반도체 소자 제조시 실리콘 산화막의 습식 식각방법

Country Status (1)

Country Link
KR (1) KR100223768B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799843B2 (ja) 2003-10-17 2011-10-26 三星電子株式会社 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR100223768B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR920005267A (ko) 반도체장치의 제조방법
KR980005731A (ko) 반도체 소자 제조시 실리콘 산화막의 습식 식각 방법
KR910013463A (ko) 반도체 소자의 개구형성방법
KR970077242A (ko) 반도체 소자의 실리콘 질화막 식각 방법
KR910010623A (ko) 건식 식각 및 습식 식각의 특성을 이용한 접촉 식각 방법
KR910008788A (ko) 커패시터 스토리지 노드의 자동 정렬 접촉방법
KR970053117A (ko) 반도체소자의 제조방법
KR940016590A (ko) 반도체 소자의 산화막 형성방법
KR960039184A (ko) 반도체장치 제조방법
KR970030754A (ko) 반도체장치의 라벨 형성방법
KR960019576A (ko) 롬(rom)의 게이트절연막 형성방법
KR970067667A (ko) 폴리머 제거방법
KR970066725A (ko) 저온 린스 공정을 통한 불화수소산 에칭의 급랭법
KR930014896A (ko) 디램 셀의 제조방법
KR980005471A (ko) 자연 산화막을 제거한 전극의 제조 공정
KR920008854A (ko) GaAs반도체 웨이퍼의 에칭 방법
KR960019538A (ko) 두께를 초과하여 형성된 층의 식각방법
KR910008802A (ko) 반도체장치의 제조방법
KR980005261A (ko) 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법
KR980005701A (ko) 플라즈마 에칭 시스템용 에천트
KR970023756A (ko) 반도체장치의 스페이서 형성방법
KR970023780A (ko) 반도체장치의 폴리실리콘막의 식각방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법
KR920003467A (ko) 필드산화막 형성방법
KR970028875A (ko) 폴리머 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee