KR940005626B1 - 폴리실리콘 패턴 형성방법 - Google Patents
폴리실리콘 패턴 형성방법 Download PDFInfo
- Publication number
- KR940005626B1 KR940005626B1 KR1019910022978A KR910022978A KR940005626B1 KR 940005626 B1 KR940005626 B1 KR 940005626B1 KR 1019910022978 A KR1019910022978 A KR 1019910022978A KR 910022978 A KR910022978 A KR 910022978A KR 940005626 B1 KR940005626 B1 KR 940005626B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- pattern
- layer
- forming
- insulating layer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1a도 내지 제1d도는 종래기술에 의해 폴리실리콘 패턴 형성방법을 도시한 단면도.
제2a도 내지 제2d도는 본 발명에 의해 폴리실리콘 패턴 형상방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연층 2 : 폴리실리콘층
2A : 폴리실리콘 패턴 3 : 포토레지스트
4 : C1계 폴리머 5 : F.C계 보호층
6 : 잔여물
본 발명은 고집적 반도체 소자의 폴리실리콘 패턴형성방법에 관한 것으로, 특히 패턴을 하기 위한 폴리실리콘 식각공정후에 CHF3/CF4가스 또는 CHF3가스를 이용한 인-시투 플리즈마 처리로 잔류 Cl기를 제거하는 폴리실리콘 패턴 형성방법에 관한 것이다.
일반적으로 반도체 소자에 도전층으로 폴리실리콘층을 사용하고 패턴 공정으로 폴리실리콘 패턴을 형성하였다.
종래기술의 폴리실리콘층(또는 폴리사이드층)의 패턴형성방법을 살펴보면 다음과 같다.
폴리실리콘층을 소정의 절연층 상부에 형성하고, 그 상부에 포토레지스트층을 도포한 다음, 노광 및 현상 공정으로 예정된 마스크용 포토레지스트 패턴을 형성한 후, Cl계 식각가스원(또는 식각용액)으로 노출된 폴리실리콘층을 식각하여 폴리실리콘 패턴을 형성하고, 잔류 Cl이 노출된 절연층 표면에 축적하는 것을 방지하기 위해 Q.D.R을 실시한 후, O2플라즈마를 이용하여 포토레지스트 패턴을 제거하고, H2SO4+H2O2용액으로 폴리실리콘 패턴을 세정(Cleaning)하고, 폴리실리콘 패턴 측벽에 남아 있는 Cl계 폴리머를 제거하기 위해 B.O.E(100:1)에 딥(DIR)공정을 실시하였다.
그러나, 상기한 바와 같이 종래기술에서는 Cl계 식각원을 사용하여 폴리실리콘층을 식각기 때문에 폴리실리콘 패턴 측벽에 Cl계 폴리머가 형성되며, 폴리실리콘층 식각완료후에 잔류 Cl이 절연층 표면에 축적되는 것을 방지하기 위해 Q.D.R을 실시해야 하며, cl계 폴리모는 반응성이 약하여 O2플라즈마를 이용한 포토레지스트 패턴제거 및 H2SO4+H2O2세정시에도 Cl계 폴리머가 제거되지 않음으로써 비유기를 세정 식각원인 B.O.E(100:1)에서 딥공정을 실시행 한다.
따라서, 본 발명은 상기의 공정을 단순화하고, 폴리실리콘 패턴의 안정화를 위하여, Cl계 식각원을 사용하여 폴리실리콘층을 식각하고 ,계속하여 인-시투 공정으로 CHF3/CF4가스 또는 CHF3가스를 공급시켜 폴리실리콘층 측벽에 Cl계 폴리머를 F.C계 보호층으로 치환하여 Cl기를 제거하고, O2플라즈마를 이용하여 포토레지스트 패턴을 제거하고, H2SO4+H2O2세정을 실시하는 폴리실리콘층 패턴 형성방법을 제공하는데 그 목적이 있다.
본 발명에 의하면 절연층 상부에 폴리실리콘층을 형성하고 폴리실리콘층 상부에 포토레지스트 패턴을 형성하는 단계와, Cl계 식각원으로 폴리실리콘층의 예정된 부분을 식각하여 폴리실리콘 패턴을 형성하고, 인-시투 공정으로 F계 식각원으로 이용하여 폴리실리콘 패턴측벽에 형성된 Cl계 폴리머를 C.F계보호층으로 치한시켜 Cl기는 증발시키는 단계와, O2플라즈마 공정에서 상기 포토레지스트 패턴가 C.F 계 보호층을 동시에 제거하는 단계와, H2SO4+H2O2세공정으로 절연층 표면과 폴리실리콘 패턴 측벽에 남아 있는 잔여물을 제거하는 단계로 이뤄지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1d도는 종래의 방법에 의해 폴리실리콘층 패턴을 형성하는 단계를 도시한 단면도이다.
제1a도는 절연층(1)상부에 폴리실리콘층(2)및 포토레지스트층(3)을 적층시킨 다음, 예정된 폴리실리콘층 패턴을 형성하기 위하여 마스크용 포토레지스트 패턴(3A)을 노광 및 현상고정으로 형성하고, 폴리실리콘층(2)을 식각하여 폴리실리콘층 패턴(2A)을 형성한 상태의 단면도로서, 상기 폴리실리콘층(2) 식각공정은 Cl계 식각가스(예를 들어 Cl2, HCl등의 포함한 가스)을 사용하여 식각함으로써 폴리실리콘층 패턴(2A) 측벽에 Cl계 폴리머(4)(예를 들어 CxCl, CxClySiz)가 남게됨을 도시한다.
제1b도는 상기 폴리실리콘층(2) 식각고정후 잔류 Cl-이 노출된 절연층(1)상부에 축적되는 것을 방지하기 위하여 Q.D.R(Quick Dump Rinse) 공정을 실시한 다음, O2플라즈마를 이용하여 포토레지스따라 패턴(3A)을 제거한 상태의 단면도로서, 상기 Cl계 폴리머(4)는 Q.D.R 공정과 O2플라즈마를 이용한 포토레지스트 패턴 제거 공정에서도 식각되지 않고 그대로 남아 있는 것을 도시한다.
제1c도는 상기 포토레지스트 패턴 제거한 후 H2SO4+H2O2세정을 실시한 상태의 단면도로서, 여전히 Cl계폴리머(4)가 남아 있는 것을 도시한다.
제1d도는 B.O.E(100:1) 딥 공정을 실시하여 Cl계 폴리머(4)를 제거한 것을 도시한다.
제2a도 내지 제2d도는 본 발명의 제1실시예에 의해 폴리실리콘층 패턴을 형성하는 단계를 도시한 단면도이다.
제2a도는 제1a도와 같은 방법으로 절연층(1)상부에 폴리실리콘층(2) 과 포토레지스트층(3)을 적층하고 포토레지스트패턴(3A) 을형성하고 Cl계 식각원으로 노출된 폴리실리콘층(2)을 식각하여 폴리실리콘 패턴(2A)을 형성한 단면도로서, 폴리실리콘 패턴(2A)과 포토레지스트 패턴(3A) 측벽에 Cl계 폴리머(4)가 남아 있음을 도시한다.
제2b도는 폴리실리콘층(2A)을 Cl계 식각원으로 식각한 다음, 계속하여 동일장비에서 인-시투(In-Situ)공정으로 F계 식각원 예를 들어 저전력 ,고압력, 저가스비(Low Gas Rtio)인 플라즈마에 의한 소자특성 저하를 최소화하고 산화막(절연층)의 식각손실을 50Å이내로 조절할 수 있는 조건의 CHF3/CF4가스 또는 CHF3가스의 플라즈마를 이용하여 폴리실리콘층 패턴(2A) 측벽의 Cl계 폴리머(4)를 C.F계 보호층(5)으로 치환시키면서 Cl는 증발시킨다. 또한 절연층(1) 상부에도 C.F계 보호층(5)이 형성된 것을 도시한 단면도이다.
여기서 상기 Cl계 폴리머가 C.F계 보호층으로 치환되는 것을 화학적으로 나타내면 다음식(1),(2)와 같다.
CxCly+CHF→HCl↑+ CxFy.............................................................. (1)
SiClx+CF3+F*→Si+CxFy+Clx↑.......................................................(2)
제2c도는 O2플라즈마로 포토레지스트 패턴(3A)을 제거하는 동시에 F.C계 보호층(5)을 제거시킨 상태의 단면도로서, 절연층(1) 상부와 폴리실리콘 패턴(2A) 측벽에 잔여물(6)이 남아 있는 상태를 도시한다.
여기에서 F.C계 보호층이 0 플라즈마에서 제거되는 것을 화학식으로 나타내면 다음식(3)(4)와 같다.
CxFy+O2→CO↑...............................................................(3)
CxFy+O2→CO2↑..............................................................(4)
제2d도는 H2SO4+H2O2세정공정으로 절연층(1) 상부 및 폴리실리콘 패턴(2A) 측벽의 잔여물(6)을 제거한 상태의 단면도이다.
상기의 폴리실리콘층을 본 발명의 공정단계에 의해 패턴하는 대신에 폴리사이드를 절연층 상부에 형성하고, 본 발명의 공정단계, 즉 폴리사이드 식각→CHF3/CF4또는 CHF3플라즈마 처리 →O2플라즈마 포토 레지스트 패턴제거→H2SO4+H2O2세정을 이용하여 폴리사이드 패턴 공정을 실시할 수 있다.
본 발명에 의하면, 폴리실리콘 또는 폴리사이드 패턴 형성을 안정하게 형성할 수 있고, Q.D.R 공정을 제거할 수 있으며, 오염을 감소시킴으로써 생산성을 향상시킬 수 있으며, 생산비용도 절감할 수 있는 효과가 있다.
Claims (3)
- 폴리실리콘 패턴 형성방법에 있어서, 절연층 상부에 폴리실리콘층을 형성하고 폴리실리콘층 상부에 포토레지스트 패턴을 형성하는 단계와, Cl계 식각원으로 폴리실리콘층의 예상된 부분을 식각하여 폴리실리콘 패턴을 형성하고, 인-시투 공정으로 F계 식각원을 이용하여 폴리실리콘 패턴측벽에 형성된 Cl계 폴리머를 C.F계 보호층으로 치환시켜 Cl은 증발시키는 단계와 O2플라즈 마공정에 상기 포토레지스 패터과 C.F계 보호층을 동시에 제거하는 단계와, H2SO4+H2O2세정공정으로 절연층 표면과 폴리실리콘 패턴 측벽에 남아 있는 잔여물을 제거하는 단계로 이뤄지는 것을 특징으로 하는 폴리실리콘 패턴 형성방법.
- 제1항에 있어서, 상기 절연층 상부에 폴리사이드층을 형성하고 상기와 같은 공정단계로 폴리사이드 패턴을 형성하는 것을 포함하는 폴리실리콘 패턴 형성방법.
- 제1항에 있어서, 상기 F계 식각원은 CHF3/CHF4가스 또는 CHF3가스를 이용하는 것을 특징으로 하는 폴리실리콘 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022978A KR940005626B1 (ko) | 1991-12-14 | 1991-12-14 | 폴리실리콘 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022978A KR940005626B1 (ko) | 1991-12-14 | 1991-12-14 | 폴리실리콘 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930013871A KR930013871A (ko) | 1993-07-22 |
| KR940005626B1 true KR940005626B1 (ko) | 1994-06-21 |
Family
ID=19324800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910022978A KR940005626B1 (ko) | 1991-12-14 | 1991-12-14 | 폴리실리콘 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940005626B1 (ko) |
-
1991
- 1991-12-14 KR KR1019910022978A patent/KR940005626B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930013871A (ko) | 1993-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185489B1 (ko) | 반도체장치의 제조방법 | |
| US6010829A (en) | Polysilicon linewidth reduction using a BARC-poly etch process | |
| KR100388591B1 (ko) | 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법 | |
| JPH0945633A (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| US5904570A (en) | Method for polymer removal after etching | |
| CN116130354A (zh) | 一种去除光刻胶残留物的方法 | |
| KR940005626B1 (ko) | 폴리실리콘 패턴 형성방법 | |
| US6835644B2 (en) | Method for making interconnect structures | |
| KR100278277B1 (ko) | 실리사이드의콘택저항개선을위한반도체소자제조방법 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20010056249A (ko) | 반도체장치의 다층막 패턴 형성방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100460801B1 (ko) | 반도체소자제조방법 | |
| KR0172719B1 (ko) | 반도체 소자의 캐패시터 패턴 형성 방법 | |
| JPH07135198A (ja) | エッチング方法 | |
| KR100632565B1 (ko) | 반도체소자의 퓨즈박스 형성방법 | |
| KR940008769B1 (ko) | 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 | |
| KR20000027241A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR960006341B1 (ko) | 반도체 소자의 스몰포켙 제거 방법 | |
| KR100274345B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| JPH06291091A (ja) | ドライエッチング方法 | |
| KR20020068621A (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |