KR100632565B1 - 반도체소자의 퓨즈박스 형성방법 - Google Patents

반도체소자의 퓨즈박스 형성방법 Download PDF

Info

Publication number
KR100632565B1
KR100632565B1 KR1019990063574A KR19990063574A KR100632565B1 KR 100632565 B1 KR100632565 B1 KR 100632565B1 KR 1019990063574 A KR1019990063574 A KR 1019990063574A KR 19990063574 A KR19990063574 A KR 19990063574A KR 100632565 B1 KR100632565 B1 KR 100632565B1
Authority
KR
South Korea
Prior art keywords
thin film
polysilicon thin
forming
semiconductor device
etching
Prior art date
Application number
KR1019990063574A
Other languages
English (en)
Other versions
KR20010061090A (ko
Inventor
김성민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990063574A priority Critical patent/KR100632565B1/ko
Publication of KR20010061090A publication Critical patent/KR20010061090A/ko
Application granted granted Critical
Publication of KR100632565B1 publication Critical patent/KR100632565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 퓨즈박스 형성방법에 관한 것으로,
반도체기판에 퓨즈를 형성하고 그 상부를 평탄화시키는 제1절연막을 형성한 다음, 상기 제1절연막 상부에 식각 장애 폴리 실리콘 박막을 형성시키고, 그 상부에 제2절연막을 형성한 다음, 상기 제2절연막, 식각 장애 폴리 실리콘 박막 및 일정두께의 제1절연막을 식각하여 리페어 퓨즈 박스를 형성하고 상기 식각 장애 폴리 실리콘 박막의 잔존 부분을 등방성 식각하여 제거함으로써 레이저를 이용한 리페어 공정에서 잔유물에 의한 오염을 사전에 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 퓨즈박스 형성방법{A method for forming a fuse box of semiconductor device}
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 퓨즈박스 형성방법을 도시한 단면도.
도 2 는 본 발명의 실시예에 따른 반도체소자의 퓨즈박스 형성방법을 도시한 단면도.
〈도면의 주요주분에 대한 부호의 설명〉
11 : 반도체기판 13 : 퓨즈
15 : 제1절연산화막 17 : 식각 장애 폴리 실리콘 박막
19 : 제2절연산화막 21 : 감광막패턴
본 발명은 반도체소자의 퓨즈박스 형성방법에 관한 것으로, 특히 소자의 수율 개선을 목적으로 하는 리페어 에치 공정시 잔존하게 되는 식각 장애 폴리 실리콘 박막을 등방성 식각을 이용하여 제거함으로써 후속 리페어 공정에서의 잔유물에 의한 부작용 억제 효과를 기대할 수 있어, 반도체 소자의 특성, 수율 및 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
반도체 소자 제조에서 리페어 공정은 레이저를 이용하여 반도체 회로상 일정 도선을 끊어서 불량 부위를 절단시키고 여분의 다른 회로로 대체시킴으로써, 동작 가능하게 하거나 양질화시켜 제조 수율을 향상시키는 공정이다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 퓨즈 박스 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 게이트 또는 비트-라인을 퓨즈(13)로 하여 그 위에 제1절연 산화막(15)이 1000∼3000 Å 정도 도포된 상태를 유지해야 하는데, 이는 리페어 공정에서 레이저를 이용하여 폴리 실리콘 라인을 절단시켰을 때 순간적인 폭발을 통하여 폴리 실리콘의 잔유물을 완전히 제거하기 위한 것이다.
이와 같이 퓨즈 위의 제1절연 산화막(15)의 두께를 일정하게 유지하기 위하여 식각 장애 폴리 실리콘 박막(17)을 형성한다. 여기서, 상기 식각 장애 폴리 실리콘 박막(17)은 퓨즈 박스 상부에만 형성한다.
이때, 상기 식각 장애 폴리 실리콘 박막(17)이란, 퓨즈 상단에 일정 두께의 절연 산화막 위에 폴리 실리콘 박막이 형성되어 있어, 식각 속도를 조절하는 기능을 하는 구조를 말한다. 즉, 식각 장애 폴리 실리콘 박막 위에 절연막을 식각하기 위한 레시피 ( recipe ) 를 폴리 실리콘과 선택비가 매우 큰 조건으로 적용함으로써, 두께에 관계없이 일차적으로 식각이 식각 장애 박막에서 멈추도록 하는 것이다.
그 다음, 전체표면상부를 평탄화시키는 제2절연 산화막(19)을 형성한다.
그리고, 상기 제2절연 산화막(19) 상부에 감광막패턴(21)을 형성한다.
이때, 상기 감광막패턴(21)은 리페어 퓨즈 박스가 형성된 부분이 노출되도록 형성한다. (도 1a)
그 다음, 상기 감광막패턴(21)을 마스크로 하여 낮은 식각선택비를 갖는 레시피로 상기 퓨즈(13) 위의 제2절연 산화막(19), 식각 장애 폴리 실리콘 박막(17) 및 제1절연산화막(15)을 순차적으로 식각하여 800 - 1200 Å 정도의 상기 제1절연산화막(15)만을 남긴다.
그리고, 상기 감광막패턴을 제거한다. (도 1b)
이러한 기술을 적용하는 이유는, 리페어 에치는 반도체 소자 제조 상 마지막 공정으로, 식각하여야 할 박막의 두께가 35,000 Å 이상이 되어, 식각 후 잔여 산화막 두께를 1000 Å 내외로 조절한다는 것이 매우 곤란하기 때문이다.
더욱이 현재의 고집적 소자 제조 공저에서, 고정밀 리페어 장비의 조건에 맞추어 공정 마진을 확보하기 위하여, 퓨즈 위의 잔여 산화막 두께는 치명적인 결과를 초래할 수 밖에 없는 것이다.
따라서, 이러한 식각 장애 폴리 실리콘 박막 기술은 0.22 ㎛ 미세 선폭 회로 기술에서 매우 중요한 부분을 차지하고 있다고 볼 수 있다.
그러나, 상기한 종래기술은, 상기 식각 장애 폴리 실리콘 박막(17)은 리페어 박스 형성 후에 박스 벽면에 폴리 실리콘 단면을 남기게 되고, 이는 리페어 공정시 발생되는 폴리 실리콘 잔유물과 연결됨으로써 부적절한 회로 연결을 형성시키게 되다. 이러한 현상으로 인하여 리페어에 의해 복구되는 반도체 소자의 생산량이 급격히 줄어 들고, 결국 생산 수율을 감소시키는 결과를 초래하고 있는 것이다.
현재 0.22 ㎛ 대비 저급 기술에서는 이러한 현상에 의한 문제점이 발생하지 않거나, 공정 마진 측면에서 큰 문제점이 없어 식각 장애 박막 기술을 적용하지 않고 있다. 그러나, 0.22 ㎛ 이상의 고급 기술에서는 식각 장애 박막 기술을 적용하고 있고, 그로 인하여 발생하는 위와 같은 문제점을 안은 채로 양산되고 있는 실정이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 등방성식각공정을 이용하여 리페어 공정에서 유발된 폴리 실리콘 잔유물을 제거함으로써 후속공정에서 유발될 수 있는 소자의 특성 열화를 방지하여 반도체소자의 특성, 신뢰성 및 수율을 향상시킬 수 있는 반도체소자의 퓨즈 박스 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 퓨즈박스 형성방법은,
반도체기판에 퓨즈를 형성하고 그 상부를 평탄화시키는 제1절연막을 형성하는 공정과,
상기 제1절연막 상부에 식각 장애 폴리 실리콘 박막을 형성하고, 그 상부에 제2절연막을 형성하는 공정과,
상기 제2절연막, 식각 장애 폴리 실리콘 박막 및 일정두께의 제1절연막을 식각하여 리페어 퓨즈 박스를 형성하는 공정과,
SF6 가스를 사용한 등방성 식각 공정으로 상기 식각 장애 폴리 실리콘 박막의 잔존 부분을 제거하여 레이저를 이용한 리페어 공정에서 잔유물에 의한 오염을 사전에 방지하는 것을 특징으로 한다.
삭제
삭제
삭제
한편, 이상의 목적을 달성하기 위한 본발명의 원리는 다음과 같다.
본 발명은 상기 식각 장애 폴리 실리콘 박막의 일부를 등방성 식각을 통하여 제거함으로써 퓨즈 잔유물에 의한 부적절한 연결을 사전에 방지하는 것이다. 식각 장애 박막으로는 폴리 실리콘을 사용하고 있는데, SF6 기체는 이러한 폴리 실리콘 식각에 매우 유용하다. 본 발명에서는 이 SF6 기체를 이용하여 등방성 조건을 만들어 주어, 리페어 에치 공정을 실시함으로써 식각 장애 폴리 실리콘 박막의 잔여 부분을 제거할 수 있다.
그리고, 후속 레이저 리페어 공정시 퓨즈 잔유물에 의한 부적절한 연결을 미연에 방지, 리페어 페일을 극소화하여 반도체 소자의 생산 수율을 향상시키는 효과를 얻을 수 있는 것이다.
이하 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 반도체소자의 퓨즈박스 형성방법으 제공하는데 그 목적이 있다.
먼저, 반도체기판(11) 상부에 게이트나 비트-라인을 퓨즈(13)로 하여 그 위에 제1절연 산화막(15)이 1000∼3000 Å 정도 도포된 상태를 유지해야 하는데, 이는 리페어 공정에서 레이저를 이용하여 폴리 실리콘 라인을 절단시켰을 때 순간적인 폭발을 통하여 폴리 실리콘의 잔유물을 완전히 제거하기 위한 것이다.
이와 같이 퓨즈 위의 절연 산화막(15)의 두께를 일정하게 유지하기 위하여 식각 장애 폴리 실리콘 박막(17)을 형성한다. 여기서, 상기 식각 장애 폴리 실리콘 박막(17)은 퓨즈 박스 상부에만 500∼2000 Å 두께로 형성한다.
이때, 상기 식각 장애 폴리 실리콘 박막(17)이란, 퓨즈 상단에 일정 두께의 절연 산화막 위에 폴리 실리콘 박막이 형성되어 있어, 식각 속도를 조절하는 기능을 하는 구조를 말한다. 즉, 식각 장애 폴리 실리콘 박막 위에 절연막을 식각하기 위한 레시피 ( recipe ) 를 폴리 실리콘과 선택비가 매우 큰 조건으로 적용함으로써, 두께에 관계없이 일차 식각이 식각 장애 박막에서 멈추도록 하는 것이다.
그 다음, 전체표면상부를 평탄화시키는 제2절연 산화막(19)을 형성한다.
그리고, 상기 제2절연산화막(19) 상부에 감광막패턴(21)을 형성한다.
이때, 상기 감광막패턴(21)은 리페어 퓨즈 박스가 형성된 부분이 노출되도록 형성한다. (도 1a)
그 다음, 상기 감광막패턴(21)을 마스크로 하여 낮은 식각선택비를 갖는 레시피로 상기 퓨즈(13) 위의 제2절연 산화막(19), 식각 장애 폴리 실리콘 박막(17) 및 제1절연산화막(15)을 순차적으로 식각하여 1000 ∼ 3000 Å 정도의 상기 제1절연산화막(15)만을 남긴다.
그리고, 상기 감광막패턴을 제거한다. (도 1b)
그 다음, 상기 식각 장애 폴리실리콘 박막(17)의 잔유물을 등방성식각공정으 로 제거한다.
이때, 상기 폴리 실리콘 박막의 식각 물질은, 플로우린 계열(CF4, SF6)과 클로린 계열(C12, CC14)이 있으며, 전자는 후자에 비하여 선택성 및 이방성 특성이 떨어지므로 SF6 기체를 사용하여 실시한다.
일반적으로 벽면에 잔존하고 있는 상기 식각 장애 폴리 실리콘 박막(17)은 오버랩 마진 확보를 위하여 리페어 박스를 충분히 덮고 남을 만큼 형성되어 있으므로, 리페어 에치 후 잔존하는 부분은 리페어 박스 벽면으로부터 500∼1000 Å 정도의 폭을 가지게 된다. 그러므로 1000 Å 타겟 이상으로 등방성 식각을 하지 않으면, 잔존하는 폴리 실리콘 박막(17)을 제거할 수 없다.
참고로, 일반적인 등방성식각공정은 200∼500 W 정도의 저파워와 20∼100 sccm 정도의 O2, 그리고 800 sccm 이상의 Ar을 첨가했을 때 등방성의 효과가 있고, 폴리 실리콘 잔존 부분 중 최대로 1000 Å 까지 제거할 수 있다.
그러나, 이러한 공정을 적용하는 것은 그리 용이한 일을 아니다. 즉, 공정수가 증가함으로써 생산성을 떨어뜨리고, 등방성 식각의 경우 다분히 산화막에 대한 선택비가 높지 않다는 단점을 갖고 있어, 퓨즈 위의 산화막 두께를 조절하는데 어려움이 따르기 때문이다.
따라서, 일차적으로 생산성 향상을 위하여 공정수를 증가시키지 않고, 식각 시간을 최소화하면서, 선택비가 가장 큰 조건인 다음과 같은 조건으로 상기 등방성식각공정을 20∼30 초 동안 실시하여 폴리 실리콘 박막은 500 Å 이상 등방성으로 식각이 되면 퓨즈위의 산화막은 겨우 300Å 이내로 손실되는 것을 확인할 수 있다.
상기 등방성식각공정은 SF6를 주 식각 기체로 하여 1500 ∼ 2200 mT / 200 ∼ 500 W / 160 ∼ 240 sccm SF6 / 20 ∼ 100 sccm O2 / 800 ∼ 1500 sccm Ar 등의 조건에서 실시한다.
그리고, 상기 공정조건을 리페어 에치 이후 공정인 PIX 에치 공정에 첨가함으로써 공정수를 거의 늘리지 않은 상태로 적용할 수 있다.
실상 PIX 에치 시간은 10 초 이내에서 변경이 가능하기 때문에, 본 발명의 스텝을 첨가하고 PIX 에치 시간을 10 초 정도 줄여 퓨즈 위의 산화막 손실을 조절하는 방법을 사용할 수 있었던 것이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 퓨즈박스 형성방법은, 레이저를 이용한 리페어 공정 후의 수율은 퓨즈 잔유물이 거의 남지 않았을 때 90 % 이상의 고수율을 보이고 있다. 그러나, 퓨즈 잔유물이 남는 경우 50 % 이하로 떨어지는 경우가 자주 발생한다. 본 발명을 적용한 경우, 현재까지의 데이터를 적용 전과 비교하여 볼 때, 90 % 이하의 결과를 보이는 경우는 전체 적용량의 3 % 이내인 것으로 확인 할 수 있었다.
따라서, 반도체 소자 제조 공정에서 본 발명을 적용하게 되면, 공정의 증가 없이 레이저를 이용한 리페어 공정의 문제점을 해결함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 생산성 및 수율을 향상시키는 효과를 제공한다.

Claims (4)

  1. 반도체기판에 퓨즈를 형성하고 그 상부를 평탄화시키는 제1절연막을 형성하는 공정과,
    상기 제1절연막 상부에 식각 장애 폴리 실리콘 박막을 형성하고, 그 상부에 제2절연막을 형성하는 공정과,
    상기 제2절연막, 식각 장애 폴리 실리콘 박막 및 일정두께의 제1절연막을 식각하여 리페어 퓨즈 박스를 형성하는 공정과,
    SF6 가스를 사용한 등방성 식각 공정으로 상기 식각 장애 폴리 실리콘 박막의 잔존 부분을 제거하여 레이저를 이용한 리페어 공정에서 잔유물에 의한 오염을 사전에 방지하는 것
    을 특징으로 하는 반도체소자의 퓨즈박스 형성방법.
  2. 제 1 항에 있어서,
    상기 식각 장애 폴리 실리콘 박막은 500∼2000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈 박스 형성 방법.
  3. 제 1 항에 있어서,
    상기 제1절연막 식각공정은 1000∼3000 Å 두께의 제1절연막을 남기는 것을 특징으로 하는 반도체소자의 퓨즈 박스 형성 방법.
  4. 제 1 항에 있어서,
    상기 등방성식각공정은 1500 ∼ 2200 mT / 200 ∼ 500 W / 160 ∼ 240 sccm SF6 / 20 ∼ 100 sccm O2 / 800 ∼ 1500 sccm Ar 의 조건에서 실시하는 것을 특징으로 하는 반도체소자의 퓨즈 박스 형성 방법.
KR1019990063574A 1999-12-28 1999-12-28 반도체소자의 퓨즈박스 형성방법 KR100632565B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063574A KR100632565B1 (ko) 1999-12-28 1999-12-28 반도체소자의 퓨즈박스 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063574A KR100632565B1 (ko) 1999-12-28 1999-12-28 반도체소자의 퓨즈박스 형성방법

Publications (2)

Publication Number Publication Date
KR20010061090A KR20010061090A (ko) 2001-07-07
KR100632565B1 true KR100632565B1 (ko) 2006-10-09

Family

ID=19630899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063574A KR100632565B1 (ko) 1999-12-28 1999-12-28 반도체소자의 퓨즈박스 형성방법

Country Status (1)

Country Link
KR (1) KR100632565B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028062A (ko) * 2001-09-27 2003-04-08 주식회사 하이닉스반도체 반도체 소자의 퓨즈박스 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054486A (ko) * 1996-12-27 1998-09-25 김영환 반도체 장치의 퓨즈 박스 개구방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054486A (ko) * 1996-12-27 1998-09-25 김영환 반도체 장치의 퓨즈 박스 개구방법

Also Published As

Publication number Publication date
KR20010061090A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
KR100512904B1 (ko) 반도체소자의 제조방법
US6849530B2 (en) Method for semiconductor gate line dimension reduction
KR100632565B1 (ko) 반도체소자의 퓨즈박스 형성방법
US7268066B2 (en) Method for semiconductor gate line dimension reduction
KR100542943B1 (ko) 반도체 소자의 리페어 식각 방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100474541B1 (ko) 반도체소자의비트라인형성방법
US7214596B2 (en) Method for the fabrication of isolation structures
KR100524969B1 (ko) 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법
KR100843903B1 (ko) 반도체 소자의 제조방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100303357B1 (ko) 반도체 소자의 제조방법
KR100267086B1 (ko) 반도체 소자의 글래스 식각방법
KR100265340B1 (ko) 반도체소자 제조방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR100721590B1 (ko) 반도체소자의 제조방법
KR20050031299A (ko) 플래시 메모리의 컨트롤 게이트 제조방법
US8394724B2 (en) Processing with reduced line end shortening ratio
KR20020055913A (ko) 반도체 소자의 콘택홀 형성 방법
KR100274345B1 (ko) 반도체 소자의 금속배선 형성 방법
KR980012091A (ko) 반도체 장치의 폴리사이드 형성방법
JP2008124172A (ja) 半導体装置及びその製造方法
JP2000223476A (ja) 半導体装置の製造方法
KR20020085228A (ko) 반도체 소자의 게이트 형성방법
KR19990057899A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee