KR102137145B1 - 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법 - Google Patents
식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법 Download PDFInfo
- Publication number
- KR102137145B1 KR102137145B1 KR1020130130467A KR20130130467A KR102137145B1 KR 102137145 B1 KR102137145 B1 KR 102137145B1 KR 1020130130467 A KR1020130130467 A KR 1020130130467A KR 20130130467 A KR20130130467 A KR 20130130467A KR 102137145 B1 KR102137145 B1 KR 102137145B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode film
- etching
- substrate
- electrode
- forming
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 114
- 238000000034 method Methods 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000002904 solvent Substances 0.000 claims abstract description 9
- 238000003287 bathing Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 141
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 15
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 5
- 101100493710 Caenorhabditis elegans bath-40 gene Proteins 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007602 hot air drying Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Weting (AREA)
- Liquid Crystal (AREA)
Abstract
전극막 식각장치는 식각액을 수용하는 용기 및 항온조를 포함한다. 상기 항온조는 내부에 상기 용기를 수용하고, 상기 식각액을 중탕하기 위한 용매를 포함한다. 상기 식각액은 중탕되어 식각 증기를 발생시키고, 상기 식각 증기는 기판 상에 형성된 전극막을 식각한다. 상기 전극막 식각장치는 상기 식각 증기를 통해 상기 전극막을 식각함으로써, 식각액의 손실을 줄이면서도, 씨디 스큐 값이 낮으며 잔사가 없는 우수한 식각 프로파일을 제공할 수 있다.
Description
본 발명은 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법, 더욱 상세하게는 식각액의 손실을 줄일 수 있고, 우수한 식각 프로파일을 제공할 수 있는 전극막을 식각하는 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법에 관한 것이다.
최근 음극선관(cathode ray tube)과 같이 무겁고, 크기가 큰 종래 표시 소자의 단점을 해결하기 위하여, 액정 표시 장치(liquid crystal display device), 유기 전계 발광소자(organic light emitting display device) 또는 PDP(plasma display plane) 등과 같은 평판 표시 장치(flat panel display device)가 주목 받고 있다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나이다. 일반적으로 상기 액정 표시 장치는 화소를 구동하기 위한 스위칭 소자로서 박막 트랜지스터가 형성된 표시 기판을 포함한다. 상기 표시 기판은 다수의 금속 패턴들을 포함하고, 상기 금속 패턴들은 주로 포토리소그래피(photolithography) 공정을 통해 형성된다.
상기 포토리소그래피 공정을 수행하기 위해, 먼저 기판에 형성된 전극막 상에 포토 레지스트 막을 형성하고, 상기 포토레지스트 막을 노광(exposure) 및 현상(developing)하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 식각(etching) 방지막으로 이용된다. 상기 전극막을 식각함으로써, 상기 전극막을 패터닝할 수 있다.
상기 전극막을 식각하는 방법으로는, 건식 식각방법과 습식 식각방법이 있는데, 균일하게 식각되고 생산성이 높은 습식 식각방법을 주로 사용한다.
고해상도의 표시 장치를 구현하기 위해서는 낮은 씨디 스큐(CD skew) 값을 요한다. 다만 상기 습식 식각방법을 통해 식각을 수행할 경우, 큰 씨디 스큐 값을 가져 고해상도의 표시 장치를 구현하기에 적합하지 않다.
또한 상기 습식 식각방법을 통해 식각을 수행할 경우, 액체 상태의 식각액을 통해 식각을 수행하기 때문에, 식각시 식각액의 손실이 많고, 또한 식각 속도가 느려 전극막에 잔사가 발생하는 문제점이 있다.
본 발명의 목적은 식각액의 손실을 줄일 수 있고, 씨디 스큐 값이 낮으며 잔사가 없는 우수한 식각 프로파일을 제공할 수 있는 전극막 식각장치를 제공하는 것이다.
본 발명의 다른 목적은 식각액의 손실을 줄일 수 있고, 씨디 스큐 값이 낮으며 잔사가 없는 우수한 식각 프로파일을 제공할 수 있는 전극막 식각방법을 제공하는 것이다.
본 발명의 또 다른 목적은 식각액의 손실을 줄일 수 있고, 씨디 스큐 값이 낮으며 잔사가 없는 우수한 식각 프로파일을 포함하는 표시장치를 제공할 수 있는 표시장치 제조방법을 제공하는 것이다.
본 발명의 제1 실시예에 따른 전극막 식각장치는 식각액을 수용하는 용기 및 항온조를 포함한다. 상기 항온조는 내부에 상기 용기를 수용하고, 상기 식각액을 중탕하기 위한 용매를 포함한다. 상기 식각액은 중탕되어 식각 증기를 발생시키고, 상기 식각 증기는 기판 상에 형성된 전극막을 식각한다. 상기 전극막은 p-ITO(polycrystalline Indium Tin-Oxide) 또는 a-ITO(amorphous Indium Tin-Oxide)일 수 있다. 상기 식각액은 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4) 및 과염소산(HClO4)으로 이루어진 그룹 중에서 선택된 1종 이상의 산을 포함할 수 있다. 상기 항온조의 온도는 40 내지 80℃일 수 있고, 상기 용매는 물인 것이 바람직하다.
본 발명의 제1 실시예에 따른 전극막 식각방법은 기판 상에 전극막을 형성하는 단계; 제1 전극막 및 제2 전극막을 형성하는 단계; 식각액을 중탕하여 식각 증기를 발생시키는 단계 및 상기 식각 증기를 통해 상기 제2 전극막을 식각하는 단계를 포함한다.
상기 중탕은 40 내지 80℃의 항온조에서 수행될 수 있다.
또한 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 항온조의 상부에 배치하는 단계를 더 포함할 수 있다. 상기 제1 전극막 및 상기 제2 전극막과 상기 식각액은 서로 대면하도록 배치할 수 있다.
또한 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 기판과 평행한 방향으로 이송시키는 단계를 더 포함할 수 있고, 상기 항온조를 상기 기판과 평행한 방향으로 이송시키는 단계를 더 포함할 수 있다. 상기 제2 전극막을 식각하는 단계는 10 내지 60초 동안 수행될 수 있다.
본 발명의 제1 실시예에 따른 표시 장치 제조방법은 기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터에 연결된 화소 전극을 형성하는 단계 및 상기 화소 전극과 절연된 공통 전극을 형성하는 단계를 포함한다.
상기 화소 전극을 형성하는 단계 및 상기 공통 전극을 형성하는 단계 중 적어도 하나는 기판 상에 전극막을 형성하는 단계; 상기 전극막 상에 포토 레지스트를 도포하여, 상기 포토 레지스트가 도포된 제1 전극막 및 상기 포토 레지스트가 도포되지 않은 제2 전극막을 형성하는 단계; 식각액을 중탕하여 식각 증기를 발생시키는 단계 및 상기 식각 증기를 통해 상기 제2 전극막을 식각하는 단계를 포함한다.
상기 중탕은 40 내지 80℃의 항온조에서 수행될 수 있다.
또한 본 발명의 제1 실시예에 따른 표시 장치 제조방법은 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 항온조의 상부에 배치하는 단계를 더 포함할 수 있다. 상기 제1 전극막 및 상기 제2 전극막과 상기 식각액은 서로 대면하도록 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 항온조의 상부에 배치할 수 있다.
또한 본 발명의 제1 실시예에 따른 표시 장치 제조방법은 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 기판과 평행한 방향으로 이송시키는 단계를 더 포함할 수 있고, 상기 항온조를 상기 기판과 평행한 방향으로 이송시키는 단계를 더 포함할 수 있다. 상기 제2 전극막을 식각하는 단계는 10 내지 60초 동안 수행될 수 있다.
본 발명의 제1 실시예에 따른 전극막 식각장치에 의하면, 식각액의 손실을 줄이면서도 씨디 스큐 값이 낮으며 잔사가 없는 우수한 식각 프로파일을 갖는 제공할 수 있다.
본 발명의 제1 실시예에 따른 전극막 식각방법에 의하면, 식각액의 손실을 줄이면서도 씨디 스큐 값이 낮으며 잔사가 없는 우수한 식각 프로파일을 제공할 수 있다.
본 발명의 제1 실시예에 따른 표시장치 제조방법에 의하면, 식각액의 손실을 줄이면서도, 씨디 스큐 값이 낮으며 잔사가 없는 우수한 식각 프로파일을 갖는 표시장치를 제조할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 전극막 식각장치를 나타낸 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 전극막 식각방법을 도시한 흐름도이다.
도 3 내지 도 8은 본 발명의 제1 실시예에 따른 전극막 식각방법을 순차적으로 나타낸 단면도이다.
도 9는 본 발명의 제1 실시예에 따른 표시 기판 제조방법을 도시한 흐름도이다.
도 10은 도 9에 도시된 표시 기판 제조방법에 의해 제조된 표시 기판의 일부를 나타낸 단면도이다.
도 11의 (a) 및 (b)는 실시예 1에 의해서 식각된 시편을 전자 주사 현미경으로 촬영한 SEM 사진이다.
도 12의 (a) 및 (b)는 실시예 2에 의해서 식각된 시편을 전자 주사 현미경으로 촬영한 SEM 사진이다.
도 13의 (a) 및 (b)는 실시예 3에 의해서 식각된 시편을 전자 주사 현미경으로 촬영한 SEM 사진이다.
도 14의 (a) 및 (b)는 실시예 4에 의해서 식각된 시편을 전자 주사 현미경으로 촬영한 SEM 사진이다.
도 2는 본 발명의 제1 실시예에 따른 전극막 식각방법을 도시한 흐름도이다.
도 3 내지 도 8은 본 발명의 제1 실시예에 따른 전극막 식각방법을 순차적으로 나타낸 단면도이다.
도 9는 본 발명의 제1 실시예에 따른 표시 기판 제조방법을 도시한 흐름도이다.
도 10은 도 9에 도시된 표시 기판 제조방법에 의해 제조된 표시 기판의 일부를 나타낸 단면도이다.
도 11의 (a) 및 (b)는 실시예 1에 의해서 식각된 시편을 전자 주사 현미경으로 촬영한 SEM 사진이다.
도 12의 (a) 및 (b)는 실시예 2에 의해서 식각된 시편을 전자 주사 현미경으로 촬영한 SEM 사진이다.
도 13의 (a) 및 (b)는 실시예 3에 의해서 식각된 시편을 전자 주사 현미경으로 촬영한 SEM 사진이다.
도 14의 (a) 및 (b)는 실시예 4에 의해서 식각된 시편을 전자 주사 현미경으로 촬영한 SEM 사진이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하 본 발명의 제1 실시예에 따른 전극막 식각장치에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 전극막 식각장치를 나타낸 평면도이다.
도 1을 참조하면, 상기 전극막 식각장치는 식각액(10)을 수용하는 용기(20) 및 항온조(40)을 포함한다. 상기 항온조(40)는 내부에 상기 용기(20)를 수용하고, 상기 식각액(10)을 중탕하기 위한 용매(30)를 포함한다.
상기 식각액(10)은 중탕되어 식각 증기를 발생시키고, 상기 식각 증기는 기판(100) 상에 형성된 제2 전극막(220)을 식각한다. 상기 기판(100)은 포토 레지스트(300)가 도포된 제1 전극막(210) 및 포토 레지스트(300)가 도포되지 않은 제2 전극막(200)을 포함한다.
일반적으로, 기판 상에 형성된 전극막을 습식 식각법으로 식각할 경우, 식각 전후 전극막의 길이 차이가 발생한다. 상기 식각 전후 전극막의 길이 차이를 씨디 스큐(CD skew)라 한다.
상기 식각액(10)이 중탕되어 발생한 상기 식각 증기는 증발하여, 기판(100) 상에 형성된 제 2전극막(220)과 수직한 방향으로 접촉한다. 따라서 상기 식각 증기를 통해 상기 제2 전극막(220)을 식각할 경우, 식각 전후 제2전극막의 길이 차이를 줄일 수 있어, 씨디 스큐(CD skew)의 값을 낮출 수 있다.
추가적으로, 상기 식각 증기를 통해 기판 상에 형성된 전극막을 식각함으로써, 식각액을 통해 전극막을 식각할 때보다 식각액의 사용량을 줄일 수 있다.
상기 전극막은 투명한 도전 물질로 이루어질 수 있다.
상기 전극막은 p-ITO(polycrystalline Indium Tin-Oxide) 또는 a-ITO(amorphous Indium Tin-Oxide)일 수 있다. 상기 p-ITO 및 상기 a-ITO는 In2O3 와 SnO2가 적정비율로 혼합되어 있는 산화물을 말한다.
상기 p-ITO 및 상기 a-ITO는 내화학성이 우수하여 식각이 용이하지 않다. 따라서 식각액(10)으로 상기 p-ITO 및 상기 a-ITO를 식각하면 식각 속도가 느려 잔사가 발생할 수 있다. 다만 상기 식각 증기를 통해 상기 p-ITO 및 상기 a-ITO를 식각하면 식각 속도가 빨라 전극막 상에 잔사가 발생하는 것을 방지할 수 있다.
상기 식각액(10)은 상기 전극막을 식각할 수 있는 것이라면 특별히 한정하지 않으나, 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4) 및 과염소산(HClO4)으로 이루어진 그룹 중에서 선택된 1종 이상의 산을 포함할 수 있다. 상기 산은 산화제로써, 상기 전극막을 식각하는 역할을 수행한다.
상기 항온조(40)의 온도는 40 내지 80℃일 수 있다. 상기 항온조(40)의 온도가 40℃ 미만일 경우, 온도가 낮아 상기 식각액(10)이 중탕되어 상기 식각 증기를 발생시키기 어렵고, 상기 항온조(40)의 온도가 80℃ 초과일 경우, 상기 식각액(10)이 대부분 기화되어, 공기 중으로 손실되는 양이 증가한다.
상기 용매(30)는 상기 식각액(10)을 중탕하여 상기 식각 증기를 발생시킬 수 있는 것이라면 특별히 한정하지 않으나, 물인 것이 바람직하다. 이 때 물은 탈이온수인 것이 바람직하다.
다음으로, 이하에서는 본 발명의 제1 실시예에 따른 전극막 식각방법에 대하여 설명한다.
도 2는 본 발명의 제1 실시예에 따른 전극막 식각방법을 도시한 흐름도이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 식각방법은 기판 상에 전극막을 형성하는 단계(s100); 제1 전극막 및 제2 전극막을 형성하는 단계(s200); 식각액을 중탕하여 식각 증기를 발생시키는 단계(s300) 및 상기 식각 증기를 통해 상기 제2 전극막을 식각하는 단계(s400)를 포함한다.
도 3 내지 도 8은 본 발명의 제1 실시예에 따른 전극막 식각방법을 순차적으로 나타낸 단면도이다.
도 2 및 도 3을 참조하면, 투명한 절연 물질로 이루어진 기판(100) 상에 전극막(200)을 형성한다(s100). 상기 기판(100)은 통상적으로 사용하는 것이라면 특별히 한정하지 않으나, 유리 기판, 석영 기판 등일 수 있다.
또한 상기 전극막(200)은 통상적으로 사용하는 방법이라면 특별히 한정되지 않으나, 스퍼터링(sputtering), CVD(chemical vapor deposition), 진공증착 등의 방법을 통해 상기 기판(100) 상에 형성될 수 있다.
이 때, 상기 전극막(200)은 p-ITO(polycrystalline Indium Tin-Oxide) 또는 a-ITO(amorphous Indium Tin-Oxide)를 증착하여 형성될 수 있다.
다음으로, 도 4 및 도 5를 참조하면 상기 전극막(200) 상에 포토 레지스트(300)를 도포한 후, 마스크(MSK)를 통해 상기 포토 레지스트(300)에 광을 조사한다.
상기 마스크(MSK)는 조사된 광을 모두 차단시키는 제1 영역(R1) 및 조사된 모든 광을 투과시키는 제2 영역(R2)이 마련되어 있으며, 상기 마스크(MSK)를 투과한 광만이 상기 포토 레지스트(300)에 조사된다. 여기서, 상기 기판(100)의 상면은 상기 제1 영역(R1) 및 상기 제2 영역(R2)의 하부에 위치하며 상기 각 영역들에 대응되는 영역들로 나누어지는 바, 이하 상기 기판(100)의 각 대응 영역도 제1 영역(R1) 및 제2 영역(R2)으로 칭한다.
이어서, 상기 마스크(MSK)를 통해 노광된 포토 레지스트(300)를 현상하면, 도 6에 도시된 바와 같이, 상기 제1 영역을 통해 광이 모두 차단된 영역에는 소정 두께의 상기 포토 레지스트(300)가 남아, 도포되어 있고, 광이 전부 투과된 상기 제2 영역(R2)에는 상기 포토 레지스트(300)가 완전히 제거되어 상기 전극막(200) 표면이 노출된다. 이 때, 상기 포토 레지스트(300)가 도포된 전극막(200)을 제1 전극막(210) 및 상기 포토 레지스트(300)가 도포되지 않은 전극막(200)을 제2 전극막(220)이 형성된다.
다음으로, 도 2 및 도 7을 참조하면, 식각액(10)을 중탕하여 식각 증기를 발생시킨 후(s300), 상기 식각 증기를 통해 상기 제2 전극막(220)을 식각한다(s400).
상기 중탕은 40 내지 80℃의 항온조(40)에서 수행될 수 있다. 상기 항온조(40)의 온도가 40℃ 미만일 경우, 온도가 낮아 상기 식각액(10)이 중탕되어 상기 식각 증기를 발생시키기 어렵고, 상기 항온조(40)의 온도가 80℃ 초과일 경우, 상기 식각액(10)이 대부분 기화되어, 공기 중으로 손실되는 양이 증가한다.
또한 본 발명의 제1 실시예에 따른 전극막 식각방법은 상기 제1 전극막(210) 및 상기 제2 전극막(220)이 형성된 상기 기판(100)을 상기 항온조(40)의 상부에 배치하는 단계를 더 포함할 수 있다. 이 때 도 7을 참조하면, 상기 제1 전극막(210) 및 상기 제2 전극막(220)과 상기 식각액(10)은 서로 대면하도록 배치할 수 있다. 상기 제1 전극막(210) 및 상기 제2 전극막(220)과 상기 식각액(10)은 서로 대면하도록 배치하여, 상기 제2 전극막(220)을 상기 식각 증기를 통해 식각할 수 있다.
이 때 본 발명의 제1 실시예에 따른 전극막 식각방법은 상기 제1 전극막(210) 및 상기 제2 전극막(220)이 형성된 상기 기판(100)을 상기 기판(100)과 평행한 방향(DR1)으로 이송시키는 단계를 더 포함할 수 있다. 상기 제1 전극막(210) 및 상기 제2 전극막(220)이 형성된 상기 기판(100)을 상기 기판(100)과 평행한 방향(DR1)으로 이송시킴으로써, 상기 기판(100) 상에 형성된 복수개의 제2 전극막(220)에 대하여 연속적으로 식각 공정을 수행할 수 있다.
또한 본 발명의 제1 실시예에 따른 전극막 식각방법은 상기 항온조(40)를 상기 기판(100)과 평행한 방향(DR1)으로 이송시키는 단계를 더 포함할 수 있다. 상기 항온조(40)를 상기 기판(100)과 평행한 방향(DR1)으로 이송시킴으로써, 역시 상기 기판(100) 상에 형성된 복수개의 제2 전극막(220)에 대하여 연속적으로 식각 공정을 수행할 수 있다.
한편 상기 제2 전극막(220)을 식각하는 단계는 10 내지 60초 동안 수행될 수 있다. 10초 미만 동안 수행될 경우, 상기 전극막이 충분히 식각되지 않고, 60초 초과하여 수행될 경우, 상기 식각 증기가 포토 레지스트(300) 및 제1 전극막(210) 중 적어도 하나에 화학적 어택(attack)을 가할 수 있다.
다음으로, 이하 본 발명의 제1 실시예에 따른 표시 기판 제조방법에 대하여 설명한다.
도 9는 본 발명의 제1 실시예에 따른 표시 기판 제조방법을 도시한 흐름도이다.
본 발명의 제1 실시예에 따른 표시 장치 제조방법은 기판 상에 박막 트랜지스터를 형성하는 단계(s10); 상기 박막 트랜지스터에 연결된 화소 전극을 형성하는 단계(s20) 및 상기 화소 전극과 절연된 공통 전극을 형성하는 단계(s30)를 포함한다.
상기 화소 전극을 형성하는 단계(s20) 및 상기 공통 전극을 형성하는 단계(s30) 중 적어도 하나는 기판 상에 전극막을 형성하는 단계(s100); 상기 전극막 상에 포토 레지스트를 도포하여, 상기 포토 레지스트가 도포된 제1 전극막 및 상기 포토 레지스트가 도포되지 않은 제2 전극막을 형성하는 단계(s200); 식각액을 중탕하여 식각 증기를 발생시키는 단계(s300) 및 상기 식각 증기를 통해 상기 제2 전극막을 식각하는 단계(s400)를 포함한다.
도 10은 도 9에 도시된 표시 기판 제조방법에 의해 제조된 표시 기판의 일부를 나타낸 단면도이다.
도 10을 참조하면, 상기 표시 기판은 박막 트랜지스터(TFT)를 포함하고, 상기 박막 트랜지스터(TFT)는 게이트 전극(1100), 게이트 절연막(2000), 반도체 패턴(2100), 소스 전극(2300) 및 드레인 전극(2500)을 포함한다. 상기 박막 트랜지스터는 포토리소그래피(photolithography) 공정을 통해 패터닝하여 형성된다.
먼저 도 9 및 도 10을 참조하면, 상기 기판(1000) 상에 박막 트랜지스터를 형성한다(s10). 상기 박막 트랜지스터의 형성단계는 다음과 같다.
상기 기판(1000) 상에 게이트 전극(1100)을 형성한다. 상기 게이트 전극(1100)이 형성된 상기 기판(1000) 상에 게이트 절연막(2000)을 형성한다. 상기 게이트 절연막(2000)은 상기 게이트 전극(1100) 상에 배치되어 상기 게이트 전극(1100)을 커버한다.
다음으로, 상기 게이트 절연막(2000) 상에 반도체 패턴(2100)을 형성한다. 상기 반도체 패턴(2100)은 상기 게이트 절연막(2000)을 사이에 두고 상기 게이트 전극(1100) 과 대향한다.
다음으로, 소스 전극(2300) 및 드레인 전극(2500)을 상기 반도체 패턴(2100) 상에 형성한다. 상기 소스 전극(2300) 및 상기 드레인 전극(2500)은 서로 이격되고, 상기 반도체 패턴(2100)에 연결된다.
상기 소스 전극(2300) 및 상기 드레인 전극(2500) 상에 절연층(3000)을 더 형성할 수 있다.
다음으로, 도 9 및 도 10을 참조하면, 게이트 전극(1100), 게이트 절연막(2000), 반도체 패턴(2100), 소스 전극(2300) 및 드레인 전극(2500)을 포함하는 상기 박막 트랜지스터에 연결된 화소 전극(3100)을 형성한다(s20). 상기 화소 전극(3100)은 상기 절연층(3000) 상에 배치될 수 있다. 상기 화소 전극(3100)은 p-ITO(polycrystalline Indium Tin-Oxide) 또는 a-ITO(amorphous Indium Tin-Oxide)일 수 있으나, 이에 한정하는 것은 아니다.
다음으로, 도 9 및 도 10을 참조하면, 상기 화소 전극(3100)과 절연된 공통 전극(4100)을 형성한다(s30). 상기 공통 전극(4100)은 칼라 필터 기판(4000) 또는 박막 트랜지스터가 형성된 상기 기판(1000) 상에 형성될 수 있다. 상기 공통 전극(4100) 역시, p-ITO(polycrystalline Indium Tin-Oxide) 또는 a-ITO(amorphous Indium Tin-Oxide)일 수 있으나, 이에 한정하는 것은 아니다.
또한 상기 박막 트랜지스터가 형성된 상기 기판(1000)과 상기 칼라 필터 기판(4000) 사이에는 액정층(LC)을 형성할 수 있다.
도 2 및 도 9를 참조하면, 상기 화소 전극을 형성하는 단계(s20) 및 상기 공통 전극을 형성하는 단계(s30) 중 적어도 하나는 기판 상에 전극막을 형성하는 단계(s100); 상기 전극막 상에 포토 레지스트를 도포하여, 상기 포토 레지스트가 도포된 제1 전극막 및 상기 포토 레지스트가 도포되지 않은 제2 전극막을 형성하는 단계(s200); 식각액을 중탕하여 식각 증기를 발생시키는 단계(s300) 및 상기 식각 증기를 통해 상기 제2 전극막을 식각하는 단계(s400)를 포함한다.
상기 화소 전극을 형성하는 단계(s20) 및 상기 공통 전극을 형성하는 단계(s30)에 포함되는 단계들은 앞서 설명한 본 발명의 제1 실시예에 따른 전극막 식각방법에 따른다. 본 발명의 제1 실시예에 따른 전극막 식각방법에서 식각되지 않은 제1 전극막은 상기 화소 전극 및 상기 공통 전극 중 적어도 하나를 형성한다. 이하에서는 상기 화소 전극을 형성하는 단계(s20) 및 상기 공통 전극을 형성하는 단계(s30)에 포함되는 단계들에 대한 구체적인 설명은 생략한다.
이하, 구체적인 실시예를 통해 본 발명을 보다 구체적으로 설명한다. 하기 실시예는 본 발명의 이해를 돕기 위한 예시에 불과하며, 본 발명의 범위가 이에 한정되는 것은 아니다.
<시편 제조>
유리 기판 상에 550Å 두께로 a-ITO 막을 형성하였다. 상기 a-ITO 막 상에 일정한 형태의 모양으로 포토 레지스트가 도포된 기판을 다이아몬드 칼을 이용하여 550×650㎜로 잘라 시편을 제조하였다.
<실시예 1>
식각액(35 중량%의 HCl 용액)을 용기에 담아 항온조에 담갔다. 이 때 중탕을 위한 용매로 탈이온수를 사용하였다.
상기 제조된 시편을 상기 a-ITO 막과 상기 식각액이 대면하도록 하여, 상기 항온조의 상부에 배치하였다.
다음으로 상기 항온조를 60℃로 가열하여, 10초간 식각을 수행하였다.
<실시예 2>
실시예 1과 동일한 조건으로, 20초간 식각을 수행하였다.
<실시예 3>
실시예 1과 동일한 조건으로, 30초간 식각을 수행하였다.
<실시예 4>
실시예 1과 동일한 조건으로, 60초간 식각을 수행하였다.
<실험예 1 - 식각 특성 평가>
실시예 1 내지 실시예 4에서 식각을 수행한 시편을 탈이온수로 세정한 후, 열풍 건조장치를 이용하여 건조하고, 포토 레지스트 박리기를 이용하여 포토 레지스트를 제거하였다. 세정 및 건조 후 전자주사현미경을 이용하여 SEM 사진을 촬영하였고, 이를 도 11 내지 도 14에 나타내었다. 또한 식각 특성을 평가하여, 그 결과를 하기 표 1에 나타내었다.
| 씨디 스큐(편측) (CD skew, ㎛) |
테이퍼각 (T/A, 도) |
잔사 | |
| 실시예 1 | 0.64 내지 0.66 | 33 내지 34도 | 없음 |
| 실시예 2 | 1.15 내지 1.16 | 33 내지 36도 | 없음 |
| 실시예 3 | 1.52 내지 1.55 | 36 내지 38도 | 없음 |
| 실시예 4 | 2.30 내지 2.40 | 32 내지 38도 | 없음 |
상기 표 1에 나타난 바와 같이, 실시예 1 내지 실시예 4에 의해 식각을 수행한 시편은 식각액으로 35중량%의 HCl 용액을 사용하였으나, 씨디 스큐 값이 3.0㎛ 미만으로 낮은 값을 나타내었다. 또한 테이퍼각 역시 32 내지 38도로 우수하였다. 또한 도 11 내지 도 14를 참조하면, 실시예 1 내지 실시예 4에 의해 식각을 수행한 시편은 잔사가 나타나지 않아, 식각 특성이 매우 우수하였다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 식각액 20: 용기
30: 용매 40: 항온조
100, 1000: 기판 200: 전극막
210: 제1전극막 220: 제2전극막
300: 포토 레지스트 1100: 게이트 전극
2000: 게이트 절연막 2100: 반도체 패턴
2300: 소스 전극 2500: 드레인 전극
3000: 절연막 3100: 화소 전극
4000: 칼라 필터 기판 4100: 공통 전극
30: 용매 40: 항온조
100, 1000: 기판 200: 전극막
210: 제1전극막 220: 제2전극막
300: 포토 레지스트 1100: 게이트 전극
2000: 게이트 절연막 2100: 반도체 패턴
2300: 소스 전극 2500: 드레인 전극
3000: 절연막 3100: 화소 전극
4000: 칼라 필터 기판 4100: 공통 전극
Claims (19)
- 식각액을 수용하는 용기; 및
내부에 상기 용기를 수용하고, 상기 식각액을 중탕하기 위한 용매를 포함하는 항온조를 포함하고,
상기 항온조의 온도는 60℃ 내지 80℃이며,
상기 식각액은 중탕되어 식각 증기를 발생시키고, 상기 식각 증기는 기판 상에 형성된 전극막을 식각하는 전극막 식각장치. - 제 1항에 있어서, 상기 전극막은 p-ITO(polycrystalline Indium Tin-Oxide) 또는 a-ITO(amorphous Indium Tin-Oxide)인 전극막 식각장치.
- 제 1항에 있어서, 상기 식각액은 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4) 및 과염소산(HClO4)으로 이루어진 그룹 중에서 선택된 1종 이상의 산을 포함하는 전극막 식각장치.
- 삭제
- 제 1항에 있어서, 상기 용매는 물인 전극막 식각장치.
- 기판 상에 전극막을 형성하는 단계;
상기 전극막 상에 포토 레지스트를 도포하여, 상기 포토 레지스트가 도포된 제1 전극막 및 상기 포토 레지스트가 도포되지 않은 제2 전극막을 형성하는 단계;
온도가 60℃ 내지 80℃인 항온조에서 식각액을 중탕하여 식각 증기를 발생시키는 단계; 및
상기 식각 증기를 통해 상기 제2 전극막을 식각하는 단계; 를 포함하며, 상기 제2 전극막을 식각하는 단계는 10초 내지 60초 동안 수행되는 전극막 식각방법. - 삭제
- 제 6항에 있어서, 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 항온조의 상부에 배치하는 단계를 더 포함하는 전극막 식각방법.
- 제 8항에 있어서, 상기 제1 전극막 및 상기 제2 전극막과 상기 식각액을 서로 대면하도록 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 항온조의 상부에 배치하는 전극막 식각방법.
- 제 9항에 있어서, 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 기판과 평행한 방향으로 이송시키는 단계를 더 포함하는 전극막 식각방법.
- 제 9항에 있어서, 상기 항온조를 상기 기판과 평행한 방향으로 이송시키는 단계를 더 포함하는 전극막 식각방법.
- 삭제
- 기판 상에 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터에 연결된 화소 전극을 형성하는 단계; 및
상기 화소 전극과 절연된 공통 전극을 형성하는 단계를 포함하고,
상기 화소 전극을 형성하는 단계 및 상기 공통 전극을 형성하는 단계 중 적어도 하나는
기판 상에 전극막을 형성하는 단계;
상기 전극막 상에 포토 레지스트를 도포하여, 상기 포토 레지스트가 도포된 제1 전극막 및 상기 포토 레지스트가 도포되지 않은 제2 전극막을 형성하는 단계;
온도가 60℃ 내지 80℃인 항온조에서 식각액을 중탕하여 식각 증기를 발생시키는 단계; 및
상기 식각 증기를 통해 상기 제2 전극막을 식각하는 단계; 를 포함하며, 상기 제2 전극막을 식각하는 단계는 10초 내지 60초 동안 수행되는 표시 장치 제조방법. - 삭제
- 제 13항에 있어서, 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 항온조의 상부에 배치하는 단계를 더 포함하는 표시 장치 제조방법.
- 제 15항에 있어서, 상기 제1 전극막 및 상기 제2 전극막과 상기 식각액을 서로 대면하도록 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 항온조의 상부에 배치하는 표시 장치 제조방법.
- 제 16항에 있어서, 상기 제1 전극막 및 상기 제2 전극막이 형성된 상기 기판을 상기 기판과 평행한 방향으로 이송시키는 단계를 더 포함하는 표시 장치 제조방법.
- 제 16항에 있어서, 상기 항온조를 상기 기판과 평행한 방향으로 이송시키는 단계를 더 포함하는 표시 장치 제조방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130130467A KR102137145B1 (ko) | 2013-10-30 | 2013-10-30 | 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법 |
| US14/267,167 US9053987B2 (en) | 2013-10-30 | 2014-05-01 | Etching device useful for manufacturing a display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130130467A KR102137145B1 (ko) | 2013-10-30 | 2013-10-30 | 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150049651A KR20150049651A (ko) | 2015-05-08 |
| KR102137145B1 true KR102137145B1 (ko) | 2020-07-24 |
Family
ID=52995881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130130467A KR102137145B1 (ko) | 2013-10-30 | 2013-10-30 | 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9053987B2 (ko) |
| KR (1) | KR102137145B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261556A (zh) * | 2015-10-30 | 2016-01-20 | 京东方科技集团股份有限公司 | 一种膜层图案化的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023444A (ja) * | 2009-07-14 | 2011-02-03 | Seiko Epson Corp | 光電変換装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697122A (ja) | 1992-09-11 | 1994-04-08 | Hitachi Ltd | 金属とｉｔｏのエッチング方法 |
| JP3469955B2 (ja) | 1994-12-06 | 2003-11-25 | 東京エレクトロン株式会社 | エッチング方法 |
| KR960026122A (ko) | 1994-12-30 | 1996-07-22 | 김주용 | 반도체 소자의 폴리실리콘층 형성방법 |
| US5607602A (en) | 1995-06-07 | 1997-03-04 | Applied Komatsu Technology, Inc. | High-rate dry-etch of indium and tin oxides by hydrogen and halogen radicals such as derived from HCl gas |
| EP0782177A3 (en) | 1995-12-28 | 1997-07-30 | Texas Instruments Incorporated | Improvements in or relating to semiconductors |
| JP2001023458A (ja) | 1999-07-07 | 2001-01-26 | Canon Inc | 表面処理された酸化物導電性薄膜の形成方法及び該薄膜を用いた光起電力素子 |
| JP2004332085A (ja) | 2003-05-12 | 2004-11-25 | Seiko Epson Corp | 透明導電膜によるパターン形成方法 |
| KR20090016815A (ko) | 2007-08-13 | 2009-02-18 | 주식회사 하이닉스반도체 | 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법 |
| KR101432110B1 (ko) * | 2007-09-11 | 2014-08-21 | 삼성디스플레이 주식회사 | 유기 발광 장치 및 그 제조 방법 |
| JPWO2009038168A1 (ja) * | 2007-09-21 | 2011-01-06 | 東京エレクトロン株式会社 | 成膜装置および成膜方法 |
| JP5565673B2 (ja) | 2010-03-02 | 2014-08-06 | 公立大学法人高知工科大学 | ミストエッチング装置及びミストエッチング方法 |
| KR101293205B1 (ko) * | 2011-02-15 | 2013-08-05 | 한국기계연구원 | 나노 딤플 패턴의 형성방법 및 나노 구조물 |
-
2013
- 2013-10-30 KR KR1020130130467A patent/KR102137145B1/ko active IP Right Grant
-
2014
- 2014-05-01 US US14/267,167 patent/US9053987B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023444A (ja) * | 2009-07-14 | 2011-02-03 | Seiko Epson Corp | 光電変換装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150118776A1 (en) | 2015-04-30 |
| US9053987B2 (en) | 2015-06-09 |
| KR20150049651A (ko) | 2015-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| WO2015169081A1 (zh) | Ito膜层刻蚀方法和包含使用该方法形成的电极层的阵列基板 | |
| US8017460B2 (en) | Method of manufacturing flat panel display | |
| WO2015096416A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| US20150171224A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| US5366588A (en) | Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate | |
| US9711602B2 (en) | Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby | |
| CN105679775B (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| KR20140063284A (ko) | 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법 | |
| TW201523738A (zh) | 薄膜電晶體基板及其製造方法 | |
| KR102137145B1 (ko) | 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법 | |
| CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| KR101264421B1 (ko) | 금속막 식각용액 | |
| CN104505368B (zh) | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 | |
| US7928013B1 (en) | Display panel and rework method of gate insulating layer of thin film transistor | |
| WO2020147575A1 (zh) | 薄膜晶体管的制备方法及显示装置 | |
| KR20120074695A (ko) | 투명 전극이 패터닝된 유리 기판 | |
| CN106373868B (zh) | 一种阵列基板的制造方法 | |
| WO2019104837A1 (zh) | Tft基板制作方法 | |
| KR20170028429A (ko) | 공면형 산화물 반도체 tft 기판의 제작방법 | |
| CN108493197A (zh) | 顶栅型阵列基板制备工艺 | |
| JP2008171990A (ja) | 電界効果型トランジスタとその製造方法 | |
| JPH0918006A (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN107240550B (zh) | 薄膜晶体管制造方法及阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |