KR20090016815A - 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법 - Google Patents

울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법 Download PDF

Info

Publication number
KR20090016815A
KR20090016815A KR1020070081076A KR20070081076A KR20090016815A KR 20090016815 A KR20090016815 A KR 20090016815A KR 1020070081076 A KR1020070081076 A KR 1020070081076A KR 20070081076 A KR20070081076 A KR 20070081076A KR 20090016815 A KR20090016815 A KR 20090016815A
Authority
KR
South Korea
Prior art keywords
film
etching
layer
storage electrode
insulating layer
Prior art date
Application number
KR1020070081076A
Other languages
English (en)
Inventor
조준희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070081076A priority Critical patent/KR20090016815A/ko
Publication of KR20090016815A publication Critical patent/KR20090016815A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 원통형 스토리지전극 적용을 위한 홀패터닝시 오픈마진을 확보할 수 있고, 종횡비를 낮추더라도 저장용량을 충분히 확보할 수 있으며, 풀딥아웃 공정시 원통형 스토리지전극이 쓰러지는 것을 방지할 수 잇는 캐패시터 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터 제조 방법은 기판 상부에 오픈영역이 구비된 절연막을 형성하는 단계, 상기 오픈영역 측벽의 절연막 표면에 요철을 형성하는 단계, 상기 오픈영역의 내부에 상기 요철이 전사되어 울퉁불퉁한 표면을 갖는 스토리지전극을 형성하는 단계, 및 상기 절연막을 제거하는 단계를 포함하고, 본 발명은 종횡비를 감소시키더라도 울퉁불퉁한 표면에 의해 스토리지전극의 저장용량을 충분히 확보할 수 있고, 아울러 오픈영역 형성시의 오픈마진을 확보할 수 있는 효과가 있다.
캐패시터, 스토리지전극, HCl 증기, 요철

Description

울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의 제조 방법{METHOD FOR FABRICATING CAPACITOR HAVING CYLINDER STORAGE NODE WITH ROUGH SURFACE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 울퉁불퉁한 표면의 원통형 스토리지전극(Cylinder storage node with rough surface)을 갖는 캐패시터의 제조 방법에 관한 것이다.
DRAM에서 사용되고 있는 스토리지전극(Storage node)은 미세 패턴 형성공정의 어려움으로 스토리지전극의 저장용량을 충분히 확보하지 못하고 있다. 즉 유전물질의 유전상수 변화를 제외하면 표면적을 증가시켜서 스토리지전극의 저장 용량을 증가시키는 것이 효과적인 방법인데, 최근 패턴의 미세화에 따른 종횡비(aspect ratio)의 급격한 증가로 인하여 원통형(cylinder type)의 스토리지전극에서 홀 패터닝(hole patterning)에 어려움을 겪고 있다
도 1은 종래기술에 따른 원통형 스토리지전극 형성을 위한 홀패터닝시 문제점을 나타낸 도면이다.
도 1을 참조하면, 기판(11) 상의 제1절연막(12) 내에 형성된 스토리지노드콘택(13)에 연결될 스토리지전극이 형성되는 홀(15)을 형성하기 위해, 제2절연막(14)을 식각하는 홀 패터닝 공정을 진행하고 있다.
그러나, 종래기술은 오른쪽 도면과 같이 홀(15)의 종횡비가 증가함에 따라 홀 크기(hole size; W)는 감소하고 식각 깊이(etch depth; H)는 증가하는데, 이에 따라 오픈마진(open margin)이 감소하여 안정적인 식각 공정 확보에 어려움이 있다.
즉, 종횡비 증가에 따라 홀이 오픈되지 않는 낫오픈(Not open, 도면부호 '16' 참조) 현상이 발생한다.
또한, 종래기술은 홀 내부에 스토리지전극을 형성한 후 풀딥아웃(Full dip out) 공정을 진행하고 있으나, 스토리지전극의 종횡비가 크기 때문에 풀딥아웃 공정시 스토리지전극이 쓰러지는 문제가 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 원통형 스토리지전극 적용을 위한 홀패터닝시 오픈마진을 확보할 수 있는 캐패시터 의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 종횡비를 낮추더라도 저장용량을 충분히 확보할 수 있는 원통형 스토리지전극을 구비한 캐패시터 제조 방법을 제공하는데 있다.
본 발명의 또다른 목적은 풀딥아웃 공정시 원통형 스토리지전극이 쓰러지는 것을 방지할 수 잇는 캐패시터 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터 제조 방법은 기판 상부에 오픈영역이 구비된 절연막을 형성하는 단계, 상기 오픈영역 측벽의 절연막 표면에 요철을 형성하는 단계, 상기 오픈영역의 내부에 상기 요철이 전사되어 울퉁불퉁한 표면을 갖는 스토리지전극을 형성하는 단계, 및 상기 절연막을 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 오픈영역 측벽의 절연막 표면에 요철을 형성하는 단계는 상기 오픈영역의 측벽에 실리콘막을 형성하는 단계, HCl 증기를 이용하여 상기 실리콘막을 식각하여 실리콘성분의 요철을 형성하는 단계, 상기 실리콘성분의 요철을 식각배리어로 상기 오픈영역 측벽의 절연막을 식각하는 단계, 및 상기 실리콘성분의 요철을 제거하는 단계를 포함하는 것을 특징으로 하며, 상기 HCl 증기의 유량은 0.1∼1slm으로 하고 상기 HCl 증기의 온도는 700∼1000℃의 고온으로 하는 것을 특징으로 하고, 상기 HCl 증기를 이용한 식각 전에, 상기 실리콘막 표면을 수소분위기에서 전처리하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터 제조 방법은 기판 상부에 제1막과 상기 제1막보다 식각률이 더 느린 제2막을 적층하여 절연막을 형성하는 단계, 상기 절연막을 1차 식각하여 오픈영역을 형성하는 단계, 2차 식각을 통해 상기 제1막이 제2막보다 더 빠르게 식각되도록 하여 상기 오픈영역의 하부를 넓히는 단계, 상기 하부가 넓어진 오픈영역 내부에 실리콘막을 이용하여 스토리지전극을 형성하는 단계, HCl 증기를 이용하여 상기 스토리지전극의 표면을 일부 식각하여 요철을 형성하는 단계, 및 상기 절연막을 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 제1막은 PSG막으로 형성하고, 상기 제2막은 PETEOS막으로 형성하는 것을 특징으로 하며, 상기 1차 식각은 건식식각으로 진행하고 상기 2차 식각은 습식식각으로 진행하는 것을 특징으로 한다.
본 발명은 종횡비를 감소시키더라도 울퉁불퉁한 표면에 의해 스토리지전극의 저장용량을 충분히 확보할 수 있고, 아울러 오픈영역 형성시의 오픈마진을 확보할 수 있는 효과가 있다.
또한, 본 발명은 MPS 공정 대비 비교적 공정마진이 큰 HCl 증기를 이용하여 울퉁불퉁한 표면에 의해 표면적이 증대된 스토리지전극을 형성하므로써 저장용량을 충분히 확보하면서도 공정 신뢰성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 표면적 증대는 물론 하부영역을 넓게 형성하므로써 스토리지전극이 풀딥아웃 공정시 쓰러지는 것을 방지할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 제1실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(21) 상에 제1절연막(22)을 형성한 후, 제1절연막(22)을 식각하여 기판(21)의 표면을 노출시키는 콘택홀(도면부호 생략)을 형성한다. 여기서, 제1절연막(22)은 산화막일 수 있다.
이어서, 콘택홀 내부에 매립되는 콘택플러그(23)를 형성한다. 여기서, 기판(21)에는 소자분리(isolation), 게이트(gate), 비트라인(bit line) 등 DRAM 구성에 필요한 공정이 진행되어 있다. 바람직하게는, 기판(21)은 실리콘기판, 불순물주입층 또는 랜딩플러그콘택(Landing Plug Contact)일 수 있다.
콘택플러그(23)는 폴리실리콘막 증착 및 에치백(Etchback)을 통해 형성한 폴리실리콘 플러그로서, 스토리지노드콘택플러그(SNC Plug)의 역할을 한다. 그리고, 콘택플러그(23) 상에는 TiN과 같은 배리어막(도시 생략)이 형성될 수 있으며, 콘택 플러그와 배리어막 사이에는 티타늄실리사이드와 같은 오믹콘택층(도시 생략)이 형성될 수 있다.
이어서, 제1절연막(22) 상에 제2절연막(24)을 형성한다. 여기서, 제2절연막(24)은 질화막, 특히 실리콘질화막(Si3N4)을 사용하는데, 제2절연막은 후속 제3절연막의 건식식각시 식각정지막 역할을 한다.
이어서, 제2절연막(24) 상에 제3절연막(25)을 형성한다. 제3절연막(25)은 산화막으로 형성할 수 있으며, 예컨대, PSG, PETEOS, USG 또는 HDP 중에서 선택된 어느 하나 또는 2가지 이상의 적층(예, PSG와 PETEOS의 적층)으로 형성한다.
제3절연막(25)은 스토리지전극의 높이를 결정하는 막으로서, 후속 오픈영역 형성을 위한 오픈마진 확보를 위해 그 두께를 조절한다. 예컨대, 낫오픈(Not open)이 발생되지 않는 두께로 설정하는데, 낫오픈이 발생되는 두께가 20000Å 이라고 가정하면, 20000Å보다 얇은 15000Å 두께로 설정한다. 이처럼, 제3절연막(25)의 두께를 낮추면 오픈마진을 확보할 수 있는데 반해 스토리지전극의 높이가 감소하여 저장용량이 일부 감소할 수 있으나, 저장용량의 감소는 후속 실리콘막 증착 및 HCl 증기 노출에 의한 요철에 의해 보상할 수 있다.
이어서, 콘택플러그(23) 표면이 노출되도록 일련의 식각공정을 진행하여 스토리지전극이 형성될 영역, 즉 오픈영역(26)을 형성한다. 오픈영역(26)은 평면상으로 원형 또는 타원형의 홀(Hole) 구조일 수 있다. 또한, 오픈영역(26)은 다각형의 홀 구조일 수 있다. 이때, 오픈영역(26)의 크기는 변치않고 오픈영역(26)의 높이가 감소하므로 오픈영역(26)의 종횡비는 종래보다 낮아져 오픈마진을 확보할 수 있다.
오픈영역(26)은 제2절연막(24)에서 식각이 정지하도록 제3절연막(25)을 식각한 후, 제2절연막(24)을 식각하여 형성한다. 한편, 제3절연막(25)이 저장용량 확보를 위해 높이가 증가할 경우 감광막만으로는 식각이 어려우므로 하드마스크막(Hardmask)을 이용하여 식각할 수 있다. 하드마스크막은 폴리실리콘막 또는 비정질카본막을 사용할 수 있다.
도 2b에 도시된 바와 같이, 오픈영역(26)을 포함한 전면에 실리콘막(27)을 증착한 후 전면식각(Blanket etch)을 진행하여 오픈영역의 측벽에만 실리콘막(27)을 잔류시킨다. 이때, 실리콘막(27)은 다결정실리콘막일 수 있으며, 그 두께는 100∼300Å이다.
도 2c에 도시된 바와 같이, 실리콘막(27)을 고온의 HCl 증기(Vapor)에 노출시키는 증기 식각(Vapor etching)을 진행한다. 이때, 실리콘막(27)은 HCl 증기에 노출되면, 격자 방향성 식각이 진행된다.
도 3a는 HCl 증기에 의한 실리콘막의 식각경향을 나타낸 도면이다.
도 3a를 참조하면, HCl 증기는 실리콘막의 (100)면에 대한 식각속도가 (111)면에 대한 식각속도에 비해 100배 정도 빠르게 식각하기 때문에 통상적으로 (100)면을 갖는 실리콘막은 일정한 격자방향, 즉 [111] 방향보다는 [100] 방향으로 식각이 주로 진행되어 그루브(groove)가 발생되고, 그루브에 의해 요철이 생성된다.
도 3b는 HCl 증기를 이용하여 실리콘막을 습식식각한 후의 결과를 나타낸 사진으로서, 표면에 요철이 형성됨을 알 수 있다.
위와 같이, HCl 증기에 의해 일정한 격자 방향에 따라 실리콘막(27)이 식각되기 때문에 실리콘막(27)에 요철(27A)이 형성되고, HCl에 의한 식각이 더욱 진행되면서 실리콘막이 부분적으로 제거되고 주변의 제3절연막(25) 표면이 국부적으로 드러나게 된다. 결과적으로, HCl 증기에 노출됨에 따라 실리콘막은 실리콘성분의 요철(27A)로 변환되며, 실리콘성분의 요철(27A)은 오픈영역(26)의 바닥 및 측벽에 분포한다.
한편, 실리콘막에 대해 일반적인 습식식각(HNO3, H2O 및 HF가 혼합된 용액 사용)을 진행하면 등방성식각이 나타나지만, HCl 증기를 이용하여 식각하면 등방성식각이 이루어지지 않고 도 3a에서 살펴 본 것처럼 일정한 격자방향으로 습식식각이 이루어져 실리콘성분의 요철(27A)이 생성된다.
그리고, 증기 식각은 플라즈마를 사용하지 않고 기체상태의 화학물질을 이용하여 식각하는 방식으로서, 액상의 화학물질을 이용하는 습식식각과 유사한 특성을 갖지만 용액을 사용하지 않으므로 플라즈마 반응관과 증기식각 반응관을 한 장비내에 조합할 수 있는 장점이 있다. 예컨대, 일련의 건식식각을 위한 플라즈마식각반응관과 증기식각을 위한 증기식각반응관을 한 장비내에 조합하므로써, 대기 중 노출없이 한 장비내에서 건식식각과 증기식각을 진행할 수 있다. HCl 증기는 보관이 어려우므로 원격플라즈마(Remote plasma)를 이용하여 기체 상태로 생성시켜 증기식각반응관에 공급할 수 있다.
아울러, 증기식각은 플라즈마를 사용하지 않고도 화학반응에 의해 식각하므 로, 선택성이 매우 우수할뿐만 아니라 플라즈마에 의한 손상이 없다. 즉, HCl 증기를 이용하여 실리콘막을 식각하면 선택성이 우수하여 주변의 제3절연막에 어택을 주지 않고 실리콘막만 선택적으로 식각할 수 있고, 플라즈마를 사용하지 않으므로 플라즈마에 의한 손상도 없다.
바람직하게, 식각속도 및 식각프로파일(etch profile)을 조절하기 위해 HCl 증기의 유량은 0.1∼1slm으로 하고, HCl 증기의 온도는 700∼1000℃의 고온으로 한다.
그리고, HCl 증기에 의한 식각효율을 향상시키기 위해 HCl 증기를 공급하기 전에 미리 실리콘막 표면에 대해 수소분위기에서 전처리를 진행할 수 있다. 이처럼, 수소분위기에서 전처리를 진행하면 실리콘막 표면의 이물질을 제거하게 되어 후속 HCl 증기에 의한 식각의 효율을 향상시킨다.
바람직하게, 수소분위기의 전처리는 800∼1000℃ 온도에서 진행하는 열처리이다. 이때, 열처리시 수소가스의 유량은 10∼50slm으로 조절한다.
도 2d에 도시된 바와 같이, 실리콘성분의 요철(27A)이 형성되는 시점까지 실리콘막을 식각한후 실리콘성분의 요철(27A)을 식각장벽으로 하여 제3절연막(25)을 식각한다. 이에 따라, 오픈영역 측벽의 제3절연막(25)에 실리콘성분의 요철의 모양이 전사되어 오픈영역 측벽의 제3절연막(25) 표면에 요철(25A)이 발생된다. 여기서, 요철(25A)은 제3절연막(25)이 산화막 물질이므로, 산화막성분의 요철(25A)이 된다.
한편, 산화막 물질인 제3절연막(25)의 식각시 CHF3/O2 또는 CF4/H2의 혼합가스를 사용한 건식식각을 이용할 수 있으며 이로써 실리콘성분의 요철(25A)에 대한 선택비를 높일 수 있고, 이러한 식각에 의해 제3절연막(25)의 표면도 일부가 식각될 수도 있으며, 제2절연막(24)과 콘택플러그(23) 사이의 제1절연막(22)의 표면도 일부 식각될 수 있다(편의상 도시 생략).
도 2e에 도시된 바와 같이, 실리콘 성분의 요철(27A)을 제거한다. 이때는 건식식각을 이용한다. 예를 들어, 실리콘성분의 요철(27A)은 Cl2 또는 HBr 가스를 이용한 건식식각으로 제거한다.
실리콘성분의 요철이 제거된 후의 결과를 살펴보면, 오픈영역(26)의 측벽을 제공하는 제3절연막(25) 표면에 복수의 요철(25A)이 발생됨을 알 수 있다.
도 2f에 도시된 바와 같이, 오픈영역을 포함한 제3절연막(25) 상에 스토리지전극으로 사용될 도전막을 증착한 후 오픈영역 내부에만 잔류하도록 전면식각 또는 CMP(Chemical Mechanical Polishing) 공정을 진행한다. 이에 따라, 오픈영역 내부에 원통형의 스토리지전극(28)이 형성된다.
이때, 오픈영역 측벽에 요철(25A)이 생성되어 있으므로, 스토리지전극(28)의 표면에 그 요철 모양이 전사되어 스토리지전극(28)의 내벽 및 외벽의 표면은 울퉁불퉁한 표면(Rough surface, 28A)이 형성된다. 따라서, 울퉁불퉁한 표면(28A)에 의해 스토리지전극(28)의 표면적이 증가되고, 이로써 저장용량을 증가시킬 수 있다.
스토리지전극(28)은, 예를 들어 티타늄질화막(TiN)으로 형성할 수 있다.
도 2g에 도시된 바와 같이, 풀딥아웃(full dip out) 공정을 진행한다. 이때, 풀딥아웃 공정은 불산 또는 불산이 함유된 용액을 사용하는데, 이로써 산화막 물질인 제3절연막(25)이 모두 제거된다.
풀딥아웃 공정후에 울퉁불퉁한 표면(28A)을 갖는 스토리지전극(28)의 내벽 및 외벽이 모두 노출되어 원통형구조의 스토리지전극(28)이 된다.
도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 기판(31) 상에 제1절연막(32)을 형성한 후, 제1절연막(32)을 식각하여 기판(31)의 표면을 노출시키는 콘택홀(도면부호 생략)을 형성한다. 여기서, 제1절연막(32)은 산화막일 수 있다.
이어서, 콘택홀 내부에 매립되는 콘택플러그(33)를 형성한다. 여기서, 기판(31)에는 소자분리(isolation), 게이트(gate), 비트라인(bit line) 등 DRAM 구성에 필요한 공정이 진행되어 있다. 바람직하게는, 기판(31)은 실리콘기판, 불순물주입층 또는 랜딩플러그콘택(Landing Plug Contact)일 수 있다.
콘택플러그(33)는 폴리실리콘막 증착 및 에치백(Etchback)을 통해 형성한 폴리실리콘 플러그로서, 스토리지노드콘택플러그(SNC Plug)의 역할을 한다. 그리고, 콘택플러그(33) 상에는 TiN과 같은 배리어막(도시 생략)이 형성될 수 있으며, 콘택플러그와 배리어막 사이에는 티타늄실리사이드와 같은 오믹콘택층(도시 생략)이 형성될 수 있다.
이어서, 제1절연막(32) 상에 제2절연막(34)을 형성한다. 여기서, 제2절연 막(34)은 질화막, 특히 실리콘질화막(Si3N4)을 사용하는데, 제2절연막은 후속 제3절연막의 건식식각시 식각정지막 역할을 한다.
이어서, 제2절연막(34) 상에 제3절연막(35)을 형성한다. 제3절연막(35)은 산화막으로 형성할 수 있으며, 예컨대, PSG막(35A)과 PETEOS막(35B)의 적층으로 형성한다.
제3절연막(35)은 스토리지전극의 높이를 결정하는 막으로서, 후속 오픈영역 형성을 위한 오픈마진 확보를 위해 그 두께를 조절한다. 예컨대, 낫오픈(Not open)이 발생되지 않는 두께로 설정하는데, 낫오픈이 발생되는 두께가 20000Å 이라고 가정하면, 20000Å보다 얇은 15000Å 두께로 설정한다. 이처럼, 제3절연막(35)의 두께를 낮추면 오픈마진을 확보할 수 있는데 반해 스토리지전극의 높이가 감소하여 저장용량이 일부 감소할 수 있으나, 저장용량의 감소는 후속 실리콘막 증착 및 HCl 증기 노출에 의한 요철에 의해 보상할 수 있다.
이어서, 콘택플러그(33) 표면이 노출되도록 건식식각(1차 식각)과 습식식각(2차 식각)을 순차적으로 진행하여 스토리지전극이 형성될 영역, 즉 오픈영역(36)을 형성한다. 오픈영역(36)은 평면상으로 원형 또는 타원형의 홀(Hole) 구조일 수 있다. 또한, 오픈영역(36)은 다각형의 홀 구조일 수 있다. 이때, 오픈영역(36)의 크기는 변치않고 오픈영역(36)의 높이가 감소하므로 오픈영역(36)의 종횡비는 종래보다 낮아진다.
오픈영역(36)은 제2절연막(34)에서 식각이 정지하도록 제3절연막(35)을 건 식식각한 후, 제2절연막(34)을 건식식각하여 형성한다. 이후, 2차로 습식식각을 진행하므로써 PSG막(35A)이 PETEOS막(35B)보다 더 빠르게 식각되도록 하여 오픈영역의 하부영역을 넓힌다. 이때, 습식식각은 불산 또는 불산을 포함하는 용액을 이용하여 진행하는데, 위와 같은 용액을 이용한 습식식각시 PSG막(35A)이 PETEOS막(35B)보다 더 빠르게 진행된다.
한편, 제3절연막(35)이 저장용량 확보를 위해 높이가 증가할 경우 감광막만으로는 식각이 어려우므로 하드마스크막(Hardmask)을 이용하여 식각할 수 있다. 하드마스크막은 폴리실리콘막 또는 비정질카본막을 사용한다.
도 4b에 도시된 바와 같이, 하부가 넓어진 오픈영역(36)을 포함한 전면에 실리콘막을 증착한 후 전면식각 또는 CMP와 같은 공정을 통해 스토리지전극(37)을 형성한다.
이때, 실리콘막은 다결정실리콘막일 수 있으며, 그 두께는 100∼300Å이다. 그리고, 하부가 널어진 오픈영역 내부에 형성되므로, 스토리지전극(37)의 하부영역은 구조적 강도가 증가된다.
도 4c에 도시된 바와 같이, 스토리지전극(37)을 고온의 HCl 증기(Vapor)에 노출시키는 증기 식각(Vapor etching)을 진행한다. 이때, 실리콘막질인 스토리지전극(37)은 HCl 증기에 노출되면, 격자 방향성 식각이 진행된다.
HCl 증기에 의한 실리콘막의 식각경향은 도 3a를 참조하기로 한다.
제2실시예에서는 제1실시예와 다르게 오픈영역의 측벽을 제공하는 제3절연막(35)이 드러나기 전까지 HCl 증기를 이용하여 식각한다. 이로써, 일부만 식각되 어 울퉁불퉁한 표면(37B)을 갖고 나머지는 일정두께를 가져 벽(wall)을 구성한다. 결국, 스토리지전극(37A)의 표면에 울퉁불퉁한 표면(37B)이 형성된다.
도 4d에 도시된 바와 같이, 풀딥아웃(full dip out) 공정을 진행한다. 이때, 풀딥아웃 공정은 불산 또는 불산이 함유된 용액을 사용하는데, 이로써 산화막 물질인 제3절연막(35)이 모두 제거된다.
풀딥아웃 공정후에 내벽에서 울퉁불퉁한 표면(37B)을 갖는 스토리지전극(37A)이 모두 노출되어 원통형구조의 스토리지전극(37A)이 된다.
따라서, 제2실시예는 제3절연막(35)을 PSG막(35A)과 PETEOS막(35B)의 적층구조로 형성하여 오픈영역을 형성한 후, 습식식각을 통해 PSG막(35A)이 PETEOS막(35B)보다 더 빠르게 식각되는 원리를 이용한다. 이에 따라, 오픈영역의 하부영역이 넓어져 스토리지전극(37A)의 표면적을 더욱 증대시킬 뿐만 아니라 스토리지전극(37A)의 하부가 구조적으로 안정되어 후속 풀딥아웃 공정시 스토리지전극(37A)이 쓰러지는 현상을 억제할 수 있다.
위와 같이 스토리지전극의 하부영역을 넓게 형성하는 방법은 제1실시예에서도 적용이 가능하다. 도 5를 참조한다.
도 5는 본 발명의 제3실시예에 따라 제조된 캐패시터를 도시한 도면으로서, 제2실시예와 같이 하부영역이 넓어지고 내벽 및 외벽 표면에서 모두 울퉁불퉁한 표면(46A)을 갖는 스토리지전극(46)을 도시하고 있다.
도 5를 참조하면, 기판(41) 상에 제1절연막(42)이 형성되고, 제1절연막(42)에 구비된 콘택홀 내에 콘택플러그(43)가 매립되어 있다. 제1절연막(42)은 산화막 이고, 콘택플러그(43)는 폴리실리콘막 증착 및 에치백(Etchback)을 통해 형성한 폴리실리콘 플러그이며, 콘택플러그(43) 상에는 TiN과 같은 배리어막(도시 생략)이 형성될 수 있으며, 콘택플러그와 배리어막 사이에는 티타늄실리사이드와 같은 오믹콘택층(도시 생략)이 형성될 수 있다.
그리고, 제1절연막(42) 상에 제2절연막(44)이 형성된다. 제2절연막(44)은 질화막, 특히 실리콘질화막(Si3N4)을 사용하는데, 제2절연막(44)은 제3절연막(45) 식각시 식각정지막 역할을 한다.
그리고, 콘택플러그(43) 상에 원통형의 스토리지전극(46)이 형성된다. 스토리지전극(46)은 울퉁불퉁한 표면(46A)을 갖는다. 이와 같이 울퉁불퉁한 표면(46A)을 형성하기 위한 방법은 제1실시예의 방법을 참조한다.
아울러, 스토리지전극(46)은 하부영역이 넓어진 형태를 갖는데, 이를 위해 제3절연막(45)을 PSG막(45A)과 PETEOS막(45B)으로 적층한 후에 건식식각 및 습식식각을 진행하여 오픈영역을 형성하고, 이후 실리콘막 증착, HCl 증기 식각, 제3절연막 식각, 실리콘막 제거 및 스토리지전극 형성 단계를 진행한다. 제3절연막(45)은 스토리지전극(46) 형성후 풀딥아웃 공정에 의해 제거되므로, 편의상 점선으로 표시하였다. 한편, 스토리지전극(46)은 티타늄질화막(TiN)이 사용될 수 있다.
제3실시예에 따르면, 스토리지전극(46)은 내벽 및 외벽에서 울퉁불퉁한 표면(46A)을 가지므로 표면적 증대효과가 증가하고, 하부영역이 넓어지므로 후속 풀딥아웃 공정시 쓰러지는 것을 억제하는 효과가 증가한다.
상술한 실시예들에 따르면, 본 발명은 종횡비의 증가로 인한 스토리지전극 표면적 증가의 한계를 극복하기 위해 종횡비를 일부 낮추면서도 실리콘막 증착, HCl 증기 노출과 같은 일련의 새로운 공정을 도입하므로써 원통형의 스토리지전극의 표면에 울퉁불퉁한 표면을 형성하여 MPS(Meta stable Poly Silicon)와 같이 표면적의 증가를 유도할 수 있다. 한편, MPS 공정은 공정 마진(process margin)이 매우 좁기 때문에 미세한 공정 조건의 변화에도 민감하게 반응하며, 이에 따라, 성장된 MPS의 크기가 달라지는 문제점이 있다. 특히, 다결정실리콘 재질의 스토리지전극 표면에 파티클(particle) 또는 공정 잔류물(residue)이 존재할 경우에는 MPS가 성장하지 않으므로 공정 신뢰도에 문제점이 있다. 아울러, MPS 공정은 비용 또한 많이 소요되는 문제점이 있다. 따라서, 본 발명은 HCl 증기를 이용하므로써 MPS 공정 대비 공정마진이 크고 이로써 신뢰도 향상 및 비용절감의 효과가 있다.
결국, 본 발명은 건식식각에 어려움이 있는 높은 종횡비 공정 대신에 낮은 종횡비에서도 표면적 증가를 이루어내므로 공정의 신뢰도를 상승시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 원통형 스토리지전극 형성을 위한 홀패터닝시 문제점을 나타낸 도면.
도 2a 내지 도 2g는 본 발명의 제1실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 3a는 HCl 증기에 의한 실리콘막의 식각경향을 나타낸 도면.
도 3b는 HCl 증기를 이용하여 실리콘막을 습식식각한 후의 결과를 나타낸 사진.
도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도.
도 5는 본 발명의 제3실시예에 따라 제조된 캐패시터를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 제1절연막
23 : 콘택플러그 24 : 제2절연막
25 : 제3절연막 27 : 실리콘막
28 : 스토리지전극 28A : 울퉁불퉁한 표면

Claims (16)

  1. 기판 상부에 오픈영역이 구비된 절연막을 형성하는 단계;
    상기 오픈영역 측벽의 절연막 표면에 요철을 형성하는 단계;
    상기 오픈영역의 내부에 상기 요철이 전사되어 울퉁불퉁한 표면을 갖는 스토리지전극을 형성하는 단계; 및
    상기 절연막을 제거하는 단계
    를 포함하는 캐패시터 제조 방법.
  2. 제1항에 있어서,
    상기 오픈영역 측벽의 절연막 표면에 요철을 형성하는 단계는,
    상기 오픈영역의 측벽에 실리콘막을 형성하는 단계;
    HCl 증기를 이용하여 상기 실리콘막을 식각하여 실리콘성분의 요철을 형성하는 단계;
    상기 실리콘성분의 요철을 식각배리어로 상기 오픈영역 측벽의 절연막을 식각하는 단계; 및
    상기 실리콘성분의 요철을 제거하는 단계
    를 포함하는 캐패시터 제조 방법.
  3. 제2항에 있어서,
    상기 HCl 증기의 유량은 0.1∼1slm으로 하고, 상기 HCl 증기의 온도는 700∼1000℃의 고온으로 하는 캐패시터 제조 방법.
  4. 제2항에 있어서,
    상기 HCl 증기를 이용한 식각 전에, 상기 실리콘막 표면을 수소분위기에서 전처리하는 단계를 더 포함하는 캐패시터 제조 방법.
  5. 제4항에 있어서,
    상기 전처리는,
    800∼1000℃ 온도에서 진행하는 열처리이며, 상기 열처리시 수소가스의 유량은 10∼50slm으로 하는 캐패시터 제조 방법.
  6. 제2항에 있어서,
    상기 실리콘막은 다결정실리콘막을 포함하는 캐패시터 제조 방법.
  7. 제1항에 있어서,
    상기 스토리지전극은, 티타늄질화막(TiN)을 포함하는 캐패시터 제조 방법.
  8. 제1항에 있어서,
    상기 오픈영역을 형성하는 단계는,
    제1막과 상기 제1막보다 습식식각률이 더 느린 제2막을 적층하여 상기 절연막을 형성하는 단계;
    상기 제2막과 제1막을 건식식각하여 상기 오픈영역을 형성하는 단계; 및
    습식식각을 통해 상기 제1막이 제2막보다 더 빠르게 식각되도록 하여 상기 오픈영역의 하부를 넓히는 단계
    를 포함하는 캐패시터 제조 방법.
  9. 제8항에 있어서,
    상기 제1막은 PSG막으로 형성하고, 상기 제2막은 PETEOS막으로 형성하는 캐패시터 제조 방법.
  10. 기판 상부에 제1막과 상기 제1막보다 식각률이 더 느린 제2막을 적층하여 절연막을 형성하는 단계;
    상기 절연막을 1차 식각하여 오픈영역을 형성하는 단계;
    2차 식각을 통해 상기 제1막이 제2막보다 더 빠르게 식각되도록 하여 상기 오픈영역의 하부를 넓히는 단계;
    상기 하부가 넓어진 오픈영역 내부에 실리콘막을 이용하여 스토리지전극을 형성하는 단계;
    HCl 증기를 이용하여 상기 스토리지전극의 표면을 일부 식각하여 요철을 형성하는 단계; 및
    상기 절연막을 제거하는 단계
    를 포함하는 캐패시터 제조 방법.
  11. 제10항에 있어서,
    상기 HCl 증기의 유량은 0.1∼1slm으로 하고, 상기 HCl 증기의 온도는 700∼1000℃의 고온으로 하는 캐패시터 제조 방법.
  12. 제10항에 있어서,
    상기 HCl 증기를 이용한 식각 전에, 상기 스토리지전극 표면을 수소분위기에 서 전처리하는 단계를 더 포함하는 캐패시터 제조 방법.
  13. 제12항에 있어서,
    상기 전처리는,
    800∼1000℃ 온도에서 진행하는 열처리이며, 상기 열처리시 수소가스의 유량은 10∼50slm으로 하는 캐패시터 제조 방법.
  14. 제10항에 있어서,
    상기 실리콘막은 다결정실리콘막을 포함하는 캐패시터 제조 방법.
  15. 제10항에 있어서,
    상기 제1막은 PSG막으로 형성하고, 상기 제2막은 PETEOS막으로 형성하는 캐패시터 제조 방법.
  16. 제10항에 있어서,
    상기 1차 식각은 건식식각으로 진행하고, 상기 2차 식각은 습식식각으로 진 행하는 캐패시터 제조 방법.
KR1020070081076A 2007-08-13 2007-08-13 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법 KR20090016815A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070081076A KR20090016815A (ko) 2007-08-13 2007-08-13 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070081076A KR20090016815A (ko) 2007-08-13 2007-08-13 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법

Publications (1)

Publication Number Publication Date
KR20090016815A true KR20090016815A (ko) 2009-02-18

Family

ID=40685725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070081076A KR20090016815A (ko) 2007-08-13 2007-08-13 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법

Country Status (1)

Country Link
KR (1) KR20090016815A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053987B2 (en) 2013-10-30 2015-06-09 Samsung Display Co., Ltd. Etching device useful for manufacturing a display device
US11616118B2 (en) 2019-10-31 2023-03-28 Samsung Electronics Co., Ltd. Integrated circuit semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053987B2 (en) 2013-10-30 2015-06-09 Samsung Display Co., Ltd. Etching device useful for manufacturing a display device
US11616118B2 (en) 2019-10-31 2023-03-28 Samsung Electronics Co., Ltd. Integrated circuit semiconductor device

Similar Documents

Publication Publication Date Title
US6544838B2 (en) Method of deep trench formation with improved profile control and surface area
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
JP3976703B2 (ja) 半導体装置の製造方法
US8377829B2 (en) Method of manufacturing a capacitor deep trench and of etching a deep trench opening
TWI281231B (en) Method for forming storage node of capacitor in semiconductor device
US9076680B2 (en) Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
JP2007180493A (ja) 半導体装置の製造方法
US20120329236A1 (en) Method of manufacturing device
US5940713A (en) Method for constructing multiple container capacitor
US8216944B2 (en) Methods of forming patterns in semiconductor devices
US8962437B2 (en) Method for fabricating capacitor with high aspect ratio
JP2007013081A (ja) 深いコンタクトホールを有する半導体素子の製造方法
KR20090016815A (ko) 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100721546B1 (ko) 캐패시터 및 그의 제조 방법
KR101094960B1 (ko) 반도체 소자의 커패시터 형성방법
KR101076884B1 (ko) 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크
KR20100034629A (ko) 캐패시터 제조 방법
US6686234B1 (en) Semiconductor device and method for fabricating the same
KR100714313B1 (ko) 메탈성 하부전극 패턴 형성 방법
KR100399945B1 (ko) 반도체 소자의 실린더형 캐패시터 형성방법
KR100407987B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20070036495A (ko) 반도체 소자의 콘택홀 형성 방법
KR100875674B1 (ko) 캐패시터 누설을 방지하는 반도체소자 제조 방법
KR20090122560A (ko) 캐패시터 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid