CN105261556A - 一种膜层图案化的方法 - Google Patents

一种膜层图案化的方法 Download PDF

Info

Publication number
CN105261556A
CN105261556A CN201510729734.8A CN201510729734A CN105261556A CN 105261556 A CN105261556 A CN 105261556A CN 201510729734 A CN201510729734 A CN 201510729734A CN 105261556 A CN105261556 A CN 105261556A
Authority
CN
China
Prior art keywords
rete
patterning films
patterned
suspended particulate
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510729734.8A
Other languages
English (en)
Inventor
裴晓光
赵海生
彭志龙
肖红玺
刘冲
肖志莲
林子锦
白云飞
蒋会刚
董宜萍
陈皓
仇淼
常阔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510729734.8A priority Critical patent/CN105261556A/zh
Publication of CN105261556A publication Critical patent/CN105261556A/zh
Priority to PCT/CN2016/092088 priority patent/WO2017071343A1/zh
Priority to US15/511,519 priority patent/US20170294465A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种膜层图案化的方法，在对待图案化膜层进行干刻处理形成图案化膜层时，由于可能存在的悬浮颗粒的遮挡，在悬浮颗粒下方的膜层不会被刻蚀掉而产生刻蚀残留物，因此，通过去除图案化膜层上覆盖的悬浮颗粒，可以将刻蚀残留物上方的悬浮颗粒移位或完全去除，之后对去除悬浮颗粒后的图案化膜层再次进行干刻处理时将刻蚀残留物刻蚀掉，在形成的膜层的最终图案中完全避免了刻蚀残留物的产生，从而提高了产品良率，保证了产品的品质。

Description

一种膜层图案化的方法
技术领域
本发明涉及显示技术领域，尤其涉及一种膜层图案化的方法。
背景技术
目前，显示基板内部的重要部件包括多种具有图案的膜层，在膜层图案化的制作过程中，环境或者设备中的悬浮颗粒会落在待图案化膜层的表面。在采用干刻工艺对待图案化膜层进行刻蚀处理时，由于悬浮颗粒的遮挡，在悬浮颗粒下方的膜层不能被刻蚀掉，会在悬浮颗粒物下方留下该膜层的残留物，产生膜层图案化的残留物不良。
例如在制作阵列基板中的薄膜晶体管的有源层时，在对形成有待图案化的有源层a-Si薄膜上的光刻胶层PR进行曝光显影后得到图案化光刻胶层PR，如图1a所示，环境或者干刻设备中的悬浮颗粒会落在待图案化的有源层a-Si薄膜表面起到掩模的作用。在进行干刻过程中，如图1b所示，悬浮颗粒造成下方的有源层a-Si薄膜不会被刻蚀掉；如图1c所示，在图案化光刻胶层被剥离后，在有源层a-Si图案中产生了刻蚀残留物(虚线框所示)。根据刻蚀残留物在阵列基板的具体位置，如图1d所示刻蚀残留物有可能会连接有源层a-Si和像素电极ITO，也有可能会连接数据线和像素电极，造成亮点，严重影响产品的品质。
因此，如何在干刻工艺过程中避免产生刻蚀残留物，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明实施例提供了一种膜层图案化的方法，用以解决现有的膜层图案化方法会在图案化膜层上产生刻蚀残留物的问题。
因此，本发明实施例提供了一种膜层图案化的方法，包括：
对待图案化膜层进行干刻处理形成图案化膜层；
去除所述图案化膜层上覆盖的悬浮颗粒；
对去除悬浮颗粒后的所述图案化膜层再次进行干刻处理，形成膜层的最终图案。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，在所述对待图案化膜层进行干刻处理形成图案化膜层之前，还包括：
在待图形化膜层上涂覆光刻胶；
对所述光刻胶进行曝光显影，在所述待图形化膜层上形成图案化光刻胶层。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述对待图案化膜层进行干刻处理形成图案化膜层，具体包括：
以覆盖在所述待图案化膜层上的图案化光刻胶层为掩模，对所述待图案化膜层进行干刻处理，形成图案化膜层。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述图案化光刻胶层的图案与所述膜层的最终图案一致。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述去除所述图案化膜层上覆盖的悬浮颗粒，具体包括：对所述图案化膜层进行清洗处理。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述清洗处理具体包括：液体清洗或气体清洗。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述图案化光刻胶层包括：覆盖所述膜层的最终图案的光刻胶完全保留区域，以及覆盖独立于所述膜层的最终图案之外区域的光刻胶部分保留区域。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述去除所述图案化膜层上覆盖的悬浮颗粒，具体包括：
对所述图案化光刻胶层进行灰化处理，去除所述图案化光刻胶层中的光刻胶部分保留区域。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述对去除悬浮颗粒后的所述图案化膜层再次进行干刻处理，形成膜层的最终图案，具体包括：
以经灰化处理后的所述光刻胶全部保留区域为掩模，对所述图案化膜层进行干刻处理，形成膜层的最终图案。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述待图案化膜层为有源层、欧姆接触层、源漏电极、像素电极层、公共电极层或触控电极层。
本发明实施例的有益效果包括：
本发明实施例提供的一种膜层图案化的方法，在对待图案化膜层进行干刻处理形成图案化膜层时，由于可能存在的悬浮颗粒的遮挡，在悬浮颗粒下方的膜层不会被刻蚀掉而产生刻蚀残留物，因此，通过去除图案化膜层上覆盖的悬浮颗粒，可以将刻蚀残留物上方的悬浮颗粒移位或完全去除，之后对去除悬浮颗粒后的图案化膜层再次进行干刻处理时将刻蚀残留物刻蚀掉，在形成的膜层的最终图案中完全避免了刻蚀残留物的产生，从而提高了产品良率，保证了产品的品质。
附图说明
图1a至图1d分别为现有技术中有源层图案化的方法中各步骤执行后的侧视结构示意图；
图2为本发明实施例提供的膜层图案化的方法的流程示意图之一；
图3为本发明实施例提供的膜层图案化的方法的流程示意图之二；
图4为本发明实施例提供的实例一的流程示意图；
图5a至图5d分别为实例一的方法中各步骤执行后的侧视结构示意图；
图6为本发明实施例提供的实例二的流程示意图；
图7a至图7d分别为实例二的方法中各步骤执行后的侧视结构示意图；
图8a至图8d分别为实例二的方法中各步骤执行后的俯视结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的膜层图案化的方法的具体实施方式进行详细地说明。
附图中各膜层的厚度和形状不反映膜层图案的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种膜层图案化的方法，如图2所示，包括：
S201、对待图案化膜层进行干刻处理形成图案化膜层；
S202、去除图案化膜层上覆盖的悬浮颗粒；
S203、对去除悬浮颗粒后的图案化膜层再次进行干刻处理，形成膜层的最终图案。
本发明实施例提供的上述膜层图案化的方法，在对待图案化膜层进行干刻处理形成图案化膜层时，由于可能存在的悬浮颗粒的遮挡，在悬浮颗粒下方的膜层不会被刻蚀掉而产生刻蚀残留物，因此，通过去除图案化膜层上覆盖的悬浮颗粒，可以将刻蚀残留物上方的悬浮颗粒移位或完全去除，之后对去除悬浮颗粒后的图案化膜层再次进行干刻处理时将刻蚀残留物刻蚀掉，在形成的膜层的最终图案中完全避免了刻蚀残留物的产生，从而提高了产品良率，保证了产品的品质。
在具体实施时，在本发明实施例提供的上述膜层图案化的方法中，在执行步骤S201在对待图案化膜层进行干刻处理形成图案化膜层之前，如图3所示，一般还会执行以下步骤：
S301、在待图形化膜层上涂覆光刻胶；
S302、对光刻胶进行曝光显影，在待图形化膜层上形成图案化光刻胶层。
在具体实施时，本发明实施例提供的上述方法中的步骤S301中对光刻胶进行曝光显影，具体可以采用掩膜板图形对光刻胶进行曝光显影。并且，依据掩膜板图形的不同，形成的图案化光刻胶层的图案可以具体有两种，一种是图案化光刻胶层的图案与膜层的最终图案一致；另一种是图案化光刻胶层包括两部分，一部分是覆盖膜层的最终图案的光刻胶完全保留区域，另一部是分覆盖独立于膜层的最终图案之外区域的光刻胶部分保留区域。
具体地，可以采用具有完全透光区域和完全遮光区域两部分组成的掩膜板对光刻胶进行曝光显影，以形成与膜层的最终图案一致的图案化光刻胶层的图案。
具体地，可以采用具有完全透光区域、部分透光区域和完全遮光区域三部分组成的掩膜板对光刻胶进行曝光显影，以形成同时具有光刻胶完全保留区域和光刻胶部分保留区域的图案化光刻胶层。并且，在具体实施时，该掩膜板可以选择使用半色调掩膜板、灰色调掩膜板或者具有狭缝的掩膜板，在此不做限定。
在具体实施时，在本发明实施例提供的上述方法中的步骤S201对待图案化膜层进行干刻处理形成图案化膜层时，以覆盖在待图案化膜层上的图案化光刻胶层为掩模，对待图案化膜层进行干刻处理，形成图案化膜层。
具体地，在图案化光刻胶层的图案与膜层的最终图案一致时，步骤S201对待图案化膜层进行干刻处理后，形成的图案化膜层理论上应与膜层的最终图案一致，但是由于悬浮颗粒的遮挡，在悬浮颗粒下方的膜层不会被刻蚀掉而产生刻蚀残留物，因此，干刻处理后形成的图案化膜层除了包含与膜层的最终图案一致的膜层区域之外，还会包括刻蚀残留物。
因此，在执行本发明实施例提供的上述方法中的步骤S201去除图案化膜层上覆盖的悬浮颗粒时，具体可以采用对图案化膜层进行清洗处理的方式完全清洗掉或移动悬浮颗粒，以露出悬浮颗粒下方的刻蚀残留物，以便在执行步骤S203对图案化膜层再次进行干刻处理时，去掉刻蚀残留物后形成膜层的最终图案。
具体地，上述对图案化膜层进行清洗处理在具体实施时，该清洗处理具体可以包括：液体清洗或气体清洗。例如采用清水冲洗悬浮颗粒或采用O2气吹动悬浮颗粒，使悬浮颗粒移动位置或者完全去除悬浮颗粒。
具体地，在图案化光刻胶层的图案包括覆盖膜层的最终图案的光刻胶完全保留区域以及覆盖独立于膜层的最终图案之外区域的光刻胶部分保留区域时，步骤S201对待图案化膜层进行干刻处理后，形成的图案化膜层理论上应包括两部分，一部分是与膜层的最终图案相同的区域，另一部分是独立于膜层的最终图案的区域。在图案化膜层中两部分相互独立的区域之间本应被刻蚀掉，但是由于悬浮颗粒的遮挡，在悬浮颗粒下方的膜层不会被刻蚀掉而产生刻蚀残留物，因此，干刻处理后形成的图案化膜层除了上述两个区域之外，还会可能包括刻蚀残留物。
因此，在执行本发明实施例提供的上述方法中的步骤S201去除图案化膜层上覆盖的悬浮颗粒时，具体可以采用对图案化光刻胶层进行灰化处理的方式，在去除图案化光刻胶层中的光刻胶部分保留区域的同时完全去除或移动悬浮颗粒，以露出悬浮颗粒下方的刻蚀残留物。
接着，在执行步骤S203对去除悬浮颗粒后的图案化膜层再次进行干刻处理，形成膜层的最终图案，具体可以以经灰化处理后的光刻胶全部保留区域为掩模，对图案化膜层进行干刻处理，形成膜层的最终图案。
在具体实施时，本发明实施例提供的上述膜层图案化的方法中，待图案化膜层可以具体为有源层、欧姆接触层、源漏电极、像素电极层、公共电极层或触控电极层。并且，该膜层可以设置在显示基板上，也可以设置在触控基板上。需要说明的是，只要需要进行干刻处理以形成图形的膜层均可采用本发明实施例提供上述方法。
下面以制作有源层图案为具体的实例详细的说明本发明实施例提供的上述膜层图案化的方法。
实例一：采用由完全透光区域和完全遮光区域组成的掩膜板制作有源层的图案，如图4所示，具体包括以下步骤：
S401、在形成有栅绝缘层GI的衬底基板上形成有源层a-Si薄膜，并在有源层薄膜上涂覆光刻胶PR；
S402、采用掩膜板对光刻胶PR进行曝光显影，在有源层a-Si薄膜上形成与有源层a-Si的最终图案一致的图案化光刻胶层PR，如图5a所示；
S403、以覆盖在有源层a-Si薄膜上的图案化光刻胶层PR为掩模，对有源层a-Si薄膜进行干刻处理，形成具有一定图案的有源层a-Si；如图5b所示，该图案中包括被图案化光刻胶层遮挡的有源层a-Si图案，也包含了被悬浮颗粒遮挡未刻蚀掉的刻蚀残留物c；
S404、对具有一定图案的有源层a-Si进行清洗，清掉或位移刻蚀残留物c上的悬浮颗粒，如图5c所示；在具体实施时，可以在干刻设备内进行吹气清洗，也可以在干刻设备外部进行液体清洗，在此不做限定；
S405、以图案化光刻胶层PR为掩模，对具有一定图案的有源层a-Si进行二次干刻处理，如图5d所示，刻蚀掉未被悬浮颗粒遮挡的刻蚀残留物c，形成有源层的最终图案。
在具体实施时，步骤S403和S405的干刻工艺可以采用相同的刻蚀参数，也可以采用不同的刻蚀参数，在此不做限定。
通过上述步骤S401-S405，利用清洗将造成刻蚀残留物的悬浮颗粒洗掉或移位后进行二次刻蚀将刻蚀残留物刻蚀掉的方式，彻底消除有源层制作时的刻蚀残留物不良。
实例二：采用由完全透光区域、部分透光区域和完全遮光区域组成的掩膜板制作有源层的图案，如图6所示，具体包括以下步骤：
S601、在形成有栅绝缘层GI的衬底基板上形成有源层a-Si薄膜，并在有源层a-Si薄膜上涂覆光刻胶PR；
S602、采用掩膜板对光刻胶PR进行曝光显影，在有源层a-Si薄膜上形成与有源层a-Si的最终图案一致的光刻胶完全保留区域a，以及与像素区域对应的光刻胶部分保留区域b，以组成图案化光刻胶层PR，如图7a和图8a所示；
S603、以覆盖在有源层a-Si薄膜上的图案化光刻胶层为掩模，对有源层a-Si薄膜进行干刻处理，形成具有一定图案的有源层a-Si；如图7b和图8b所示，该图案中包括光刻胶完全保留区域a的有源层图案，光刻胶部分保留区域b的有源层图案，也包含了被光刻胶完全保留区域a和光刻胶部分保留区域b之间的悬浮颗粒遮挡未刻蚀掉的刻蚀残留物c；
S604、对具有一定图案的有源层a-Si进行灰化处理，去除掉图案化光刻胶层中的光刻胶部分保留区域b；如图7c和图8c所示，同时，图案化光刻胶层中的光刻胶完全保留区域a的膜厚也会减薄，在灰化的过程中，会吹动刻蚀残留物上的悬浮颗粒，使其位置发生变化；在具体实施时，可以采用通入O2的方式进行灰化处理；
S605、以经灰化处理后的光刻胶全部保留区域a为掩模，对具有一定图案的有源层a-Si进行二次干刻处理，如图7d和图8d所示，刻蚀掉光刻胶部分保留区域b处的有源层a-Si图案以及未被悬浮颗粒遮挡的刻蚀残留物c，形成有源层a-Si的最终图案。
在具体实施时，步骤S603和S605的干刻工艺可以采用相同的刻蚀参数，也可以采用不同的刻蚀参数，在此不做限定。
通过上述步骤S601-S605，利用灰化光刻胶的过程将造成刻蚀残留物的悬浮颗粒洗掉或移位后进行二次刻蚀将刻蚀残留物刻蚀掉的方式，彻底消除有源层制作时的刻蚀残留物不良。
本发明实施例提供的一种膜层图案化的方法，在对待图案化膜层进行干刻处理形成图案化膜层时，由于可能存在的悬浮颗粒的遮挡，在悬浮颗粒下方的膜层不会被刻蚀掉而产生刻蚀残留物，因此，通过去除图案化膜层上覆盖的悬浮颗粒，可以将刻蚀残留物上方的悬浮颗粒移位或完全去除，之后对去除悬浮颗粒后的图案化膜层再次进行干刻处理时将刻蚀残留物刻蚀掉，在形成的膜层的最终图案中完全避免了刻蚀残留物的产生，从而提高了产品良率，保证了产品的品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种膜层图案化的方法，其特征在于，包括：
对待图案化膜层进行干刻处理形成图案化膜层；
去除所述图案化膜层上覆盖的悬浮颗粒；
对去除悬浮颗粒后的所述图案化膜层再次进行干刻处理，形成膜层的最终图案。
2.如权利要求1所述的方法，其特征在于，在所述对待图案化膜层进行干刻处理形成图案化膜层之前，还包括：
在待图形化膜层上涂覆光刻胶；
对所述光刻胶进行曝光显影，在所述待图形化膜层上形成图案化光刻胶层。
3.如权利要求2所述的方法，其特征在于，所述对待图案化膜层进行干刻处理形成图案化膜层，具体包括：
以覆盖在所述待图案化膜层上的图案化光刻胶层为掩模，对所述待图案化膜层进行干刻处理，形成图案化膜层。
4.如权利要求3所述的方法，其特征在于，所述图案化光刻胶层的图案与所述膜层的最终图案一致。
5.如权利要求4所述的方法，其特征在于，所述去除所述图案化膜层上覆盖的悬浮颗粒，具体包括：对所述图案化膜层进行清洗处理。
6.如权利要求5所述的方法，其特征在于，所述清洗处理具体包括：液体清洗或气体清洗。
7.如权利要求3所述的方法，其特征在于，所述图案化光刻胶层包括：覆盖所述膜层的最终图案的光刻胶完全保留区域，以及覆盖独立于所述膜层的最终图案之外区域的光刻胶部分保留区域。
8.如权利要求7所述的方法，其特征在于，所述去除所述图案化膜层上覆盖的悬浮颗粒，具体包括：
对所述图案化光刻胶层进行灰化处理，去除所述图案化光刻胶层中的光刻胶部分保留区域。
9.如权利要求8所述的方法，其特征在于，所述对去除悬浮颗粒后的所述图案化膜层再次进行干刻处理，形成膜层的最终图案，具体包括：
以经灰化处理后的所述光刻胶全部保留区域为掩模，对所述图案化膜层进行干刻处理，形成膜层的最终图案。
10.如权利要求1-9任一项所述的方法，其特征在于，所述待图案化膜层为有源层、欧姆接触层、源漏电极、像素电极层、公共电极层或触控电极层。
CN201510729734.8A 2015-10-30 2015-10-30 一种膜层图案化的方法 Pending CN105261556A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510729734.8A CN105261556A (zh) 2015-10-30 2015-10-30 一种膜层图案化的方法
PCT/CN2016/092088 WO2017071343A1 (zh) 2015-10-30 2016-07-28 膜层图案化的方法
US15/511,519 US20170294465A1 (en) 2015-10-30 2016-07-28 Film Patterning Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510729734.8A CN105261556A (zh) 2015-10-30 2015-10-30 一种膜层图案化的方法

Publications (1)

Publication Number Publication Date
CN105261556A true CN105261556A (zh) 2016-01-20

Family

ID=55101187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510729734.8A Pending CN105261556A (zh) 2015-10-30 2015-10-30 一种膜层图案化的方法

Country Status (3)

Country Link
US (1) US20170294465A1 (zh)
CN (1) CN105261556A (zh)
WO (1) WO2017071343A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017071343A1 (zh) * 2015-10-30 2017-05-04 京东方科技集团股份有限公司 膜层图案化的方法
WO2017133111A1 (zh) * 2016-02-02 2017-08-10 京东方科技集团股份有限公司 薄膜晶体管的制作方法，阵列基板的制作方法、阵列基板、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684037B (zh) * 2017-03-22 2019-09-24 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060148263A1 (en) * 2005-01-05 2006-07-06 Choi Yo-Han Dry etching apparatus having particle removing device and method of fabricating phase shift mask using the same
CN101063821A (zh) * 2006-04-30 2007-10-31 中芯国际集成电路制造(上海)有限公司 去除刻蚀残留物的方法
US20070272270A1 (en) * 2004-12-27 2007-11-29 Kun-Yuan Liao Single-wafer cleaning procedure
CN102044429A (zh) * 2009-10-23 2011-05-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片的刻蚀方法
CN102945829A (zh) * 2012-11-23 2013-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104914663A (zh) * 2014-03-11 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种光掩模制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969751A (en) * 1974-12-18 1976-07-13 Rca Corporation Light shield for a semiconductor device comprising blackened photoresist
JP4326928B2 (ja) * 2003-12-09 2009-09-09 株式会社東芝 フォトレジスト残渣除去液組成物及び該組成物を用いる半導体回路素子の製造方法
US20060014826A1 (en) * 2004-06-14 2006-01-19 Wyeth Dioxocyclohexane carboxylic acid phenyl amide derivatives for modulating voltage-gated potassium channels and pharmaceutical compositions containing the same
US9773311B2 (en) * 2011-06-29 2017-09-26 The Regents Of The University Of Michigan Tissue phasic classification mapping system and method
KR20130017664A (ko) * 2011-08-11 2013-02-20 삼성전자주식회사 금속 패턴 형성 방법 및 반도체 소자의 제조 방법
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN102814305B (zh) * 2012-08-03 2015-04-08 京东方科技集团股份有限公司 用于刻蚀工艺前清洁腔室的装置及方法
JP2015013357A (ja) * 2013-07-08 2015-01-22 株式会社安川電機 吸着構造、ロボットハンドおよびロボット
JP5932731B2 (ja) * 2013-07-30 2016-06-08 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ホストとの間で映像データを含む複数のレコードを転送するテープドライブ、方法、およびプログラム
JP6234898B2 (ja) * 2013-09-25 2017-11-22 信越化学工業株式会社 フォトマスクブランクの製造方法
KR102137145B1 (ko) * 2013-10-30 2020-07-24 삼성디스플레이 주식회사 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법
CN105261556A (zh) * 2015-10-30 2016-01-20 京东方科技集团股份有限公司 一种膜层图案化的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070272270A1 (en) * 2004-12-27 2007-11-29 Kun-Yuan Liao Single-wafer cleaning procedure
US20060148263A1 (en) * 2005-01-05 2006-07-06 Choi Yo-Han Dry etching apparatus having particle removing device and method of fabricating phase shift mask using the same
CN101063821A (zh) * 2006-04-30 2007-10-31 中芯国际集成电路制造(上海)有限公司 去除刻蚀残留物的方法
CN102044429A (zh) * 2009-10-23 2011-05-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片的刻蚀方法
CN102945829A (zh) * 2012-11-23 2013-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104914663A (zh) * 2014-03-11 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种光掩模制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017071343A1 (zh) * 2015-10-30 2017-05-04 京东方科技集团股份有限公司 膜层图案化的方法
WO2017133111A1 (zh) * 2016-02-02 2017-08-10 京东方科技集团股份有限公司 薄膜晶体管的制作方法，阵列基板的制作方法、阵列基板、显示装置
US10297449B2 (en) 2016-02-02 2019-05-21 Boe Technology Group Co., Ltd. Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device

Also Published As

Publication number Publication date
WO2017071343A1 (zh) 2017-05-04
US20170294465A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
CN104576659A (zh) 一种阵列基板及其制作方法、显示装置
CN105047723B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN103855087A (zh) 一种阵列基板及其制备方法、显示装置
CN105261556A (zh) 一种膜层图案化的方法
CN108231553A (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN102842587A (zh) 阵列基板及其制作方法、显示装置
CN102723310B (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN102629588A (zh) 阵列基板的制造方法
CN105655295A (zh) 一种阵列基板、其制作方法及显示装置
CN106229294A (zh) 一种tft基板的制作方法
CN102637698B (zh) 一种阵列基板及其制备方法
CN109166868B (zh) 一种阵列基板及其制备方法、显示面板
CN103700627A (zh) 一种阵列基板的制作方法
CN104900588A (zh) 阵列基板的制备方法
CN102436154A (zh) 一种tft液晶显示器返修制程中的光刻胶剥离方法
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置
CN105225929B (zh) 一种膜层图案化的方法
KR100864209B1 (ko) 박막트랜지스터 어레이 제조방법
CN107170710B (zh) 阵列基板的制备方法
CN104103583B (zh) 阵列基板及其制作方法和显示面板
CN106601669A (zh) 一种薄膜晶体管阵列基板的制造方法
KR100615438B1 (ko) 액정표시장치용 어레이 기판 제조 방법
CN104409347A (zh) 薄膜晶体管的制备方法和阵列基板的制备方法
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160120

RJ01 Rejection of invention patent application after publication