CN108231553A - 薄膜晶体管的制作方法及阵列基板的制作方法 - Google Patents
薄膜晶体管的制作方法及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN108231553A CN108231553A CN201711462216.XA CN201711462216A CN108231553A CN 108231553 A CN108231553 A CN 108231553A CN 201711462216 A CN201711462216 A CN 201711462216A CN 108231553 A CN108231553 A CN 108231553A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- etching
- drain electrode
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 81
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 42
- 238000001312 dry etching Methods 0.000 claims abstract description 22
- 239000010949 copper Substances 0.000 claims abstract description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052802 copper Inorganic materials 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 9
- 239000005749 Copper compound Substances 0.000 claims description 7
- 150000001880 copper compounds Chemical class 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 128
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000002648 laminated material Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种薄膜晶体管的制作方法，其中数据线和源漏极的制作方法具体为：S21、分别制作数据线材料膜层和源漏极材料膜层；S22、制作光阻材料膜层；S23、采用半色调掩膜法刻蚀光阻材料膜层形成光阻层，获得第一蚀刻基板；S24、采用4 Mask工艺刻蚀第一蚀刻基板，在栅极绝缘层上形成数据线，在有源层上形成源漏极，在源漏极间形成背沟道，获得薄膜晶体管。根据本发明的制作方法通过设计线宽较大的数据线材料膜层和源漏极材料膜层，并结合半色调掩膜法形成光阻层，可有效避免数据线和源漏极的锯齿侧边，改善了铜质的数据线和源漏极的侧边干刻异物，形成正常taper角，改善了台阶覆盖性。本发明还公开了基于上述薄膜晶体管的制作方法来制作阵列基板的方法。
Description
技术领域
本发明液晶显示器制造技术领域，具体来讲，涉及一种薄膜晶体管的制作方法，以及基于该薄膜晶体管的制作方法来制作阵列基板的方法。
背景技术
铜制程为目前液晶面板大尺寸产品中的常用工艺，为降低阵列工艺的成本，常会搭配4Mask工艺，但搭配使用4Mask工艺时，会存在铜的侧面暴露在干刻气体氛围下的制程，从而形成铜的化合物，影响下一步的蚀刻过程，形成异常taper角和锯齿状数据线，影响台阶覆盖性。
具体来讲，现有技术中的4Mask工艺一般为：先一道湿刻，再一道干刻，再一道湿刻，最后一道干刻，以获得数据线和源漏极。第一道湿刻后图案的结构示意图如图1所示；第二道干刻后图案的结构示意图如图2所示，扫描电镜图(SEM)如图3所示，可以看出，铜的侧壁会与干刻中的气体如SF6/Cl2等反应，生成铜化合物层1b；第三道湿刻后图案的结构示意图如图4所示，扫描电镜图如图5所示，可以看出，上述形成的铜化合物层的存在，会极大地影响到下一步铜的湿刻，最终形成锯齿状的侧边；第四道干刻后图案的结构示意图如图6所示。在图1、图2、图4、图6中，11表示衬底，12表示栅极，13表示栅极绝缘层，14表示有源层，15a表示数据线前驱体，15表示数据线，16a表示源漏极前驱体，161表示源极，162表示漏极，163表示形成于源极161和漏极162之间的沟道，1a表示光阻。
综上可以看出，基于目前4Mask工艺的局限性，极大地影响了台阶覆盖性和良率。
发明内容
为解决上述现有技术存在的问题，本发明提供了一种薄膜晶体管的制作方法，该制作方法在刻蚀形成数据线和源漏极时，通过设计线宽较大的数据线材料膜层和源漏极材料膜层，并结合半色调掩膜法来形成光阻层，从而避免数据线和源漏极形成过程中由于干法刻蚀所引起锯齿侧边。
为了达到上述发明目的，本发明采用了如下的技术方案：
一种薄膜晶体管的制作方法，包括步骤：
S1、在衬底上依次制作栅极、栅极绝缘层和有源层；
S2、在所述栅极绝缘层上制作数据线，在所述有源层上制作源漏极，并刻蚀所述源漏极间的有源层以形成背沟道，获得薄膜晶体管；
所述步骤S2的具体方法包括下述步骤：
S21、在所述栅极绝缘层上制作数据线材料膜层，在所述有源层上制作源漏极材料膜层；
S22、在所述数据线材料膜层和所述源漏极材料膜层上均制作光阻材料膜层；
S23、采用半色调掩膜法刻蚀所述光阻材料膜层，形成光阻层，获得第一蚀刻基板；
其中，所述数据线材料膜层上的光阻层的边缘处的厚度小于中心处的厚度，所述数据线材料膜层上的光阻层的中心处的宽度与预形成的数据线的宽度相当；并且所述源漏极材料膜层上的光阻层的边缘处和中心处的厚度均小于边缘处与中心处之间的厚度，所述源漏极材料膜层上的光阻层的中心处延伸至边缘处的宽度与预形成的源漏极的边缘间距相当；
S24、采用4Mask工艺刻蚀所述第一蚀刻基板，在所述栅极绝缘层上形成所述数据线，在所述有源层上形成所述源漏极，在所述源漏极间形成所述背沟道，获得所述薄膜晶体管。
进一步地，在所述步骤S23中，所述数据线材料膜层上的光阻层的中心处的宽度小于所述数据线材料膜层的宽度，所述源漏极材料膜层上的光阻层的中心处延伸至边缘处的宽度小于所述源漏极材料膜层的宽度。
进一步地，所述步骤S24的具体方法为：
对所述第一蚀刻基板依次进行一次湿法刻蚀和一次干法刻蚀，所述数据线材料膜层的表面和所述源漏极材料膜层的表面均形成铜化合物层，获得第二蚀刻基板；
对所述第二蚀刻基板依次进行一次灰化光阻和二次湿法刻蚀，在所述栅极绝缘层上形成所述数据线，在所述有源层上形成所述源漏极，获得第三蚀刻基板；
对所述第三蚀刻基板依次进行二次干法刻蚀和二次灰化光阻，所述光阻层被完全去除，并且在所述源漏极间形成所述背沟道，获得所述薄膜晶体管。
进一步地，在所述一次湿法刻蚀和所述二次湿法刻蚀中，刻蚀液为铜酸。
进一步地，在所述一次干法刻蚀和所述二次干法刻蚀中，刻蚀气体为SF6/Cl2。
进一步地，在所述一次灰化光阻和所述二次灰化光阻中，灰化气体为O2。
本发明的另一目的在于提供一种阵列基板的制作方法，至少包括如上任一所述的薄膜晶体管的制作方法。
本发明通过设计线宽较大的数据线材料膜层和源漏极材料膜层，并结合半色调掩膜法来形成光阻层，由此，当后续采用4Mask工艺刻蚀时，经一次干法刻蚀形成在铜膜(数据线材料膜层和源漏极材料膜层)表面的铜化合物层则不会影响数据线和源漏极的形状，即有效避免了现有技术中数据线和源漏极的锯齿侧边，改善了铜质的数据线和源漏极的侧边干刻异物，形成正常taper角，改善了台阶覆盖性。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是现有技术4Mask工艺中第一道湿刻工艺后的结构示意图；
图2是现有技术4Mask工艺中第二道干刻工艺后的结构示意图；
图3是现有技术4Mask工艺中第二道干刻工艺后的SEM图片；
图4是现有技术4Mask工艺中第三道湿刻工艺后的结构示意图；
图5是现有技术4Mask工艺中第三道湿刻工艺后的SEM图片；
图6是现有技术4Mask工艺中第四道干刻工艺后的结构示意图；
图7是根据本发明的实施例1的薄膜晶体管的制作方法的步骤流程图；
图8-图16是根据本发明的实施例1的薄膜晶体管的制作方法的工艺流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开来。
实施例1
图7是根据本实施例的薄膜晶体管的制作方法的步骤流程图。
具体参照图7，根据本实施例的薄膜晶体管的制作方法包括下述步骤：
在步骤Q1中，在衬底21上依次制作栅极22、栅极绝缘层23和有源层24；如图8所示。
衬底21的选择及在其上制作栅极22、栅极绝缘层23以及有源层24的材料选择及工艺，此处不再赘述，本领域技术人员参照现有技术即可.
如衬底21可选用玻璃衬底等，栅极22的材料可以是Mo/Cu叠层材料或Ti/Mo/Cu叠层材料，栅极绝缘层23的材料可以是SiNx；优选地，若栅极22的材料为Mo/Cu叠层材料，一般控制Mo层的厚度为Cu层的厚度为同时栅极绝缘层23的厚度优选控制为一般地，可通过涂布/曝光/显影/湿法蚀刻/剥离等工艺来制作形成栅极22。
有源层24一般通过PECVD法在栅极绝缘层23上沉淀一层厚度为 的非晶硅和掺杂非晶硅而获得。
在步骤Q2中，在栅极绝缘层23上制作数据线材料膜层25a，在有源层24上制作源漏极材料膜层26a；如图9所示。
一般地，数据线材料膜层25a和源漏极材料膜层26a一体形成即可；如此，一般通过物理溅射沉淀一层Mo/Cu叠层材料或Ti/Mo/Cu叠层材料而获得，对应形成在栅极绝缘层23上的即为数据线材料膜层25a，而对应形成在有源层24上的即为源漏极材料膜层26a。
优选地，若数据线材料膜层25a和源漏极材料膜层26a的材料为Mo/Cu叠层材料，一般控制Mo层的厚度为Cu层的厚度为即可。
在步骤Q3中，在数据线材料膜层25a和源漏极材料膜层26a上均制作光阻材料膜层2a；如图10所示。
光阻材料膜层2a的材料优选为负性光刻胶，以下简称PR胶。
在步骤Q4中，采用半色调掩膜法刻蚀光阻材料膜层2a，形成光阻层2b，获得第一蚀刻基板；如图11所示。
具体来讲，通过半色调掩膜法结合涂布/曝光/显影工艺来获得如图11中所示的光阻层2b；具体参见图12，数据线材料膜层25a上的光阻层2b的边缘处的厚度小于其中心处的厚度，数据线材料膜层25a上的光阻层2b的中心处L1的宽度与预形成的数据线的宽度相当，而源漏极材料膜层26a上的光阻层2b的边缘处和中心处的厚度均小于边缘处与中心处之间的厚度，源漏极材料膜层26a上的光阻层2b的中心处延伸至边缘处的宽度L3与预形成的源漏极的边缘间距相当。
从图12中可以看出，数据线材料膜层25a上的光阻层2b的边缘处即指此处光阻层2b的较薄处，而中心处即指较厚处；而在源漏极材料膜层26a上的光阻层2b中，边缘处即指外侧较薄处，中心处指中间“凹坑”的较薄处，而边缘处与中心处之间即指二者之间“凸起”的较厚处。
优选地，为了获得更好的刻蚀效果，控制数据线材料膜层25a上的光阻层2b的中心处的宽度L1小于数据线材料膜层25a的宽度L2，且源漏极材料膜层26a上的光阻层2b的中心处延伸至边缘处的宽度L3小于源漏极材料膜层26b的宽度L4。
在步骤Q5中，采用4Mask工艺刻蚀第一蚀刻基板，在栅极绝缘层23上形成数据线25，在有源层24上形成源极261和漏极262，并在源级261和漏极262之间形成背沟道263，获得薄膜晶体管。
具体来讲，该4Mask工艺为：首先，对第一蚀刻基板依次进行一次湿法刻蚀和一次干法刻蚀，数据线材料膜层25a的表面和源漏极材料膜层26a的表面均形成铜化合物层2c，获得第二蚀刻基板；如图13所示。
此处“表面”是指数据线材料膜层25a和源漏极材料膜层26a未被光阻层2b覆盖遮挡的表面，即数据线材料膜层25a和源漏极材料膜层26a的侧壁。
其次，对第二蚀刻基板依次进行一次灰化光阻和二次湿法刻蚀，在栅极绝缘层23上形成数据线25，在有源层24上形成源极261和漏极262，获得第三蚀刻基板；如图14和图15所示。
由于上述光阻层2b的特殊形状，由此数据线材料膜层25a上的光阻层2b中厚度较薄的边缘处即可被去除，而保留较厚的中心处；而源漏极材料膜层26a上的光阻层2b中厚度较薄的边缘处和中心处即可被去除，而保留二者之间的较厚处。
最后，对第三蚀刻基板依次进行二次干法刻蚀和二次灰化光阻，光阻层2b被完全去除，并且在源极261和漏极262之间形成背沟道263，获得薄膜晶体管；如图16所示。
在上述一次湿法刻蚀和二次湿法刻蚀中，刻蚀液为铜酸；在上述一次干法刻蚀和二次干法刻蚀中，刻蚀气体为SF6/Cl2；在上述一次灰化光阻和二次灰化光阻中，灰化气体为O2。上述4Mask工艺中涉及工艺参数等此处不再赘述，本领域技术人员参照现有技术即可。
如此，本实施例即通过设计线宽较大的数据线材料膜层25a和源漏极材料膜层26a，并结合半色调掩膜法来形成光阻层2b，当后续采用4Mask工艺刻蚀时，经一次干法刻蚀形成在铜膜(数据线材料膜层25a和源漏极材料膜层26a)表面的铜化合物层2c则不会影响数据线25和源漏极26的形状，即有效避免了现有技术中数据线和源漏极的锯齿侧边，改善了铜质的数据线25和源漏极26的侧边干刻异物，形成正常taper角，改善了台阶覆盖性。
实施例2
本实施例提供了一种阵列基板的制作方法，其包括薄膜晶体管的制作以及连接在薄膜晶体管上的像素电极等元件的制作；其中，薄膜晶体管的制作方法参照实施例1中所述，薄膜晶体管以外其他元件的制作方法参照现有技术即可，此处不再赘述，如在薄膜晶体管上先制作一层绝缘保护层，再在绝缘保护层上开孔制作过孔结构，然后通过物理溅射沉淀一层ITO等透明导电材料形成像素电极等。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。
Claims (7)
1.一种薄膜晶体管的制作方法，包括步骤：
S1、在衬底上依次制作栅极、栅极绝缘层和有源层；
S2、在所述栅极绝缘层上制作数据线，在所述有源层上制作源漏极，并刻蚀所述源漏极间的有源层以形成背沟道，获得薄膜晶体管；
其特征在于，所述步骤S2的具体方法包括下述步骤：
S21、在所述栅极绝缘层上制作数据线材料膜层，在所述有源层上制作源漏极材料膜层；
S22、在所述数据线材料膜层和所述源漏极材料膜层上均制作光阻材料膜层；
S23、采用半色调掩膜法刻蚀所述光阻材料膜层，形成光阻层，获得第一蚀刻基板；
其中，所述数据线材料膜层上的光阻层的边缘处的厚度小于中心处的厚度，所述数据线材料膜层上的光阻层的中心处的宽度与预形成的数据线的宽度相当；并且所述源漏极材料膜层上的光阻层的边缘处和中心处的厚度均小于边缘处与中心处之间的厚度，所述源漏极材料膜层上的光阻层的中心处延伸至边缘处的宽度与预形成的源漏极的边缘间距相当；
S24、采用4Mask工艺刻蚀所述第一蚀刻基板，在所述栅极绝缘层上形成所述数据线，在所述有源层上形成所述源漏极，在所述源漏极间形成所述背沟道，获得所述薄膜晶体管。
2.根据权利要求1所述的制作方法，其特征在于，在所述步骤S23中，所述数据线材料膜层上的光阻层的中心处的宽度小于所述数据线材料膜层的宽度，所述源漏极材料膜层上的光阻层的中心处延伸至边缘处的宽度小于所述源漏极材料膜层的宽度。
3.根据权利要求1或2所述的制作方法，其特征在于，所述步骤S24的具体方法为：
对所述第一蚀刻基板依次进行一次湿法刻蚀和一次干法刻蚀，所述数据线材料膜层的表面和所述源漏极材料膜层的表面均形成铜化合物层，获得第二蚀刻基板；
对所述第二蚀刻基板依次进行一次灰化光阻和二次湿法刻蚀，在所述栅极绝缘层上形成所述数据线，在所述有源层上形成所述源漏极，获得第三蚀刻基板；
对所述第三蚀刻基板依次进行二次干法刻蚀和二次灰化光阻，所述光阻层被完全去除，并且在所述源漏极间形成所述背沟道，获得所述薄膜晶体管。
4.根据权利要求3所述的制作方法，其特征在于，在所述一次湿法刻蚀和所述二次湿法刻蚀中，刻蚀液为铜酸。
5.根据权利要求3所述的制作方法，其特征在于，在所述一次干法刻蚀和所述二次干法刻蚀中，刻蚀气体为SF6/Cl2。
6.根据权利要求3所述的制作方法，其特征在于，在所述一次灰化光阻和所述二次灰化光阻中，灰化气体为O2。
7.一种阵列基板的制作方法，其特征在于，至少包括如权利要求1-6任一所述的薄膜晶体管的制作方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711462216.XA CN108231553B (zh) | 2017-12-28 | 2017-12-28 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| PCT/CN2018/073093 WO2019127724A1 (zh) | 2017-12-28 | 2018-01-17 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| US16/010,714 US10497724B2 (en) | 2017-12-28 | 2018-06-18 | Manufacturing method of a thin film transistor and manufacturing method of an array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711462216.XA CN108231553B (zh) | 2017-12-28 | 2017-12-28 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108231553A true CN108231553A (zh) | 2018-06-29 |
| CN108231553B CN108231553B (zh) | 2020-08-28 |
Family
ID=62645606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711462216.XA Active CN108231553B (zh) | 2017-12-28 | 2017-12-28 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108231553B (zh) |
| WO (1) | WO2019127724A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634795A (zh) * | 2019-10-23 | 2019-12-31 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| WO2020073474A1 (zh) * | 2018-10-11 | 2020-04-16 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法 |
| CN111370428A (zh) * | 2020-03-19 | 2020-07-03 | 合肥鑫晟光电科技有限公司 | 显示基板及其制作方法、显示装置 |
| CN113764282A (zh) * | 2021-09-03 | 2021-12-07 | 深圳市华星光电半导体显示技术有限公司 | 一种背沟道蚀刻型的薄膜电晶体及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161291B (zh) * | 2021-04-08 | 2022-11-15 | 北海惠科光电技术有限公司 | 阵列基板制作方法及阵列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022079A (zh) * | 2014-06-19 | 2014-09-03 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法 |
| CN106684037A (zh) * | 2017-03-22 | 2017-05-17 | 深圳市华星光电技术有限公司 | 优化4m制程的tft阵列制备方法 |
| US9741752B1 (en) * | 2016-03-31 | 2017-08-22 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing TFT substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101324240B1 (ko) * | 2012-05-04 | 2013-11-01 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| CN203521409U (zh) * | 2013-07-19 | 2014-04-02 | 京东方科技集团股份有限公司 | 薄膜晶体管制备系统以及薄膜晶体管、阵列基板 |
| CN107369715A (zh) * | 2017-07-13 | 2017-11-21 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管的制造方法 |
-
2017
- 2017-12-28 CN CN201711462216.XA patent/CN108231553B/zh active Active
-
2018
- 2018-01-17 WO PCT/CN2018/073093 patent/WO2019127724A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022079A (zh) * | 2014-06-19 | 2014-09-03 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法 |
| US9741752B1 (en) * | 2016-03-31 | 2017-08-22 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing TFT substrate |
| CN106684037A (zh) * | 2017-03-22 | 2017-05-17 | 深圳市华星光电技术有限公司 | 优化4m制程的tft阵列制备方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020073474A1 (zh) * | 2018-10-11 | 2020-04-16 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法 |
| US11087985B2 (en) | 2018-10-11 | 2021-08-10 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of TFT array substrate |
| CN110634795A (zh) * | 2019-10-23 | 2019-12-31 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| US11631705B2 (en) | 2019-10-23 | 2023-04-18 | Boe Technology Group Co., Ltd. | Method of manufacturing display substrate, display substrate and display panel |
| CN111370428A (zh) * | 2020-03-19 | 2020-07-03 | 合肥鑫晟光电科技有限公司 | 显示基板及其制作方法、显示装置 |
| CN113764282A (zh) * | 2021-09-03 | 2021-12-07 | 深圳市华星光电半导体显示技术有限公司 | 一种背沟道蚀刻型的薄膜电晶体及其制作方法 |
| CN113764282B (zh) * | 2021-09-03 | 2023-09-05 | 深圳市华星光电半导体显示技术有限公司 | 一种背沟道蚀刻型的薄膜电晶体及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019127724A1 (zh) | 2019-07-04 |
| CN108231553B (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231553A (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| TWI278710B (en) | Thin film transistor array substrate and manufacturing method of the same | |
| CN104022078B (zh) | 一种阵列基板的制备方法 | |
| CN103855087B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104576542B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| JP6092260B2 (ja) | アレイ基板の製造方法及びアレイ基板、ディスプレー | |
| KR20070122158A (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| WO2014127587A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| JP2008070876A (ja) | Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法 | |
| CN109509707A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| WO2015043282A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN106601596A (zh) | 一种导线制程阵列蚀刻方法 | |
| CN107369715A (zh) | 一种薄膜晶体管的制造方法 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN105529274B (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
| CN101661941A (zh) | Tft-lcd阵列基板结构及其制备方法 | |
| TW200837840A (en) | Fabrication methods of thin film transistor substrate | |
| CN104538356B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102116977B (zh) | 阵列基板及其制造方法 | |
| CN103838047B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
| CN103839950B (zh) | Tft‑lcd阵列基板及其制造方法 | |
| CN203312295U (zh) | 一种裸眼3d功能面板的信号基板及显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |