KR20130017664A - 금속 패턴 형성 방법 및 반도체 소자의 제조 방법 - Google Patents

금속 패턴 형성 방법 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20130017664A
KR20130017664A KR1020110080235A KR20110080235A KR20130017664A KR 20130017664 A KR20130017664 A KR 20130017664A KR 1020110080235 A KR1020110080235 A KR 1020110080235A KR 20110080235 A KR20110080235 A KR 20110080235A KR 20130017664 A KR20130017664 A KR 20130017664A
Authority
KR
South Korea
Prior art keywords
film
photoresist pattern
metal
photoresist
layer
Prior art date
Application number
KR1020110080235A
Other languages
English (en)
Inventor
양주형
강율
이형래
신규식
김재호
이동준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110080235A priority Critical patent/KR20130017664A/ko
Priority to US13/570,812 priority patent/US20130040448A1/en
Publication of KR20130017664A publication Critical patent/KR20130017664A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70916—Pollution mitigation, i.e. mitigating effect of contamination or debris, e.g. foil traps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Environmental & Geological Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속 패턴의 제조 방법에 있어서, 기판 상에 금속막을 형성한다. 금속막 상에 포토레지스트 패턴을 형성한다. 금속막 및 포토레지스트 패턴 상에 아민 측쇄기를 포함하는 고분자 물질 및 용매를 포함하는 오버코팅 조성물을 도포하여 포토레지스트 패턴 표면에 캡핑막을 형성한다. 잔류하는 오버코팅 조성물을 친수성 용액으로 세정하여 제거한다. 캡핑막 및 포토레지스트 패턴을 식각 마스크로 하여 금속막을 식각한다. 포토레지스 패턴 상에 박막 형태의 캡핑막을 형성함으로써 식각 공정 중 포토레지스트 패턴의 손상을 방지할 수 있으며, 오버코팅 조성물을 제거하면서 포토레지스트 잔류물을 함께 제거할 수 있다.

Description

금속 패턴 형성 방법 및 반도체 소자의 제조 방법{METHODS UCTOR DEVICES AND METHODS OF MANUFACTURING THE SAME}
본 발명은 금속 패턴 형성 방법 및 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 금속 배선 혹은 금속을 포함하는 게이트 등을 형성하기 위해서 금속막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 금속막을 부분적으로 식각함으로써 금속 패턴을 형성할 수 있다.
최근, 반도체 소자의 집적도가 증가함에 따라, 상기 금속 배선 혹은 게이트 들의 선폭 및 이들의 간격이 갈수록 감소하고 있다. 따라서, 상기 포토레지스트 패턴 형성을 위한 노광 공정의 해상도 한계에 의해 포토레지스트 잔류물이 식각 되어야 할 금속막 부분에 남아 있을 수 있다.
또한, 상기 금속 패턴 형성을 위한 식각 공정시 상기 포토레지스트 패턴이 손상되는 문제가 발생할 수 있다.
본 발명의 일 목적은 미세한 선폭을 갖는 금속 패턴의 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 미세한 선폭을 갖는 금속 패턴을 포함하는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위한 본 발명의 실시예들에 따른 금속 패턴의 형성 방법에 있어서, 기판 상에 금속막을 형성한다. 상기 금속막 상에 포토레지스트 패턴을 형성한다. 상기 금속막 및 상기 포토레지스트 패턴 상에 아민 측쇄기를 포함하는 고분자 물질 및 용매를 포함하는 오버코팅 조성물을 도포하여 상기 포토레지스트 패턴 표면에 캡핑막을 형성하는 단계. 잔류하는 상기 오버코팅 조성물을 친수성 용액으로 세정하여 제거한다. 상기 캡핑막 및 포토레지스트 패턴을 식각 마스크로 하여 상기 금속막을 식각한다.
예시적인 실시예들에 따르면, 상기 오버코팅 조성물에 함유된 상기 고분자 물질은 비닐 피롤리돈(vinyl pyrrrolidone), 비닐 카프로락탐(vinyl caprolactam), 비닐 이미다졸(vinyl imidazole), 비닐 피페리딘(vinul piperidine), 비닐 피롤리딘(vinyl pyrrolidine) 등을 포함할 수 있다. 이들은 단독으로 혹은 2 이상을 조합하여 사용할 수 있다.
예시적인 실시예들에 따르면, 상기 포토레지스트 패턴을 형성하기 위해 감광성 고분자를 사용하여 상기 금속막 상에 포토레지스트 막을 형성한다. 노광 공정을 수행하여 상기 포토레지스트 막을 부분적으로 제거함으로써 포토레지스트 패턴을 형성한다. 이 때, 상기 포토레지스트 막의 잔류물이 상기 포토레지스트 패턴이 형성되지 않은 상기 금속막 부분 상에 남아있을 수 있다.
예시적인 실시예들에 따르면, 상기 감광성 고분자는 측쇄기로서 카르복실기를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 오버코팅 조성물에 함유된 상기 고분자 물질 및 상기 감광성 고분자는 수소 결합 혹은 쌍극자 상호 작용에 의해 결합될 수 있다.
예시적인 실시예들에 따르면, 상기 포토레지스트 막의 잔류물은 잔류하는 상기 오버코팅 조성물과 함께 상기 친수성 용액에 의해 제거될 수 있다.
예시적인 실시예들에 따르면, 상기 오버코팅 조성물은 pH 조절제를 더 포함하며, 상기 오버코팅 조성물의 pH는 4 내지 6의 값을 가질 수 있다.
예시적인 실시예들에 따르면, 상기 오버코팅 조성물에 함유된 상기 고분자 물질 및 상기 감광성 고분자는 이온 결합을 형성할 수 있다.
예시적인 실시예들에 따르면, 상기 금속막은 티타늄, 티타늄 질화물, 알루미늄, 알루미늄 질화물, 텅스텐 혹은 텅스텐 질화물을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 친수성 용액은 물 또는 알코올을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 금속막은 과산화수소 용액을 사용하여 식각될 수 있다.
예시적인 실시예들에 따르면, 상기 오버코팅 조성물은 열산 발생제를 더 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 캡핑막을 형성한 후에, 상기 캡핑막을 베이킹(baking)할 수 있다.
본 발명의 다른 목적을 달성하기 위한 본 발명의 실시예들에 따른 반도 소자의 제조 방법에 따르면, 기판 상에 게이트 패턴을 형성한다. 상기 게이트 패턴에 인접한 기판 상부에 불순물 영역들을 형성한다. 상기 기판 및 게이트 패턴을 덮는 층간 절연막을 형성한다. 상기 층간 절연막을 관통하여 상기 불순물 영역들과 전기적으로 연결되는 플러그들을 형성한다. 상기 층간 절연막 및 플러그들 상에 금속막을 형성한다. 상기 금속막 상에 포토레지스트 패턴을 형성한다. 상기 금속막 및 상기 포토레지스트 패턴 상에 아민 측쇄기를 포함하는 고분자 물질 및 용매를 포함하는 오버코팅 조성물을 도포하여 상기 포토레지스트 패턴 표면에 캡핑막을 형성한다. 잔류하는 상기 오버코팅 조성물을 친수성 용액으로 세정하여 제거한다. 상기 캡핑막 및 포토레지스트 패턴을 식각 마스크로 하여 상기 금속막을 식각함으로써 상기 플러그들과 접속되는 금속 배선을 형성한다.
예시적인 실시예들에 따르면, 상기 게이트 패턴을 형성함에 있어서, 상기 기판 상에 게이트 절연막 및 게이트 전극막을 순차적으로 형성한다. 상기 게이트 전극막 상에 포토레지스트 패턴을 형성한다. 상기 게이트 전극막 및 상기 포토레지스트 패턴 상에 아민 측쇄기를 포함하는 고분자 물질 및 용매를 포함하는 오버코팅 조성물을 도포하여 상기 포토레지스트 패턴 표면에 캡핑막을 형성한다. 잔류하는 상기 오버코팅 조성물을 친수성 용액으로 세정하여 제거한다. 상기 캡핑막 및 포토레지스트 패턴을 식각 마스크로 하여 상기 게이트 전극막을 식각함으로써 게이트 전극을 형성한다. 상기 게이트 절연막을 식각하여 게이트 절연막 패턴을 형성한다.
본 발명의 실시예들에 따르면, 금속막 상에 포토레지스트 패턴을 형성한 후 오버코팅 조성물을 도포하여 상기 포토레지스트 패턴 표면에 박막 형태의 캡핑막을 형성한다. 상기 캡핑막에 의해 상기 금속막에 대한 식각 공정 중에 상기 포토레지스트 패턴이 손상되는 것을 방지할 수 있다. 또한 상기 캡핑막을 형성한 후 남아있는 오버코팅 조성물은 친수성 용액을 이용한 세정으로 용이하게 제거될 수 있으며, 이 때, 상기 금속막 상에 남아 있는 포토레지스트 잔류물도 함께 제거될 수 있다.
도 1 내지 도 7은 예시적인 실시예들에 따른 금속 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 15는 예시적인 실시예들에 따른 금속 배선의 형성 방법을 나타내기 위한 단면도들이다.
도 16 내지 도 23은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 나타내기 위한 단면도들이다.
도 24 및 도 25는 각각 실시예 및 비교예에 따라 형성된 금속 패턴의 투과 전자현미경(transmission electron microscope : TEM) 사진들이다
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1 내지 도 7은 예시적인 실시예들에 따른 금속 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(10) 상에 금속막(20)을 형성한다.
기판(10)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 반도체 기판, SOI(silicon-on-insulator) 기판, GOI(germanium-on-insulator) 기판 등을 사용할 수 있다. 한편, 도시되지는 않았으나 기판(10) 상에는 트랜지스터, 플러그 혹은 금속 콘택 등과 같은 도전성 패턴, 절연 패턴 등의 각종 하부 구조물들이 구비될 수 있다.
금속막(20)은 금속 및/또는 금속 질화물을 사용하여 스퍼터링(sputtering) 공정, 물리 기상 증착(physical vapor deposition, PVD) 공정, 원자층 증착(atomic layer deposition, ALD) 공정 등을 통해 형성될 수 있다. 예를 들면, 금속막(20)은 티타늄, 티타늄 질화물, 알루미늄, 알루미늄 질화물, 텅스텐, 텅스텐 질화물 등을 사용하여 형성될 수 있다.
도 2를 참조하면, 금속막(20) 상에 금속막(20)을 부분적으로 노출시키는 포토레지스트 패턴(30)을 형성한다. 포토레지스트 패턴(30)은 복수의 금속 패턴(25, 도 7 참조)을 형성하기 위해 복수 개로 형성될 수 있다.
예시적인 실시예들에 따르면, 금속막(20) 상에 포토레지스트 막을 형성한 후 노광 및 현상 공정을 통해 상기 포토레지스트 막을 부분적으로 제거하여 포토레지스트 패턴(30)을 형성할 수 있다.
상기 포토레지스트 막은 감광성 고분자, 광산발생제, 용매 등을 포함하는 포토레지스트 조성물을 사용하여 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 딥 코팅(deep coating) 등을 통해 형성될 수 있다. 상기 포토레지스 조성물의 종류는 특별히 제한되지 않으며, 일반적인 화학증폭형 포토레지스트 물질을 사용할 수 있다. 예시적인 실시예들에 따르면, 상기 포토레지스트 조성물에 함유되는 상기 감광성 고분자로서 측쇄기로 카르복실기(carboxylic group)를 포함하는 고분자 물질을 사용할 수 있다.
한편, 형성되어야 할 금속 패턴(25)의 선폭이 감소함에 따라, 포토레지스트 패턴들(30) 사이의 간격도 줄어들어야 한다. 그러나, 노광 장비의 해상도의 한계로 인해, 도 2에 도시된 바와 같이 상기 포토레지스트 막으로부터 형성된 포토레지스트 잔류물(30a)이 후속 공정에서 식각되어야 할 금속막(20) 상에 남아있을 수 있다.
도 3을 참조하면, 금속막(20) 상에 포토레지스트 패턴(30) 및 포토레지스트 잔류물(30a)을 덮는 오버코팅 막(over-coating layer, 40)을 형성한다. 예시적인 실시예들에 따르면, 오버코팅 막(40)은 오버코팅 조성물을 사용하여 스핀-온(spin-on) 방식으로 형성될 수 있다.
상기 오버코팅 조성물은 측쇄기에 아민기(amine group)를 포함하는 단량체가 단일 중합 혹은 공중합된 고분자 및 용매를 포함할 수 있다. 예시적인 실시예들에 따르면, 상기 단량체의 예로서 하기의 화학식 1로 표시되는 비닐 피롤리돈(vinyl pirolidone), 하기의 화학식 2로 표시되는 비닐 카프로락탐(vinyl caprolactam), 하기의 화학식 3으로 표시되는 비닐 이미다졸(vinyl imidazole), 하기의 화학식 4로 표시되는 비닐 피페리딘(vinyl piperidine), 하기의 화학식 5로 표시되는 비닐 피롤리딘(vinyl pyrrolidine) 등을 들 수 있으나, 반드시 이에 한정되는 것은 아니다. 상기 단량체의 측쇄기는 비닐 피롤리돈, 비닐 카프로락탐 및 비닐 이미다졸과 같이 아민기를 구성하는 질소(N) 원자 외에 수소결합이 가능한 추가의 질소 원자 혹은 산소(O) 원자를 포함하는 것이 바람직하다.
[화학식 1]
Figure pat00001
[화학식 2]
Figure pat00002
[화학식 3]
Figure pat00003
[화학식 4]
Figure pat00004
[화학식 5]
Figure pat00005
예시적인 실시예들에 있어서, 상기 고분자는 약 1,000 내지 100,000의 중량 평균 분자량을 가질 수 있다. 상기 고분자의 분자량이 1,000 미만인 경우, 포토레지스트 패턴(30) 상에 캡핑막(50, 도 5 참조)이 균일하게 형성되지 않을 수 있다. 상기 고분자의 분자량이 100,000을 초과하는 경우, 후속 공정에서 상기 오버코팅 조성물이 용이하게 제거되지 않을 수 있다.
상기 오버코팅 조성물에 포함되는 용매의 종류는 특별히 제한되지 않으며, 상기 고분자 물질을 용해시킬 수 있는 친수성 용매를 포함할 수 있다.
상기 오버코팅 조성물은 약산성을 가질 수 있다. 예시적인 실시예들에 따르면, 상기 오버코팅 조성물의 pH는 약 4 내지 6의 범위를 가질 수 있다. 상기 오버코팅 조성물의 pH가 4 미만인 경우, 금속막(20)이 손상될 수 있으며. 포토레지스트 패턴(30) 및 오버코팅막(40) 계면에서의 이온결합이 용이하게 형성되지 않을 수 있다(도 4b 참조). 상기 오버코팅 조성물의 pH가 6을 초과하는 경우 포토레지스트 패턴(30) 및 오버코팅막(40) 계면에서의 이온결합이 용이하게 형성되지 않을 수 있다(도 4b 참조). 예시적인 실시예들에 따르면, 상기 오버코팅 조성물의 pH를 상기 범위로 조절하기 위한 적절한 pH 조절제를 상기 오버코팅 조성물에 더 첨가할 수 있다.
예시적인 실시예들에 따르면, 상기 오버코팅 조성물은 열산 발생제(thermal acid generator : TAG)를 더 포함할 수 있다. 상기 열산 발생제의 예로서, 열에 의해 술폰산을 발생시킬 수 있는 술폰산 에스테르 및 이의 유도체들을 들 수 있다.
도 4a 및 도 4b는 오버코팅 막(40) 및 포토레지스트 패턴(30)의 계면 사이에서 형성되는 결합을 나타내는 단면도이다. 설명의 편의를 위해 상기 오버코팅 조성물은 고분자로서 폴리비닐 피롤리돈을 포함하며, 포토레지스트 패턴(30)의 감광성 고분자는 측쇄기로서 카르복실기를 포함하는 경우를 예로 들어 설명하고자 한다.
도 4a를 참조하면, 상기 오버코팅 조성물에 함유된 고분자인 폴리비닐 피롤리돈과 포토레지스트 패턴(30) 외부에 노출된 카르복실기 사이에서 수소 결합이 형성될 수 있다.
구체적으로 오버코팅 조성물에 함유된 피롤리돈기의 질소(N) 원자 및 포토레지스트 패턴(30)의 카르복실기의 수소 원자 혹은 상기 피롤리돈기에 포함된 케톤(ketone)기의 산소(O) 원자 및 상기 카르복실기의 수소 원자 사이에 수소 결합이 형성될 수 있다.
추가적으로, 오버코팅 막(40) 및 포토레지스트 패턴(30)의 계면에서 분자들이 서로 접근함에 따라, 쌍극자(dipole)가 형성될 수 있다. 구체적으로, 상기 피롤리돈기와 카르복실기가 접근함에 따라, 상기 피롤리돈기의 N원자에는 부분 양전하가 형성되고, 상기 카르복실기의 O 원자에는 부분 음전하가 형성된다. 이에 따라, N 원자 및 O 원자 사이의 쌍극자 상호작용에 의해 약한 결합이 형성될 수 있다.
상기 수소 결합 및 쌍극자 상호작용에 의한 결합이 조합되어 도 5에 도시된 바와 같이 오버코팅막(40) 내부 및 포토레지스트 패턴(30) 표면 상에 박막 형태의 캡핑막(cappling layer, 50)이 형성될 수 있다.
도 4b를 참조하면, 오버코팅 막(40) 및 포토레지스트 패턴(30)의 계면에서 이온 결합이 형성될 수도 있다. 즉, 상기 오버코팅 조성물의 pH를 조절함으로써 상기 계면에서 이온 결합이 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 오버코팅 조성물의 pH가 약 4 내지 6의 범위에 있는 경우, 상기 오버코팅 조성물 보다 강산성을 갖는 카르복실기로부터 H+ 이온이 해리되어 포토레지스트 패턴(30) 표면에서는 카르복실레이트 음이온이 노출된다. 한편, 상기 오버코팅 조성물에 포함된 고분자의 피롤리돈기의 N원자는 H+ 이온을 수용하여 양이온으로 변화한다. 따라서, 상기 음이온과 양이온 사이에 이온 결합이 형성됨으로써, 도 5에 도시된 바와 같이 포토레지스트 패턴(30) 표면 상에 캡핑막(50)이 형성될 수 있다. 이온 결합은 수소 결합 혹은 쌍극자 상호 작용에 의한 결합 보다 강한 결합력을 가지므로, 캡핑막(50)이 보다 견고하게 포토레지스트 표면 상에 형성될 수 있다.
전술한 메커니즘에 의해 포토레지스트 잔류물(30a)도 상기 오버코팅 조성물의 고분자와 수소 결합, 쌍극자 상호작용에 의한 결합 혹은 이온 결합에 의해 결합할 수 있다.
도 6을 참조하면, 세정 용액을 사용하여 캡핑막(50)으로 변화하지 않은 나머지 오버코팅막(40)을 제거한다. 이 때, 상기 오버코팅 조성물의 고분자와 결합된 포토레지스트 잔류물(30a)도 오버코팅막(40)과 함께 제거될 수 있다.
상기 세정 용액의 종류는 특별히 한정되지 않으며, 친수성 용액을 사용할 수 있다. 예시적인 실시예들에 따르면, 상기 세정 용액으로서 물 혹은 알코올을 사용할 수 있다.
일반적으로, 금속막(20) 상에 남아 있는 포토레지스트 잔류물을 제거하기 위해 반응성이 높은 화학종들을 사용하는 애싱(ashing) 및/또는 세정 공정을 수행한다. 이에 따라, 상기 화학종에 의해 금속막(20)이 변성되거나 손상될 수 있으며 이를 방지하기 위해 금속막(20) 상에 별도의 보호막을 형성하는 부가적인 공정이 필요하다. 그러나, 상기 보호막을 형성하더라도 상기 금속막(20)의 변성 및 손상을 완전하게 차단하기는 곤란하며, 또한 포토레지스트 패턴(30)의 손상까지 방지하기는 어렵다.
예시적인 실시예들에 따르면, 포토레지스트 잔류물(30a)이 오버코팅막(40)에 함유된 고분자와 결합되므로, 물이나 알코올과 같은 반응성이 낮은 친수성 용액을 사용하여 오버코팅막(40)과 함께 포토레지스트 잔류물(30a)을 간단하게 제거할 수 있다. 따라서, 금속막 상에 별도의 보호막을 형성하지 않고도 금속막(20)의 변성 혹은 손상을 방지할 수 있다. 더욱이, 포토레지스트 잔류물(30a) 제거를 위한 애싱 공정 등을 수행하지 않으므로, 포토레지스트 패턴(30)의 손상을 초래하지 않는다.
예시적인 실시예들에 있어서, 오버코팅막(40) 및 포토레지스트 잔류물(30a)을 제거한 후에 캡핑막(30)에 대해 베이킹(baking)공정을 더 수행할 수 있다. 상기 베이킹 공정에 의해 캡핑막(30)에 함유된 열산 발생제에서 산이 발생될 수 있다. 상기 산이 촉매로 작용하여 캡핑막(30)에 함유된 고분자들이 연쇄적으로 가교됨으로써 캡핑막(30)이 경화되고, 이에 따라 캡핑막(30)의 안정성을 향상시킬 수 있다.
도 7을 참조하면, 캡핑막(50)이 형성된 포토레지스트 패턴(30)을 식각 마스크로 사용하여 금속막(20)을 식각함으로써 금속 패턴(25)을 형성한다.
예시적인 실시예들에 따르면, 금속막(20)은 과산화수소(H2O2) 혹은 과산화 수소와 염산, 질산, 황산 등과 같은 산성 용액을 혼합한 식각 용액을 사용하는 습식 식각 공정을 통해 식각될 수 있다.
상기 습식 식각 공정시, 포토레지스트 패턴(30)은 캡핑막(50)에 의해 보호되므로 상기 식각 용액에 의한 포토레지스트 패턴(30)의 손상을 억제할 수 있고, 따라서 균일한 선폭 및 형상을 갖는 금속 패턴(25)을 형성할 수 있다.
금속 패턴(25) 형성 후에 애싱(ashing) 및/또는 스트립(strip) 공정을 수행하여 캡핑막(50) 및 포토레지스트 패턴(30)을 제거할 수 있다.
도 8 내지 도 15는 예시적인 실시예들에 따른 금속 배선의 형성 방법을 나타내기 위한 단면도들이다.
도 8을 참조하면, 기판(100) 상에 제1 층간 절연막(110)을 형성하고 제1 층간 절연막(110)을 관통하여 기판(100)과 접촉하는 플러그(120)를 형성한다.
예시적인 실시예들에 따르면, 기판(100)으로서 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 반도체 기판, SOI(silicon-on-insulator) 기판, GOI(germanium-on-insulator) 기판 등을 사용할 수 있다. 또한, 도시되지는 않았으나 기판(100) 상에는 트랜지스터, 비트 라인 등을 포함하는 도전성 패턴, 절연 패턴 등과 같은 하부 구조물들이 형성될 수 있다
제1 층간 절연막(110)은 실리콘 산화물을 사용하여 화학 기상 증착(chemical vapor deposition : CVD) 공정, 플라즈마 증대 화학 기상 증착(palsma enhanced chemical vapor deposition : PECVD) 공정, 스핀 코팅(spin coating) 공정, 고밀도 플라즈마-화학 기상 증착(high density plasma-chemical vapor deposition : HDP-CVD) 공정, 저압 화학 기상 증착 (low pressure chemical vapor deposition : LPCVD) 공정 등을 통해 형성될 수 있다.
제1 층간 절연막(110)을 사진 식각 공정 등을 통해 부분적으로 식각하여 기판(100) 상면을 노출시키는 복수 개의 콘택 홀들을 형성한다. 예시적인 실시예들에 따르면, 기판(100)에는 불순물 영역(도시되지 않음)과 같은 소정의 도전성 영역이 형성될 수 있으며, 상기 각 콘택 홀들은 상기 도전성 영역을 노출시키도록 형성될 수 있다. 이후, 상기 콘택 홀들을 매립하는 도전막을 기판(100) 및 제1 층간 절연막(110) 상에 형성한 후, 층간 절연막(110)의 상면이 노출될 때까지 평탄화 공정을 수행하여 플러그들(120)을 형성한다.
도 9를 참조하면, 제1 층간 절연막(110) 및 도전 패턴들(120) 상에 제2 층간 절연막(130)을 형성하고, 제2 층간 절연막(130)을 부분적으로 식각하여 플러그들(120)을 노출시키는 복수의 개구부들(135)을 형성한다.
제2 층간 절연막(130)은 실리콘 산화물과 같은 절연물질을 사용하여 CVD 공정, PECVD 공정, LPCVD 공정 등을 통해 형성될 수 있다. 제2 층간 절연막(130)은 제1 층간 절연막(110)과 동일한 물질을 사용하여 형성될 수 있다.
도 10을 참조하면, 배리어막(140)을 제2 층간 절연막(130) 및 개구부(135)의 측벽 및 저면 상에 형성한다.
배리어막(140)은 금속막(150)에 포함된 금속 성분이 제2 및 제1 층간 절연막(130, 110)으로 확산되는 것을 방지할 수 있다. 배리어 금속막(140)은 우수한 접착력, 낮은 전기 전도도 및 높은 열적 혹은 기계적 안정성을 갖는 금속 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 배리어막(140)은 탄탈륨(Ta) 혹은 탄탈륨 질화물(TaN)을 사용하여 CVD 공정, 스퍼터링 공정, ALD 공정, PVD 공정 등을 통해 형성될 수 있다.
도 11을 참조하면, 배리어막(140) 상에 금속막(150)을 형성한다. 예시적인 실시예 들에 따르면, 금속막(150)은 티타늄 혹은 티타늄 질화물을 사용하여 CVD 공정, 스퍼터링 공정, ALD 공정, PVD 공정 등을 통해 형성될 수 있다.
도 12를 참조하면, 도 2를 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행하여 금속막(150) 상에 포토레지스트 패턴(160)을 형성한다. 이 때, 포토레지스트 패턴(160)이 형성되지 않은 금속막(150) 부분 상에는 포토레지스트 잔류물(160a)이 남아있을 수 있다.
도 13을 참조하면, 도 3 내지 도 6을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여, 포토레지스트 패턴(160) 표면 상에 캡핑막(165)을 형성한다.
즉, 오버코팅 조성물을 금속막(150) 상에 스핀-온 방식으로 도포하여 포토레지스트 패턴(160) 및 포토레지스트 잔류물(160a)을 덮는 오버코팅막(도시하지 않음)을 형성한다. 상기 오버코팅막 및 포토레지스트 패턴(160)의 계면에서의 고분자들의 상호 작용 혹은 결합에 의해 포토레지스트 패턴(160) 표면 상에는 캡핑막(165)이 형성된다. 친수성 용액을 사용하여 캡핑막(165)으로 형성되지 않은 상기 오버코팅막을 제거함으로써 금속막(150) 상에 남아있는 포토레지스트 잔류물(160a)도 함께 제거될 수 있다.
도 14를 참조하면, 포토레지스트 패턴(160) 및 캡핑막(165)을 식각 마스크로 사용하여 금속막(150)을 부분적으로 제거함으로써 금속 패턴(150a)을 형성할 수 있다. 예시적인 실시예들에 따르면, 금속막(150)은 과산화수소 용액을 식각 용액으로 사용하는 습식 식각 공정을 통해 부분적으로 제거될 수 있다.
도 15를 참조하면, 포토레지스트 패턴(160), 캡핑막(165) 및 금속 패턴(150a)를 식각 마스크로 사용하여 배리어막(140)을 부분적으로 식각함으로써 배리어막 패턴(140a)을 형성한다. 이에 따라, 금속 패턴(150a) 및 배리어막 패턴(140a)을 포함하며 플러그(120)와 전기적으로 연결되는 금속 배선(170)을 형성할 수 있다.
일 실시예에 있어서, 금속막(150) 및 배리어막(140)은 동시에 식각될 수도 있다. 이 때, 상기 식각 용액으로서, 과산화수소 용액 및 적절한 산을 혼합한 용액을 사용할 수 있다.
이후, 포토레지스트 패턴(160) 및 캡핑막(165)은 애싱 및/또는 스트립 공정 등을 통해 제거될 수 있다.
도 16 내지 도 23은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 나타내기 위한 단면도들이다.
도 16을 참조하면, 기판(200) 상에 게이트 절연막(215) 및 게이트 전극막(220)을 순차적으로 형성한다.
기판(200)은 반도체 물질, 예를 들어 단결정 실리콘을 포함할 수 있다. 한편, 얕은 트렌치 소자 분리(Shallow Trench Isolation: STI) 공정에 의해 반도체 기판(200) 상에 소자 분리막(210)을 형성함으로써, 기판(200)을 액티브 영역과 필드 영역으로 구분할 수 있다.
게이트 절연막(215)은 기판(200) 상에 고유전율을 갖는 금속 산화물을 증착하여 형성할 수 있다. 예를 들어, 상기 고유전율을 갖는 금속 산화물은 하프늄 산화물, 하프늄 실리콘 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 하프늄 산질화물, 하프늄 실리콘 산질화물, 지르코늄 산질화물, 지르코늄 실리콘 산질화물 알루미늄 산화물, 하프늄 알루미늄 산화물, 란탄 산화물, 하프늄 란탄 산화물, 지르코늄 알루미늄 산화물, 알루미늄 산질화물, 하프늄 알루미늄 산질화물, 란탄 산질화물, 하프늄 란탄 산질화물, 지르코늄 알루미늄 산질화물 등을 포함할 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용될 수 있다. 이와는 달리, 게이트 절연막(215)은 기판(200)의 표면을 산화시켜 형성될 수도 있다.
게이트 전극막(220)은 금속 혹은 금속 질화물을 사용하여 스퍼터링 공정, ALD 공정, PVD 공정 등을 통해 형성될 수 있다. 예시적인 실시예들에 따르면, 게이트 전극막(220)은 티타늄 혹은 티타늄 질화물을 사용하여 형성될 수 있다.
도 17을 참조하면, 도 2 내지 도 7을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 게이트 전극막(220)을 부분적으로 식각하여 복수의 게이트 전극들(225)을 형성한다.
도 18을 참조하면, 게이트 전극(225)을 식각 마스크로 하여 게이트 절연막(215)을 부분적으로 식각함으로써 게이트 절연막 패턴(215a)을 형성한다. 이에 따라, 기판(100) 상에 각각 순차적으로 적층된 게이트 절연막 패턴(215a) 및 게이트 전극(225)을 포함하는 게이트 패턴들(230)이 형성된다.
도시하지는 않았으나, 기판(200) 상에 게이트 패턴들(230)을 덮는 스페이서막을 형성하고 상기 스페이서막을 이방성 식각함으로써, 게이트 패턴(230)의 측벽 상에 스페이서를 형성할 수도 있다.
도 19를 참조하면, 게이트 패턴(230)에 인접한 기판 상부에 불순물 영역들(235)을 형성한다. 불순물 영역들(235)은 게이트 패턴들(230)을 이온 주입 마스크로 사용하는 이온 주입 공정을 통해 형성될 수 있다. 게이트 패턴들(230) 및 불순물 영역들(235)은 트랜지스터를 형성할 수 있다.
이어서, 기판(200) 상에 상기 트랜지스터를 덮는 제1 층간 절연막(240)을 형성한다. 제1 층간 절연막(240)은 실리콘 산화물을 사용하여 CVD 공정, PECVD 공정, LPCVD 공정 등을 통해 형성될 수 있다.
도 20을 참조하면, 제1 층간 절연막(240)을 부분적으로 식각하여 불순물 영역들(235)을 노출시키는 콘택홀들(245)을 형성한다.
도 21을 참조하면, 제1 층간 절연막(240) 및 불순물 영역(235) 상에 도전막을 형성한 후, 상기 도전막의 상부를 제1 층간 절연막(240) 상부가 노출될 때까지 평탄화 함으로써 콘택홀들(245)을 매립하는 플러그들(250)을 형성한다.
상기 도전막은 텅스텐, 알루미늄, 탄탈륨, 루테늄, 백금, 이리듐 등과 같은 금속 물질을 사용하여 스퍼터링 공정, PVD 공정, ALD 공정 등을 사용하여 형성될 수 있다. 상기 평탄화 공정은 화학 기계적 연마(chemical mechanical polish) 공정 및/또는 에치 백(etch-back) 공정 등을 통해 수행될 수 있다.
일 실시예에 있어서, 도시되지는 않았으나, 플러그(250)를 형성하기 전에 불순물 영역(235) 상에 콘택 저항 감소 등의 목적으로 금속 실리사이드 패턴을 더 형성할 수도 있다.
도 22를 참조하면, 제1 층간 절연막(240) 상에 금속막(260)을 형성한다. 금속막(260)은 티타늄, 티타늄 질화물, 텅스텐, 알루미늄 등의 금속 혹은 금속 질화물을 사용하여 스퍼터링 공정, PVD 공정, ALD 공정 등을 통해 형성될 수 있다.
도 23을 참조하면, 도 2 내지 도 7을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여 금속막(260)을 부분적으로 식각함으로써 플러그들(250)과 접속되는 금속 배선들(265)을 형성한다.
이후, 금속 배선들(265)을 덮는 제2 층간 절연막(270)을 형성할 수 있다. 도시되지는 않았으나 금속 배선들(265)과 전기적으로 연결되는 패드, 메모리 유닛 등의 구조물들을 더 형성할 수도 있다.
이하에서는 실시예 및 비교예를 통하여 본 발명을 더욱 상세하게 설명하고자 한다. 그러나 하기 실시예는 본 발명을 예시적으로 설명하기 위한 것으로서, 본 발명은 하기 실시예에 의해 한정되지 않고 다양하게 수정 변경될 수 있다.
실시예
실리콘 웨이퍼 상에 약 1,000Å의 티타늄 질화막을 형성하였다. 노볼락 레진을 함유하는 상용 포토레지스트 조성물(상품명: Novolac, 제조회사: Hexion)을 사용하여 상기 티타늄 질화막 상에 포토레지스트 막을 형성하고 KrF 램프 노광장비를 사용한 노광 공정 및 현상 공정을 거쳐 포토레지스트 패턴을 형성하였다. 이어서, 폴리비닐 피롤리돈 고분자 약 0.1g을 물에 용해시켜 오버코팅 조성물을 제조하였다. 상기 오버코팅 조성물을 스핀-온 방식으로 상기 티타늄 질화막 및 포토레지스트 패턴 상에 도포하여 오버코팅막을 형성하였다. 에탄올을 사용하여 상기 오버코팅 막을 세정하여 제거한 결과 포토레지스트 패턴 상에 약 20nm 두께의 캡핑막이 형성된 것을 확인하였다. 상기 캡핑막이 형성된 포토레지스트 패턴을 식각 마스크로 하여 상기 금속막을 부분적으로 식각함으로써 금속 패턴을 형성 하였다. 식각 용액으로서 과산화수소 0.1 질량% 용액을 사용하였다. 이후, 상기 캡핑막 및 포토레지스트 패턴을 스트립 공정을 통해 제거하였다.
도 24는 실시예에 따라 형성된 금속 패턴에 대한 투과 전자현미경(transmission electron microscope : TEM) 사진이다. 구체적으로, 금속 막을 식각하고 포토레지스트 및 캡핑막을 스트립 공정을 통해 제거한 후, 금속 패턴의 상면을 나타내는 TEM 이미지이다.
도 24를 참조하면 금속패턴의 주변부의 손상이 없이 깨끗한 단면을 갖는 금속 패턴이 형성된 것을 확인할 수 있다.
비교예
실리콘 웨이퍼 상에 약 1,000Å의 티타늄 질화막을 형성하였다. 노볼락 레진을 함유하는 상용 포토레지스트 조성물(상품명: Novolac, 제조회사: Hexion)을 사용하여 상기 티타늄 질화막 상에 포토레지스트 막을 형성하고 KrF 램프 노광장비를 사용한 노광 공정 및 현상 공정을 거쳐 포토레지스트 패턴을 형성하였다. 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 금속막을 부분적으로 식각함으로써 금속 패턴을 형성 하였다. 식각 용액으로서 과산화수소 0.1 질량% 용액을 사용하였다. 이후, 상기 포토레지스트 패턴을 스트립 공정을 통해 제거하였다.
도 25는 비교예에 따라 형성된 금속 패턴에 대한 TEM 사진이다. 구체적으로, 금속 막을 식각하고 포토레지스트 패턴을 스트립 공정을 통해 제거한 후, 금속 패턴의 상면을 나타내는 TEM 이미지이다.
도 25를 참조하면 금속 패턴의 엣지부 혹은 주변부가 식각용액에 의해 손상된 것을 확인할 수 있다. 즉, 금속 패턴 형성을 위한 식각 과정에서 상기 식각 용액에 의해 포토레지스트의 하부의 주변부가 손상되었음을 알 수 있다.
본 발명의 실시예들에 따른 금속 패턴 형성 방법은 미세 선폭 및 간격을 갖는 반도체 장치의 금속 배선, 금속 게이트 등을 형성하기 위해 다양하게 활용될 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 100, 200 : 기판 20, 150, 260 : 금속막
25, 150a : 금속 패턴 30, 160 : 포토레지스트 패턴
30a, 160a : 포토레지스트 잔류물 40 : 오버코팅막
50, 165 : 캡핑막 110, 240 : 제1 층간 절연막
120, 250 : 플러그 130, 270 : 제2 층간 절연막
135 : 개구부 140 : 배리어막
140a : 배리어막 패턴 170, 265 : 금속 배선
210 : 소자분리막 215 : 게이트 절연막
215a : 게이트 절연막 패턴 220 : 게이트 전극막
225 : 게이트 전극 230 : 게이트 패턴
235 : 불순물 영역 245 : 콘택 홀

Claims (10)

  1. 기판 상에 금속막을 형성하는 단계;
    상기 금속막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 금속막 및 상기 포토레지스트 패턴 상에 아민 측쇄기를 포함하는 고분자 물질 및 용매를 포함하는 오버코팅 조성물을 도포하여 상기 포토레지스트 패턴 표면에 캡핑막을 형성하는 단계;
    잔류하는 상기 오버코팅 조성물을 친수성 용액으로 세정하여 제거하는 단계; 및
    상기 캡핑막 및 포토레지스트 패턴을 식각 마스크로 하여 상기 금속막을 식각하는 단계를 포함하는 금속 패턴의 형성 방법.
  2. 제1항에 있어서, 상기 오버코팅 조성물에 함유된 상기 고분자 물질은 비닐 피롤리돈(vinyl pyrrrolidone), 비닐 카프로락탐(vinyl caprolactam), 비닐 이미다졸(vinyl imidazole), 비닐 피페리딘(vinul piperidine) 및 비닐 피롤리딘(vinyl pyrrolidine)으로 구성된 그룹에서 선택된 적어도 하나의 단량체의 단일 중합 혹은 공중합 고분자인 것을 특징으로 하는 금속 패턴의 형성 방법,
  3. 제1항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는,
    감광성 고분자를 사용하여 상기 금속막 상에 포토레지스트 막을 형성하는 단계; 및
    노광 공정을 수행하여 상기 포토레지스트 막을 부분적으로 제거함으로써 포토레지스트 패턴을 형성하는 단계를 포함하며,
    상기 포토레지스트 막의 잔류물이 상기 포토레지스트 패턴이 형성되지 않은 상기 금속막 부분 상에 남아있는 것을 특징으로 하는 금속 패턴의 형성 방법.
  4. 제3항에 있어서, 상기 감광성 고분자는 측쇄기로서 카르복실기를 포함하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  5. 제3항에 있어서, 상기 오버코팅 조성물에 함유된 상기 고분자 물질 및 상기 감광성 고분자는 수소 결합 혹은 쌍극자 상호 작용에 의해 결합되는 것을 특징으로 하는 금속 패턴의 형성 방법.
  6. 제3항에 있어서, 상기 포토레지스트 막의 잔류물은 잔류하는 상기 오버코팅 조성물과 함께 상기 친수성 용액에 의해 제거되는 것을 특징으로 하는 금속 패턴의 형성 방법.
  7. 제4항에 있어서, 상기 오버코팅 조성물은 pH 조절제를 더 포함하며, 상기 오버코팅 조성물의 pH는 4 내지 6의 값을 갖는 것을 특징으로 하는 금속 패턴의 형성 방법.
  8. 제7항에 있어서, 상기 오버코팅 조성물에 함유된 상기 고분자 물질 및 상기 감광성 고분자는 이온 결합을 형성하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  9. 제1항에 있어서, 상기 금속막은 티타늄, 티타늄 질화물, 알루미늄, 알루미늄 질화물, 텅스텐 및 텅스텐 질화물로 구성된 그룹에서 선택된 적어도 하나를 사용하여 형성되는 것을 특징으로 하는 금속 패턴의 형성 방법.
  10. 제1항에 있어서, 상기 친수성 용액은 물 또는 알코올을 포함하는 것을 특징으로 하는 금속 패턴의 형성 방법.
KR1020110080235A 2011-08-11 2011-08-11 금속 패턴 형성 방법 및 반도체 소자의 제조 방법 KR20130017664A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110080235A KR20130017664A (ko) 2011-08-11 2011-08-11 금속 패턴 형성 방법 및 반도체 소자의 제조 방법
US13/570,812 US20130040448A1 (en) 2011-08-11 2012-08-09 Methods of forming metal or metal nitride patterns and methods of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110080235A KR20130017664A (ko) 2011-08-11 2011-08-11 금속 패턴 형성 방법 및 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130017664A true KR20130017664A (ko) 2013-02-20

Family

ID=47677785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110080235A KR20130017664A (ko) 2011-08-11 2011-08-11 금속 패턴 형성 방법 및 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20130040448A1 (ko)
KR (1) KR20130017664A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150049604A (ko) * 2013-10-30 2015-05-08 삼성전자주식회사 반도체 소자의 패턴 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216181A (zh) * 2012-11-30 2019-01-15 中国科学院微电子研究所 鳍结构制造方法
CN105261556A (zh) * 2015-10-30 2016-01-20 京东方科技集团股份有限公司 一种膜层图案化的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342333B1 (en) * 1999-09-23 2002-01-29 Hitachi Chemical Dupont Microsystems, L.L.C. Photosensitive resin composition, patterning method, and electronic components
US6486058B1 (en) * 2000-10-04 2002-11-26 Integrated Device Technology, Inc. Method of forming a photoresist pattern using WASOOM
US6627524B2 (en) * 2001-06-06 2003-09-30 Micron Technology, Inc. Methods of forming transistor gates; and methods of forming programmable read-only memory constructions
US6764946B1 (en) * 2003-10-01 2004-07-20 Advanced Micro Devices, Inc. Method of controlling line edge roughness in resist films
US7282324B2 (en) * 2004-01-05 2007-10-16 Microchem Corp. Photoresist compositions, hardened forms thereof, hardened patterns thereof and metal patterns formed using them
US7314691B2 (en) * 2004-04-08 2008-01-01 Samsung Electronics Co., Ltd. Mask pattern for semiconductor device fabrication, method of forming the same, method for preparing coating composition for fine pattern formation, and method of fabricating semiconductor device
KR100585138B1 (ko) * 2004-04-08 2006-05-30 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP2010225899A (ja) * 2009-03-24 2010-10-07 Elpida Memory Inc 半導体装置の製造方法
JP5329294B2 (ja) * 2009-04-30 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8895691B2 (en) * 2009-08-26 2014-11-25 The Research Foundation Of State University Of New York Acid-labile polymers and monomers for their construction
KR20110059471A (ko) * 2009-11-27 2011-06-02 삼성전자주식회사 포토레지스트 조성물, 이를 이용한 패턴의 형성방법 및 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150049604A (ko) * 2013-10-30 2015-05-08 삼성전자주식회사 반도체 소자의 패턴 형성방법

Also Published As

Publication number Publication date
US20130040448A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
US7943498B2 (en) Method of forming micro pattern in semiconductor device
US7196004B2 (en) Method and fabricating semiconductor device
US10892184B2 (en) Photobucket floor colors with selective grafting
US10957552B2 (en) Extreme ultraviolet lithography patterning with directional deposition
KR20130017664A (ko) 금속 패턴 형성 방법 및 반도체 소자의 제조 방법
KR20160116663A (ko) 반도체 소자의 제조방법
TW200910520A (en) Method for forming contact in semiconductor device
US7825034B2 (en) Method of fabricating openings and contact holes
US20120270403A1 (en) Method of fabricating openings
US7691741B2 (en) Method of forming bit line in semiconductor device
JP2002303993A (ja) 半導体装置およびその製造方法
US6586339B1 (en) Silicon barrier layer to prevent resist poisoning
US8039358B2 (en) Method of manufacturing semiconductor device on which a plurality of types of transistors are mounted
KR101017771B1 (ko) 수직 트랜지스터를 구비한 반도체 소자의 제조 방법
US6861329B2 (en) Method of manufacturing capacitor in semiconductor devices
TWI488224B (zh) 硬罩幕去除方法
KR100399071B1 (ko) 캐패시터의 제조 방법
KR100382542B1 (ko) 반도체 소자의 제조방법
KR100338814B1 (ko) 반도체 소자의 제조방법
TWI323495B (en) Method of forming contact
KR101159693B1 (ko) 반도체 소자의 제조 방법
KR100649028B1 (ko) 반도체 소자 및 그의 제조방법
KR100431815B1 (ko) 반도체소자의 제조방법
KR100386613B1 (ko) 반도체 소자의 제조방법
KR20120064820A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid