TWI488224B - 硬罩幕去除方法 - Google Patents

硬罩幕去除方法 Download PDF

Info

Publication number
TWI488224B
TWI488224B TW099131455A TW99131455A TWI488224B TW I488224 B TWI488224 B TW I488224B TW 099131455 A TW099131455 A TW 099131455A TW 99131455 A TW99131455 A TW 99131455A TW I488224 B TWI488224 B TW I488224B
Authority
TW
Taiwan
Prior art keywords
hard mask
gate
isolation structure
layer
removal method
Prior art date
Application number
TW099131455A
Other languages
English (en)
Other versions
TW201214531A (en
Inventor
Che Hua Hsu
Shao Hua Hsu
Zhi Cheng Lee
cheng guo Chen
Shin Chi Chen
Hung Ling Shih
Hung Yi Wu
Heng Ching Huang
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW099131455A priority Critical patent/TWI488224B/zh
Publication of TW201214531A publication Critical patent/TW201214531A/zh
Application granted granted Critical
Publication of TWI488224B publication Critical patent/TWI488224B/zh

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

硬罩幕去除方法
本發明是有關於一種硬罩幕去除方法，且特別是有關於半導體製程中之硬罩幕去除方法。
在以金氧半電晶體為主的積體電路製造技術中，高介電常數絕緣層/金屬閘極(High-K/Metal Gate，以下簡稱HK/MG)技術已被廣泛應用，此技術使得製造商可以降低金氧半電晶體元件的漏電流，使完成的電路性能持續提升。而現有兩種不同的HK/MG整合方案同時並行，分別為閘極先完成製程(以下簡稱Gate-first)與閘極後完成製程(以下簡稱Gate-last)。以Gate-first製程而言，HK/MG係於閘極成型之前即已置入，至於Gate-last製程，金屬閘極則是於多晶矽假閘極移除後再加以填入。
請參見第一圖(a)(b)，其係傳統製程中關於金氧半電晶體101、102之部份積體電路製程示意圖，於第一圖(a)中，基板10上之淺通道隔離構造(Shallow Trench Isolation，簡稱STI)109已定義完成，而被硬罩幕16覆蓋之閘極11則形成於閘極絕緣層12之上，若是Gate-first製程，閘極11由多晶矽閘極110、功函數金屬閘極(Work function Metal Gate)111、罩蓋層(capping layer)112來構成(請參見第三圖(a))，若是Gate-last製程，閘極11則由一多晶矽假閘極(dummy poly)113與阻障金屬(barrier metal)114構成(請參見第三圖(b))。閘極11並被閘極側壁構造(spacer)13所環繞。其中閘極絕緣層12可為如圖所示之多層結構，由氧化矽層120與高介電常數絕緣層(HK)121所構成，而閘極側壁構造(spacer)13也是可為如圖所示之多層結構-第一閘極側壁層131與第二閘極側壁層132。
接著，如第一圖(b)之所示，為能與已完成之金屬閘極進行導通接觸，或是要進行假多晶矽閘極之去除與金屬閘極之置入，必須將硬罩幕16進行回蝕以露出該閘極11。而由於硬罩幕16與淺通道隔離構造109之材質大多為同一種材料，例如氧化矽，因此以濕式蝕刻方法為主之硬罩幕回蝕過程，將會造成淺通道隔離構造109之厚度損失而造成凹陷108，進而產生下列副作用：淺通道隔離構造109之厚度損失將使接面漏電流之風險變大，以及淺通道隔離構造109之凹陷將造成後續形成之接觸蝕刻停止層(Contact Etch Stop Layer，簡稱CESL)容易產生接縫(seam)。而如何上述習用手段之缺失，係為發展本案之主要目的。
本發明的目的就是在提供一種硬罩幕去除方法，特别是可以避免習用手段缺失之硬罩幕去除方法。
本發明提出一種硬罩幕去除方法，此方法包含下列步驟：提供基板；於基板上形成至少二金氧半電晶體結構、與位於此至少二金氧半電晶體結構之間的隔離結構，每一金氧半電晶體結構包含有閘極、閘極絕緣層、閘極側壁構造以及硬罩幕；於隔離結構上方形成保護結構並露出硬罩幕，保護結構之材料可為光阻材料或底部抗反射塗佈層材料；以及除去露出之硬罩幕。
在本發明的較佳實施例中，上述之隔離結構可為淺溝槽隔離結構或場氧化層隔離結構，上述之閘極可為金屬閘極或矽閘極，上述之閘極絕緣層可包含有氧化矽層與高介電常數絕緣層，上述之閘極側壁構造至少可包含第一閘極側壁層與第二閘 極側壁層。
在本發明的較佳實施例中，上述之硬罩幕與隔離結構之材質可相同。
在本發明的較佳實施例中，上述之硬罩幕與隔離結構之材質可同為氧化矽。
在本發明的較佳實施例中，上述之保護結構之形成方法可包含下列步驟：於金氧半電晶體結構與隔離結構上方覆蓋一光阻層；以及減少光阻層之厚度以露出金氧半電晶體結構之硬罩幕。
在本發明的較佳實施例中，上述除去露出之硬罩幕可利用濕式蝕刻來完成。
本發明因採用保護結構來保護隔離結構，因此可改善習用手段中因硬罩幕蝕刻所造成隔離構造之厚度損失與凹陷產生，因此不但可降低接面漏電流之風險，也可避免後續形成之接觸蝕刻停止層產生接縫。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參見第二圖(a)(b)(c)(d)(e)，其係本案所發展出來金氧半電晶體製程中關於硬罩幕去除方法之較佳實施例步驟示意圖。於第二圖(a)中，基板20上之隔離結構209已定義完成，每一隔離結構209用以隔離形成於基板20上的相鄰的二金氧半電晶體結構201，202。而金氧半電晶體結構201，202的被硬罩幕26覆蓋之閘極21則形成於閘極絕緣層22之上。若是Gate-first製程，閘極21已是金屬閘極，若是Gate-last製程， 閘極21則為一多晶矽假閘極(dummy poly)。閘極21並被閘極側壁構造(spacer)23所環繞。其中閘極絕緣層22可為如圖所示之多層結構，由氧化矽層220與高介電常數絕緣層(HK)221所構成，而閘極側壁構造(spacer)23也是可為如圖所示之多層結構-第一閘極側壁層231與第二閘極側壁層232。
接著如第二圖(b)之所示，於包含有金氧半電晶體結構201、202與隔離結構209之整個基板20上方覆蓋一光阻層24。光阻層24可為常見之UV1610或是其他光阻材料例如：DUO248、SHB、ODL等，厚度約為數千埃(10-7 mm)。
然後不用光罩定義便直接對光阻層24進行回蝕，用以減少光阻層24之厚度直到露出金氧半電晶體結構201、202之硬罩幕26為止。此處可用時間來進行控制，以上述UV1610光阻材料為例，若金氧半電晶體結構之高度約450埃，而UV1610光阻層24之厚度約3300埃時，則對光阻層24進行回蝕製程約132秒後停止，如此便可確保硬罩幕26上已無光阻材料覆蓋而露出但隔離結構209上仍有光阻材料所完成之保護結構208來加以保護，其結果如第二圖(c)之所示。
接著利用光阻材料所完成之保護結構208來對隔離結構209進行保護，再對硬罩幕26進行去除動作，例如利用濕式蝕刻來完成硬罩幕26之去除，進而形成如第二圖(d)所示之結構。例如，當硬罩幕26為氧化矽時，濕式蝕刻所採用之蝕刻液包括稀釋氫氟酸(dHF)或氧化蝕刻緩衝液(Buffered Oxide Etcher，簡稱BOE)。需要注意的是，在回蝕硬罩幕26的過程中，部分保護結構208也可能被同時去除，如第二圖(d)所示。最後如第二圖(e)之所示，將隔離結構209上之剩餘光阻層24剝除並清洗上述製程所產生之聚合物污染。然後便可進行後續 之製程，例如與已完成之金屬閘極進行導通接觸，或是要進行假多晶矽閘極之去除與金屬閘極之置入等。
而上述隔離結構209可為常見的淺溝槽隔離結構或是場氧化層隔離結構，隔離結構209之常見材質為氧化矽。當然，而本案所選用之光阻材料主要是與氧化矽間具有高蝕刻選擇比，且要求所製造之聚合物汙染要在控制範圍內。而隨硬罩幕26與隔離結構209之材質不同，與保護結構的材料選用也可不同，因此本案方法可廣泛應用在硬罩幕26與隔離結構209之材質相同或相類似之半導體製程中，只需對完成保護結構208之材料進行選擇即可。例如當硬罩幕26與隔離結構209之材質為氮化矽(SiN)時，保護結構208之材料可改用底部抗反射塗佈層(Bottom Anti-Reflective Coating，簡稱BARC)。
另外，對光阻層24回蝕成保護結構208之方法，除了上述第二圖(b)、(c)所示之方式外，也是可以用光罩微影蝕刻製程來對光阻層24或其它材料來進行定義，目的是留下隔離結構209上之保護結構208而露出硬罩幕26。
綜上所述，在本發明之方法可成功阻止隔離結構209之厚度損失且避免可能之凹陷產生，因此可降低接面漏電流之風險，也可避免後續形成之接觸蝕刻停止層(CESL)產生接縫(seam)，進而改善習用手段之缺失，達成發展本案之主要目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基板
109‧‧‧淺通道隔離構造
16‧‧‧硬罩幕
11‧‧‧閘極
12‧‧‧閘極絕緣層
120‧‧‧氧化矽層
121‧‧‧高介電常數絕緣層
13‧‧‧閘極側壁構造
131‧‧‧第一閘極側壁層
132‧‧‧第二閘極側壁層
20‧‧‧基板
209‧‧‧隔離結構
26‧‧‧硬罩幕
21‧‧‧閘極
22‧‧‧閘極絕緣層
23‧‧‧閘極側壁構造
220‧‧‧氧化矽層
221‧‧‧高介電常數絕緣層
231‧‧‧第一閘極側壁層
232‧‧‧第二閘極側壁層
24‧‧‧光阻層
208‧‧‧保護結構
101、102、201、202‧‧‧金氧半電晶體結構
110‧‧‧多晶矽閘極
111‧‧‧功函數金屬閘極
112‧‧‧罩蓋層
113‧‧‧多晶矽假閘極
114‧‧‧阻障金屬
第一圖(a)(b)，其係傳統製程中關於金氧半電晶體之部份積體電路製程示意圖。
第二圖(a)(b)(c)(d)(e)，其係本案所發展出來金氧半電晶體製程中關於硬罩幕去除方法之較佳實施例步驟示意圖。
第三圖(a)，其係Gate-first製程中閘極結構示意圖。
第三圖(b)，其係Gate-last製程中閘極結構示意圖。
20‧‧‧基板
209‧‧‧隔離結構
26‧‧‧硬罩幕
21‧‧‧閘極
22‧‧‧閘極絕緣層
23‧‧‧閘極側壁構造
220‧‧‧氧化矽層
221‧‧‧高介電常數絕緣層
231‧‧‧第一閘極側壁層
232‧‧‧第二閘極側壁層
208‧‧‧保護結構
201、202‧‧‧金氧半電晶體結構

Claims (9)

  1. 一種硬罩幕去除方法，該方法包含下列步驟：提供一基板；於該基板上形成至少二金氧半電晶體結構與一隔離結構，每一金氧半電晶體結構包含有一閘極、一閘極絕緣層、一閘極側壁構造以及位於該閘極上的一硬罩幕，而該隔離結構位於該至少二金氧半電晶體結構之間；於該隔離結構上方形成一保護結構並露出該硬罩幕，其中該保護結構之材料係為一光阻材料或底部抗反射塗佈層材料；以及除去露出之該硬罩幕。
  2. 如申請專利範圍第1項所述之硬罩幕去除方法，其中該隔離結構為一淺溝槽隔離結構或一場氧化層隔離結構。
  3. 如申請專利範圍第1項所述之硬罩幕去除方法，其中該閘極為一金屬閘極或一矽閘極。
  4. 如申請專利範圍第1項所述之硬罩幕去除方法，其中該閘極絕緣層包含有一氧化矽層與一高介電常數絕緣層。
  5. 如申請專利範圍第1項所述之硬罩幕去除方法，其中該閘極側壁構造至少包含一第一閘極側壁層與一第二閘極側壁層。
  6. 如申請專利範圍第1項所述之硬罩幕去除方法，其中硬罩幕與該隔離結構之材質相同。
  7. 如申請專利範圍第6項所述之硬罩幕去除方法，其中硬罩幕與該隔離結構之材質同為氧化矽。
  8. 如申請專利範圍第1項所述之硬罩幕去除方法，其中該保護結構之形成方法包含下列步驟：於該些金氧半電晶體結構與該隔離結構上方覆蓋一光阻層；以及減少該光阻層之厚度以露出該些金氧半電晶體結構之該硬罩幕。
  9. 如申請專利範圍第1項所述之硬罩幕去除方法，其中除去露出之該硬罩幕係利用一濕式蝕刻或一乾式蝕刻來完成。
TW099131455A 2010-09-16 2010-09-16 硬罩幕去除方法 TWI488224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099131455A TWI488224B (zh) 2010-09-16 2010-09-16 硬罩幕去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099131455A TWI488224B (zh) 2010-09-16 2010-09-16 硬罩幕去除方法

Publications (2)

Publication Number Publication Date
TW201214531A TW201214531A (en) 2012-04-01
TWI488224B true TWI488224B (zh) 2015-06-11

Family

ID=46786527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131455A TWI488224B (zh) 2010-09-16 2010-09-16 硬罩幕去除方法

Country Status (1)

Country Link
TW (1) TWI488224B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903968B (zh) * 2012-12-24 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
TWI672797B (zh) * 2015-08-26 2019-09-21 聯華電子股份有限公司 半導體結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080085590A1 (en) * 2006-10-05 2008-04-10 Liang-Gi Yao Method of making FUSI gate and resulting structure
US20100019344A1 (en) * 2008-07-25 2010-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Novel poly resistor and poly efuse design for replacement gate technology
US20100052058A1 (en) * 2008-08-29 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Downsize polysilicon height for polysilicon resistor integration of replacement gate process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080085590A1 (en) * 2006-10-05 2008-04-10 Liang-Gi Yao Method of making FUSI gate and resulting structure
US20100019344A1 (en) * 2008-07-25 2010-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Novel poly resistor and poly efuse design for replacement gate technology
US20100052058A1 (en) * 2008-08-29 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Downsize polysilicon height for polysilicon resistor integration of replacement gate process

Also Published As

Publication number Publication date
TW201214531A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
TWI389259B (zh) 半導體裝置之製造方法
JP2005026658A (ja) フラッシュメモリ素子の製造方法
US9799564B2 (en) Semiconductor structure having contact holes between sidewall spacers and fabrication method there of
US9318445B2 (en) Semiconductor device and manufacturing method thereof for protecting metal-gate from oxidation
JP2008311613A (ja) 半導体素子の製造方法
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
TWI609457B (zh) 形成接觸洞的方法與具有接觸插塞的半導體結構
TWI488224B (zh) 硬罩幕去除方法
US10566203B1 (en) Method for alleviating etching defect of salicide barrier layer
US8232152B2 (en) Removing method of a hard mask
JP4472434B2 (ja) 半導体装置の製造方法
US9123579B2 (en) 3D memory process and structures
US20070148863A1 (en) Method for fabricating semiconductor device
JP2007081347A (ja) 半導体装置の製造方法
US7517755B2 (en) Method for fabricating semiconductor device
JP3732979B2 (ja) 半導体装置の不良解析方法
JP2008135765A (ja) 半導体装置
JP2008028398A (ja) 半導体素子及びその製造方法
TWI476825B (zh) 犧牲層蝕刻方法
CN105742248A (zh) 半导体结构的形成方法
JP2005311339A (ja) 半導体装置の製造方法
KR100854905B1 (ko) 플래시 메모리 소자의 제조 방법
KR100807497B1 (ko) 반도체 소자의 스페이서 제조 방법
TWI304630B (zh)
KR100873018B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법