TWI476825B - 犧牲層蝕刻方法 - Google Patents

犧牲層蝕刻方法 Download PDF

Info

Publication number
TWI476825B
TWI476825B TW099122057A TW99122057A TWI476825B TW I476825 B TWI476825 B TW I476825B TW 099122057 A TW099122057 A TW 099122057A TW 99122057 A TW99122057 A TW 99122057A TW I476825 B TWI476825 B TW I476825B
Authority
TW
Taiwan
Prior art keywords
sacrificial layer
etching process
etching method
etching
region
Prior art date
Application number
TW099122057A
Other languages
English (en)
Other versions
TW201203344A (en
Inventor
Chan Lon Yang
Yeng Peng Wang
Chiu Hsien Yeh
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW099122057A priority Critical patent/TWI476825B/zh
Publication of TW201203344A publication Critical patent/TW201203344A/zh
Application granted granted Critical
Publication of TWI476825B publication Critical patent/TWI476825B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

犧牲層蝕刻方法
本發明是有關於一種犧牲層蝕刻方法，特別是有關於一種應用於積體電路製程上之犧牲層蝕刻方法。
在積體電路製造技術中，高介電常數絕緣層/金屬閘極(High-K/Metal Gate，以下簡稱HK/MG)技術已被廣泛應用，此技術使得製造商可以降低漏電流，使積體電路的性能持續提升。而現有兩種不同的HK/MG整合方案同時並行，分別為閘極先完成製程(以下簡稱Gate-first)與閘極後完成製程(以下簡稱Gate-last)。以Gate-first製程而言，HK/MG係於閘極成型之前即已置入，至於Gate-last製程，金屬閘極則是於多晶矽假閘極移除後再加以填入。
而目前在Gate-last製程中，大多以乾蝕刻(dry etch)來進行多晶矽假閘極之移除，但是乾蝕刻(dry etch)中所使用之電漿(plasma)容易造成高介電常數閘極絕緣層上方以氮化鈦(TiN)所完成之阻障層的損壞，使得完成之元件有漏電流過高之問題，而如何有效改善上述習用手段之缺失係為發展本案之主要目的。
本發明的目的就是在提供一種犧牲層蝕刻方法，應用於一積體電路製程上，用以改善習用蝕刻方法容易造成元件漏電及側蝕底切之缺失。
本發明提出一種犧牲層蝕刻方法，該蝕刻方法包含下列步驟：提供基板；於基板上之第一區域上覆蓋硬罩幕而露出第二區域；對第二區域中之犧牲層進行第一蝕刻製程，用以除去犧牲層之部份厚度並產生副產物薄膜附著於基板的表面上；對副產物薄膜進行第二蝕刻製程，用以去除部份之副產物薄膜而留下犧牲層側面上之副產物薄膜；以及對側壁上具有副產物薄膜之犧牲層進行第三蝕刻製程，用以除去露出之該犧牲層。
在本發明的較佳實施例中，上述之犧牲層可包含多晶矽假閘極以及犧牲多晶矽層，該基板可為矽基板，該副產物薄膜可為聚合物膜，而硬罩幕之材質可為為氧化矽、金屬或是氮化金屬，而金屬可為鎢或鈦，氮化金屬可為氮化鈦或氮化鉭。
在本發明的較佳實施例中，更可包含下列步驟：利用第四蝕刻製程來將該犧牲層側面上之該副產物薄膜去除，第四蝕刻製程屬於溼蝕刻製程，係使用稀釋氫氟酸來進行蝕刻。
在本發明的較佳實施例中，上述之第一蝕刻製程使用溴化氫、氮氣及三氟化氮之混合氣體來進行多晶矽之移除，上述之副產物薄膜之材質包含有氧化矽與氮化鈦。
在本發明的較佳實施例中，上述之第一區域與第二區域分別為N型金氧半電晶體區域與P型金氧半電晶體區域。
在本發明的較佳實施例中，上述之第一蝕刻製程與第二蝕刻製程屬於非等向性之乾蝕刻製程，第三蝕刻製程屬於等向性之溼蝕刻製程。
在本發明的較佳實施例中，上述之第二蝕刻製程更包含下列步驟：去除部份之副產物薄膜後，再繼續對露出之犧牲層進行處理，進而改變犧牲層之材料特性以利第三蝕刻製程之進行。
在本發明的較佳實施例中，上述改變該犧牲層材料特性之方法包含下列步驟：將第二蝕刻製程之時間延長，繼續對露出之犧牲層進行處理，用以破壞犧牲層之結構。
在本發明的較佳實施例中，上述改變該犧牲層材料特性之方法包含下列步驟：植入不帶電粒子來破壞犧牲層之結構。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參見第一圖(a)、(b)、(c)、(d)及(e)，其係本案所發展出來之犧牲層蝕刻方法之實施例製程示意圖，本實施例是以在矽基板上製造靜態隨機存取記憶體(SRAM)之過程為例。，由於靜態隨機存取記憶體需要P型金氧半電晶體(以下簡稱PMOS)與N型金氧半電晶體(以下簡稱NMOS)來構成，所以矽基板1上會具有以淺通道隔離構造(Shallow Trench Isolation，簡稱STI)100隔開之兩個區域，NMOS區域101與PMOS區域102，反之亦可，因此在第一圖(a)，需要利用一硬罩幕(Hard Mask)10來覆蓋住矽基板上之NMOS區域101，進而露出PMOS區域102來進行犧牲層11之去除，而該犧牲層11可包含圖中所示之多晶矽假閘極110以及犧牲多晶矽層(dummy poly-silicon)111等結構。至於上述硬罩幕10可用金屬(例如鈦(Ti)或是鎢(W))或是金屬氮化物(例如氮化鈦(TiN)或氮化鉭)或是絕緣材質(例如氧化矽)等與犧牲層間具有高蝕刻選擇比的材料來完成。
於是，利用硬罩幕10與犧牲層11間之蝕刻選擇比，如第一圖(b)所示，對露出之多晶矽假閘極110及其它露出之犧牲多晶矽層111進行第一蝕刻製程，該第一蝕刻製程屬於非等向性之乾蝕刻製程。而為能確保高介電常數閘極絕緣層18上方以氮化鈦(TiN)完成之阻障層19不會被第一蝕刻製程損壞，因此第一蝕刻製程將在多晶矽假閘極110尚未除盡前停止，進而留下如圖所示之部份多晶矽20。另外，利用硬罩幕10來進行第一蝕刻製程時會有如圖所示之副產物薄膜13產生並附著於矽基板1的表面上。而非等向性蝕刻製程可為常見的乾蝕刻製程，例如使用氮化鈦為硬罩幕10，而利用溴化氫(HBr)、氮氣(N2 )及三氟化氮(NF3 )之混合氣體來移除多晶矽之乾蝕刻製程，其相對應之該副產物薄膜13之材質則包含有氧化矽與氮化鈦之聚合物膜。
接著，如第一圖(c)所示，利用一第二蝕刻製程來對副產物薄膜13進行蝕刻。但是，由於第一蝕刻製程所產生之副產物薄膜13剛好可以當作後續蝕刻製程之保護膜，因此，用以去除副產物薄膜13之第二蝕刻製程也是以非等向性蝕刻製程來進行，用以保留晶片表面構造側壁上之副產物薄膜13。
如此一來，當進行如第一圖(d)所示之第三蝕刻製程來除去露出之該犧牲多晶矽層111時，可以保護剩餘的犧牲多晶矽層111不被側面蝕刻。由於第三蝕刻製程可選擇等向性蝕刻製程，例如常見之濕蝕刻，目的是用以確保高介電常數閘極絕緣層18上方以氮化鈦(TiN)完成之阻障層19不會被損壞。又因側壁上之副產物薄膜13可有效抵抗第三蝕刻製程之側蝕作用，因此可確保剩餘的犧牲多晶矽層111不被底切(undercut)，進而可保持電路構造之完整。
最後，如第一圖(e)所示，再利用屬於溼蝕刻製程之第四蝕刻製程來將側壁上之副產物薄膜13去除，此處之濕蝕刻可用稀釋氫氟酸(DHF)來進行蝕刻，便可乾淨除去側壁上之副產物薄膜13。
另外，吾人還可在第二蝕刻製程之後半部來改變犧牲層11之材料特性以利第三蝕刻製程之進行。如第二圖所示，可將蝕刻副產物薄膜13後露出之部份多晶矽20改變成非晶矽21，如此將可加速第三蝕刻製程對其之蝕刻速率。而將多晶矽改變成非晶矽有許多方式，其中可以將第二蝕刻製程之時間延長，也就是去除部份之該副產物薄膜13後，再繼續對露出之該犧牲層11進行處理(treatment)，進而將多晶矽改變成非晶矽。或是對露出之該犧牲層11植入矽，鍺(Si，Ge)或是氬(Ar)等非施體受體之電中性粒子等作法，都可以破壞多晶矽之結構而加速犧牲層11之濕蝕刻速率，進而消弭側蝕底切現象之產生。
綜上所述，在本發明對技術進行改良後，已可有效消除一般方法中因阻障層損壞造成漏電流過高之問題，更可消弭犧牲層11側蝕底切現象產生。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧矽基板
100‧‧‧淺通道隔離構造
101‧‧‧NMOS區域
102‧‧‧PMOS區域
10‧‧‧硬罩幕
11‧‧‧犧牲層
110‧‧‧多晶矽假閘極
111‧‧‧犧牲多晶矽層
18‧‧‧高介電常數閘極絕緣層
19‧‧‧阻障層
20‧‧‧部份多晶矽
13‧‧‧副產物薄膜
21‧‧‧非晶矽
第一圖(a)、(b)、(c)、(d)、(e)，其係本案所發展出來之犧 牲層蝕刻方法之實施例製程示意圖。
第二圖，其係將多晶矽改變成非晶矽之製程示意圖。
1．．．矽基板
100．．．淺通道隔離構造
101．．．NMOS區域
102．．．PMOS區域
10．．．硬罩幕
18．．．高介電常數閘極絕緣層
19．．．阻障層
13．．．副產物薄膜

Claims (14)

  1. 一種犧牲層蝕刻方法，應用於一積體電路製程上，該蝕刻方法包含下列步驟：提供一基板；於該基板上之一第一區域上覆蓋一硬罩幕而露出一第二區域；對該第二區域中之一犧牲層進行一第一蝕刻製程，用以除去該犧牲層之部份厚度並產生一副產物薄膜附著於該基板的表面上；對該副產物薄膜進行一第二蝕刻製程，用以去除部份之該副產物薄膜而留下該犧牲層側面上之該副產物薄膜；以及對側壁上具有該副產物薄膜之該犧牲層進行一第三蝕刻製程，用以除去露出之該犧牲層。
  2. 如申請專利範圍第1項所述之犧牲層蝕刻方法，其中該犧牲層包含一多晶矽假閘極以及一犧牲多晶矽層。
  3. 如申請專利範圍第2項所述之犧牲層蝕刻方法，其中該第一蝕刻製程使用溴化氫、氮氣及三氟化氮之混合氣體來進行多晶矽之移除。
  4. 如申請專利範圍第1項所述之犧牲層蝕刻方法，其中該基板為一矽基板。
  5. 如申請專利範圍第1項所述之犧牲層蝕刻方法，其中該副產物薄膜為一聚合物膜。
  6. 如申請專利範圍第5項所述之犧牲層蝕刻方法，其中該副產物薄膜之材質包含有氧化矽與氮化鈦。
  7. 如申請專利範圍第5項所述之犧牲層蝕刻方法，其中更包含下列步驟：利用一第四蝕刻製程來將該犧牲層側面上之該副產物薄膜去除，該第四蝕刻製程屬於溼蝕刻製程，係使用稀釋氫氟酸來進行蝕刻。
  8. 如申請專利範圍第1項所述之犧牲層蝕刻方法，其中該第一區域與該第二區域分別為一N型金氧半電晶體區域與一P型金氧半電晶體區域。
  9. 如申請專利範圍第1項所述之犧牲層蝕刻方法，其中該第一蝕刻製程與該第二蝕刻製程屬於非等向性之乾蝕刻製程，該第三蝕刻製程屬於等向性之溼蝕刻製程。
  10. 如申請專利範圍第1項所述之犧牲層蝕刻方法，其中該硬罩幕之材質為氧化矽、金屬或是氮化金屬。
  11. 如申請專利範圍第10項所述之犧牲層蝕刻方法，其中可完成該硬罩幕之金屬為鎢或鈦，可完成該硬罩幕之氮化金屬為氮化鈦或氮化鉭。
  12. 如申請專利範圍第1項所述之犧牲層蝕刻方法，其中該第二蝕刻製程更包含下列步驟：去除部份之該副產物薄膜後，再繼續對露出之該犧牲層進行處理，進而改變該犧牲層之材料特性以利該第三蝕刻製程之進行。
  13. 如申請專利範圍第12項所述之犧牲層蝕刻方法，其中改變該犧牲層材料特性之方法包含下列步驟：將第二蝕刻製程之時間延長，繼續對露出之該犧牲層進行處理，用以破壞該犧牲層之結構。
  14. 如申請專利範圍第12項所述之犧牲層蝕刻方法，其中改變該犧牲層材料特性之方法包含下列步驟：植入電中性粒子來破壞該犧牲層之結構。
TW099122057A 2010-07-05 2010-07-05 犧牲層蝕刻方法 TWI476825B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099122057A TWI476825B (zh) 2010-07-05 2010-07-05 犧牲層蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099122057A TWI476825B (zh) 2010-07-05 2010-07-05 犧牲層蝕刻方法

Publications (2)

Publication Number Publication Date
TW201203344A TW201203344A (en) 2012-01-16
TWI476825B true TWI476825B (zh) 2015-03-11

Family

ID=46756368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122057A TWI476825B (zh) 2010-07-05 2010-07-05 犧牲層蝕刻方法

Country Status (1)

Country Link
TW (1) TWI476825B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550742B (en) * 2002-09-27 2003-09-01 Nanya Technology Corp Method for forming a bottle-shaped trench
TW200921802A (en) * 2007-10-31 2009-05-16 Semiconductor Components Ind Semiconductor component and method of manufacture
TW201013792A (en) * 2008-09-12 2010-04-01 Taiwan Semiconductor Mfg Semiconductor device and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550742B (en) * 2002-09-27 2003-09-01 Nanya Technology Corp Method for forming a bottle-shaped trench
TW200921802A (en) * 2007-10-31 2009-05-16 Semiconductor Components Ind Semiconductor component and method of manufacture
TW201013792A (en) * 2008-09-12 2010-04-01 Taiwan Semiconductor Mfg Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
TW201203344A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
US9761684B2 (en) Method and structure for metal gates
CN101677088B (zh) 半导体装置的制造方法
CN104810368B (zh) Cmos晶体管及其形成方法
JP2006310749A (ja) 半導体素子のトランジスタ製造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
TW202002301A (zh) 半導體結構形成方法
US8669152B2 (en) Methods of manufacturing semiconductor devices
US8815674B1 (en) Methods of forming a semiconductor device by performing a wet acid etching process while preventing or reducing loss of active area and/or isolation regions
JP2007081383A (ja) 微細構造の製造方法
US9728536B2 (en) Semiconductor devices
KR20140111628A (ko) 반도체 장치 및, 이러한 장치를 형성하기 위한 방법
CN104183477B (zh) 一种制作半导体器件的方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
US9484204B2 (en) Transistor and method for forming the same
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN108807377B (zh) 半导体器件及其形成方法
CN105632908A (zh) 半导体结构形成方法
JPWO2007086111A1 (ja) 半導体装置の製造方法
TWI476825B (zh) 犧牲層蝕刻方法
JP4082280B2 (ja) 半導体装置およびその製造方法
CN109285811A (zh) 半导体结构及其形成方法
CN108735670A (zh) 一种半导体器件及其制造方法和电子装置
TWI488224B (zh) 硬罩幕去除方法
JP2007149812A (ja) 半導体装置の製造方法