CN108735670A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN108735670A
CN108735670A CN201710240139.7A CN201710240139A CN108735670A CN 108735670 A CN108735670 A CN 108735670A CN 201710240139 A CN201710240139 A CN 201710240139A CN 108735670 A CN108735670 A CN 108735670A
Authority
CN
China
Prior art keywords
layer
fin
area
semiconductor substrate
dummy grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710240139.7A
Other languages
English (en)
Other versions
CN108735670B (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710240139.7A priority Critical patent/CN108735670B/zh
Publication of CN108735670A publication Critical patent/CN108735670A/zh
Application granted granted Critical
Publication of CN108735670B publication Critical patent/CN108735670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，所述方法包括：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；在所述第一鳍片和所述第二鳍片露出的表面上形成第一厚度的栅极介电层；形成横跨所述第一鳍片和所述第二鳍片的伪栅极材料层；形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料层位于所述输入输出区内的部分；去除所述图案化的掩膜层。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
对于后高k工艺，通常先形成栅极介电层，再在栅极介电层上形成伪栅极材料层多晶硅，再形成源漏极等之后，再通常将伪栅极材料层多晶硅全部去除，以露出形成在核心区和输入输出区内的全部栅极介电层，而由于在核心区和输入输出区对于栅极介电层的要求不同，因此需要将核心区的栅极介电层(例如氧化物)去除，而保留输入输出区的栅极介电层，常规做法是先在输入输出区内的栅极介电层上形成图案化的光刻胶层，以阻挡对输入输出区的栅极介电层的蚀刻，暴露核心区器件，再利用刻蚀工艺去除核心区内的厚的栅极介电层(例如栅极氧化层)，然后将光刻胶去除，再在核心区热氧化形成栅极介电层。
但是在光刻胶去除过程中，如果使用灰化的方法和/或湿法去除的方法去除光刻胶层，则灰化的方法将会对IO区预定保留的栅极介电层造成等离子损伤，而如果使用湿法方法去除光刻胶，通常使用SPM溶液，SPM溶液很容易导致栅极介电层上的氮氧化物的过蚀刻，导致栅极介电层的大量损失，使的IO区的栅极介电层厚度的均一性难以控制，进而对器件的可靠性和栅极漏电流造成负面影响。
因此，为了解决上述技术问题，本发明提供一种半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；
在所述第一鳍片和所述第二鳍片露出的表面上形成第一厚度的栅极介电层；
形成横跨所述第一鳍片和所述第二鳍片的伪栅极材料层；
形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；
以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料层位于所述输入输出区内的部分；
去除所述图案化的掩膜层。
进一步，在形成所述栅极介电层之后形成所述伪栅极材料层之前，还包括以下步骤：在所述输入输出区内的所述栅极介电层以及所述半导体衬底上形成阻挡层。
进一步，在去除所述图案化的掩膜层之后，还包括以下步骤：
去除所述输入输出区内的所述伪栅极材料层，以形成栅极沟槽，所述栅极沟槽露出所述第一鳍片以及部分所述第二鳍片；
去除所述核心区内剩余的所述栅极介电层；
在所述核心区露出的所述第一鳍片的表面形成界面层。
进一步，在形成所述伪栅极材料之前，形成所述栅极介电层之后，还包括以下步骤：
形成所述阻挡层，以覆盖所述半导体衬底以及所述栅极介电层；
在去除所述核心区内的所述伪栅极材料层之后，去除所述掩膜层之前，去除所述核心区内的所述阻挡层，并减薄所述核心区内的所述栅极介电层的厚度至第二厚度。
进一步，在形成所述栅极介电层之前，还包括以下步骤：
在所述半导体衬底的表面上形成隔离结构，所述隔离结构的顶面低于所述第一鳍片以及所述第二鳍片的顶面。
进一步，在形成所述隔离结构之前，还包括在所述半导体衬底的表面上以及所述第一鳍片和所述第二鳍片的表面上形成衬垫层的步骤。
进一步，形成所述伪栅极材料层的方法包括以下步骤：
沉积形成所述伪栅极材料层，以覆盖所述半导体衬底、所述第一鳍片和所述第二鳍片；
在所述伪栅极材料层上形成硬掩膜层；
图案化所述硬掩膜层，并以图案化的所述硬掩膜层为掩膜蚀刻所述伪栅极材料层，以形成横跨所述第一鳍片和所述第二鳍片的所述伪栅极材料层；
去除所述硬掩膜层；
在所述伪栅极材料层外侧的所述半导体衬底上形成层间介电层，所述层间介电层与所述伪栅极材料层的顶面齐平。
进一步，在去除所述图案化的掩膜层之后，去除所述核心区内的伪栅极材料层之前，还包括以下步骤：
减薄所述核心区内的所述栅极介电层的厚度至第三厚度。
进一步，所述界面层的厚度小于所述第一厚度。
进一步，所述第一厚度的范围为20埃～40埃；所述第二厚度的范围为10埃～20埃；所述第三厚度的范围为5埃～15埃。
进一步，使用原位水蒸气氧化方法形成所述栅极介电层，和/或，使用化学氧化的方法形成所述界面层。
进一步，使用去耦合等离子掺氮技术对所述栅极介电层的表面进行处理，并在氮化后进行退火处理，以形成所述阻挡层。
进一步，使用湿法刻蚀减薄所述核心区内的所述栅极介电层的厚度至第三厚度，其中，所述湿法刻蚀的刻蚀剂包括NH4OH。
进一步，形成所述界面层之后，还包括在所述栅极沟槽的底部和侧壁上形成高k介电层的步骤。
进一步，使用干法刻蚀或者湿法刻蚀或者它们的组合去除所述图案化的掩膜层。
本发明再一方面提供一种半导体器件，包括：
半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；
在所述输入输出区内的所述第二鳍片的表面上形成有栅极介电层；
在所述输入输出区内的所述栅极介电层表面上以及所述输入输出区的所述半导体衬底的表面上形成有阻挡层。
进一步，还包括：在所述第一鳍片的表面上形成有界面层。
进一步，所述界面层的厚度小于所述栅极介电层的厚度。
进一步，在所述半导体衬底上形成有横跨所述输入输出区和所述核心区的栅极沟槽，所述界面层和所述阻挡层均设置在所述栅极沟槽内，在栅极沟槽内的所述界面层和所述阻挡层上还设置有高k介电层。
进一步，在所述半导体衬底的表面上形成有隔离结构，所述隔离结构的顶面低于所述第一鳍片以及所述第二鳍片的顶面，所述栅极介电层形成在从所述隔离结构中露出的所述第二鳍片的表面上。
本发明再一方面提供一种电子装置，所述电子装置前述的半导体器件。
本发明的制造方法，先形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；再以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料位于所述输入输出区内的部分；最后去除所述图案化的掩膜层。因此，在掩膜层去除的过程中，在输入输出区内的伪栅极材料层覆盖栅极介电层，对栅极介电层起到保护作用，使得栅极介电层免于受到掩膜层去除过程中的等离子损伤和/或湿法去除过程中受到过蚀刻损失，因此，提高了器件的可靠性，并使得输入输出区内的栅极介电层的厚度均匀性更好。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1O示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的剖面示意图；
图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了解决前述的技术问题，本发明提供一种半导体器件的制造方法，如图2所示，主要包括以下步骤：
步骤S1，提供半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；
步骤S2，在所述第一鳍片和所述第二鳍片露出的表面上形成第一厚度的栅极介电层；
步骤S3，形成横跨所述第一鳍片和所述第二鳍片的伪栅极材料层；
步骤S4，形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；
步骤S5，以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料层位于所述输入输出区内的部分；
步骤S6，去除所述图案化的掩膜层。
本发明的制造方法，先形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；再以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料层位于所述输入输出区内的部分；最后去除所述图案化的掩膜层。因此，在掩膜层去除的过程中，在输入输出区内的伪栅极材料层覆盖栅极介电层，对栅极介电层起到保护作用，使的栅极介电层免于受到掩膜层去除过程中的等离子损伤和/或湿法去除过程中受到的过蚀刻损失，因此，提高了器件的可靠性，并使得输入输出区内的栅极介电层的厚度均匀性更好。
下面，参考图1A至图1O对本发明的半导体器件的制造方法做详细描述，其中，图1A至图1O示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的剖面示意图。
作为示例，本发明的半导体器件的制造方法包括以下步骤：
首先，执行步骤一，提供半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片。
具体地，如图1A所示，半导体衬底100其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
示例性地，半导体衬底100中形成有核心区(Core)和输入输出区(IO)。
进一步地，所述输入输出区包括具有不同阈值电压的器件区域，例如，在输入输出区的半导体衬底上设置有至少一个所述第二鳍片，其中一个第二鳍片用于形成一个FinFET器件，则不同第二鳍片形成的FinFET器件可以具有不同的阈值电压，例如一个FinFET器件的阈值电压可以为1.8V，另一个可以为2.5V。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
示例性地，如图1A所示，本发明的半导体器件包括FinFET器件，所述核心区的半导体衬底上设置有第一鳍片1011，在所述输入输出区的半导体衬底上形成有第二鳍片1012。
在一个示例中，在半导体衬底上形成多个鳍片，例如，所述核心区的半导体衬底上形成第一鳍片1011，在所述输入输出区的半导体衬底上形成至少一个第二鳍片1012，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组，鳍片的长度也可不相同。
具体地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层10，形成所述硬掩膜层10可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层，本实施例中，所述硬掩膜层选用SiN。
图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片。
接着，执行步骤二，在所述半导体衬底的表面上形成隔离结构，所述隔离结构的顶面低于所述第一鳍片以及所述第二鳍片的顶面。
具体地，如图1B至图1D所示，形成所述隔离结构1022的方法包括以下步骤：
首先，如图1B所示，在所述半导体衬底100的表面上以及所述第一鳍片1011和所述第二鳍片1012的表面上形成衬垫层1021。
进一步地，所述衬垫层还覆盖所述硬掩膜层10。
衬垫层的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
在一个实施例中，采用原位水蒸气氧化(ISSG)工艺形成衬垫氧化物层。
接着，如图1C所示，沉积隔离材料层，以覆盖前述的所有鳍片。
具体地，沉积隔离材料层，以完全填充鳍片之间的间隙，并对隔离材料层进行例如化学机械研磨的平坦化工艺。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)实施所述沉积。使用FCVD工艺则还可以选择性的对沉积的隔离材料层进行退火处理。隔离材料层的材料也可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
接着，如图1D所示，回蚀刻所述隔离材料层，至所述鳍片的目标高度，以形成隔离结构，所述隔离结构1022的顶面低于第一鳍片1011和所述第二鳍片1012的顶面。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。
在该过程中还包括蚀刻去除所述硬掩膜以及露出的鳍片上的衬垫层的步骤，可以使用任何适合的干法刻蚀或者湿法刻蚀工艺，在此不做具体限制。
接着，执行步骤三，在所述第一鳍片和所述第二鳍片露出的表面上形成第一厚度的栅极介电层。
具体地，如图1E所示，在所述第一鳍片1011和所述第二鳍片1012露出的表面上形成第一厚度的栅极介电层103。
其中，可以使用本领域技术人员熟知的任何适合的方法形成该栅极介电层103。
所述栅极介电层103可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。本实施例中，较佳地使用原位水蒸气氧化(ISSG)形成的栅极介质层103。
其中，栅极介电层103具有第一厚度，所述第一厚度的范围为20埃～40埃，例如，20埃、25埃、30埃、35埃等，具体可根据实际器件需要进行合理设定，上述范围不构成对本发明的限制。
接着，执行步骤四，形成所述阻挡层，以覆盖所述半导体衬底以及所述栅极介电层。
具体，如图1F所示，在所述栅极介电层103以及所述隔离结构1022的表面形成阻挡层104。
在一个示例中，对栅极介电层103和隔离结构1022执行氮化工艺可形成氮氧化硅作为阻挡层，其中，所述氮化工艺可以是高温炉管氮化、快速热退火氮化、等离子体氮化或者去耦合等离子掺氮技术(DPN)，当然，还可以采用其它的氮化工艺，这里不再赘述。
本实施例中，使用去耦合等离子掺氮技术对所述栅极介电层的表面进行处理，并在氮化后进行退火处理(PNA)，以形成所述阻挡层104。
接着，执行步骤五，形成横跨所述第一鳍片和所述第二鳍片的伪栅极材料层。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片(例如第一鳍片、第二鳍片等)的伪栅极结构(或者栅极结构)，是指在鳍片的部分的上表面和侧面均形成有伪栅极结构，并且该伪栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，如图1G至1I所示，形成所述伪栅极材料层105的方法包括以下步骤：
首先，如图1G所示，沉积形成所述伪栅极材料层105，以覆盖所述半导体衬底100、所述第一鳍片1011和所述第二鳍片1012。
具体地，所述伪栅极材料层105覆盖所述隔离结构1022、所述第一鳍片1011和所述第二鳍片1012。
所述伪栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述伪栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
示例性地，在沉积形成所述伪栅极材料层105之后，还包括对伪栅极材料层105的表面进行例如化学机械研磨的平坦化的步骤。
接着，继续如图1G所示，在所述伪栅极材料层表面上形成硬掩膜层106。
其中，硬掩膜层106例如可以选择氮化物、氧化物以及金属材料中的一种或者多种。
可选地，在本申请中所述掩膜层106选用氮化物，例如可以选用SiN，但并不局限于该示例。
可以使用例如化学气相沉积的方法形成所述硬掩膜层106。
接着，如图1H所示，图案化所述硬掩膜层106，并以图案化的所述硬掩膜层106为掩膜蚀刻所述伪栅极材料层105，以形成横跨所述第一鳍片1011和所述第二鳍片1012的所述伪栅极材料层105。
所述硬掩膜层106的图案化方法可以包括：在所述硬掩膜层106上形成光刻胶层，并对所述光刻胶进行曝光、显影，然后以所述光刻胶为掩膜蚀刻所述掩膜层，进而形成所述开口。最后去除所述光刻胶，例如可以通过高温灰化的方法去除。
以图案化的所述硬掩膜层106为掩膜蚀刻所述伪栅极材料层105，以形成横跨所述第一鳍片1011和所述第二鳍片1012的所述伪栅极材料层105。该蚀刻方法可以为本领域技术人员熟知的任何适合的干法刻蚀或者湿法刻蚀的方法，在此不做具体限制。
接着，如图1I所示，去除所述硬掩膜层。可以使用对硬掩膜层具有高的蚀刻选择性的方法去除所述硬掩膜层，在此不做赘述。
之后，还可在伪栅极材料层两侧的每个鳍片中形成源极和漏极，还可选择性的在源极和漏极中形成应力外延层，其中对于PMOS器件，应力外延层可以包括提供压应力的SiGe，而对于NMOS器件，应力外延层可以包括提供拉应力的SiP。
接着，如图1I所示，在所述伪栅极材料层外侧的所述半导体衬底上形成层间介电层107，所述层间介电层107与所述伪栅极材料层105的顶面齐平。
在一个示例中，形成覆盖伪栅极材料层105和隔离结构1022的层间介电层107，执行化学机械研磨研磨层间介电层107，直至露出伪栅极材料层105的顶面。
形成层间介电层107可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。层间介电层107可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
最终形成的层间介电层107的顶面和伪栅极材料层105的顶面齐平。
接着，执行步骤六，形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料位于所述输入输出区内的部分。
具体地，如图1J所示，该掩膜层可以为本领域技术人员熟知的任何适合的掩膜材料，例如硬掩膜材料或者光刻胶，硬掩膜材料可以为氧化物、氮化物或者氮氧化物等，本实施例中，所述掩膜层为光刻胶层108，在所述伪栅极材料层107上形成光刻胶层，并对所述光刻胶层108进行曝光、显影，以形成图案化的光刻胶层108，该图案化的光刻胶层108覆盖所述输入输出区内的所述伪栅极材料层105。
再如图继续如图1J所示，以所述图案化的光刻胶层108为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层105，保留所述伪栅极材料层位于所述输入输出区内的部分。
其中，可以使用干法蚀刻或者湿法蚀刻的方法去除核心区内的所述伪栅极材料层，较佳地，可以使用干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体HBr的流量为20-500sccm，压力为2-40mTorr，功率为100-2000W，其中mTorr代表毫毫米汞柱，sccm代表立方厘米/分钟。
接着，还可以选择性的执行步骤七，去除所述核心区内的所述阻挡层，并减薄所述核心区内的所述栅极介电层的厚度至第二厚度。
具体地，如图1I所示，去除所述核心区内的所述阻挡层，并减薄所述核心区内的所述栅极介电层103的厚度至第二厚度。
其中，所述第二厚度的范围为10埃～20埃，例如10埃、15埃、20埃等，可以为其他适合的数值，在此不做具体限制。
可以使用本领域技术人员熟知的任何适合的方法对所述栅极介电层进行刻蚀处理以减薄所述栅极介电层的厚度至第二厚度。
较佳地使用对栅极介电层具有高的蚀刻选择性的方法。
在该步骤中选用远程等离子体反应(Siconi制程，Remote plasma reaction)或者气体蚀刻方法(例如Certas制程)刻蚀所述栅极介电层。
其中，所述Siconi制程和所述Certas制程的各种操作方法和参数均可以参照本领域中常规的Siconi制程和所述Certas制程，在此不再赘述。
接着，执行步骤八，如图1L所示，去除所述图案化的掩膜层。
可以使用干法刻蚀或者湿法刻蚀或者它们的组合去除所述图案化的掩膜层。
其中，所述掩膜层为光刻胶层时，干法刻蚀可以是灰化的方法，灰化的方法是使用包含氧基或氧离子的等离子气体来去除光刻胶层，灰化过程一般在高温下进行，例如灰化温度可以为80～300℃。
湿法刻蚀可以使用包括SPM溶液的刻蚀剂，SPM溶液包括硫酸(H2SO4)和双氧水(H2O2)混合溶液。
在掩膜层(例如光刻胶)去除的过程中，在输入输出区内的伪栅极材料层覆盖栅极介电层，对栅极介电层起到保护作用，使的栅极介电层免于受到掩膜层去除过程中的等离子损伤和/或湿法去除过程中受到的过蚀刻损失。
接着，执行步骤九，减薄所述核心区内的所述栅极介电层的厚度至第三厚度。
具体地，如图1L所示，减薄所述核心区内的所述栅极介电层103的厚度至第三厚度，并同时去除伪栅极材料层105表面的自然氧化物(未示出)，例如厚度约为5埃左右的自然氧化物。
其中，所述第三厚度的范围为5埃～15埃，例如5埃、10埃、15埃。
可以通过湿法刻蚀的方法实现本步骤对栅极介电层的刻蚀，例如示例性地，使用无机碱作为刻蚀剂，无机碱可以为KOH、NaOH、NH4OH等，本实施例中，较佳地使用NH4OH。
无机碱可以浸入到伪栅极材料层105表面以下的部分深度，例如5埃作用。
其中，通过前述两步对核心区的栅极介电层进行减薄的步骤，可使得在之后去除输入输出区的伪栅极材料层105之后，核心区的栅极介电层仅剩余较薄的厚度，便于去除。
接着，执行步骤十，去除所述输入输出区内的所述伪栅极材料层，以形成栅极沟槽，所述栅极沟槽露出所述第一鳍片以及部分所述第二鳍片。
具体地，如图1M所示，去除所述输入输出区内的所述伪栅极材料层，以形成栅极沟槽109，所述栅极沟槽109露出所述部分第一鳍片1011以及部分所述第二鳍片1012。
去除所述伪栅极材料层的方法可以使用本领域技术人员熟知的任何适合的方法，例如湿法刻蚀或者干法刻蚀的方法。本实施例中，较佳地使用湿法刻蚀。
其中，进行湿法刻蚀所采用的刻蚀液可以为酸性溶液、有机碱或无机碱。示例性地，无机碱可以为KOH、NaOH、NH4OH等；有机碱可以为TMAH或EDP等；酸性溶液可以为稀释的氢氟酸和热磷酸等。
可选地，采用四甲基氢氧化铵(TMAH)溶液作为所述湿法刻蚀的腐蚀液，去除例如多晶硅材质的所述伪栅极材料层。
接着，执行步骤十一，去除所述核心区内剩余的所述栅极介电层。
具体地，如图1N所示，可以使用对栅极介电层具有高的蚀刻选择性，而对于阻挡层等材料具有低的蚀刻选择性的刻蚀方法实现对栅极介电层的去除。
在一个示例中，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)湿法去除核心区内剩余的所述栅极介电层。其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
在本步骤中，阻挡层对于其下方的栅极介电层起到保护作用，在输入输出区内的阻挡层104对于几乎不会被蚀刻或者极少部分被蚀刻，例如小于3埃的阻挡层104被蚀刻，因此，输入输出区内的栅极介电层的厚度并未遭受刻蚀损失，使得栅极介电层的厚度均一性更好。
接着，执行步骤十二，在所述核心区露出的所述第一鳍片的表面形成界面层，在所述栅极沟槽的底部和侧壁上形成高k介电层。
具体地，如图1O所示，在所述核心区露出的所述第一鳍片1011的表面形成界面层110，在所述栅极沟槽109的底部和侧壁上形成高k介电层111。
其中，所述界面层110可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。
可以采用热氧化、化学氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。
界面层110的厚度可根据实际工艺需要进行合理设定，例如，界面层1031的厚度范围可以为5埃至10埃。
其中，核心区内的界面层110的厚度小于所述输入输出区内的栅极介电层103的厚度。
示例性地，可以使用化学氧化的方法形成该界面层110，形成的界面层110的材料可以包括氧化硅。
特别的使用SC-1或臭氧(Ozone)处理液的方法来化学氧化形成该界面层109。
在使用SC-1的实施例中，SC-1是由NH4OH-H2O2-H2O组成，其比例可以是(1:1:5)-(1:2:7)，反应的温度可以是50-80摄氏度。
在使用Ozone处理液的实施例中，反应条件包括使用O3和去离子水反应可以是在常温下进行。
随后，进行常规的金属栅极工艺，包括：在所述栅极沟槽109的底部和侧壁上形成高k介电层111，其中所述高k介电层111横跨所述第一鳍片1011和所述第二鳍片1012和所述第三鳍片1013。
高k介电层111的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层111。
高k介电层111的厚度范围为10埃至30埃，也可以为其他适合的厚度。
随后进行还包括在高k介电层上形成覆盖层、扩散阻挡层、P型功函数层、N型功函数层以及填充栅电极层的步骤，在此不做一一赘述。
至此完成了对本发明的半导体器件的制造方法的关键步骤的介绍，对于完整的器件的制备还需其他的步骤，在此不做一一赘述。
综上所述，本发明的制造方法，先形成图案化的掩膜层(例如光刻胶层)，以覆盖所述输入输出区内的所述伪栅极材料层；再以所述图案化的光刻胶层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料层位于所述输入输出区内的部分；最后去除所述图案化的光刻胶层。因此，在光刻胶去除的过程中，在输入输出区内的伪栅极材料层覆盖栅极介电层，对栅极介电层起到保护作用，使的栅极介电层免于受到光刻胶去除过程中的等离子损伤和/或湿法去除过程中受到的过蚀刻损失，因此，提高了器件的可靠性，并使得输入输出区内的栅极介电层的厚度均匀性更好。
实施例二
本发明还提供一种使用前述实施例一中的方法制备获得的半导体器件。
具体地，下面参考图1O对本发明的半导体器件做详细描述。
在一个示例中，本发明的半导体器件包括半导体衬底100，所述半导体衬底100包括核心区和输入输出区，在所述核心区的所述半导体衬底100上设置有第一鳍片1011，在所述输入输出区的所述半导体衬底100上设置有第二鳍片1012。
具体地，如图1A所示，半导体衬底100其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
示例性地，半导体衬底100中形成有核心区(Core)和输入输出区(IO)。
进一步地，所述输入输出区包括具有不同阈值电压的器件区域，例如，在输入输出区的半导体衬底上设置有至少一个所述第二鳍片，其中一个第二鳍片用于形成一个FinFET器件，则不同第二鳍片形成的FinFET器件可以具有不同的阈值电压，例如一个FinFET器件的阈值电压可以为1.8V，另一个可以为2.5V。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
示例性地，如图1A所示，本发明的半导体器件包括FinFET器件，所述核心区的半导体衬底上设置有第一鳍片1011，在所述输入输出区的半导体衬底上形成有第二鳍片1012。
在一个示例中，在半导体衬底上形成多个鳍片，例如，所述核心区的半导体衬底上形成第一鳍片1011，在所述输入输出区的半导体衬底上形成至少一个第二鳍片1012，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组，鳍片的长度也可不相同。
在一个示例中，在所述半导体衬底100的表面上形成隔离结构1022，所述隔离结构1022的顶面低于所述第一鳍片1011以及所述第二鳍片1012的顶面。
隔离结构1022的材料也可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
在一个示例中，在所述隔离结构1022和所述第一鳍片1011之间、所述隔离结构1022和所述第二鳍片1012之间、以及所述隔离结构1022和所述半导体衬底100的表面之间形成有衬垫层1021。
在一个实施例中，采用原位水蒸气氧化(ISSG)工艺形成衬垫氧化物层。
在一个示例中，在所述半导体衬底100上形成有横跨所述输入输出区和所述核心区的栅极沟槽109。
该栅极沟槽109露出部分所述第一鳍片和所述第二鳍片。
在一个示例中，在所述隔离结构1022上形成有层间介电层107，所述层间介电层覆盖整个半导体衬底的表面。
进一步地，栅极沟槽109设置在所述层间介电层107中。
进一步地，在所述输入输出区内的所述栅极沟槽109中露出的所述第二鳍片的表面上形成有栅极介电层103。
所述栅极介电层103可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。本实施例中，较佳地使用原位水蒸气氧化(ISSG)形成的栅极介质层103。
其中，栅极介电层103具有第一厚度，所述第一厚度的范围为20埃～40埃，例如，20埃、25埃、30埃、35埃等，具体可根据实际器件需要进行合理设定，上述范围不构成对本发明的限制。
进一步地，在所述输入输出区内的所述栅极介电层表面上以及所述输入输出区的所述半导体衬底的表面(也即隔离结构的表面)上形成有阻挡层104。
该阻挡层104的材料可以包括氮氧化硅等。
进一步地，在所述栅极沟槽露出的在所述第一鳍片的表面上形成有界面层110。
在所述栅极沟槽109的底部和侧壁上形成高k介电层111。
其中，所述界面层110可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。
可以采用热氧化、化学氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。
界面层110的厚度可根据实际工艺需要进行合理设定，例如，界面层1031的厚度范围可以为5埃至10埃。
其中，核心区内的界面层110的厚度小于所述输入输出区内的栅极介电层103的厚度。
示例性地，可以使用化学氧化的方法形成该界面层110，形成的界面层110的材料可以包括氧化硅。
进一步地在所述栅极沟槽109的底部和侧壁上形成有高k介电层111，其中所述高k介电层111横跨所述第一鳍片1011和所述第二鳍片1012和所述第三鳍片1013，高k介电层设置在栅极沟槽内的所述界面层和所述阻挡层上。
高k介电层111的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。高k介电层111的厚度范围为10埃至30埃，也可以为其他适合的厚度。
还包括在高k介电层上设置有覆盖层、扩散阻挡层、P型功函数层、N型功函数层以及栅电极层，在此不做一一赘述。
综上所述，本发明的半导体器件输入输出区内的栅极介电层的厚度具有更好的均一性，本发明的半导体器件的可靠性更高，栅极漏电流更小。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；
在所述输入输出区内的所述第二鳍片的表面上形成有栅极介电层；
在所述输入输出区内的所述栅极介电层表面上以及所述输入输出区的所述半导体衬底的表面上形成有阻挡层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (21)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；
在所述第一鳍片和所述第二鳍片露出的表面上形成第一厚度的栅极介电层；
形成横跨所述第一鳍片和所述第二鳍片的伪栅极材料层；
形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；
以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料层位于所述输入输出区内的部分；
去除所述图案化的掩膜层。
2.如权利要求1所述的制造方法，其特征在于，在形成所述栅极介电层之后形成所述伪栅极材料层之前，还包括以下步骤：在所述输入输出区内的所述栅极介电层以及所述半导体衬底上形成阻挡层。
3.如权利要求1或2所述的制造方法，其特征在于，在去除所述图案化的掩膜层之后，还包括以下步骤：
去除所述输入输出区内的所述伪栅极材料层，以形成栅极沟槽，所述栅极沟槽露出所述第一鳍片以及部分所述第二鳍片；
去除所述核心区内剩余的所述栅极介电层；
在所述核心区露出的所述第一鳍片的表面形成界面层。
4.如权利要求2所述的制造方法，其特征在于，在形成所述伪栅极材料之前，形成所述栅极介电层之后，还包括以下步骤：
形成所述阻挡层，以覆盖所述半导体衬底以及所述栅极介电层；
在去除所述核心区内的所述伪栅极材料层之后，去除所述掩膜层之前，去除所述核心区内的所述阻挡层，并减薄所述核心区内的所述栅极介电层的厚度至第二厚度。
5.如权利要求1所述的制造方法，其特征在于，在形成所述栅极介电层之前，还包括以下步骤：
在所述半导体衬底的表面上形成隔离结构，所述隔离结构的顶面低于所述第一鳍片以及所述第二鳍片的顶面。
6.如权利要求5所述的制造方法，其特征在于，在形成所述隔离结构之前，还包括在所述半导体衬底的表面上以及所述第一鳍片和所述第二鳍片的表面上形成衬垫层的步骤。
7.如权利要求1所述的制造方法，其特征在于，形成所述伪栅极材料层的方法包括以下步骤：
沉积形成所述伪栅极材料层，以覆盖所述半导体衬底、所述第一鳍片和所述第二鳍片；
在所述伪栅极材料层上形成硬掩膜层；
图案化所述硬掩膜层，并以图案化的所述硬掩膜层为掩膜蚀刻所述伪栅极材料层，以形成横跨所述第一鳍片和所述第二鳍片的所述伪栅极材料层；
去除所述硬掩膜层；
在所述伪栅极材料层外侧的所述半导体衬底上形成层间介电层，所述层间介电层与所述伪栅极材料层的顶面齐平。
8.如权利要求4所述的制造方法，其特征在于，在去除所述图案化的掩膜层之后，去除所述核心区内的伪栅极材料层之前，还包括以下步骤：
减薄所述核心区内的所述栅极介电层的厚度至第三厚度。
9.如权利要求3所述的制造方法，其特征在于，所述界面层的厚度小于所述第一厚度。
10.如权利要求8所述的制造方法，其特征在于，所述第一厚度的范围为20埃～40埃；所述第二厚度的范围为10埃～20埃；所述第三厚度的范围为5埃～15埃。
11.如权利要求3所述的制造方法，其特征在于，使用原位水蒸气氧化方法形成所述栅极介电层，和/或，使用化学氧化的方法形成所述界面层。
12.如权利要求2或4所述的制造方法，其特征在于，使用去耦合等离子掺氮技术对所述栅极介电层的表面进行处理，并在氮化后进行退火处理，以形成所述阻挡层。
13.如权利要求8所述的制造方法，其特征在于，使用湿法刻蚀减薄所述核心区内的所述栅极介电层的厚度至第三厚度，其中，所述湿法刻蚀的刻蚀剂包括NH4OH。
14.如权利要求3所述的制造方法，其特征在于，形成所述界面层之后，还包括在所述栅极沟槽的底部和侧壁上形成高k介电层的步骤。
15.如权利要求1所述的制造方法，其特征在于，使用干法刻蚀或者湿法刻蚀或者它们的组合去除所述图案化的掩膜层。
16.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；
在所述输入输出区内的所述第二鳍片的表面上形成有栅极介电层；
在所述输入输出区内的所述栅极介电层表面上以及所述输入输出区的所述半导体衬底的表面上形成有阻挡层。
17.如权利要求16所述的半导体器件，其特征在于，还包括：在所述第一鳍片的表面上形成有界面层。
18.如权利要求17所述的半导体器件，其特征在于，所述界面层的厚度小于所述栅极介电层的厚度。
19.如权利要求17所述的半导体器件，其特征在于，在所述半导体衬底上形成有横跨所述输入输出区和所述核心区的栅极沟槽，所述界面层和所述阻挡层均设置在所述栅极沟槽内，在栅极沟槽内的所述界面层和所述阻挡层上还设置有高k介电层。
20.如权利要求16所述的半导体器件，其特征在于，在所述半导体衬底的表面上形成有隔离结构，所述隔离结构的顶面低于所述第一鳍片以及所述第二鳍片的顶面，所述栅极介电层形成在从所述隔离结构中露出的所述第二鳍片的表面上。
21.一种电子装置，其特征在于，所述电子装置包括16至20之一所述的半导体器件。
CN201710240139.7A 2017-04-13 2017-04-13 一种半导体器件及其制造方法和电子装置 Active CN108735670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710240139.7A CN108735670B (zh) 2017-04-13 2017-04-13 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710240139.7A CN108735670B (zh) 2017-04-13 2017-04-13 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN108735670A true CN108735670A (zh) 2018-11-02
CN108735670B CN108735670B (zh) 2021-06-04

Family

ID=63924386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710240139.7A Active CN108735670B (zh) 2017-04-13 2017-04-13 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN108735670B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023028903A1 (zh) * 2021-08-31 2023-03-09 长江存储科技有限责任公司 半导体器件及其制造方法、三维存储装置、以及存储系统
CZ309775B6 (cs) * 2022-06-14 2023-09-27 Výzkumný ústav mlékárenský s.r.o Selenizovaný kmen bakterie Lactococcus lactis subsp. lactis CCM 9190

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779146A (zh) * 2014-01-09 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN106558610A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108630609A (zh) * 2017-03-20 2018-10-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN108695254A (zh) * 2017-04-10 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779146A (zh) * 2014-01-09 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN106558610A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108630609A (zh) * 2017-03-20 2018-10-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN108695254A (zh) * 2017-04-10 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023028903A1 (zh) * 2021-08-31 2023-03-09 长江存储科技有限责任公司 半导体器件及其制造方法、三维存储装置、以及存储系统
CZ309775B6 (cs) * 2022-06-14 2023-09-27 Výzkumný ústav mlékárenský s.r.o Selenizovaný kmen bakterie Lactococcus lactis subsp. lactis CCM 9190

Also Published As

Publication number Publication date
CN108735670B (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
TWI662600B (zh) 半導體元件與其製造方法
TWI608543B (zh) 半導體裝置與其製造方法
US10062581B2 (en) Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same
US8835278B2 (en) Method for forming a buried dielectric layer underneath a semiconductor fin
CN105336609B (zh) 一种FinFET器件及其制造方法、电子装置
US8669152B2 (en) Methods of manufacturing semiconductor devices
CN106972021A (zh) 一种半导体器件及其制作方法、电子装置
TW201712850A (zh) 半導體元件及其製造方法
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
CN108735670A (zh) 一种半导体器件及其制造方法和电子装置
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
CN109037154B (zh) 一种半导体器件的制造方法
CN107919282A (zh) 一种半导体器件及其制造方法和电子装置
CN106601741B (zh) 一种半导体器件及其制备方法、电子装置
CN110648916B (zh) 一种半导体器件及其制造方法、电子装置
CN107799471A (zh) 一种半导体器件及其制造方法和电子装置
CN108122840A (zh) 一种半导体器件及制备方法、电子装置
CN108010835A (zh) 一种半导体器件及其制作方法、电子装置
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN106558610B (zh) 一种半导体器件及其制备方法、电子装置
CN108630609A (zh) 一种半导体器件的制造方法
CN109087890B (zh) 一种半导体器件及其制造方法、电子装置
CN107845637A (zh) 一种半导体器件及其制作方法、电子装置
CN109037213A (zh) 一种半导体器件及其制备方法和电子装置
CN110047755B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant