CN109037213A - 一种半导体器件及其制备方法和电子装置 - Google Patents

一种半导体器件及其制备方法和电子装置 Download PDF

Info

Publication number
CN109037213A
CN109037213A CN201710434171.9A CN201710434171A CN109037213A CN 109037213 A CN109037213 A CN 109037213A CN 201710434171 A CN201710434171 A CN 201710434171A CN 109037213 A CN109037213 A CN 109037213A
Authority
CN
China
Prior art keywords
fin
drain
lifting source
source
lifting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710434171.9A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710434171.9A priority Critical patent/CN109037213A/zh
Publication of CN109037213A publication Critical patent/CN109037213A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

本发明提供了一种半导体器件及其制备方法和电子装置。所述半导体器件包括：半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；第一抬升源漏，横跨所述第一鳍片；第二抬升源漏，横跨所述第二鳍片；隔离结构，设置于所述第一抬升源漏和所述第二抬升源漏之间并且位于所述半导体衬底上。所述器件可以避免所述第一抬升源漏和所述第二抬升源漏之间的桥连，进一步提高了所述半导体器件的性能和良率。

Description

一种半导体器件及其制备方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法和电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
在FinFET器件制备过程中通常会在源漏区上通过外延形成抬升的源漏，以在所述沟道引入应力，同时减小源漏外延电阻和寄生电阻。随着尺寸的不断缩小，相邻器件之间的抬升源漏之间的距离不断减小，甚至会发生桥连，从而致使器件失效。
因此，为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件，所述半导体器件包括：
半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
第一抬升源漏，横跨所述第一鳍片；
第二抬升源漏，横跨所述第二鳍片；
隔离结构，设置于所述第一抬升源漏和所述第二抬升源漏之间并且位于所述半导体衬底上。
可选地，所述第一鳍片和所述第二鳍片平行设置。
可选地，所述半导体器件还包括第一栅极结构和第二栅极结构，其中，所述第一栅极结构横跨所述第一鳍片，所述第一抬升源漏设置于所述第一栅极结构的两侧；所述第二栅极结构横跨所述第二鳍片，所述第二抬升源漏设置于所述第二栅极结构的两侧。
可选地，在所述第一鳍片和所述第二鳍片上还形成有栅极介电层。
可选地，所述栅极介电层上还形成有间隙壁材料层。
可选地，所述隔离结构的材料包括氧化物和氮化物。
本发明还提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构；
在所述第一鳍片上预定形成抬升源漏的区域形成横跨所述第一鳍片的第一抬升源漏，同时在所述第二鳍片预定形成抬升源漏的区域上形成横跨所述第二鳍片的第二抬升源漏，其中所述隔离结构位于所述第一抬升源漏和所述第二抬升源漏之间。
可选地，形成所述第一鳍片和所述第二鳍片的方法包括：
提供半导体衬底并对所述半导体衬底进行图案化，以在所述半导体衬底中形成相互平行的所述第一鳍片和所述第二鳍片；
在所述半导体衬底上形成隔离材料层，以覆盖所述第一鳍片和所述第二鳍片；
回蚀刻所述隔离材料层，以露出目标高度的所述第一鳍片和所述第二鳍片。
可选地，形成所述隔离结构的方法包括：
在所述隔离材料层、所述第一鳍片和所述第二鳍片的表面形成牺牲材料层；
蚀刻所述牺牲材料层，以在所述第一鳍片和所述第二鳍片的侧壁上形成牺牲层；
在所述牺牲层的侧壁上形成隔离结构并填充所述第一鳍片和所述第二鳍片之间的间隙；
去除所述牺牲层。
可选地，所述牺牲层的材料包括无定型碳，并通过灰化的方法去除所述牺牲层。
可选地，在形成所述隔离结构之后，形成所述第一抬升源漏和所述第二抬升源漏之前，所述方法还包括：
在所述第一鳍片和所述第二鳍片上形成栅极介电层；
在所述栅极介电层上形成横跨所述第一鳍片的第一栅极结构，同时形成横跨所述第二鳍片的第二栅极结构。
可选地，在形成栅极介电层之后，形成所述第一栅极结构和所述第二栅极结构之前，所述方法还包括：
在所述栅极介电层上形成间隙壁材料层。
可选地，在形成所述隔离结构之后，形成所述第一抬升源漏和所述第二抬升源漏之前，所述方法还包括：
回蚀刻所述第一鳍片和所述第二鳍片，以降低所述第一鳍片和所述第二鳍片的高度。
可选地，使用外延生长的方法形成所述第一抬升源漏和所述第二抬升源漏。
可选地，所述隔离结构的材料包括氧化物和氮化物。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明提供了一种半导体器件及其制备方法，所述方法在形成抬升源漏之前在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构，然后再在预定的区域形成第一抬升源漏和所述第二抬升源漏，通过所述设置可以使所述第一抬升源漏和所述第二抬升源漏被所述隔离结构相隔离，从而避免所述第一抬升源漏和所述第二抬升源漏之间的桥连，进一步提高了所述半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出了现有技术中所述半导体器件的结构的俯视图；
图1B示出了现有技术中所述半导体器件的结构的剖视图；
图2A至图2I示出了本发明一个实施方式的半导体器件的制备方法的相关步骤所获得的器件的剖面示意图；
图3示出了本发明一个实施方式的半导体器件的制备方法的工艺流程图；
图4示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前工艺在FinFET器件制备过程中通常会在源漏区上通过外延形成抬升的源漏，以在所述沟道引入应力，同时减小源漏外延电阻和寄生电阻。
其中，图1A为现有技术中一种半导体器件的俯视图，所述半导体器件可以包括但不局限于SRAM，其中，在SRAM器件中包括拉晶体管101和下拉晶体管102。
如图1B所示，所述SRAM包括半导体衬底103、形成在所述半导体衬底103上的第一鳍片104和第二鳍片105，在所述第一鳍片104和第二鳍片105上分别形成拉晶体管101和下拉晶体管102，其中随着半导体器件尺寸的不断缩小，上拉晶体管101之间的距离不断缩小，如图1A中圆圈所示的位置，其距离很小，在外延生长形成抬升源漏106、107的过程中很可能会造成抬升源漏之间的接触，如图1B所示，一旦所述抬升源漏发生桥连，就会致使器件失效。
为了解决上述问题，本申请提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构；
在所述第一鳍片上预定形成抬升源漏的区域形成横跨所述第一鳍片的第一抬升源漏，同时在所述第二鳍片预定形成抬升源漏的区域上形成横跨所述第二鳍片的第二抬升源漏，其中所述隔离结构位于所述第一抬升源漏和所述第二抬升源漏之间。
其中，所述隔离结构可以为例如间隙壁或者侧墙形状的结构，以用于将所述第一抬升源漏和所述第二抬升源漏间隔开来。但需要说明的是所述隔离结构并不局限于上述示例，还可以选用与所述第一鳍片和第二鳍片平行的长条形结构或者柱状结构等，在此不再一一列举，只要能够将第一抬升源漏和所述第二抬升源漏间隔即可。
可选地，所述隔离结构的材料包括氧化物和氮化物。例如可以选用SIN、HfO2和TiO2中的一种或多种。
其中，所述隔离结构的高度可以高于或低于所述第一抬升源漏和所述第二抬升源漏的高度。当所述隔离结构的高度低于所述第一抬升源漏和所述第二抬升源漏的高度时，所述隔离结构的高度至少在所述第一抬升源漏和所述第二抬升源漏距离最近的位置以上，以保证所述第一抬升源漏和所述第二抬升源漏之间完全被隔开。
本申请还提供了一种半导体器件，所述半导体器件包括：
半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
第一抬升源漏，横跨所述第一鳍片；
第二抬升源漏，横跨所述第二鳍片；
隔离结构，设置于所述第一抬升源漏和所述第二抬升源漏之间并且位于所述半导体衬底上。
本发明提供了一种半导体器件及其制备方法，在形成抬升源漏之前在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构，然后再在预定的区域形成第一抬升源漏和所述第二抬升源漏，通过所述设置可以使所述第一抬升源漏和所述第二抬升源漏被所述隔离结构相隔离，从而避免所述第一抬升源漏和所述第二抬升源漏之间的桥连，进一步提高了所述半导体器件的性能和良率。
实施例一
为了解决前述的技术问题，本发明提供一种半导体器件的制备方法，如图3所示，主要包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
步骤S2：在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构；
步骤S3：在所述第一鳍片上预定形成抬升源漏的区域形成横跨所述第一鳍片的第一抬升源漏，同时在所述第二鳍片预定形成抬升源漏的区域上形成横跨所述第二鳍片的第二抬升源漏，其中所述隔离结构位于所述第一抬升源漏和所述第二抬升源漏之间。
本发明的制备方法，在形成抬升源漏之前在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构，然后再在预定的区域形成第一抬升源漏和所述第二抬升源漏，通过所述设置可以使所述第一抬升源漏和所述第二抬升源漏被所述隔离结构相隔离，从而避免所述第一抬升源漏和所述第二抬升源漏之间的桥连，进一步提高了所述半导体器件的性能和良率。
下面，参考图2A至图2I对本发明的半导体器件的制备方法做详细描述，其中，图2A至图2I示出了本发明一个实施方式的半导体器件的制备方法的相关步骤所获得的器件的剖面示意图。
作为示例，本发明的半导体器件的制备方法包括以下步骤：
首先，执行步骤一，提供半导体衬底201，在所述半导体衬底上相邻设置有第一鳍片203和第二鳍片204。
具体地，如图2A所示，半导体衬底201其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
示例性地，半导体衬底201中可以形成有NMOS区域和PMOS区域。
在本申请中所述半导体器件包括但不限于SRAM，以SRAM为例，所述半导体衬底包括多个NMOS区域和PMOS区域。其中，所述PMOS区域用于形成上拉晶体管，所述NMOS区域用于形成下拉晶体管。
其中随着半导体器件尺寸的不断缩小，上拉晶体管101之间的距离不断缩小，如图1A中圆圈所示的位置，其距离很小，在外延生长形成抬升源漏的过程中很可能会造成抬升源漏之间的接触，如图1B所示。当然相邻的下拉晶体管之间以及相邻的上拉晶体管和下拉晶体管之间都可能存在上述问题。本申请以两个相邻的PMOS区域，相邻的上拉晶体管之间避免桥连的方法为例进行说明，但并不局限于所述示例。
示例性地，如图2A所示，本发明的半导体器件包括FinFET器件，所述第一PMOS区域的半导体衬底上设置有第一鳍片203，在所述第二PMOS区域的半导体衬底上形成有第二鳍片204。
在一个示例中，在半导体衬底上形成有多个鳍片，例如，所述第一PMOS区域的半导体衬底上形成有第一鳍片203，在所述第二PMOS区域的半导体衬底上形成有至少一个第二鳍片204，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组，鳍片的长度也可不相同。
在本申请中所述第一鳍片203和第二鳍片204相邻设置并且所述第一鳍片203和第二鳍片204相互平行。
具体地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层，本实施例中，所述硬掩膜层选用SiN。
图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片。
接着，在所述半导体衬底的表面上形成隔离材料层202，所述隔离材料层的顶面低于所述第一鳍片以及所述第二鳍片的顶面。
具体地，形成所述隔离材料层202的方法包括以下步骤：
首先，在所述半导体衬底201的表面上以及所述第一鳍片203和所述第二鳍片204的表面上形成衬垫层。
进一步地，所述衬垫层还覆盖所述硬掩膜层。
衬垫层的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
在一个实施例中，采用原位水蒸气氧化(ISSG)工艺形成衬垫氧化物层。
接着，沉积隔离材料层，以覆盖前述的所有鳍片。
具体地，沉积隔离材料层，以完全填充鳍片之间的间隙，并对隔离材料层进行例如化学机械研磨的平坦化工艺。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)实施所述沉积。使用FCVD工艺则还可以选择性的对沉积的隔离材料层进行退火处理。隔离材料层的材料也可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
接着，回蚀刻所述隔离材料层，至所述鳍片的目标高度，以形成隔离结构206，所述隔离材料层的顶面低于第一鳍片203和所述第二鳍片204的顶面。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。
在该过程中还包括蚀刻去除所述硬掩膜以及露出的鳍片上的衬垫层的步骤，可以使用任何适合的干法刻蚀或者湿法刻蚀工艺，在此不做具体限制。
接着，执行步骤二，在所述隔离材料层、所述第一鳍片和所述第二鳍片的表面形成牺牲材料层；并蚀刻所述牺牲材料层，以在所述第一鳍片和所述第二鳍片的侧壁上形成牺牲层。
具体地，如图2B所示，在所述隔离材料层的表面以及所述第一鳍片和所述第二鳍片的表面形成牺牲材料层205。
其中，所述牺牲材料层205的材料可以选用任何容易去除的材料，比如无定型材料，所述无定形材料包括无定形碳和无定形硅，并不局限于某一种。
当然所述牺牲材料层205并不局限于无定型材料，还可以选用其他容易去除的材料，例如通过高温即可分解的材料等，比如选用光刻胶并进行固化，在此不再一一列举。
其中，所述牺牲材料层205的形成方法包括化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺。
其中，所述牺牲层的厚度可以根据实际需要进行选择，并不局限于某一数值范围。
接着，蚀刻所述牺牲材料层，以在所述第一鳍片和所述第二鳍片的侧壁上形成类似间隙壁结构的牺牲层。
具体地，如图2C所示，蚀刻去除所述第一鳍片和所述第二鳍片顶部以及所述隔离材料层表面的所述牺牲材料层，仅保留所述第一鳍片和所述第二鳍片的侧壁上的所述牺牲材料层，以在所述第一鳍片和所述第二鳍片的侧壁上形成类似间隙壁结构的牺牲层2051。
其中，所述蚀刻方法包括但不局限于以下方法：选用气体蚀刻来形成所述隔离材料层，在本发明中可以根据所选材料的不同来选择蚀刻气体，例如在本发明中可以选择CF4、CO2、O2、N2中的一种或者多种，所述蚀刻压力可以为20-300mTorr，优选为50-150mTorr，功率为200-600W。
执行步骤三，在所述牺牲层的侧壁上形成隔离结构并填充所述第一鳍片和所述第二鳍片之间的间隙；去除所述牺牲层。
具体地，如图2D所示，在该步骤中在所述牺牲层的侧壁上形成隔离结构，所述隔离结构可以填充所述第一鳍片和所述第二鳍片之间的间隙。
其中，形成所述隔离结构的方法包括沉积隔离结构，以填充所述第一鳍片和所述第二鳍片之间的间隙，并进行平坦化，以所述第一鳍片和所述第二鳍片的顶部为停止层，以形成所述隔离结构。
其中，所述隔离结构可以为例如间隙壁或者侧墙形状的结构，以用于将所述第一抬升源漏211和所述第二抬升源漏212间隔开来。但需要说明的是所述隔离结构并不局限于上述示例，还可以选用与所述第一鳍片和第二鳍片平行的长条形结构或者柱状结构等，在此不再一一列举，只要能够将第一抬升源漏和所述第二抬升源漏间隔即可。
可选地，所述隔离结构的材料包括氧化物和氮化物。例如可以选用SIN、HfO2和TiO2中的一种或多种。
其中，所述隔离结构的高度可以高于或低于所述第一抬升源漏和所述第二抬升源漏的高度。当所述隔离结构的高度低于所述第一抬升源漏和所述第二抬升源漏的高度时，所述隔离结构的高度至少在所述第一抬升源漏和所述第二抬升源漏距离最近的位置以上，以保证所述第一抬升源漏和所述第二抬升源漏之间完全被隔开。
执行步骤四，去除所述牺牲层。
如图2E所示，去除所述牺牲层以露出所述第一鳍片和所述第二鳍片的侧壁。
其中，当所述牺牲层选用无定型碳时，选用高温灰化法去除所述牺牲层。
其中，所述高温灰化的温度可以在100-1000摄氏度之间，以安全去除所述牺牲层。
执行步骤五，在所述第一鳍片和所述第二鳍片上形成栅极介电层；在所述栅极介电层上形成横跨所述第一鳍片的第一栅极，同时形成横跨所述第二鳍片的第二栅极。
具体地，如图2F所示，在所述第一鳍片和所述第二鳍片露出的表面上形成栅极介电层207。
其中，可以使用本领域技术人员熟知的任何适合的方法形成该栅极介电层207。
所述栅极介电层207可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。本实施例中，较佳地使用原位水蒸气氧化(ISSG)形成的栅极介质层207。
其中，栅极介电层207的厚度范围为20埃～40埃，例如，20埃、25埃、30埃、35埃等，具体可根据实际器件需要进行合理设定，上述范围不构成对本发明的限制。
形成横跨所述第一鳍片和所述第二鳍片的栅极材料层208以及位于所述栅极材料层208上的硬掩膜层。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片(例如第一鳍片、第二鳍片等)的栅极结构，是指在鳍片的部分的上表面和侧面均形成有栅极结构，并且该栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，形成所述栅极材料层208的方法包括以下步骤：
首先，沉积形成所述栅极材料层，以覆盖所述半导体衬底201、所述第一鳍片203和所述第二鳍片204。
具体地，所述栅极材料层覆盖所述隔离结构、所述第一鳍片203和所述第二鳍片204。
所述栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
示例性地，在沉积形成所述栅极材料层之后，还包括对栅极材料层的表面进行例如化学机械研磨的平坦化的步骤。
接着，在所述栅极材料层表面上形成硬掩膜层209。
其中，硬掩膜层209例如可以选择氮化物、氧化物以及金属材料中的一种或者多种。
可选地，在本申请中所述掩膜层209选用氮化物，例如可以选用SiN，但并不局限于该示例。
可以使用例如化学气相沉积的方法形成所述硬掩膜层209。
接着，图案化所述硬掩膜层，并以图案化的所述硬掩膜层209为掩膜蚀刻所述栅极材料层，以形成横跨所述第一鳍片203和所述第二鳍片204的所述栅极材料层。
所述硬掩膜层209的图案化方法可以包括：在所述硬掩膜层209上形成光刻胶层，并对所述光刻胶进行曝光、显影，然后以所述光刻胶为掩膜蚀刻所述掩膜层，进而形成所述开口。最后去除所述光刻胶，例如可以通过高温灰化的方法去除。
以图案化的所述硬掩膜层209为掩膜蚀刻所述栅极材料层，以形成横跨所述第一鳍片203和所述第二鳍片204的所述栅极材料层。该蚀刻方法可以为本领域技术人员熟知的任何适合的干法刻蚀或者湿法刻蚀的方法，在此不做具体限制。
接着，去除所述硬掩膜层。可以使用对硬掩膜层具有高的蚀刻选择性的方法去除所述硬掩膜层，在此不做赘述。
执行步骤六，在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域上形成间隙壁材料层210。
具体地，如图2G所示，形成间隙壁材料层210，以覆盖所述第一鳍片和所述第二鳍片的表面。
其中，所述间隙壁材料层210的材料包括但不局限于氧化物和/或氮化物等。
执行步骤七，回蚀刻所述第一鳍片和所述第二鳍片，以降低所述第一鳍片和所述第二鳍片的高度。
在该步骤中，如图2H所示，在所述栅极结构两侧的所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域上执行回蚀刻步骤，以降低所述第一鳍片和所述第二鳍片的高度。
较佳地使用对第一鳍片和所述第二鳍片具有高的蚀刻选择性的方法。
在该步骤中选用远程等离子体反应(Siconi制程，Remote plasma reaction)或者气体蚀刻方法(例如Certas制程)刻蚀所述第一鳍片和所述第二鳍片。
其中，所述Siconi制程和所述Certas制程的各种操作方法和参数均可以参照本领域中常规的Siconi制程和所述Certas制程，在此不再赘述。
执行步骤八，在所述第一鳍片上预定形成抬升源漏的区域形成横跨所述第一鳍片的第一抬升源漏211，同时在所述第二鳍片预定形成抬升源漏的区域上形成横跨所述第二鳍片的第二抬升源漏212，其中所述隔离结构位于所述第一抬升源漏和所述第二抬升源漏之间。
具体地，如图2I所示，在栅极材料层两侧的每个鳍片中形成源极和漏极，还可选择性的在源极和漏极中形成应力外延层，其中对于PMOS器件，应力外延层可以包括提供压应力的SiGe，而对于NMOS器件，应力外延层可以包括提供拉应力的SiP。
其中，所述SiGe的外延生长可以选用常规方法在此不再作进一步的限定。
在形成所述抬升源漏之后所述方法还进一步包括以下步骤：
可选地，在所述栅极材料层外侧的所述半导体衬底上形成层间介电层，所述层间介电层与所述栅极材料层的顶面齐平。
在一个示例中，形成覆盖栅极材料层和隔离结构的层间介电层，执行化学机械研磨研磨层间介电层，直至露出栅极材料层的顶面。
形成层间介电层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。层间介电层可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
最终形成的层间介电层的顶面和栅极材料层的顶面齐平。
接着，形成图案化的光刻胶层，蚀刻去除所述栅极材料层。
具体地，在所述栅极材料层上形成光刻胶层，并对所述光刻胶层进行曝光、显影，以形成图案化的光刻胶层。
以所述图案化的光刻胶层为掩膜，蚀刻去除所述第一鳍片和所述第二鳍片上的栅极材料层。
其中，可以使用干法蚀刻或者湿法蚀刻的方法去除所述栅极材料层，较佳地，可以使用干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体HBr的流量为20-500sccm，压力为2-40mTorr，功率为100-2000W，其中mTorr代表毫毫米汞柱，sccm代表立方厘米/分钟。
接着，去除所述图案化的光刻胶层。
可以使用干法刻蚀或者湿法刻蚀或者它们的组合去除所述图案化的光刻胶层。
干法刻蚀可以是灰化的方法，灰化的方法是使用包含氧基或氧离子的等离子气体来去除光刻胶层，灰化过程一般在高温下进行，例如灰化温度可以为80～300℃。
湿法刻蚀可以使用包括SPM溶液的刻蚀剂，SPM溶液包括硫酸(H2SO4)和双氧水(H2O2)混合溶液。
接着，去除所述栅极介电层。
可以使用对栅极介电层具有高的蚀刻选择性，而对于阻挡层等材料具有低的蚀刻选择性的刻蚀方法实现对栅极介电层的去除。
在一个示例中，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)湿法去除剩余的所述栅极介电层。其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
接着，在所述露出的所述第一鳍片和所述第二鳍片的表面形成界面层，在所述栅极沟槽的底部和侧壁上形成高k介电层。
其中，所述界面层可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。
可以采用热氧化、化学氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。
界面层的厚度可根据实际工艺需要进行合理设定，例如，界面层的厚度范围可以为5埃至10埃。
示例性地，可以使用化学氧化的方法形成该界面层，形成的界面层的材料可以包括氧化硅。
特别的使用SC-1或臭氧(Ozone)处理液的方法来化学氧化形成该界面层。
在使用SC-1的实施例中，SC-1是由NH4OH-H2O2-H2O组成，其比例可以是(1:1:5)-(1:2:7)，反应的温度可以是50-80摄氏度。
在使用Ozone处理液的实施例中，反应条件包括使用O3和去离子水反应可以是在常温下进行。
随后，进行常规的金属栅极工艺，包括：在所述栅极沟槽的底部和侧壁上形成高k介电层，其中所述高k介电层横跨所述第一鳍片203和所述第二鳍片204。
高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层。
高k介电层的厚度范围为10埃至30埃，也可以为其他适合的厚度。
随后进行还包括在高k介电层上形成覆盖层、扩散阻挡层、P型功函数层、N型功函数层以及填充栅电极层的步骤，在此不做一一赘述。
至此完成了对本发明的半导体器件的制备方法的关键步骤的介绍，对于完整的器件的制备还需其他的步骤，在此不做一一赘述。
综上所述，本发明的制备方法，在形成抬升源漏之前在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构，然后再在预定的区域形成第一抬升源漏和所述第二抬升源漏，通过所述设置可以使所述第一抬升源漏和所述第二抬升源漏被所述隔离结构相隔离，从而避免所述第一抬升源漏和所述第二抬升源漏之间的桥连，进一步提高了所述半导体器件的性能和良率。
实施例二
本申请提供了一种半导体器件，如图2I所示，所述半导体器件包括：
半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
第一抬升源漏，横跨所述第一鳍片；
第二抬升源漏，横跨所述第二鳍片；
隔离结构，设置于所述第一抬升源漏和所述第二抬升源漏之间并且位于所述半导体衬底上。
其中，半导体衬底201其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
示例性地，半导体衬底201中可以形成有NMOS区域和PMOS区域。
在本申请中所述半导体器件包括但不限于SRAM，以SRAM为例，所述半导体衬底包括多个NMOS区域和PMOS区域。其中，所述PMOS区域用于形成上拉晶体管，所述NMOS区域用于形成下拉晶体管。
其中随着半导体器件尺寸的不断缩小，上拉晶体管101之间的距离不断缩小，如图1A中圆圈所示的位置，其距离很小，在外延生长形成抬升源漏的过程中很可能会造成抬升源漏之间的接触，如图1B所示。当然相邻的下拉晶体管之间以及相邻的上拉晶体管和下拉晶体管之间都可能存在上述问题。本申请以两个相邻的PMOS区域，相邻的上拉晶体管之间避免桥连的方法为例进行说明，但并不局限于所述示例。
示例性地，如图2A所示，本发明的半导体器件包括FinFET器件，所述第一PMOS区域的半导体衬底上设置有第一鳍片203，在所述第二PMOS区域的半导体衬底上形成有第二鳍片204。
在一个示例中，在半导体衬底上形成有多个鳍片，例如，所述第一PMOS区域的半导体衬底上形成有第一鳍片203，在所述第二PMOS区域的半导体衬底上形成有至少一个第二鳍片204，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组，鳍片的长度也可不相同。
在本申请中所述第一鳍片203和第二鳍片204相邻设置并且所述第一鳍片203和第二鳍片204相互平行。
在所述半导体衬底上还形成有隔离材料层，所述隔离材料层覆盖部分所述第一鳍片和第二鳍片，以形成目标高度。
其中，所述隔离结构206可以为例如间隙壁或者侧墙形状的结构，以用于将所述第一抬升源漏和所述第二抬升源漏间隔开来。但需要说明的是所述隔离结构并不局限于上述示例，还可以选用与所述第一鳍片和第二鳍片平行的长条形结构或者柱状结构等，在此不再一一列举，只要能够将第一抬升源漏和所述第二抬升源漏间隔即可。
可选地，所述隔离结构的材料包括氧化物和氮化物。例如可以选用SIN、HfO2和TiO2中的一种或多种。
其中，所述隔离结构的高度可以高于或低于所述第一抬升源漏和所述第二抬升源漏的高度。当所述隔离结构的高度低于所述第一抬升源漏和所述第二抬升源漏的高度时，所述隔离结构的高度至少在所述第一抬升源漏和所述第二抬升源漏距离最近的位置以上，以保证所述第一抬升源漏和所述第二抬升源漏之间完全被隔开。
其中，所述第一鳍片和所述第二鳍片的高度低于所述隔离结构的高度。
在所述栅极结构两侧的所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域上执行回蚀刻步骤，以降低所述第一鳍片和所述第二鳍片的高度。
较佳地使用对第一鳍片和所述第二鳍片具有高的蚀刻选择性的方法。
在栅极材料层两侧的每个鳍片中形成源极和漏极，还可选择性的在源极和漏极中形成应力外延层，其中对于PMOS器件，应力外延层可以包括提供压应力的SiGe，而对于NMOS器件，应力外延层可以包括提供拉应力的SiP。
其中，所述SiGe的外延生长可以选用常规方法在此不再作进一步的限定。
综上所述，本发明的所述器件在形成抬升源漏之前在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构，然后再在预定的区域形成第一抬升源漏和所述第二抬升源漏，通过所述设置可以使所述第一抬升源漏和所述第二抬升源漏被所述隔离结构相隔离，从而避免所述第一抬升源漏和所述第二抬升源漏之间的桥连，进一步提高了所述半导体器件的性能和良率。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图4示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件包括：
半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
第一抬升源漏，横跨所述第一鳍片；
第二抬升源漏，横跨所述第二鳍片；
隔离结构，设置于所述第一抬升源漏和所述第二抬升源漏之间并且位于所述半导体衬底上。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (16)

1.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
第一抬升源漏，横跨所述第一鳍片；
第二抬升源漏，横跨所述第二鳍片；
隔离结构，设置于所述第一抬升源漏和所述第二抬升源漏之间并且位于所述半导体衬底上。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一鳍片和所述第二鳍片平行设置。
3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括第一栅极结构和第二栅极结构，其中，所述第一栅极结构横跨所述第一鳍片，所述第一抬升源漏设置于所述第一栅极结构的两侧；所述第二栅极结构横跨所述第二鳍片，所述第二抬升源漏设置于所述第二栅极结构的两侧。
4.根据权利要求3所述的半导体器件，其特征在于，在所述第一鳍片和所述第二鳍片上还形成有栅极介电层。
5.根据权利要求4所述的半导体器件，其特征在于，所述栅极介电层上还形成有间隙壁材料层。
6.根据权利要求1所述的半导体器件，其特征在于，所述隔离结构的材料包括氧化物和氮化物。
7.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上相邻设置有第一鳍片和第二鳍片；
在所述第一鳍片和所述第二鳍片中预定形成抬升源漏的区域之间的所述半导体衬底上形成隔离结构；
在所述第一鳍片上预定形成抬升源漏的区域形成横跨所述第一鳍片的第一抬升源漏，同时在所述第二鳍片预定形成抬升源漏的区域上形成横跨所述第二鳍片的第二抬升源漏，其中所述隔离结构位于所述第一抬升源漏和所述第二抬升源漏之间。
8.根据权利要求7所述的方法，其特征在于，形成所述第一鳍片和所述第二鳍片的方法包括：
提供半导体衬底并对所述半导体衬底进行图案化，以在所述半导体衬底中形成相互平行的所述第一鳍片和所述第二鳍片；
在所述半导体衬底上形成隔离材料层，以覆盖所述第一鳍片和所述第二鳍片；
回蚀刻所述隔离材料层，以露出目标高度的所述第一鳍片和所述第二鳍片。
9.根据权利要求8所述的方法，其特征在于，形成所述隔离结构的方法包括：
在所述隔离材料层、所述第一鳍片和所述第二鳍片的表面形成牺牲材料层；
蚀刻所述牺牲材料层，以在所述第一鳍片和所述第二鳍片的侧壁上形成牺牲层；
在所述牺牲层的侧壁上形成隔离结构并填充所述第一鳍片和所述第二鳍片之间的间隙；
去除所述牺牲层。
10.根据权利要求9所述的方法，其特征在于，所述牺牲层的材料包括无定型碳，并通过灰化的方法去除所述牺牲层。
11.根据权利要求7所述的方法，其特征在于，在形成所述隔离结构之后，形成所述第一抬升源漏和所述第二抬升源漏之前，所述方法还包括：
在所述第一鳍片和所述第二鳍片上形成栅极介电层；
在所述栅极介电层上形成横跨所述第一鳍片的第一栅极结构，同时形成横跨所述第二鳍片的第二栅极结构。
12.根据权利要求11所述的方法，其特征在于，在形成栅极介电层之后，形成所述第一栅极结构和所述第二栅极结构之前，所述方法还包括：
在所述栅极介电层上形成间隙壁材料层。
13.根据权利要求7所述的方法，其特征在于，在形成所述隔离结构之后，形成所述第一抬升源漏和所述第二抬升源漏之前，所述方法还包括：
回蚀刻所述第一鳍片和所述第二鳍片，以降低所述第一鳍片和所述第二鳍片的高度。
14.根据权利要求7所述的方法，其特征在于，使用外延生长的方法形成所述第一抬升源漏和所述第二抬升源漏。
15.根据权利要求7所述的方法，其特征在于，所述隔离结构的材料包括氧化物和氮化物。
16.一种电子装置，其特征在于，所述电子装置包括1至6之一所述的半导体器件。
CN201710434171.9A 2017-06-09 2017-06-09 一种半导体器件及其制备方法和电子装置 Pending CN109037213A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710434171.9A CN109037213A (zh) 2017-06-09 2017-06-09 一种半导体器件及其制备方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710434171.9A CN109037213A (zh) 2017-06-09 2017-06-09 一种半导体器件及其制备方法和电子装置

Publications (1)

Publication Number Publication Date
CN109037213A true CN109037213A (zh) 2018-12-18

Family

ID=64629885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710434171.9A Pending CN109037213A (zh) 2017-06-09 2017-06-09 一种半导体器件及其制备方法和电子装置

Country Status (1)

Country Link
CN (1) CN109037213A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309858A (zh) * 2019-07-30 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455331B1 (en) * 2015-07-10 2016-09-27 International Business Machines Corporation Method and structure of forming controllable unmerged epitaxial material
US20160322393A1 (en) * 2014-09-12 2016-11-03 International Business Machines Corporation Method and structure for preventing epi merging in embedded dynamic random access memory
CN106165102A (zh) * 2014-03-27 2016-11-23 英特尔公司 用于半导体器件的限定外延区域以及制造具有限定外延区域的半导体器件的方法
US20170103984A1 (en) * 2015-10-12 2017-04-13 International Business Machines Corporation Spacer for trench epitaxial structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165102A (zh) * 2014-03-27 2016-11-23 英特尔公司 用于半导体器件的限定外延区域以及制造具有限定外延区域的半导体器件的方法
US20160322393A1 (en) * 2014-09-12 2016-11-03 International Business Machines Corporation Method and structure for preventing epi merging in embedded dynamic random access memory
US9455331B1 (en) * 2015-07-10 2016-09-27 International Business Machines Corporation Method and structure of forming controllable unmerged epitaxial material
US20170103984A1 (en) * 2015-10-12 2017-04-13 International Business Machines Corporation Spacer for trench epitaxial structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309858A (zh) * 2019-07-30 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112309858B (zh) * 2019-07-30 2023-06-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US11127740B2 (en) Method of manufacturing a semiconductor device with separated merged source/drain structure
TWI791855B (zh) 半導體裝置及其製造方法和多閘極半導體裝置
CN104347502A (zh) 半导体器件及其制造方法
CN104347630A (zh) 半导体器件及其制造方法
EP2455967B1 (en) A method for forming a buried dielectric layer underneath a semiconductor fin
KR20140099212A (ko) 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법
JP2022021341A (ja) ラッチアップ防止
TW202230796A (zh) 半導體結構及其形成方法
TWI624032B (zh) 半導體元件及其製造方法
TW202211327A (zh) 半導體裝置及其形成方法
TW202131389A (zh) 半導體結構及其形成方法
CN106531632B (zh) 堆叠纳米线mos晶体管制作方法
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
CN107919282A (zh) 一种半导体器件及其制造方法和电子装置
CN107799471A (zh) 一种半导体器件及其制造方法和电子装置
CN110648916B (zh) 一种半导体器件及其制造方法、电子装置
CN108122840A (zh) 一种半导体器件及制备方法、电子装置
CN109037154B (zh) 一种半导体器件的制造方法
CN109037213A (zh) 一种半导体器件及其制备方法和电子装置
CN106558610B (zh) 一种半导体器件及其制备方法、电子装置
CN108735670B (zh) 一种半导体器件及其制造方法和电子装置
CN109087890A (zh) 一种半导体器件及其制造方法、电子装置
CN108447826A (zh) 一种半导体器件及其制造方法和电子装置
CN113517277A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218

RJ01 Rejection of invention patent application after publication