CN108400148A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN108400148A
CN108400148A CN201810109788.8A CN201810109788A CN108400148A CN 108400148 A CN108400148 A CN 108400148A CN 201810109788 A CN201810109788 A CN 201810109788A CN 108400148 A CN108400148 A CN 108400148A
Authority
CN
China
Prior art keywords
display device
channel region
region
insulating layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810109788.8A
Other languages
English (en)
Other versions
CN108400148B (zh
Inventor
裴正培
郭源奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108400148A publication Critical patent/CN108400148A/zh
Application granted granted Critical
Publication of CN108400148B publication Critical patent/CN108400148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及一种显示装置及其制造方法。本发明的示例性实施例提供了一种包括基底和设置在基底上方的有源图案的显示装置。有源图案包括沟道区和具有比沟道区高的载流子浓度的导电区。第一绝缘层设置在有源图案上。第一导电层设置在第一绝缘层上并包括第一导体。有源图案的沟道区包括沿着与基底的上表面正交的方向与第一导体叠置的第一沟道区。有源图案的导电区包括沿着与基底的上表面正交的方向与第一导体叠置的第一导电区。

Description

显示装置及其制造方法
本申请要求于2017年2月7日在韩国知识产权局提交的第10-2017-0017020号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
本发明的示例性实施例涉及一种显示装置，更具体地，涉及一种制造显示装置的方法。
背景技术
显示装置可以包括多个像素，所述多个像素为用于显示图像的单元。作为示例，包括发射层的显示装置的像素可以包括：发光二极管(LED)，包括阴极、阳极和发射层；用于驱动发光二极管的多个晶体管和至少一个电容器。
发光二极管可以包括两个电极和设置在两个电极之间的发射层。从阴极注入的电子可以与从阳极注入的空穴在发射层中结合以形成激子，激子可以发射光和能量。
每个晶体管可以包括至少一个开关晶体管和驱动晶体管。至少一个开关晶体管可以根据扫描信号接收数据信号，并且可将对应的电压传输到驱动晶体管。驱动晶体管可以直接或间接地与发光二极管连接，以控制将要被传输到发光二极管的驱动电流的量，使得每个像素可以发射期望亮度的光。
电容器可以与驱动晶体管的驱动栅电极连接，以用来保持驱动栅电极的电压。
发明内容
如果包括在显示器的像素中的驱动晶体管的驱动栅电极的电压和/或与其电连接的导体的电压通过与其它信号耦合而谐振，那么像素的亮度可能改变，从而降低了图像质量。
根据本发明的示例性实施例，可以减少或消除显示图像中的诸如像素间颜色偏差和串扰的图像质量缺陷。
本发明的示例性实施例提供了一种包括基底和设置在基底上方的有源图案的显示装置。有源图案包括沟道区和具有比沟道区高的载流子浓度的导电区。第一绝缘层设置在有源图案上。第一导电层设置在第一绝缘层上并包括第一导体。有源图案的沟道区包括沿着与基底的上表面正交的方向与第一导体叠置的第一沟道区。有源图案的导电区包括沿着与基底的上表面正交的方向与第一导体叠置的第一导电区。
第一导电区可以包括沿着与基底的上表面正交的方向与第一导体叠置的第一部分以及与第一部分连接并且沿着与基底的上表面正交的方向不与第一导体叠置的第二部分。有源图案的沟道区还可以包括沿着与基底的上表面正交的方向与在第一导电层中包括的第二导体叠置的第二沟道区。第二部分可以与第二沟道区连接。
第一导电层还可以包括与第一导体和第二导体分隔开的第三导体，第一导体的第二部分可以与第三导体绝缘并与第三导体交叉。
第一绝缘层可以具有沿与基底的上表面正交的方向与第一导体叠置的接触孔。第一导电区可以通过接触孔电连接到第一导体。
本发明的示例性实施例提供了一种包括有源图案的显示装置，所述有源图案包括多个沟道区和具有比沟道区高的载流子浓度的导电区。第一绝缘层设置在有源图案上。第一导电层设置在第一绝缘层上。第一导电层包括第一栅电极。有源图案的沟道区包括沿着与基底的上表面正交的方向与第一栅电极叠置的第一沟道区。有源图案的导电区包括沿着与基底的上表面正交的方向与第一栅电极叠置并且与第一沟道区分隔开的连接器。
有源图案的沟道区还可以包括第二沟道区，第二沟道区与第一沟道区分隔开，并且沿着与基底的上表面正交的方向与在第一导电层中包括的第二栅电极叠置。连接器可以与第二沟道区或者导电区的与第二沟道区连接的部分连接。
第一绝缘层可以具有形成在第一栅电极上方的第一接触孔。连接器可以通过第一接触孔电连接到第一栅电极。
第一导电层还可以包括设置在第一栅电极和第二栅电极之间的第一扫描线。连接器可以与第一扫描线绝缘并与第一扫描线交叉。
有源图案的沟道区还可以包括第三沟道区，第三沟道区与第一沟道区分隔开，并且沿着与基底的上表面正交的方向与第一扫描线叠置。连接器可以与第三沟道区或者导电区的与第三沟道区连接的部分连接。
有源图案可以从第一沟道区经由第三沟道区至连接器是物理上连续的。
显示装置可以包括设置在第一导电层上的第二绝缘层和设置在第二绝缘层上的第二导电层。第二导电层可以包括存储线。存储线可以包括扩展部，扩展部沿着与基底的上表面正交的方向与第一栅电极叠置，以使第二绝缘层设置在扩展部与第一栅电极之间以形成电容器。扩展部可以具有在其中没有开口的连续的平面形状。
显示装置可以包括设置在第二导电层上的第三绝缘层和设置在第三绝缘层上的第三导电层。第三导电层可以包括用于传输驱动电压的驱动电压线。第三绝缘层可以包括沿着与基底的上表面正交的方向与扩展部叠置的第二接触孔。驱动电压线可以通过第二接触孔电连接到扩展部。
第一绝缘层和第二绝缘层可以具有沿与基底的上表面正交的方向与有源图案的导电区的一部分叠置的第三接触孔。第二导电层可以包括用于传输初始化电压的初始化电压线。初始化电压线可以通过第三接触孔电连接到有源图案的导电区的一部分。
第一导电层还可以包括与第一栅电极分隔开的第一扫描线。有源图案的沟道区可以包括沿着与基底的上表面正交的方向与第一扫描线叠置的部分。有源图案的导电区可以包括沿着与基底的上表面正交的方向与第一扫描线叠置的部分。
本发明的示例性实施例提供了一种显示装置的制造方法，所述制造方法包括在基板上形成半导体图案。所述方法包括通过对半导体图案的一部分进行掺杂来形成导电的连接器。所述方法包括在半导体图案上形成第一绝缘层。所述方法包括通过对第一绝缘层进行图案化在连接器上形成第一接触孔。所述方法包括通过在第一绝缘层上堆叠导电材料并对堆叠的导电材料进行图案化来形成第一导电层。所述方法包括通过将第一导电层用作掩模对半导体图案进行掺杂来形成包括多个导电区和多个沟道区的有源图案。
第一导电层可以包括通过第一接触孔电连接到连接器的第一栅电极。
所述制造方法可以包括：在形成有源图案之后，在第一导电层上形成第二绝缘层。可以通过对第一绝缘层和第二绝缘层进行图案化形成沿着与基底的上表面正交的方向与导电区的一部分叠置的第二接触孔。
所述制造方法可以包括通过在第二绝缘层上堆叠导电材料并对堆叠的导电材料进行图案化来形成第二导电层。第二导电层可以包括通过第二接触孔电连接到导电区的一部分的初始化电压线。
第二导电层可以包括存储线，所述存储线包括沿着与基底的上表面正交的方向与第一栅电极叠置的扩展部，以使第二绝缘层设置在扩展部与第一栅电极之间以形成电容器。
根据本公开的示例性实施例，能够充分确保连接有驱动栅电极的电容器的电容，并且能够通过减小或消除会通过使用驱动栅电极和/或与其电连接的第一导体以及与第一导体相邻的第二导体而形成的寄生电容的产生来防止驱动栅电极的电压不合需要地变化。因此，能够防止显示图像中的诸如像素间颜色偏差和串扰的图像质量缺陷。
附图说明
图1是示出根据本发明的示例性实施例的显示装置的一部分的布局图。
图2是沿着图1中示出的显示装置的线IIa-IIb截取的剖视图。
图3是示出根据本发明的示例性实施例的显示装置的像素的电路图。
图4是根据本发明的示例性实施例的施加到显示装置的信号的时序图。
图5是示出根据本发明的示例性实施例的显示装置的像素的布局图。
图6是沿着图5中示出的显示装置的像素的线IVa-IVb截取的剖视图。
图7是沿着图5中示出的显示装置的像素的线Va-Vb截取的剖视图。
图8是示出在根据本发明的示例性实施例的显示装置的制造方法中的制造步骤的显示装置的像素的布局图。
图9是沿根据图8中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。
图10是沿根据图8中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
图11是示出在图8中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。
图12是沿根据图11中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。
图13是沿根据图11中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
图14是额外地示出在图11至图13中示出的制造步骤中使用的光掩模的开口形状的布局图。
图15是在图11中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。
图16是沿根据图15中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。
图17是沿根据图15中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
图18是示出在图15中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。
图19是沿根据图18中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。
图20是沿根据图18中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
图21是示出在图18中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。
图22是沿根据图21中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。
图23是沿根据图21中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
图24是示出在图21中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。
图25是沿根据图24中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。
图26是沿根据图24中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
具体实施方式
将在下面参照附图更详细地描述本发明的示例性实施例，本发明的示例性实施例在附图中示出。如本领域技术人员将认识到的，在均未脱离本发明的精神或范围的情况下，可以以各种不同的方式对描述的实施例进行修改。
在附图中，为了清楚可以夸大层、膜、面板或区域的厚度。在整个说明书和附图中，同样的附图标记可以表示同样的元件。将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上或者可存在中间元件。短语“在平面图中”意为从上方观察目标部分的情况，短语“在截面中”意为从侧面观察通过竖直地切割目标部分而获得的截面的情况。
图1是示出根据本发明的示例性实施例的显示装置的一部分的布局图。图2是沿着图1中示出的显示装置的线IIa-IIb截取的剖视图。
参照图1和图2，下面将更详细地描述根据本发明的示例性实施例的显示装置。
参照图1和图2，根据本发明的示例性实施例的显示装置可以包括诸如绝缘基底110的基底。
包括诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料以及/或者有机绝缘材料的缓冲层120可以设置在绝缘基底110上。缓冲层120的至少一部分可被省略，因此，绝缘基底110的至少一部分(例如，绝缘基底110的上表面)可不被缓冲层120覆盖。
包括诸如多晶硅或氧化物半导体的半导体材料的有源层10可以设置在缓冲层120上。有源层10可以包括：沟道区11c、12c1和12c2，用于形成晶体管的作为半导体的沟道；导电区11a、11b、12a1、12a2、12b1、12b2和13。有源层10的导电区11a、11b、12a1、12a2、12b1、12b2和13可以具有比沟道区11c、12c1和12c2高的载流子浓度。
导电区11a和11b可以布置在沟道区11c的相对侧上，以使沟道区11c布置在导电区11a和11b之间。导电区12a1和12b1可以布置在沟道区12c1的相对侧上，以使沟道区12c1布置在导电区12a1和12b1之间。导电区12a2和12b2可以布置在沟道区12c2的相对侧上，以使沟道区12c2布置在导电区12a2和12b2之间。
导电区13可以布置在导电区12a2与导电区12a1之间，导电区13的第一端和第二端可以分别与导电区12a2和导电区12a1连接。导电区12a2和导电区12a1可以与导电区13连接以形成一个连续的导电区，使得导电区12a2和导电区12a1可被包括在导电区13中。导电区13可以直接与沟道区12c1和沟道区12c2连接。
第一绝缘层141可以设置在有源层10上。第一绝缘层141可以包括诸如氮化硅和氧化硅的无机绝缘材料以及/或者有机绝缘材料。第一绝缘层141可以包括形成在导电区13上方的接触孔41。
包括彼此分开的栅极导体21、22和23的导电层可以设置在第一绝缘层141上。有源层10的与栅极导体21叠置的一部分可以是沟道区11c，有源层10的与栅极导体22叠置的一部分可以是沟道区12c2，有源层10的与栅极导体23叠置的一部分可以是沟道区12c1。
彼此连接的沟道区11c以及导电区11a和11b可以与栅极导体21一起形成晶体管Q1。位于沟道区11c的相对侧上的导电区11a和11b可以分别用作晶体管Q1的源区和漏区。彼此连接的沟道区12c1以及导电区12a1和12b1可以与栅极导体23一起形成晶体管Q2。位于沟道区12c1的相对侧上的导电区12a1和12b1可以分别用作晶体管Q2的源区和漏区。彼此连接的沟道区12c2以及导电区12a2和12b2可以与栅极导体22一起形成晶体管Q3。位于沟道区12c2的相对侧上的导电区12a2和12b2可以分别用作晶体管Q3的源区和漏区。
导电区13可以包括沿着与绝缘基底110的上表面正交的方向与栅极导体21叠置的部分以及沿着与绝缘基底110的上表面正交的方向不与栅极导体21叠置的部分。除了沟道区，上面覆有包括栅极导体21、22和23的导电层的有源层10还可以包括导电区13。栅极导体21可以通过第一绝缘层141的接触孔41电连接到有源层10的导电区13。
根据需要，晶体管Q1的栅极导体21以及晶体管Q2的源区或漏区可以电连接。另一栅极导体22可以布置在彼此分隔开的栅极导体21与晶体管Q2的源区或漏区之间，从而能够通过使用作为桥的设置在栅极导体21、22和23上的另一导体将晶体管Q2的源区或漏区与栅极导体21连接。
然而，在本发明的示例性实施例中，能够通过作为有源层10的一部分的导电区13来电连接栅极导体21和晶体管Q2的源区或漏区。因此，另一层的额外的导体可被省略，从而简化连接结构，并且可减少或消除由额外的层引起的诸如寄生电容的副作用。
因此，有源层10的导电区13可以用作用于连接栅极导体21和晶体管Q2的源区或漏区的导电连接器。导电区13的一部分可以沿着与绝缘基底110的上表面正交的方向与栅极导体21和22叠置，从而可以形成另一沟道区。然而，在本发明的示例性实施例中，无论是否与栅极导体21和22叠置，导电区13具有导电性。因此，在根据本发明的示例性实施例的显示装置的制造工艺中，在用于形成有源层10的多个导电区11a、11b、12a1、12a2、12b1和12b2的掺杂工艺之前，可以增加用于形成导电区13的额外的掺杂工艺。
在本发明的示例性实施例(例如，参见图1)中，可以省略晶体管Q2和晶体管Q3、栅极导体22和23以及在有源层10中的沟道区11c和导电区11a和11b中的至少一个组件。例如，根据本发明的示例性实施例，显示装置可以仅包括栅极导体21和有源层10。作为示例，这样的结构是可行的，其中，布置在栅极导体21和绝缘基底110之间的有源层10形成导电区13而不是沟道区，以起到将栅极导体21与有源层10的另一导电区12a1电连接的桥的作用。
下面将参照图3和图4来描述根据本发明示例性实施例的显示装置。
图3是示出根据本发明的示例性实施例的显示装置的像素的电路图。图4是根据本发明的示例性实施例的施加到显示装置的信号的时序图。
参照图3，根据本发明的示例性实施例的显示装置可以包括用于显示图像的多个像素PX以及多条信号线151、152、153、154、171和172。一个像素PX可以包括与信号线151、152、154、153、171和172连接的多个晶体管T1、T2、T3、T4、T5、T6和T7、电容器Cst以及至少一个发光二极管ED。在本发明的示例性实施例中，一个像素PX可以包括一个发光二极管ED。
信号线151、152、154、153、171和172可以包括多条扫描线151、152和154、多条控制线153、多条数据线171以及多条驱动电压线172。
扫描线151、152和154可以分别传输扫描信号GWn、GIn和GI(n+1)。扫描信号GWn、GIn和GI(n+1)可以包括用于将在像素PX中包括的晶体管T2、T3、T4和T7导通和截止的栅极导通电压和栅极截止电压。
与一个像素PX连接的扫描线151、152和154可以包括用于传输扫描信号GWn的第一扫描线151、用于传输具有与第一扫描线151的栅极导通电压处于不同时刻的栅极导通电压的扫描信号GIn的第二扫描线152以及用于传输扫描信号GI(n+1)的第三扫描线154。在本发明的示例性实施例中，将主要描述第二扫描线152在比第一扫描线151更早的时刻传输栅极导通电压的示例。例如，当扫描信号GWn为在一帧期间施加的扫描信号中的第n扫描信号Sn(n为1或更大的自然数)时，扫描信号GIn可以是前一扫描信号(诸如，第(n-1)扫描信号S(n-1))，扫描信号GI(n+1)可以是第n扫描信号Sn。然而，本发明的示例性实施例不限于此，扫描信号GI(n+1)可以是除了第n扫描信号Sn之外的扫描信号。
控制线153可以传输控制信号，例如，可以传输控制在像素PX中包括的发光二极管ED的发光的发光控制信号EM。通过控制线153传输的控制信号可以传输栅极导通电压和栅极截止电压，并且可以具有与由扫描线151、152和154传输的扫描信号不同的波形。
数据线171可以传输数据信号Dm，驱动电压线172可以传输驱动电压ELVDD。根据输入到显示装置的图像信号，数据信号Dm可以具有不同的电压电平，驱动电压ELVDD可以具有基本恒定的电平。
根据本发明的示例性实施例的显示装置还可以包括将信号传输到多条信号线151、152、153、154、171和172中的每条的驱动器。
作为示例，包括在一个像素PX中的晶体管T1、T2、T3、T4、T5、T6和T7可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
第一扫描线151可以将扫描信号GWn传输到第二晶体管T2和第三晶体管T3，第二扫描线152可以将扫描信号GIn传输到第四晶体管T4，第三扫描线154可以将扫描信号GI(n+1)传输到第七晶体管T7，控制线153可以将发光控制信号EM传输到第五晶体管T5和第六晶体管T6。
第一晶体管T1的栅电极G1可以通过驱动栅极节点GN连接到电容器Cst的一个端子Cst1，第一晶体管T1的源电极S1可以通过第五晶体管T5连接到驱动电压线172，第一晶体管T1的漏电极D1可以经由第六晶体管T6电连接到发光二极管ED的阳极。第一晶体管T1可以根据第二晶体管T2的开关操作接收由数据线171传输的数据信号Dm，以向发光二极管ED供应驱动电流Id。
第二晶体管T2的栅电极G2可以连接到第一扫描线151，第二晶体管T2的源电极S2可以连接到数据线171，第二晶体管T2的漏电极D2可以连接到第一晶体管T1的源电极S1并且经由第五晶体管T5连接到驱动电压线172。第二晶体管T2可以根据通过第一扫描线151传输的扫描信号GWn来导通，使得从数据线171传输的数据信号Dm可被传输到第一晶体管T1的源电极S1。
第三晶体管T3的栅电极G3可以连接到第一扫描线151，第三晶体管T3的源电极S3可以连接到第一晶体管T1的漏电极D1并且经由第六晶体管T6连接到发光二极管ED(例如，有机发光二极管“OLED”)的阳极。第三晶体管T3的漏电极D3可以连接到第四晶体管T4的漏电极D4、电容器Cst的一个端子Cst1以及第一晶体管T1的栅电极G1中的每个。第三晶体管T3可以根据通过第一扫描线151传输的扫描信号GWn来导通，以通过将第一晶体管T1的栅电极G1和漏电极D1彼此连接来二极管连接第一晶体管T1。
第四晶体管T4的栅电极G4可以连接到第二扫描线152，第四晶体管T4的源电极S4可以连接到初始化电压Vint，第四晶体管T4的漏电极D4可以通过第三晶体管T3的漏电极D3连接到电容器Cst的一个端子Cst1和第一晶体管T1的栅电极G1。第四晶体管T4可以根据通过前一扫描线152传输的前一扫描信号GIn来导通，以将初始化电压Vint传输到第一晶体管T1的栅电极G1，从而执行使第一晶体管T1的栅电极G1的电压初始化的初始化操作。
第五晶体管T5的栅电极G5可以连接到控制线153，第五晶体管T5的源电极S5可以连接到驱动电压线172，第五晶体管T5的漏电极D5可以连接到第一晶体管T1的源电极S1和第二晶体管T2的漏电极D2。
第六晶体管T6的栅电极G6可以连接到控制线153，第六晶体管T6的源电极S6可以连接到第一晶体管T1的漏电极D1和第三晶体管T3的源电极S3，第六晶体管T6的漏电极D6可以电连接到发光二极管ED(例如，有机发光二极管“OLED”)的阳极。第五晶体管T5和第六晶体管T6可以根据通过控制线153传输的发光控制信号EM来基本同时地导通，并且因此，驱动电压ELVDD可以通过二极管连接的第一晶体管T1得到补偿，然后可被传输到发光二极管ED。
第七晶体管T7的栅电极G7可以连接到第三扫描线154，第七晶体管T7的源电极S7可以连接到第六晶体管T6的漏电极D6和发光二极管(LED)ED的阳极，第七晶体管T7的漏电极D7可以连接到初始化电压Vint的端子和第四晶体管T4的源电极S4。
晶体管T1、T2、T3、T4、T5、T6和T7可以是诸如PMOS的P型沟道晶体管，然而本发明的示例性实施例不限于此，晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可以是N型沟道晶体管。
电容器Cst的一个端子Cst1可以如上所述地连接到第一晶体管T1的栅电极G1，电容器Cst的另一端子Cst2可以连接到驱动电压线172。发光二极管(LED)ED的阴极可以连接到传输共电压ELVSS的共电压ELVSS端子以接收共电压ELVSS。
根据本发明示例性实施例的像素PX的结构不限于参照图3描述的结构，根据需要，可以对在一个像素PX中包括的晶体管的数量和电容器的数量及其连接关系进行各种修改。
下面将参照图4与图3一起更详细地描述根据本发明的示例性实施例的显示装置的驱动方法。下面将更详细地描述晶体管T1、T2、T3、T4、T5、T6和T7为P型沟道晶体管的示例以及一帧的操作；然而，本发明的示例性实施例不限于此。
参照图4，在一个帧中，可以将低电平的扫描信号……、S(n-2)、S(n-1)、Sn、……顺序地施加到连接到像素PX的多条第一扫描线151。
当对于初始化时间段通过第二扫描线152供应了低电平的扫描信号GIn时，导通第四晶体管T4，初始化电压Vint通过第四晶体管T4连接到第一晶体管T1的栅电极G1，并且第一晶体管T1被初始化电压Vint初始化。在这种情况下，扫描信号GIn可以是第(n-1)扫描信号S(n-1)。
随后，当在数据编程和补偿时间段期间通过第一扫描线151供应了低电平的扫描信号GWn时，响应于低电平的扫描信号GWn导通第二晶体管T2和第三晶体管T3。在这种情况下，扫描信号GWn可以是第n扫描信号Sn。通过导通的第三晶体管T3将第一晶体管T1二极管连接并正向偏压。因此，将从数据线171供应的数据信号Dm减小了第一晶体管T1的阈值电压Vth的补偿电压(Dm+Vth，Vth为负值)施加到第一晶体管T1的栅电极G1。可以将驱动电压ELVDD和补偿电压(Dm+Vth)分别施加到存储电容器Cst的两个端子，可以用与这两个端子之间的电压差对应的电荷对存储电容器Cst进行充电。
在发光时间段期间，从控制线153供应的发光控制信号EM从高电平变为低电平。发光控制信号EM从高电平变为低电平的时刻可以在扫描信号GWn在一帧中施加到全部第一扫描线151之后。因此，在发光时间段期间，由低电平的发光控制信号EM导通第五晶体管T5和第六晶体管T6，根据第一晶体管T1的栅电极G1的栅极电压与驱动电压ELVDD之间的电压差而产生驱动电流Id，通过第六晶体管T6将驱动电流Id供应到发光二极管ED，从而驱动电流Id流到发光二极管ED。
作为示例，在初始化时间段期间，第七晶体管T7可以通过第三扫描线154接收低电平的扫描信号GI(n+1)从而被导通。扫描信号GI(n+1)可以是第n扫描信号Sn。通过导通的第七晶体管T7，可以将驱动电流Id的一部分作为旁路电流Ibp经由第七晶体管T7流出。
下面将参照图5至图7与前述附图一起更详细地描述根据本发明的示例性实施例的显示装置。为了描述的清楚，首先描述根据本发明的示例性实施例的显示装置的平面结构，然后描述剖面结构。
图5是示出根据本发明的示例性实施例的显示装置的像素的布局图。图6是沿着图5中示出的显示装置的像素的线IVa-IVb截取的剖视图。图7是沿着图5中示出的显示装置的像素的线Va-Vb截取的剖视图。
参照图5，根据本发明示例性实施例的显示装置的一个像素可以包括多个晶体管T1、T2、T3、T4、T5、T6和T7以及电容器Cst，所述多个晶体管T1、T2、T3、T4、T5、T6和T7以及电容器Cst中的每个与多条扫描线151、152和154、控制线153、数据线171以及驱动电压线172中的至少一个连接。
在平面图中，扫描线151、152和154以及控制线153可以沿基本上相同的方向延伸(例如，第一方向Dr1)。在平面图中，第一扫描线151可以布置在第二扫描线152与控制线153之间。当观察显示装置的整体时，可以与第二扫描线152基本相同的第三扫描线154可以在由第二扫描线152传输的扫描信号GIn之后传输下一扫描信号GI(n+1)。
在平面图中，数据线171和驱动电压线172可以基本上沿与第一方向Dr1垂直的第二方向Dr2延伸，并且可以与扫描线151、152和154以及控制线153交叉。数据线171可以传输数据信号Dm，驱动电压线172可以传输驱动电压ELVDD。驱动电压线172可以包括扩展部178。例如，在每个像素中，驱动电压线172可以包括扩展部178。
根据本发明的示例性实施例的显示装置还可以包括存储线156和初始化电压线159。在平面图中，存储线156和初始化电压线159可以基本上沿第一方向Dr1延伸。在平面图中，存储线156可以布置在第一扫描线151与控制线153之间，并且可以包括扩展部157。扩展部157可被包括在每个像素中。存储线156的扩展部157可以与驱动电压线172的扩展部178连接以接收驱动电压ELVDD。在平面图中，初始化电压线159可以布置在第一扫描线151与第二扫描线152之间以传输初始化电压Vint，但是初始化电压线159的位置不限于此。
扫描线151、152和154以及控制线153可被包括在第一导电层中，在截面图中可被设置在同一层中，并且可以包括彼此相同的材料。存储线156和初始化电压线159可被包括在与第一导电层不同的第二导电层中，在截面图中可被设置在同一层中，并且可以包括彼此相同的材料。例如，第二导电层可以设置在第一导电层上方的层上。数据线171和驱动电压线172可被包括在与第一导电层和第二导电层不同的第三导电层中，在截面图中可被设置在同一层中，并且可以包括彼此相同的材料。例如，第三导电层可以设置在第二导电层上方的层上。
晶体管T1、T2、T3、T4、T5、T6和T7的每个沟道可以形成在一个有源图案130中，有源图案130可以以各种形状来弯曲。有源图案130可以包括诸如非晶/多晶硅或氧化物半导体的半导体材料。
有源图案130可以包括半导电的沟道区和导电区。沟道区可以包括形成晶体管T1、T2、T3_1、T3_2、T4_1、T4_2、T5、T6和T7的沟道的沟道区131a、131b、131c_1、131c_2、131d_1、131d_2、131e、131f和131g中的至少一个。除了沟道区131a、131b、131c_1、131c_2、131d_1、131d_2、131e、131f和131g之外的其它区可以是有源图案130中的导电区。导电区具有比沟道区131a、131b、131c_1、131c_2、131d_1、131d_2、131e、131f和131g的载流子浓度高的载流子浓度。导电区可以布置在对应的沟道区131a、131b、131c_1、131c_2、131d_1、131d_2、131e、131f和131g的相对端之间，以包括用作相应的晶体管T1、T2、T3_1、T3_2、T4_1、T4_2、T5、T6和T7的源区和漏区以及连接器138的区域。
第一晶体管T1可以包括：沟道区131a；源区136a和漏区137a，用作有源图案130的布置在沟道区131a的相对侧处的导电区；驱动栅电极155a，在平面图中与沟道区131a叠置。
第一晶体管T1的沟道区131a可被弯曲至少一次。例如，沟道区131a可以具有蜿蜒的形状或Z字形形状。图5示出沟道区131a基本上垂直反转的示例；然而，本发明的示例性实施例不限于此。
驱动栅电极155a可被包括在第一导电层中，并且可以通过接触孔48与有源图案130的导电区中的连接器138连接。连接器138可以基本上沿第二方向Dr2延伸以与第一扫描线151交叉。连接器138可以与驱动栅电极155a一起处于对应于驱动栅极节点GN(例如，见图3)的位置。
第二晶体管T2可以包括：沟道区131b；源区136b和漏区137b，用作有源图案130的布置在沟道区131b的相对侧处的导电区；栅电极155b，在平面图中与沟道区131b叠置。栅电极155b为第一扫描线151的一部分。源区136b可以通过接触孔62与数据线171连接，漏区137b与第一晶体管T1的源区136a连接。
图3中示出的第三晶体管T3可以包括用于防止漏电流的两部分。作为示例，第三晶体管T3可以包括彼此相邻且彼此连接的第三晶体管T3的第一部分T3_1和第三晶体管T3的第二部分T3_2。
第三晶体管T3的第一部分T3_1可以包括：沟道区131c_1，在平面图中与第一扫描线151叠置；源区136c_1和漏区137c_1，作为有源图案130的布置在沟道区131c_1的相对端处的导电区；栅电极155c_1，与沟道区131c_1叠置。漏区137c_1可以通过连接器138与驱动栅电极155a连接。
第三晶体管T3的第二部分T3_2可以包括：沟道区131c_2，在平面图中与第一扫描线151叠置；源区136c_2和漏区137c_2，作为有源图案130的布置在沟道区131c_2的相对端处的导电区；栅电极155c_2，与沟道区131c_2叠置。栅电极155c_2为第一扫描线151的一部分。第三晶体管T3的第二部分T3_2的源区136c_2与第一晶体管T1的漏区137a连接，漏区137c_2与第三晶体管T3的第一部分T3_1的源区136c_1连接。
第四晶体管T4(例如，见图3)也可以包括用于防止漏电流的两部分。作为示例，第四晶体管T4可以包括彼此相邻且彼此连接的第四晶体管T4的第一部分T4_1和第四晶体管T4的第二部分T4_2。
第四晶体管T4的第一部分T4_1可以包括：沟道区131d_1，在平面图中与第二扫描线152叠置；源区136d_1和漏区137d_1，作为有源图案130的布置在沟道区131d_1的相对端处的导电区；栅电极155d_1，与沟道区131d_1叠置。栅电极155d_1可以是第二扫描线152的突起部的一部分。漏区137d_1通过连接器138与第三晶体管T3的第一部分T3_1的漏区137c_1和驱动栅电极155a连接。
第四晶体管T4的第二部分T4_2可以包括：沟道区131d_2，在平面图中与第二扫描线152叠置；源区136d_2和漏区137d_2，作为有源图案130的布置在沟道区131d_2的相对端处的导电区；栅电极155d_2，与沟道区131d_2叠置。栅电极155d_2可以是第二扫描线152的突起部的一部分。漏区137d_2与第四晶体管T4的第一部分T4_1的源区136d_1连接，源区136d_2通过接触孔47与初始化电压线159连接。
第五晶体管T5可以包括：沟道区131e；源区136e和漏区137e，用作有源图案130的布置在沟道区131e的相对端处的导电区；栅电极155e，与沟道区131e叠置。栅电极155e为控制线153的一部分。源区136e通过接触孔67与驱动数据线172连接，漏区137e与第一晶体管T1的源区136a连接。
第六晶体管T6可以包括：沟道区131f；源区136f和漏区137f，用作有源图案130的布置在沟道区131f的相对端处的导电区；栅电极155f，与沟道区131f叠置。栅电极155f为控制线153的一部分。源区136f与第一晶体管T1的漏区137a连接，漏区137f通过接触孔69与连接构件179连接。在平面图中，连接构件179可被包括在第三导电层中。
第七晶体管T7可以包括：沟道区131g；源区136g和漏区137g，用作有源图案130的布置在沟道区131g的相对端处的导电区；栅电极155g，与沟道区131g叠置。栅电极155g为第三扫描线154的一部分。源区136g与第六晶体管T6的漏区137f连接，漏区137g通过接触孔47与初始化电压线159连接以接收初始化电压Vint。
电容器Cst可以包括作为两个端子的在平面图中彼此叠置的驱动栅电极155a和存储线156的扩展部157。电容器Cst可以保持驱动栅电极155a与接收了驱动电压ELVDD的存储线156的扩展部157之间的电压差。存储线156的扩展部157可以在平面图中具有比驱动栅电极155a更宽的区域，以覆盖相应的驱动栅电极155a的整个区域。
连接器138可以具有与第三晶体管T3的第一部分T3_1的漏区137c_1连接的第一端38a和与第四晶体管T4的第一部分T4_1的漏区137d_1连接的第二端38b。因此，连接器138可以与第三晶体管T3的第一部分T3_1的漏区137c_1和第四晶体管T4的第一部分T4_1的漏区137d_1一起形成一个连续导电区。由于布置在相对于第一端38a和第二端38b中的每个的相对侧之间的有源图案130全部是导电区，所以第一端38a和第二端38b可以不形成边界。然而，布置在相对于第一端38a和第二端38b中的每个的相对侧之间的有源图案130可以具有不同的载流子浓度。
连接器138的第一端38a可以位于不同位置处，其范围从驱动栅电极155a的下外边界到第三晶体管T3的第一部分T3_1的沟道区131c_1与漏区137c_1之间的边界。当第一端38a布置在第三晶体管T3的第一部分T3_1的沟道区131c_1与漏区137c_1之间的边界处时，连接器138可以用作第三晶体管T3的第一部分T3_1的漏区。
类似地，连接器138的第二端38b可以位于不同位置处，其范围从第一扫描线151的下外边界到第四晶体管T4的第一部分T4_1的沟道区131d_1与漏区137d_1之间的边界。当第二端38b布置在第四晶体管T4的第一部分T4_1的沟道区131d_1与漏区137d_1之间的边界处时，连接器138可以用作第四晶体管T4的第一部分T4_1的漏区。
与驱动栅电极155a叠置的有源图案130可以包括沟道区131a和连接器138，并且除了与驱动栅电极155a叠置的有源图案130中的沟道区131a以外的区域可以均是导电区。
因此，根据本发明的示例性实施例，在有源图案130中，有源图案130的与第一导电层叠置的区域可以大部分是作为半导体的沟道区，但是也可以包括导电区。导电区可以用作用于连接彼此分开且布置在不同层中的两个导体(例如，驱动栅电极155a和漏区137d_1)的连接器。
下面将参照图6和图7与图5一起更详细地描述根据本发明的示例性实施例的显示装置的剖面。
根据本发明的示例性实施例的显示装置可以包括绝缘基底110。绝缘基底110可以包括诸如玻璃的无机绝缘材料或诸如聚酰亚胺(PI)的塑料的有机绝缘材料，并且可以具有各种程度的柔性。
缓冲层120可以设置在绝缘基底110上。缓冲层120可以阻挡杂质从绝缘基底110转移到缓冲层120的上层，例如，转移到有源图案130，从而减少或消除有源图案130的劣化并减轻应力。缓冲层120可以包括诸如氮化硅或氧化硅的无机绝缘材料或者有机绝缘材料。可省略缓冲层120的一部分或全部。
有源图案130可以设置在缓冲层120上，第一绝缘层141可以设置在有源图案130上。
包括扫描线151、152和154、控制线153以及驱动栅电极155a的第一导电层可以设置在第一绝缘层141上。
第二绝缘层142可以设置在第一导电层和第一绝缘层141上，包括存储线156和初始化电压线159的第二导电层可以设置在第二绝缘层142上。存储线156的扩展部157可以沿着与绝缘基底110的上表面正交的方向与驱动栅电极155a叠置，以使第二绝缘层142位于存储线156的扩展部157与驱动栅电极155a之间以形成电容器Cst。
第三绝缘层160可以设置在第二导电层和第二绝缘层142上。
第一绝缘层141、第二绝缘层142和第三绝缘层160中的至少一个可以包括诸如氮化硅或氧化硅的无机绝缘材料以及/或者有机绝缘材料。
第一绝缘层141可以包括位于有源图案130的连接器138上方的接触孔48。第一绝缘层141和第二绝缘层142可以包括位于第七晶体管T7的漏区137g上方的接触孔47。第一绝缘层141、第二绝缘层142和第三绝缘层160可以包括位于第二晶体管T2的源区136b上方的接触孔62。接触孔67可以布置在第五晶体管T5的源区136e的上方，接触孔69可以布置在第六晶体管T6的漏区137f的上方。第三绝缘层160可以包括布置在存储线156的扩展部157上方的接触孔68。
包括数据线171、驱动电压线172和连接构件179的第三导电层可以设置在第三绝缘层160上。
第一导电层、第二导电层和第三导电层中的至少一者可以包括导电材料，诸如，例如铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)的金属或它们中的至少两种的合金。
钝化层180可以设置在第三导电层和第三绝缘层160上。钝化层180可以包括诸如聚丙烯酸类树脂或聚酰亚胺类树脂的有机绝缘材料，钝化层180的顶表面可以是基本上平坦的。钝化层180可以具有在连接构件179中形成的接触孔89。
包括多个像素电极191的第四导电层可以设置在钝化层180上。像素电极191中的每个可以通过接触孔89与连接构件179连接以接收电压。像素电极191可被布置成pentile矩阵结构。
像素限定层(PDL)350可以设置在钝化层180和像素电极191上。像素限定层350可以在像素电极191的每个中包括开口351。
发射层370可以设置在像素电极191上。发射层370可以布置在开口351中。发射层370可以包括有机发光材料或无机发光材料。
共电极270可以设置在发射层370上。共电极270也可以形成在像素限定层350上以在多个像素上延伸。
像素电极191、发射层370和共电极270一起可以形成发光二极管ED。
保护发光二极管ED的封装层可以设置在共电极270上。封装层可以包括交替堆叠的无机层和有机层。
根据本发明的示例性实施例，连接构件可以将彼此分隔开的第一晶体管T1的驱动栅电极155a与有源图案130的导电区(例如，第四晶体管T4的第一部分T4_1的漏区137d_1)电连接。诸如第一扫描线151的导体可以布置在驱动栅电极155a与第四晶体管T4的第一部分T4_1的漏区137d_1之间。连接构件可以与导体交叉并与导体绝缘。因此，连接驱动栅电极155a与第四晶体管T4的第一部分T4_1的漏区137d_1的连接构件可以布置在位于驱动栅电极155a上的导电层中。驱动栅电极155a与存储线156的扩展部157叠置以形成电容器Cst，因此连接构件主要设置在与存储线156的层不同的层处的第三导电层中。因此，连接构件通过在存储线156的扩展部157中形成的开口连接到驱动栅电极155a。
因此，扩展部157的区域会被减小，电容器Cst的电容会被相应地减小，并且会减小驱动栅电极155a的电压的保持能力。此外，减小像素尺寸的容限能力会由于在扩展部157中形成的开口而减小，因此会难以制造高分辨率的显示装置。另外，由于用于连接驱动栅电极155a与第四晶体管T4的第一部分T4_1的漏区137d_1的连接构件设置在第三导电层中，所以会在连接构件与第四导电层(诸如，在其上方的像素电极191)之间产生耦合电容器。在这种情况下，当基于像素发生耦合电容器的偏差时会发生颜色偏差。另外，设置在第三导电层中的连接构件会相对接近诸如数据线171的另一第三导电层，因此驱动栅极节点GN与相邻的数据线171之间的耦合电容器的电容可能变得比较大。因此，驱动栅电极155a的电压会根据数据信号Dm的改变而改变，从而产生串扰或信号污染。
根据本发明的示例性实施例，作为有源图案130的一部分的连接器138可以将驱动栅电极155a与第四晶体管T4的第一部分T4_1的漏区137d_1连接。因此，可省略第三导电层中的连接构件，而不会出现副作用。因此，可以实现电容器Cst的足够的电容，可以实现高分辨率的显示装置，并且可以减少或消除诸如串扰的颜色缺陷和图像质量缺陷的产生。
第四晶体管T4的源区136d_2和第七晶体管T7的漏区137g连接到初始化电压线159。因此，额外的连接构件可以形成在与有源图案130和第二导电层不同的层处。然而，根据本发明的示例性实施例，通过允许有源图案130与初始化电压线159在平面图中彼此叠置并在第一绝缘层141和第二绝缘层142中形成接触孔47，能够通过接触孔47用初始化电压线159连接第四晶体管T4的源区136d_2和第七晶体管T7的漏区137g。
下面将参照图8至图26与前述附图一起更详细地描述根据本发明的示例性实施例的显示装置的制造方法。
图8是示出在根据本发明的示例性实施例的显示装置的制造方法中的制造步骤的显示装置的像素的布局图。图9是沿根据图8中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。图10是沿根据图8中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
参照图8至图10，可以在绝缘基底110上堆叠无机绝缘材料和/或有机绝缘材料以形成缓冲层120。可以将诸如多晶硅或氧化物半导体的半导体材料堆叠在缓冲层120上并且进行图案化以形成半导体图案130A。图案化工艺可以包括光刻工艺，其中，在目标层上堆叠光致抗蚀剂，通过使用光掩模的曝光和显影工艺形成掩模图案，然后蚀刻目标层。半导体图案130A的整体平面形状可以与上述有源图案130的平面形状基本相同。
图11是示出在图8中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。图12是沿根据图11中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。图13是沿根据图11中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。图14是额外地示出在图11至图13中示出的制造步骤中使用的光掩模的开口形状的布局图。
参照图11至图13，可以在半导体图案130A上堆叠诸如光致抗蚀剂的光敏层，然后进行曝光和显影以形成包括开口OP的掩模图案500。开口OP可以包括与上述有源图案130的连接器138对应的区域。
随后，通过将掩模图案500用作掩模，首先用N型或P型杂质掺杂半导体图案130A，以形成作为导电区的连接器138。连接器138的第一端38a的位置可以根据掩模图案500的开口OP的形状来改变，并且可以在例如参照图11描述的边界线SA1和SB1之间的范围内。可以在与稍后要形成的驱动栅电极155a的下外边界线对应的位置布置边界线SA1，可以在与稍后要形成的第三晶体管T3的第一部分T3_1的沟道区131c_1和漏区137c_1之间的边界线对应的位置布置边界线SB1。类似地，连接器138的第二端38b的位置可以根据掩模图案500的开口OP的形状来改变，并且可以在例如参照图11描述的边界线SA2和SB2之间的范围内。可以在与稍后要形成的第一栅电极151的下外边界线对应的位置布置边界线SA2，可以布置在与稍后要形成的第四晶体管T4的第一部分T4_1的沟道区131d_1和漏区137d_1之间的边界线对应的位置布置边界线SB2。
因此，可以根据要形成的连接器138的区域来各种各样地改变掩模图案500的开口OP的形状。例如，参照图14，根据本发明的示例性实施例的掩模图案500的开口OP1的最小区域可以具有与参照图11和图14描述的边界线SA2和边界线SA1对齐的边缘。根据本发明的示例性实施例的掩模图案500的开口OP2的最大区域可以具有与参照图11和图14描述的边界线SB2和边界线SB1对齐的边缘。
图15是在图11中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。图16是沿根据图15中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。图17是沿根据图15中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
参照图15至图17，可以通过在半导体图案130A上堆叠诸如氮化硅或氧化硅的无机绝缘材料以及/或者有机绝缘材料来形成第一绝缘层141，并且可以对第一绝缘层141进行图案化以在连接器138上方形成接触孔48。
图18是示出在图15中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。图19是沿根据图18中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。图20是沿根据图18中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
参考图18至图20，可以通过在第一绝缘层141上堆叠诸如以铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)为例的金属或其中至少两种的合金的导电材料并对其进行图案化，来形成包括多条扫描线151、152和154、控制线153以及驱动栅电极155a的第一导电层。通过接触孔48将驱动栅电极155a电连接到连接器138。
随后，通过将第一导电层用作掩模，可以用有N型或者P型杂质掺杂半导体图案130A以形成剩余的导电区，因此完成如上所述的有源图案130。
图21是示出在图18中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。图22是沿根据图21中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。图23是沿根据图21中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
参照图21至图23，可以将诸如氮化硅或氧化硅的无机绝缘材料和/或有机绝缘材料堆叠在第一绝缘层141和第一导电层上以形成第二绝缘层142。随后，可以通过光刻工艺等对第一绝缘层141和第二绝缘层142进行图案化来形成位于第四晶体管T4的第二部分T4_2的源区136d_2或第七晶体管T7的漏区137g上的接触孔47。
图24是示出在图21中示出的制造步骤之后的制造步骤的显示装置的像素的布局图。图25是沿根据图24中示出的制造步骤的显示装置的像素的线VIa-VIb截取的剖视图。图26是沿根据图24中示出的制造步骤的显示装置的像素的线VIIa-VIIb截取的剖视图。
参照图24至图26，可以通过在第二绝缘层142上堆叠诸如以铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)为例的金属或其中至少两种的合金的导电材料并对其进行图案化，来形成包括存储线156和初始化电压线159的第二导电层。可以通过接触孔47将初始化电压线159电连接到第七晶体管T7的漏区137g或第四晶体管T4的第二部分T4_2的源区136d_2。
随后，可以在第二绝缘层142和第二导电层上堆叠无机绝缘材料和/或有机绝缘材料以形成第三绝缘层160。可以通过图案化第一绝缘层141、第二绝缘层142和第三绝缘层160来形成位于第二晶体管T2的源区136b上方的接触孔62、位于第五晶体管T5的源区136e上方的接触孔67、位于第六晶体管T6的漏区137f上方的接触孔69以及位于存储线156的扩展部157上方的接触孔68。
参照图5至图7，可以通过在第三绝缘层160上堆叠诸如以铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)为例的金属或其中至少两种的合金的导电材料并对其进行图案化，来形成包括数据线171、驱动电压线172和连接构件179的第三导电层。随后，可以通过在第三导电层和第三绝缘层160上堆叠有机绝缘材料等并对其进行图案化，来形成包括位于连接构件179上方的接触孔89的钝化层180。
随后，可以在钝化层180上堆叠诸如ITO的导电材料并进行图案化以形成包括像素电极191的第四导电层。随后，在像素电极191和钝化层180上形成像素限定层350，可以形成发射层370和共电极270以形成发光二极管ED。随后，可以形成保护发光二极管ED的封装层。
虽然已参照本发明的示例性实施例示出和描述了本发明，但对于本领域普通技术人员将清楚的是，可以在不脱离本发明的精神和范围的情况下对其做出各种形式和细节上的变化。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底；
有源图案，布置在所述基底的上方，其中，所述有源图案包括沟道区和具有比所述沟道区高的载流子浓度的导电区；
第一绝缘层，设置在有源图案上；以及
第一导电层，设置在所述第一绝缘层上并包括第一导体，
其中，所述有源图案的所述沟道区包括沿着与所述基底的上表面正交的方向与所述第一导体叠置的第一沟道区，
其中，所述有源图案的所述导电区包括沿着与所述基底的所述上表面正交的所述方向与所述第一导体叠置的第一导电区。
2.如权利要求1所述的显示装置，其中，
所述第一导电区包括沿着与所述基底的所述上表面正交的所述方向与所述第一导体叠置的第一部分以及与所述第一部分连接并且沿着与所述基底的所述上表面正交的所述方向不与所述第一导体叠置的第二部分，
所述有源图案的所述沟道区还包括沿着与所述基底的所述上表面正交的所述方向与在所述第一导电层中包括的第二导体叠置的第二沟道区，
所述第二部分与所述第二沟道区连接。
3.如权利要求2所述的显示装置，其中，
所述第一导电层还包括与所述第一导体和所述第二导体分隔开的第三导体，
所述第一导体的所述第二部分与所述第三导体绝缘并与所述第三导体交叉。
4.如权利要求1所述的显示装置，其中，
所述第一绝缘层具有沿与所述基底的所述上表面正交的所述方向与所述第一导体叠置的接触孔，
所述第一导电区通过所述接触孔电连接到所述第一导体。
5.如权利要求1所述的显示装置，所述显示装置还包括沿着与所述基底的所述上表面正交的所述方向与所述第一导电层的第一栅电极叠置的连接器，其中，所述连接器与所述第一沟道区分隔开。
6.一种显示装置，所述显示装置包括：
有源图案，包括多个沟道区和具有比所述多个沟道区高的载流子浓度的导电区；
第一绝缘层，设置在有源图案上；以及
第一导电层，设置在所述第一绝缘层上，
其中，所述第一导电层包括第一栅电极，
所述有源图案的所述沟道区包括沿着与所述基底的上表面正交的方向与所述第一栅电极叠置的第一沟道区，
所述有源图案的所述导电区包括沿着与所述基底的所述上表面正交的所述方向与所述第一栅电极叠置并且与所述第一沟道区分隔开的连接器。
7.如权利要求6所述的显示装置，其中，
所述有源图案的所述沟道区还包括第二沟道区，所述第二沟道区与所述第一沟道区分隔开，并且沿着与所述基底的所述上表面正交的所述方向与在所述第一导电层中包括的第二栅电极叠置，
所述连接器与所述第二沟道区或者所述导电区的与所述第二沟道区连接的部分连接。
8.如权利要求7所述的显示装置，其中，
所述第一绝缘层具有形成在所述第一栅电极上方的第一接触孔，
所述连接器通过所述第一接触孔电连接到所述第一栅电极。
9.如权利要求8所述的显示装置，其中，
所述第一导电层还包括设置在所述第一栅电极和所述第二栅电极之间的第一扫描线，
所述连接器与所述第一扫描线绝缘并与所述第一扫描线交叉。
10.如权利要求9所述的显示装置，其中，
所述有源图案的所述沟道区还包括第三沟道区，所述第三沟道区与所述第一沟道区分隔开，并且沿着与所述基底的所述上表面正交的所述方向与所述第一扫描线叠置，
所述连接器与所述第三沟道区或者所述导电区的与所述第三沟道区连接的部分连接。
11.如权利要求10所述的显示装置，其中，所述有源图案从所述第一沟道区经由所述第三沟道区至所述连接器是物理上连续的。
12.如权利要求6所述的显示装置，所述显示装置还包括：
第二绝缘层，设置在所述第一导电层上；以及
第二导电层，设置在所述第二绝缘层上，
其中，所述第二导电层包括存储线，
所述存储线包括扩展部，所述扩展部沿着与所述基底的所述上表面正交的所述方向与所述第一栅电极叠置，以使所述第二绝缘层设置在所述扩展部与所述第一栅电极之间以形成电容器，
所述扩展部具有在其中没有开口的连续的平面形状。
13.如权利要求12所述的显示装置，所述显示装置还包括：
第三绝缘层，设置在所述第二导电层上；以及
第三导电层，设置在所述第三绝缘层上，
其中，所述第三导电层包括用于传输驱动电压的驱动电压线，
所述第三绝缘层包括沿着与所述基底的所述上表面正交的所述方向与所述扩展部叠置的第二接触孔，
所述驱动电压线通过所述第二接触孔电连接到所述扩展部。
14.如权利要求12所述的显示装置，其中，
所述第一绝缘层和所述第二绝缘层具有沿与所述基底的所述上表面正交的所述方向与所述有源图案的所述导电区的一部分叠置的第三接触孔，
所述第二导电层包括用于传输初始化电压的初始化电压线，
所述初始化电压线通过所述第三接触孔电连接到所述有源图案的所述导电区的一部分。
15.如权利要求6所述的显示装置，其中，
所述第一导电层还包括与所述第一栅电极分隔开的第一扫描线，
所述有源图案的所述沟道区包括沿着与所述基底的所述上表面正交的所述方向与所述第一扫描线叠置的部分，
所述有源图案的所述导电区包括沿着与所述基底的所述上表面正交的所述方向与所述第一扫描线叠置的部分。
16.一种显示装置的制造方法，所述方法包括：
在基底上形成半导体图案；
通过对所述半导体图案的一部分进行掺杂来形成导电的连接器；
在所述半导体图案上形成第一绝缘层；
通过对所述第一绝缘层进行图案化在所述连接器上方形成第一接触孔；
通过在所述第一绝缘层上堆叠导电材料并对堆叠的导电材料进行图案化来形成第一导电层；以及
通过将所述第一导电层用作掩模对所述半导体图案进行掺杂来形成包括多个导电区和多个沟道区的有源图案。
17.如权利要求16所述的制造方法，其中，所述第一导电层包括通过所述第一接触孔电连接到所述连接器的第一栅电极。
18.如权利要求17所述的制造方法，所述制造方法还包括：
在形成所述有源图案之后，
在所述第一导电层上形成第二绝缘层；以及
通过对所述第一绝缘层和所述第二绝缘层进行图案化来形成沿着与所述基底的所述上表面正交的所述方向与所述导电区的一部分叠置的第二接触孔。
19.如权利要求18所述的制造方法，所述制造方法还包括：
通过在所述第二绝缘层上堆叠导电材料并对堆叠的导电材料进行图案化来形成第二导电层，
其中，所述第二导电层包括通过所述第二接触孔电连接到所述导电区的一部分的初始化电压线。
20.如权利要求19所述的制造方法，其中，所述第二导电层包括存储线，所述存储线包括沿着与所述基底的所述上表面正交的所述方向与所述第一栅电极叠置的扩展部，以使所述第二绝缘层设置在所述扩展部与所述第一栅电极之间以形成电容器。
CN201810109788.8A 2017-02-07 2018-02-05 显示装置及其制造方法 Active CN108400148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170017020A KR102607697B1 (ko) 2017-02-07 2017-02-07 표시 장치 및 그 제조 방법
KR10-2017-0017020 2017-02-07

Publications (2)

Publication Number Publication Date
CN108400148A true CN108400148A (zh) 2018-08-14
CN108400148B CN108400148B (zh) 2023-08-25

Family

ID=61167900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810109788.8A Active CN108400148B (zh) 2017-02-07 2018-02-05 显示装置及其制造方法

Country Status (4)

Country Link
US (2) US10586836B2 (zh)
EP (1) EP3392909A1 (zh)
KR (1) KR102607697B1 (zh)
CN (1) CN108400148B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112419972A (zh) * 2019-08-20 2021-02-26 三星显示有限公司 具有像素的显示装置
WO2024066164A1 (zh) * 2022-09-29 2024-04-04 武汉华星光电半导体显示技术有限公司 显示面板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
KR102607697B1 (ko) * 2017-02-07 2023-11-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN110603642B (zh) * 2017-05-17 2022-07-22 苹果公司 具有减少的侧向泄漏的有机发光二极管显示器
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
CN107481676B (zh) * 2017-09-30 2020-09-08 上海天马有机发光显示技术有限公司 一种像素电路的驱动方法、显示面板以及显示装置
KR20190126963A (ko) 2018-05-02 2019-11-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200060002A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102664157B1 (ko) * 2018-12-03 2024-05-07 엘지디스플레이 주식회사 투명표시장치
KR20200136520A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치
CN113348557A (zh) * 2019-10-22 2021-09-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
KR20210113538A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 표시 장치
KR20220080793A (ko) * 2020-12-07 2022-06-15 삼성디스플레이 주식회사 표시 장치
KR20220086722A (ko) * 2020-12-15 2022-06-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638147A (zh) * 2003-10-16 2005-07-13 三星Sdi株式会社 薄膜晶体管
CN103456793A (zh) * 2012-06-04 2013-12-18 三星显示有限公司 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN103681690A (zh) * 2012-09-06 2014-03-26 三星显示有限公司 薄膜晶体管基底及其制造方法
KR20140120717A (ko) * 2013-04-04 2014-10-14 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
CN104124279A (zh) * 2013-04-24 2014-10-29 三星显示有限公司 薄膜晶体管和有机发光二极管显示器
CN104282259A (zh) * 2013-07-12 2015-01-14 三星显示有限公司 有机发光二极管显示器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515357B1 (ko) * 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
CN102782156A (zh) * 2009-12-31 2012-11-14 文塔纳医疗系统公司 用于生成独特特异性核酸探针的方法
US9064473B2 (en) * 2010-05-12 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
KR20130050712A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140139304A (ko) * 2013-05-27 2014-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102103960B1 (ko) 2013-08-16 2020-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
TWI727778B (zh) * 2014-02-21 2021-05-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
KR20160017321A (ko) * 2014-08-04 2016-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160055546A (ko) 2014-11-10 2016-05-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102302373B1 (ko) 2015-02-10 2021-09-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102471333B1 (ko) * 2015-02-12 2022-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102417807B1 (ko) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102297208B1 (ko) * 2015-04-29 2021-09-02 삼성디스플레이 주식회사 유기 발광 표시 장치
US10585506B2 (en) * 2015-07-30 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device with high visibility regardless of illuminance of external light
KR102433316B1 (ko) * 2015-08-06 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN115172467A (zh) * 2016-02-18 2022-10-11 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备
KR102607697B1 (ko) 2017-02-07 2023-11-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102447896B1 (ko) * 2017-05-16 2022-09-27 삼성디스플레이 주식회사 표시 장치 및 불량 검사 방법
KR102527216B1 (ko) * 2017-09-21 2023-04-28 삼성디스플레이 주식회사 표시 장치
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
KR102615707B1 (ko) * 2017-12-29 2023-12-18 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638147A (zh) * 2003-10-16 2005-07-13 三星Sdi株式会社 薄膜晶体管
CN103456793A (zh) * 2012-06-04 2013-12-18 三星显示有限公司 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN103681690A (zh) * 2012-09-06 2014-03-26 三星显示有限公司 薄膜晶体管基底及其制造方法
KR20140120717A (ko) * 2013-04-04 2014-10-14 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
CN104124279A (zh) * 2013-04-24 2014-10-29 三星显示有限公司 薄膜晶体管和有机发光二极管显示器
CN104282259A (zh) * 2013-07-12 2015-01-14 三星显示有限公司 有机发光二极管显示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112419972A (zh) * 2019-08-20 2021-02-26 三星显示有限公司 具有像素的显示装置
WO2024066164A1 (zh) * 2022-09-29 2024-04-04 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
EP3392909A1 (en) 2018-10-24
CN108400148B (zh) 2023-08-25
US10586836B2 (en) 2020-03-10
US20200185474A1 (en) 2020-06-11
KR20180092009A (ko) 2018-08-17
KR102607697B1 (ko) 2023-11-29
US11289556B2 (en) 2022-03-29
US20180226459A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
CN108400148A (zh) 显示装置及其制造方法
CN108511485B (zh) 显示装置
CN107919378B (zh) 具有发射层的显示装置
CN110930948B (zh) 显示装置
EP3355356B1 (en) Display device including an emission layer
CN107342040B (zh) 显示装置
CN105938704B (zh) 有机发光二极管显示器
CN109755276A (zh) 显示设备
CN108735779A (zh) 包含发射层的显示装置
KR101968666B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN110010058A (zh) 阵列基板及显示面板
US11764254B2 (en) Display apparatus
CN101013557B (zh) 有机发光二极管显示器
CN114694590B (zh) 显示装置及其制备方法
CN220402271U (zh) 显示装置
CN101212851A (zh) 有机发光装置及其制造方法
KR20190040160A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant