CN109755276A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN109755276A
CN109755276A CN201811292551.4A CN201811292551A CN109755276A CN 109755276 A CN109755276 A CN 109755276A CN 201811292551 A CN201811292551 A CN 201811292551A CN 109755276 A CN109755276 A CN 109755276A
Authority
CN
China
Prior art keywords
region
pixel
electrode
film transistor
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811292551.4A
Other languages
English (en)
Inventor
李定勳
李承珪
郭源奎
李元世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN109755276A publication Critical patent/CN109755276A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示设备，该显示设备包括：第一薄膜晶体管(TFT)，设置在第一像素区域中，并且包括第一半导体层和第一栅电极，其中，第一半导体层包括第一源区和第一漏区；第二TFT，设置在与第一像素区域相邻的第二像素区域中，并且包括第二半导体层和第二栅电极，其中，第二半导体层包括第二源区和第二漏区；第一像素电极，设置在第一像素区域中，并且包括设置有第一发光层的第一区域和从第一区域延伸并设置在第一通孔上的第二区域；以及第二像素电极，设置在第二像素区域中并且包括设置有第二发光层的第三区域和从第三区域延伸并设置在第二通孔上的第四区域。

Description

显示设备
本申请要求于2017年11月2日在韩国知识产权局提交的第10-2017-0145375号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及显示设备。
背景技术
显示设备包括显示装置和用于控制施加到显示装置的电信号的电子装置。该电子装置包括薄膜晶体管、电容器和多条布线。
为了精确地控制显示装置的光发射及其光发射程度，存在电连接到显示装置的大量的薄膜晶体管以及通过其将电信号传输到薄膜晶体管的大量的布线。然而，薄膜晶体管和布线的数量会使显示装置的显示质量和分辨率降低。
发明内容
发明构思的至少一个实施例包括一种具有改善的显示质量和分辨率的显示设备。
根据发明构思的示例性实施例，显示设备包括：第一薄膜晶体管，设置在基底上的第一像素区域中，并且包括第一半导体层和第一栅电极，其中，第一半导体层包括第一源区和第一漏区；第二薄膜晶体管，设置在基底上的与第一像素区域相邻的第二像素区域中，并且包括第二半导体层和第二栅电极，其中，第二半导体层包括第二源区和第二漏区；第一像素电极，设置在第一像素区域中，并且包括设置有第一发光层的第一区域和从第一区域延伸并设置在第一通孔上的第二区域；以及第二像素电极，设置在第二像素区域中，并且包括设置有第二发光层的第三区域和从第三区域延伸并设置在第二通孔上的第四区域。
第一像素电极的第一区域可以与第一薄膜晶体管的第一源区和第一漏区中的至少一个叠置，第二像素电极的第四区域可以与第二薄膜晶体管的第二源区和第二漏区中的至少一个叠置。
第二像素电极的第四区域的大小可以大于第一像素电极的第二区域的大小。
第二像素电极的第三区域和第一像素电极的第一区域可以彼此对角地分隔开。
显示设备还可以包括覆盖第一像素电极的第二区域和第二像素电极的第四区域的绝缘层。
绝缘层可以覆盖第一像素电极的第一区域的边缘和第二像素电极的第三区域的边缘。
显示设备还可以包括：第一驱动薄膜晶体管和第一电容器，设置在第一像素区域中并且连接到第一薄膜晶体管；以及第二驱动薄膜晶体管和第二电容器，设置在第二像素区域中并且连接到第二薄膜晶体管。
第一像素电极的第一区域可以与第一驱动薄膜晶体管和第一电容器至少部分地叠置，第二像素电极的第四区域可以与第二驱动薄膜晶体管和第二电容器至少部分地叠置。
第一电容器可以与第一驱动薄膜晶体管叠置，第二电容器可以与第二驱动薄膜晶体管叠置。
第一电容器可以包括第一底部电极和第一顶部电极，第二电容器可以包括第二底部电极和第二顶部电极，其中，第一底部电极可以是第一驱动薄膜晶体管的栅电极的至少一部分，并且第二底部电极可以是第二驱动薄膜晶体管的栅电极的至少一部分。
显示设备还可以包括：第一数据线，设置在第一像素区域中；第一开关薄膜晶体管，连接到第一数据线和第一驱动薄膜晶体管；以及屏蔽构件，与第一开关薄膜晶体管的源区和漏区中的至少一个叠置。
屏蔽构件可以设置在与第一顶部电极相同的水平处。
屏蔽构件可以连接到与第一顶部电极电连接的第一电力线。
显示设备还可以包括：第三薄膜晶体管，设置在基底的与第二像素区域相邻的第三像素区域中，第三薄膜晶体管包括第三半导体层和第三栅电极，其中，第三半导体层包括第三源区和第三漏区；以及第三像素电极，设置在第三像素区域中，第三像素电极包括设置有第三发光层的第五区域和从第五区域延伸并设置在第三通孔上的第六区域，其中，第三像素电极的第五区域可以与第三薄膜晶体管的第三源区和第三漏区中的至少一个叠置。
显示设备可以包括：第一驱动薄膜晶体管，位于第一像素区域中，第一驱动薄膜晶体管经由第一连接电极连接到第一薄膜晶体管；第二驱动薄膜晶体管，位于第二像素区域中，第二驱动薄膜晶体管经由第二连接电极连接到第二薄膜晶体管；以及第三驱动薄膜晶体管，位于第三像素区域中，第三驱动薄膜晶体管经由第三连接电极连接到第三薄膜晶体管，其中，第一像素电极至第三像素电极可以分别与第一连接电极至第三连接电极叠置。
第一连接电极至第三连接电极中的至少一个可以与第一像素电极至第三像素电极的第一区域、第三区域和第五区域之中的相应的区域叠置。
第一连接电极至第三连接电极中的至少一个可以与第一像素电极至第三像素电极的第二区域、第四区域和第六区域之中的相应的区域叠置。
第一像素区域、第二像素区域和第三像素区域可以分别与红色像素区域、蓝色像素区域和绿色像素区域对应。
根据发明构思的示例性实施例，一种显示设备包括：第一像素电路，在基底上设置在第一列中，并且包括第一薄膜晶体管；第二像素电路，在基底上设置在与第一列相邻的第二列中，并且包括第二薄膜晶体管；第一像素电极，连接到第一像素电路；第二像素电极，连接到第二像素电路；以及第一绝缘层，在第一像素电极和第二像素电极上，第一绝缘层包括暴露第一像素电极的一部分的第一开口和暴露第二像素电极的一部分的第二开口。
第一像素电极可以包括与第一开口对应的第一区域和从第一区域延伸的第二区域，第二像素电极可以包括与第二开口对应的第三区域和从第三区域延伸的第四区域，第一像素电极的第一区域可以与第一薄膜晶体管至少部分地叠置，第二像素电极的第四区域可以与第二薄膜晶体管至少部分地叠置。
显示设备还可以包括第二绝缘层，第二绝缘层包括第一像素电极的第二区域中的第一通孔和第二像素电极的第四区域中的第二通孔，其中，第二绝缘层设置在第一像素电路与第一像素电极之间和第二像素电路与第二像素电极之间。
第一像素电路和第二像素电路可以均包括驱动薄膜晶体管，其中，第一薄膜晶体管可以连接到第一像素电路的驱动薄膜晶体管的源区和漏区中的一个以及栅电极，并且第二薄膜晶体管可以连接到第二像素电路的驱动薄膜晶体管的源区和漏区中一个以及栅电极。
第一像素电极的第一区域可以与第一像素电路的驱动薄膜晶体管至少部分地叠置，第二像素电极的第四区域可以与第二像素电路的驱动薄膜晶体管至少部分地叠置。
显示设备还可以包括：第三像素电路，在基底上设置在与第二列相邻的第三列中，并且包括第三薄膜晶体管；以及第三像素电极，连接到第三像素电路，其中，第一绝缘层可以包括暴露第三像素电极的一部分的第三开口，其中，第三像素电极可以包括与第三开口对应的第五区域和从第五区域延伸的第六区域，并且第三像素电极的第五区域可以与第三薄膜晶体管至少部分地叠置。
显示设备还可以包括：红色发光层，设置在第一开口中；蓝色发光层，设置在第二开口中；以及绿色发光层，设置在第三开口中。
根据发明构思的示例性实施例，一种显示设备包括：第一薄膜晶体管，设置在基底上的第一像素区域中，并且包括第一半导体层和第一栅电极，其中，第一半导体层包括第一源区和第一漏区；第二薄膜晶体管，设置在基底上的与第一像素区域相邻的第二像素区域中，并且包括第二半导体层和第二栅电极，其中，第二半导体层包括第二源区和第二漏区；第一像素电极，设置在第一像素区域中，并且包括设置有第一发光层的第一区域和从第一区域延伸并设置在第一通孔上的第二区域；以及第二像素电极，设置在第二像素区域中，并且包括设置有第二发光层的第三区域和从第三区域延伸并设置在第二通孔上的第四区域，其中，第二像素电极的第四区域的大小大于第一像素电极的第二区域的大小。
第一像素电极的第一区域可以与第一薄膜晶体管的第一源区和第一漏区中的至少一个叠置，第二像素电极的第四区域可以与第二薄膜晶体管的第二源区和第二漏区中的至少一个叠置。
第二像素电极的第三区域和第一像素电极的第一区域可以彼此对角地分隔开。
附图说明
通过下面结合附图对其中实施例的描述，发明构思将变得明显且更容易领会，在附图中：
图1是根据本发明构思的示例性实施例的显示设备的示意图；
图2是示出根据本发明构思的示例性实施例的显示设备的像素布置的局部平面图；
图3是根据本发明构思的示例性实施例的图1的显示设备的像素的等效电路图；
图4和图5是示出根据本发明构思的示例性实施例的图3的像素的平面图；
图6是示出根据本发明构思的示例性实施例的像素电极的布置的视图；
图7是沿图6的线I-I'截取的剖视图；
图8是沿图6的线II-II'截取的剖视图；以及
图9是沿图6的线III-III'截取的剖视图。
具体实施方式
现在将详细参照发明构思的实施例，在附图中示出了发明构思的示例，其中，同样的附图标记始终表示同样的元件。就这一点而言，本实施例可以具有不同的形式，并且不应被解释为受限于在此阐述的描述。因此，下面仅通过参照附图来描述实施例，以解释本说明书的多个方面。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和全部组合。
由于本公开允许各种改变和许多实施例，因此将在附图中示出并且以书面描述详细描述具体实施例。为了获得充分的理解、实施例的优点和通过实施所完成的目标，参照用于示出一个或更多个实施例的附图。然而，实施例可以具有不同的形式，并且不应被解释为受限于在此阐述的描述。
除非在上下文中有明确不同的含义，否则以单数使用的表述包含复数的表述。
当可以不同地实施某一实施例时，可以不同于所描述的顺序地执行具体的工艺顺序。例如，两个连续描述的工艺可以基本同时执行或以与所描述的顺序相反的顺序来执行。
将在下面参照附图来更详细地描述示例性实施例。
图1是根据本发明构思的示例性实施例的显示设备1的示意图。图2是示出根据本发明构思的实施例的显示设备1的像素布置的局部平面图。
参照图1，根据本发明构思的实施例的显示设备1包括基底10。基底10包括显示区域DA和位于显示区域DA外部的外围区域PA。
多个像素PX可以布置在基底10的显示区域DA中。经由其传输将被施加到显示区域DA的电信号的各种布线可以位于基底10的外围区域PA中。
参照图2，多个像素设置在显示区域DA中。例如，显示设备1包括多个第一像素PX1、多个第二像素PX2和多个第三像素PX3。第一像素PX1、第二像素PX2和第三像素PX3可以在列方向和行方向上以预定的图案重复地布置。
在实施例中，第二像素PX2的面积比与其相邻的第一像素PX1和第三像素PX3的面积小。在实施例中，第二像素PX2是发射蓝色光的蓝色像素B。第二像素PX2彼此分隔开并且布置在假想的第一直线IL1上。第二像素PX2可以具有诸如四边形或八边形的多边形形状、圆形形状或椭圆形形状，多边形形状也可以是圆的多边形(round polygon)。在实施例中，第二像素PX2具有菱形形状并且具有圆角。
第三像素PX3位于假想的四边形IS的一对第一顶点P1中，在假想的四边形IS中，第二像素PX2以四边形的中心为中心，其中，第一顶点P1彼此面对。第一像素PX1位于假想的四边形IS的一对第二顶点P2中，其中，第二顶点P2彼此面对。在实施例中，假想的四边形IS是正方形。
第一像素PX1与第二像素PX2和第三像素PX3分隔开，并且位于假想的四边形IS的与第一顶点P1相邻的第二顶点P2处。在实施例中，第一像素PX1具有比与其相邻的第二像素PX2大的面积。在实施例中，第一像素PX1是发射红色光的红色像素R。第一像素PX1可以具有诸如包括四边形和八边形的多边形、圆形和椭圆形的形状。多边形可以包括圆多边形(round polygon)。在实施例中，第一像素PX1具有菱形形状并且具有圆角。
第三像素PX3与第一像素PX1和第二像素PX2分隔开，并且位于假想的四边形IS的第一顶点P1处。在实施例中，第三像素PX3的面积比与其相邻的第二像素PX2的面积大。另外，在实施例中，第三像素PX3的面积不同于第一像素PX1的面积。在实施例中，第三像素PX3的面积比第一像素PX1的面积大。在另一实施例中，第三像素PX3的面积与第一像素PX1的面积相同。在实施例中，第三像素PX3是发射绿色光的绿色像素G。第三像素PX3可以具有诸如包括四边形和八边形的多边形、圆形和椭圆形的形状。多边形可以包括圆多边形(roundpolygon)。在实施例中，第三像素PX3具有菱形形状并且具有圆角。
多个第一像素PX1和多个第三像素PX3互相交替地布置在假想的第二直线IL2上，因此，在第一顶点P1中的多个第三像素PX3和在第二顶点P2中的多个第一像素PX1围绕第二像素PX2。
多个像素以第一像素PX1、第二像素PX2、第三像素PX3和第二像素PX2的顺序沿第一方向重复地布置在每一行中。
蓝色像素B在有机发光器件OLED中具有相对低的效率。因此，根据本发明构思的实施例，通过相对于一个红色像素R和一个绿色像素G布置两个蓝色像素B来改善显示设备1的效率。
图3是根据本发明构思的示例性实施例的图1的显示设备1的像素PX的等效电路图。
像素PX包括发射光的发光器件和从多条布线接收信号以驱动发光器件的像素电路。在下文中，作为示例将描述使有机发光器件OLED作为发光器件的像素PX。图3中示出的像素PX可以同样地应用于第一像素PX1至第三像素PX3中的每一个。
布线可以包括用于传输第一扫描信号GI的第一扫描线GIL、用于传输第二扫描信号GW的第二扫描线GWL、用于传输第三扫描信号GB的第三扫描线GBL、用于传输数据信号DATA的数据线DL和用于传输第一电源电压ELVDD的电力线PL。像素电路的实施例不限于此，并且还可以包括如图3中所示的用于传输初始化电压Vint的初始化线VL和用于传输发射控制信号EM的发射控制线EML。
在实施例中，像素PX的像素电路包括例如第一晶体管T1至第七晶体管T7的多个晶体管和电容器Cst。
第一晶体管T1包括连接到电容器Cst的第一电极Cst1的栅电极G1、经由第五晶体管T5连接到电力线PL的第一电极S1和经由第六晶体管T6电连接到有机发光器件OLED的像素电极的第二电极D1。第一晶体管T1用作驱动晶体管，并且根据第二晶体管T2的开关操作接收数据信号DATA以将电流供应到有机发光器件OLED。
第二晶体管T2包括连接到第二扫描线GWL的栅电极G2、连接到数据线DL的第一电极S2和与第一晶体管T1的第一电极S1连接的第二电极D2。第二晶体管T2根据通过第二扫描线GWL传输的第二扫描信号GW而导通，并且将传输到数据线DL的数据信号DATA传输到第一晶体管T1的第一电极S1。
第三晶体管T3包括连接到第二扫描线GWL的栅电极G3、连接到第一晶体管T1的第二电极D1的第一电极S3以及与电容器Cst的第一电极Cst1、第四晶体管T4的第二电极D4和第一晶体管T1的栅电极G1连接的第二电极D3。第三晶体管T3根据通过第二扫描线GWL传输的第二扫描信号GW而导通以二极管连接第一晶体管T1。
第四晶体管T4包括连接到第一扫描线GIL的栅电极G4、连接到初始化线VL的第一电极S4以及与电容器Cst的第一电极Cst1、第三晶体管T3的第二电极D3和第一晶体管T1的栅电极G1连接的第二电极D4。第四晶体管T4根据通过第一扫描线GIL传输的第一扫描信号GI而导通，以通过将初始化电压Vint传输到第一晶体管T1的栅电极G1来执行使第一晶体管T1的栅极电压初始化的初始化操作。
第五晶体管T5包括连接到发射控制线EML的栅电极G5、连接到电力线PL的第一电极S5以及与第一晶体管T1的第一电极S1和第二晶体管T2的第二电极D2连接的第二电极D5。
第六晶体管T6包括连接到发射控制线EML的栅电极G6、与第一晶体管T1的第二电极D1和第三晶体管T3的第一电极S3连接的第一电极S6以及与有机发光器件OLED的像素电极连接的第二电极D6。
第五晶体管T5和第六晶体管T6响应于通过发射控制线EML接收的发射控制信号EM而同时导通，使得电流流过有机发光器件OLED。
第七晶体管T7包括连接到第三扫描线GBL的栅电极G7、与第六晶体管T6的第二电极D6和有机发光器件OLED的像素电极连接的第一电极S7以及连接到初始化线VL的第二电极D7。第七晶体管T7根据通过第三扫描线GBL传输的第三扫描信号GB而导通，以通过将初始化电压Vint传输到有机发光器件OLED的像素电极来执行使有机发光器件OLED的像素电极的电压初始化的初始化操作。
与第七晶体管T7的栅电极G7连接的第三扫描线GBL可以是下一行或上一行的第一扫描线GIL或第二扫描线GWL，第三扫描信号GB可以是下一行或上一行的第一扫描信号GI或第二扫描信号GW。在一个实施例中，省略第七晶体管T7。
电容器Cst包括连接到第一晶体管T1的栅电极G1的第一电极Cst1和连接到电力线PL的第二电极Cst2。电容器Cst的第一电极Cst1还连接到第三晶体管T3的第二电极D3和第四晶体管T4的第二电极D4。在实施例中，第一电极Cst1和第二电极Cst2均由导电材料制成。
有机发光器件OLED包括像素电极和面对像素电极的共电极。在实施例中，共电极接收第二电源电压ELVSS。在实施例中，第一电源电压ELVDD比第二电源电压ELVSS高。在实施例中，第二电源电压ELVSS是地电压。
在实施例中，在有机发光器件OLED的像素电极与共电极之间包括中间层。中间层包括发射光的有机发光层，并且还可以包括诸如空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)的各种功能层中的至少一个。然而，由于各种功能层还可以设置在像素电极与有机发光层之间和/或有机发光层与共电极之间，因此发明构思的实施例不限于此。
有机发光层可以发射红色光、绿色光或蓝色光。然而，由于有机发光层还可以发射白色光，因此本发明构思的实施例不限于此。在这种情况下，有机发光层可以包括其中堆叠有发射红色光的发射材料、发射绿色光的发射材料和发射蓝色光的发射材料的结构，或者其中混合有发射红色光的发射材料、发射绿色光的发射材料和发射蓝色光的发射材料的结构。
在实施例中，有机发光器件OLED能够通过从第一晶体管T1接收驱动电流Ioled以发射预定颜色的光来显示图像，从而显示图像。
图4和图5是示出根据本发明构思的示例性实施例的图3的像素PX的平面图。图6是示出根据本发明构思的示例性实施例的像素电极的布置的视图。图7是沿图6的线I-I'截取的剖视图；图8是沿图6的线II-II'截取的剖视图；以及图9是沿图6的线III-III'截取的剖视图。
图4是示出图3的像素电路的平面图。一起参照图4以及图7至图9，在根据本发明构思的实施例的像素布置中，第一列的第一像素区域、第二列的第二像素区域、第三列的第三像素区域和第四列的第四像素区域在基底10的第一方向上重复，第一像素PX1、第二像素PX2、第三像素PX3和第二像素PX2在第一像素区域至第四像素区域中重复地布置。在实施例中，第一像素区域是其中设置有红色像素R的红色像素区域，第二像素区域和第四像素区域是其中设置有蓝色像素B的蓝色像素区域，第三像素区域是其中设置有绿色像素G的绿色像素区域。
图4示出了以下示例：第一像素PX1设置在基底10的第一像素区域中，第二像素PX2设置在与第一像素区域相邻的第二像素区域中，并且第三像素PX3设置在与第二像素区域相邻的第三像素区域中。虽然未示出，但在示例性实施例中，第二像素PX2设置在与第三像素区域相邻的第四像素区域中。
第一像素PX1包括第一发光器件和连接到第一发光器件的第一像素电路。第二像素PX2包括第二发光器件和连接到第二发光器件的第二像素电路。第三像素PX3包括第三发光器件和连接到第三发光器件的第三像素电路。
第一像素PX1至第三像素PX3设置在沿第一方向延伸的多条布线与沿同第一方向交叉的第二方向延伸的多条布线彼此相交的点处。第一扫描线GIL、第二扫描线GWL、第三扫描线GBL、初始化线VL和发射控制线EML在第一方向上延伸。数据线DL和电力线PL在第二方向上延伸。
第一像素电路至第三像素电路中的每一个的第一晶体管T1至第七晶体管T7可以被各自实施为包括半导体层和与半导体层绝缘并位于与沟道区对应的位置处的栅电极的薄膜晶体管，半导体层包括源区、漏区和位于源区与漏区之间的沟道区。第一像素电路至第三像素电路是相同的，并且因此将均被描述为像素PX或像素电路。
缓冲层11设置在基底10上，第一晶体管T1至第七晶体管T7的半导体层101设置在缓冲层11上。在一个实施例中，省略缓冲层11。
半导体层101可以由例如多晶硅形成。第一晶体管T1至第七晶体管T7可以沿半导体层101形成。在实施例中，第一晶体管T1至第七晶体管T7的半导体层均设置在同一水平处。半导体层101可以彼此连接，并且可以以各种形式弯曲。在实施例中，第一晶体管T1至第七晶体管T7的半导体层101均包括未掺杂有杂质的沟道区以及掺杂有杂质的源区和漏区。这里，杂质根据晶体管的类型而改变，并且可以是N型杂质或P型杂质。在下文中，第一晶体管T1至第七晶体管T7的半导体层将被称为半导体层101_1至101_7，并且图4和图5中省略其图示。图3中示出的晶体管的第一电极和第二电极分别对应于图4中示出的源区和漏区。在下文中，晶体管的术语“第一电极”和“第二电极”可以分别指“源区”和“漏区”，或者反之亦然。
第一绝缘层12设置在半导体层101上，第一晶体管T1至第七晶体管T7的栅电极G1至G7设置在第一绝缘层12上。在实施例中，在第一方向上延伸的第一扫描线GIL、第二扫描线GWL、第三扫描线GBL和发射控制线EML设置在与第一晶体管T1的栅电极G1至第七晶体管T7的栅电极G7相同的水平处。
第一晶体管T1包括半导体层101_1和栅电极G1，其中，半导体层101_1包括源区S1和漏区D1以及位于源区S1与漏区D1之间的沟道区。第一晶体管T1的栅电极G1与沟道区在平面上叠置。在一个实施例中，第一晶体管T1的半导体层101_1在源区S1与漏区D1之间具有曲率，使得沟道区延长，从而使施加到栅电极G1的栅极电压的驱动范围扩宽。第一晶体管T1的半导体层101_1可以具有诸如“S”、“M”和“W”的各种形状。
第二晶体管T2包括半导体层和栅电极G2，其中，半导体层包括源区S2和漏区D2以及在源区S2与漏区D2之间的沟道区。在实施例中，第二晶体管T2的栅电极G2与沟道区在平面上叠置。第二晶体管T2的源区S2通过第一绝缘层12至第三绝缘层14的接触孔111电连接到数据线DL。第二晶体管T2的漏区D2连接到第一晶体管T1的源区S1。
第三晶体管T3包括半导体层101_3和栅电极G3，其中，半导体层101_3包括源区S3和漏区D3以及位于源区S3与漏区D3之间的沟道区。在实施例中，第三晶体管T3的栅电极G3与沟道区在平面上叠置，并且由第二扫描线GWL的一部分形成。第三晶体管T3的源区S3连接到第一晶体管T1的漏区D1，漏区D3经由连接电极103电连接到第一晶体管T1的栅电极G1。连接电极103经由第一绝缘层12、第二绝缘层13和第三绝缘层14的暴露第三晶体管T3的漏区D3的接触孔112以及第二绝缘层13和第三绝缘层14的暴露第一晶体管T1的栅电极G1的接触孔113将第三晶体管T3的漏区D3电连接到第一晶体管T1的栅电极G1。
第四晶体管T4包括半导体层和栅电极G4，其中，半导体层包括源区S4和漏区D4以及位于源区S4与漏区D4之间的沟道区。在实施例中，第四晶体管T4的栅电极G4与沟道区在平面上叠置，并且由第一扫描线GIL的一部分形成。第四晶体管T4的源区S4经由连接电极105电连接到初始化线VL，漏区D4电连接到第三晶体管T3的漏区D3和第一晶体管T1的栅电极G1。连接电极105通过第一绝缘层12、第二绝缘层13和第三绝缘层14的暴露第四晶体管T4的源区S4的接触孔114以及第三绝缘层14的暴露初始化线VL的接触孔115将第四晶体管T4的源区S4连接到初始化线VL。在实施例中，初始化线VL设置在与电容器Cst的第二电极Cst2相同的水平处。
第五晶体管T5包括半导体层和栅电极G5，其中，半导体层包括源区S5和漏区D5以及位于源区S5与漏区D5之间的沟道区。在实施例中，第五晶体管T5的栅电极G5与沟道区在平面上叠置，并且由发射控制线EML的一部分形成。第五晶体管T5的源区S5通过第一绝缘层12、第二绝缘层13和第三绝缘层14的暴露源区S5的一部分的接触孔116电连接到电力线PL，漏区D5连接到第一晶体管T1的第一电极S1。
第六晶体管T6包括半导体层101_6和栅电极G6，其中，半导体层101_6包括源区S6、漏区D6以及位于源区S6与漏区D6之间的沟道区。在实施例中，第六晶体管T6的栅电极G6与沟道区在平面上叠置，并且由发射控制线EML的一部分形成。第六晶体管T6的源区S6连接到第一晶体管T1的漏区D1，漏区D6电连接到有机发光器件OLED的像素电极。第六晶体管T6的漏区D6通过第一绝缘层12、第二绝缘层13和第三绝缘层14的暴露漏区D6的一部分的接触孔117电连接到第三绝缘层14上的连接电极107。像素电极通过经由连接到第六晶体管T6的漏区D6的连接电极107上的第四绝缘层15的通孔电连接到连接电极107来连接到第六晶体管T6的漏区D6。
第七晶体管T7包括半导体层101_7和栅电极G7，其中，半导体层101_7包括源区S7、漏区D7以及位于源区S7与漏区D7之间的沟道区。在实施例中，第七晶体管T7的栅电极G7与沟道区在平面上叠置，并且由第三扫描线GBL的一部分形成。第七晶体管T7的漏区D7连接到第四晶体管T4的源区S4，源区S7连接到第六晶体管T6的漏区D6。
第二绝缘层13设置在第一晶体管T1至第七晶体管T7的栅电极G1至G7上。电容器Cst的第二电极Cst2设置在第二绝缘层13上。在实施例中，初始化线VL和屏蔽构件130设置在与电容器Cst的第二电极Cst2相同的水平处。在实施例中，屏蔽构件130是诸如黑矩阵的光屏蔽构件。光屏蔽构件可以包括光吸收材料。
电容器Cst的第一电极Cst1是第一晶体管T1的栅电极G1。即，电容器Cst的第一电极Cst1和第一晶体管T1的栅电极G1可以被理解为单个单元。在实施例中，电容器Cst的第一电极Cst1与相邻像素分离开并形成为矩形形状，并且由与第一扫描线GIL、第二扫描线GWL、第三扫描线GBL和发射控制线EML相同的材料形成且形成在与第一扫描线GIL、第二扫描线GWL、第三扫描线GBL和发射控制线EML相同的水平处。
在实施例中，电容器Cst的第二电极Cst2连接到在第一方向上相邻的像素(即，在同一行中的像素)的第二电极Cst2。电容器Cst的第二电极Cst2与第一电极Cst1叠置以覆盖整个第一电极Cst1，并且在平面上和沿着截面具有与第一晶体管T1垂直叠置的结构。在电容器Cst的第一电极Cst1与第二电极Cst2之间的第二绝缘层13用作介电层。电容器Cst的第二电极Cst2在与暴露第一电极Cst1的一部分的接触孔113对应的位置处具有开口109。
第三绝缘层14设置在电容器Cst的第二电极Cst2上。数据线DL和电力线PL沿第二方向在第三绝缘层14上延伸。在实施例中，电力线PL与电容器Cst的第二电极Cst2部分地叠置。
电容器Cst的第二电极Cst2通过第三绝缘层14的暴露第二电极Cst2的一部分的接触孔118电连接到电力线PL。因此，电力线PL用作在第二方向上延伸的电力线，电容器Cst的第二电极Cst2用作在第一方向上延伸的电力线，使得电力线PL可以总体上具有网格结构。电力线PL电连接到第五晶体管T5的源区S5。
屏蔽构件130通过第三绝缘层14的暴露屏蔽构件130的一部分的接触孔119电连接到电力线PL。屏蔽构件130在第一方向上与第二晶体管T2至少部分地叠置。屏蔽构件130可以与第二晶体管T2的源区S2和漏区D2中的至少一个叠置。屏蔽构件130可以防止第二晶体管T2受到从外部入射的光的影响。屏蔽构件130可以电连接到施加有恒定电压的电力线PL，从而防止第二晶体管T2受到附近其它电信号的影响。即，屏蔽构件130可以改善像素电路的操作特性。
虽然根据上述实施例屏蔽构件130连接到电力线PL，但本发明构思的实施例不限于此。在一个实施例中，屏蔽构件130连接到初始化线VL，作为恒定电压的初始化电压Vint施加到屏蔽构件130。可选择地，恒定电压ELVSS可以施加到屏蔽构件130。
在实施例中，连接电极103、105和107被布置为与数据线DL和电力线PL在相同的水平处。连接电极103、105和107填充形成在第一绝缘层12至第三绝缘层14中的至少一个中的接触孔112至115以及117，以接触绝缘层下方的电极层。
图5是示出其中有机发光器件的一部分形成在图4的像素电路上的示例的平面图。一起参照图5至图9，第四绝缘层15设置在第一像素电路至第三像素电路上。
分别电连接到第一像素电路至第三像素电路的第一像素电极PE1至第三像素电极PE3设置在第四绝缘层15上。连接到第一像素电路的第一像素电极PE1设置在第一像素PX1的第一像素电路上。连接到第二像素电路的第二像素电极PE2设置在第二像素PX2的第二像素电路上。连接到第三像素电路的第三像素电极PE3设置在第三像素PX3的第三像素电路上。
在实施例中，第一像素电极PE1和第二像素电极PE2在平面上设置为在对角线方向上彼此相邻。在实施例中，第一像素电极PE1沿着在第一方向上布置的第一假想线在第二方向上延伸到第一点，第二像素电极PE2沿第二假想线在第二方向上延伸到第二点，其中，第二假想线沿第一方向延伸，第一假想线高于第二假想线。在实施例中，第一像素电极PE1沿第三假想线在与第二方向相反的方向上延伸到第三点，第二像素电极PE2沿着比第三假想线低的第四假想线在与第二方向相反的方向上延伸到第四点，第三假想线和第四假想线沿第一方向延伸。在一个实施例中，第三像素电极PE3和第二像素电极PE2在平面上设置为在对角线方向上彼此相邻。在实施例中，第三像素电极PE3沿布置在第一方向上的第五假想线在第二方向上延伸到第五点，并且第五假想线高于第二假想线。在实施例中，第三像素电极PE3沿比第四假想线高的第六假想线在与第二方向相反的方向上延伸到第六点。第五假想线和第六假想线沿第一方向延伸。
第一像素电极PE1(例如，见图7的122a、121a和125a)通过第四绝缘层15的第一通孔VIA1接触连接电极107。因此，第一像素电极PE1通过第一通孔VIA1电连接到第一像素PX1的第六晶体管T6的漏区D6。
第二像素电极PE2(例如，见图8的125b、121b和122b)通过第四绝缘层15的第二通孔VIA2接触连接电极107。因此，第二像素电极PE2通过第二通孔VIA2电连接到第二像素PX2的第六晶体管T6的漏区D6。
第三像素电极PE3(例如，见图9的122c、121c和125c)通过第四绝缘层15的第三通孔VIA3接触连接电极107。因此，第三像素电极PE3通过第三通孔VIA3电连接到第三像素PX3的第六晶体管T6的漏区D6。
参照图6，第一像素电极PE1、第二像素电极PE2、第三像素电极PE3和第二像素电极PE2在每一行中沿第一方向重复地设置在第四绝缘层15上。第一像素电极PE1沿第二方向布置在第一列中。第二像素电极PE2沿第二方向布置在与第一列相邻的第二列中。第三像素电极PE3沿第二方向布置在与第二列相邻的第三列中。第二像素电极PE2沿第二方向布置在与第三列相邻的第四列中。
第一像素电极PE1包括具有其中设置有第一发光层的第一发光部分121a的第一区域122a和从第一区域122a延伸的第二区域125a。在实施例中，第二区域125a对应于第一通孔VIA1的位置，并且位于第一通孔VIA1上。第一发光部分121a具有第一面积A1。
第一区域122a的第一发光部分121a对应于第五绝缘层16的第一开口OP1，第一区域122a的边缘由第五绝缘层16覆盖。例如，第一发光部分121a设置在第一开口OP1内。第二区域125a可以设置在第一通孔VIA1上，以覆盖第一通孔VIA1。在实施例中，第二区域125a由第五绝缘层16覆盖。在实施例中，第一通孔VIA1形成在第四绝缘层15中，第一像素电极PE1经由第一通孔VIA1电连接到第一像素电路。例如，第一像素电极PE1的第二区域125a通过第一通孔VIA1连接到连接电极107。在实施例中，第一像素电极PE1的第一区域122a在平面上相对于第二区域125a位于第一像素电路的上部(图5中的UU)处。
第二像素电极PE2包括具有其中设置有第二发光层的第二发光部分121b的第一区域122b和从第一区域122b延伸的第二区域125b。在实施例中，第二区域125b对应于第二通孔VIA2的位置，并且位于第二通孔VIA2上。例如，第二像素电极PE2的第二区域125b通过第二通孔VIA2连接到连接电极107。第二发光部分121b具有第二面积A2。在实施例中，第二面积A2小于第一面积A1。
在实施例中，第一区域122b的第二发光部分121b对应于第五绝缘层16的第二开口OP2，第一区域122b的边缘由第五绝缘层16覆盖。例如，第二发光部分121b设置在第二开口OP2内。在实施例中，第二区域125b设置在第二通孔VIA2上以覆盖第二通孔VIA2。在实施例中，第二区域125b由第五绝缘层16覆盖。在实施例中，第二通孔VIA2形成在第四绝缘层15中，第二像素电极PE2经由第二通孔VIA2电连接到第二像素电路。在实施例中，第二像素电极PE2的第一区域122b在平面上相对于第二区域125b位于第二像素电路的下部(图5中的DU)处。
第三像素电极PE3包括具有其中设置有第三发光层的第三发光部分121c的第一区域122c和从第一区域122c延伸的第二区域125c。在实施例中，第二区域125c对应于第三通孔VIA3的位置，并且位于第三通孔VIA3上。第三发光部分121c具有第三面积A3。在实施例中，第三面积A3大于第二面积A2。
在实施例中，第一区域122c的第三发光部分121c对应于第五绝缘层16的第三开口OP3，第一区域122c的边缘由第五绝缘层16覆盖。例如，第三发光部分121c设置在第三开口OP3内。在实施例中，第二区域125c设置在第三通孔VIA3上以覆盖第三通孔VIA3。在实施例中，第二区域125c由第五绝缘层16覆盖。在实施例中，第三通孔VIA3形成在第四绝缘层15中，第三像素电极PE3通过第三通孔VIA3电连接到第三像素电路。在实施例中，第三像素电极PE3的第一区域122c在平面上相对于第二区域125c位于第三像素电路的上端(图5中的UU)处。
第一像素电极PE1的第一区域122a与第二像素电极PE2的第一区域122b对角地分隔开。第一像素电极PE1的第二区域125a与第二像素电极PE2的第二区域125b对角地分隔开。
第三像素电极PE3的第一区域122c与第二像素电极PE2的第一区域122b对角地分隔开。第三像素电极PE3的第二区域125c与第二像素电极PE2的第二区域125b对角地分隔开。
在实施例中，第二像素电极PE2的第二区域125b的大小(面积)大于第一像素电极PE1的第二区域125a和第三像素电极PE3的第二区域125c的大小(面积)。在实施例中，第一像素电极PE1的第二区域125a的大小(面积)与第三像素电极PE3的第二区域125c的大小(面积)相同。
第二像素电极PE2的第二区域125b在平面图上位于第一像素电极PE1的第一区域122a与第三像素电极PE3的第一区域122c之间。
图7是第一像素PX1的一部分的剖视图；图8是第二像素PX2的一部分的剖视图；图9是第三像素PX3的一部分的剖视图。
参照图7，第四绝缘层15设置在第一像素电路上，第一像素电极PE1设置在第四绝缘层15上。覆盖第一像素电极PE1并且具有暴露第一像素电极PE1的第一发光部分121a的第一开口OP1的第五绝缘层16设置在第一像素电极PE1上。第五绝缘层16覆盖第一像素电极PE1的第一区域122a的边缘和第二区域125a。
第一发光层140a设置在第一像素电极PE1的第一发光部分121a上(即，第五绝缘层16的第一开口OP1中)。面对第一像素电极PE1的共电极160设置在第一发光层140a上。共电极160可以设置在基底10的整个表面上以覆盖第一发光层140a和第五绝缘层16。在实施例中，共电极160由导电材料制成。
在实施例中，第一像素电极PE1的第一区域122a在平面上与第三晶体管T3、第一晶体管T1和电容器Cst中的每一个的至少一部分叠置。第一像素电极PE1的第一区域122a可以在平面上与连接电极103完全地叠置(见图5中的X)。在实施例中，第一像素电极PE1的第一区域122a在平面上与第三晶体管T3的源区和漏区中的至少一个叠置。在实施例中，第一像素电极PE1的第二区域125a在平面上与第六晶体管T6的至少一部分叠置。
图7示出了第一晶体管T1的半导体层101_1和栅电极G1、第三晶体管T3的半导体层101_3和栅电极G3、第六晶体管T6的半导体层101_6和栅电极G6以及电容器Cst的第一电极Cst1和第二电极Cst2。
参照图8，第四绝缘层15设置在第二像素电路上，第二像素电极PE2设置在第四绝缘层15上。覆盖第二像素电极PE2并且具有暴露第二像素电极PE2的第二发光部分121b的第二开口OP2的第五绝缘层16设置在第二像素电极PE2上。第五绝缘层16覆盖第二像素电极PE2的第一区域122b的边缘和第二区域125b。
第二发光层140b设置在第二像素电极PE2的第二发光部分121b上(即，在第五绝缘层16的第二开口OP2中)。面对第二像素电极PE2的共电极160设置在第二发光层140b上。共电极160可以设置在基底10的整个表面上以覆盖第二发光层140b和第五绝缘层16。
在实施例中，第二像素电极PE2的第一区域122b与第七晶体管T7的至少一部分叠置。虽然未在图8中示出，但当参照图5时，在实施例中，第二像素电极PE2的第一区域122b与相邻于该第二像素PX2的行的第二像素PX2的第四晶体管T4的至少一部分叠置。第二像素电极PE2的第二区域125b与第三晶体管T3、第一晶体管T1、电容器Cst和第六晶体管T6中的每一个的至少一部分叠置。在实施例中，第二像素电极PE2的第二区域125b与第三晶体管T3的源区和漏区中的至少一个叠置。第二像素电极PE2的第二区域125b可以在平面上与连接电极103完全地叠置(见图5中的Y)。
图8示出了第一晶体管T1的半导体层101_1和栅电极G1、第三晶体管T3的半导体层101_3和栅电极G3、第六晶体管T6的半导体层101_6和栅电极G6、第七晶体管T7的半导体层101_7和栅电极G7以及电容器Cst的第一电极Cst1和第二电极Cst2。
参照图9，第四绝缘层15设置在第三像素电路上，第三像素电极PE3设置在第四绝缘层15上。在实施例中，覆盖第三像素电极PE3并且具有暴露第三像素电极PE3的第三发光部分121c的第三开口OP3的第五绝缘层16设置在第三像素电极PE3上。第五绝缘层16覆盖第三像素电极PE3的第一区域122c的边缘和第二区域125c。
第三发光层140c设置在第三像素电极PE3的第三发光部分121c上(即，在第五绝缘层16的第三开口OP3中)。面对第三像素电极PE3的共电极160设置在第三发光层140c上。共电极160可以设置在基底10的整个表面上以覆盖第三发光层140c和第五绝缘层16。
在实施例中，第三像素电极PE3的第一区域122c在平面上与第三晶体管T3、第一晶体管T1和电容器Cst中的每一个的至少一部分叠置。第三像素电极PE3的第一区域122c可以在平面上与连接电极103完全地叠置(见图5中的Z)。第三像素电极PE3的第一区域122c与第三晶体管T3的源区和漏区中的至少一个叠置。在实施例中，第三像素电极PE3的第二区域125c在平面上与第六晶体管T6的至少一部分叠置。
图9示出了第一晶体管T1的半导体层101_1和栅电极G1、第三晶体管T3的半导体层101_3和栅电极G3、第六晶体管T6的半导体层101_6和栅电极G6以及电容器Cst的第一电极Cst1和第二电极Cst2。
虽然未在图7至图9中示出，但是可以在共电极160上设置封装基底或封装层。在实施例中，封装层或基底是无机材料。例如，无机材料可以是诸如氮化硅、氧化硅或氮氧化硅的硅基材料。
根据本发明构思的实施例，第一像素电极PE1至第三像素电极PE3覆盖在第一像素电极PE1至第三像素电极PE3下方的薄膜晶体管(例如，第三晶体管T3)的至少一部分，并且在平面上与其叠置。因此，第一像素电极PE1至第三像素电极PE3可以防止薄膜晶体管受入射到薄膜晶体管的源区和漏区中的至少一个的光和/或附近其它电信号的影响。即，第一像素电极PE1至第三像素电极PE3还可以增强像素电路的操作特性。
在图5至图9中的像素电极的发光部分可以对应于图1和图2中示出的像素。在实施例中，像素电极的发光部分的面积(在下文中为“发光面积”)正比于像素电极的面积，并且像素电极的发光面积决定了像素的开口率，因此，为了本说明书中描述的方便，像素电极的发光部分被描述为像素。
在本公开的本说明书和权利要求中，术语“对应”用于表示来自根据上下文的多个元件之中的设置在同一区域中的元件。即，如果第一构件“对应”于多个第二构件中的一个，则它意味着多个第二构件中的所述一个第二构件设置在与所述第一构件相同的区域中。例如，当第一电极对应于多个第二电极中的一个第二电极时，它意味着第一电极和对应于该第一电极的第二电极设置在同一像素区域中。
发明构思的至少一个实施例提供了一种通过优化的像素布置并通过使像素中的薄膜晶体管受到的外部影响最小化而能够显示高质量图像的显示设备。然而，本发明构思的范围不受这些效果限制。
虽然已经参照附图描述了一个或更多个实施例，但本领域普通技术人员将理解的是，在不脱离发明构思的精神和范围的情况下，可以在此做出形式和细节上的各种改变。

Claims (26)

1.一种显示设备，所述显示设备包括：
第一薄膜晶体管，设置在基底上的第一像素区域中，并且包括第一半导体层和第一栅电极，其中，所述第一半导体层包括第一源区和第一漏区；
第二薄膜晶体管，设置在所述基底上的与所述第一像素区域相邻的第二像素区域中，并且包括第二半导体层和第二栅电极，其中，所述第二半导体层包括第二源区和第二漏区；
第一像素电极，设置在所述第一像素区域中，并且包括设置有第一发光层的第一区域和从所述第一区域延伸并设置在第一通孔上的第二区域；以及
第二像素电极，设置在所述第二像素区域中，并且包括设置有第二发光层的第三区域和从所述第三区域延伸并设置在第二通孔上的第四区域，
其中，所述第一像素电极的所述第一区域与所述第一薄膜晶体管的所述第一源区和所述第一漏区中的至少一个叠置，并且
其中，所述第二像素电极的所述第四区域与所述第二薄膜晶体管的所述第二源区和所述第二漏区中的至少一个叠置。
2.根据权利要求1所述的显示设备，其中，所述第二像素电极的所述第四区域的大小大于所述第一像素电极的所述第二区域的大小。
3.根据权利要求1所述的显示设备，其中，所述第二像素电极的所述第三区域和所述第一像素电极的所述第一区域彼此对角地分隔开。
4.根据权利要求1所述的显示设备，所述显示设备还包括覆盖所述第一像素电极的所述第二区域和所述第二像素电极的所述第四区域的绝缘层。
5.根据权利要求4所述的显示设备，其中，所述绝缘层覆盖所述第一像素电极的所述第一区域的边缘和所述第二像素电极的所述第三区域的边缘。
6.根据权利要求1所述的显示设备，所述显示设备还包括：
第一驱动薄膜晶体管和第一电容器，设置在所述第一像素区域中并且连接到所述第一薄膜晶体管；以及
第二驱动薄膜晶体管和第二电容器，设置在所述第二像素区域中并且连接到所述第二薄膜晶体管。
7.根据权利要求6所述的显示设备，其中，所述第一像素电极的所述第一区域与所述第一驱动薄膜晶体管和所述第一电容器至少部分地叠置，并且
所述第二像素电极的所述第四区域与所述第二驱动薄膜晶体管和所述第二电容器至少部分地叠置。
8.根据权利要求6所述的显示设备，其中，所述第一电容器与所述第一驱动薄膜晶体管叠置，并且
所述第二电容器与所述第二驱动薄膜晶体管叠置。
9.根据权利要求6所述的显示设备，其中，所述第一电容器包括第一底部电极和第一顶部电极，并且
所述第二电容器包括第二底部电极和第二顶部电极，
其中，所述第一底部电极是所述第一驱动薄膜晶体管的栅电极的至少一部分，并且
所述第二底部电极是所述第二驱动薄膜晶体管的栅电极的至少一部分。
10.根据权利要求9所述的显示设备，所述显示设备还包括：
第一数据线，设置在所述第一像素区域中；
第一开关薄膜晶体管，连接到所述第一数据线和所述第一驱动薄膜晶体管；以及
屏蔽构件，与所述第一开关薄膜晶体管的源区和漏区中的至少一个叠置。
11.根据权利要求10所述的显示设备，其中，所述屏蔽构件设置在与所述第一顶部电极相同的水平处。
12.根据权利要求10所述的显示设备，其中，所述屏蔽构件连接到与所述第一顶部电极电连接的第一电力线。
13.根据权利要求1所述的显示设备，所述显示设备还包括：
第三薄膜晶体管，设置在所述基底的与所述第二像素区域相邻的第三像素区域中，所述第三薄膜晶体管包括第三半导体层和第三栅电极，其中，所述第三半导体层包括第三源区和第三漏区；以及
第三像素电极，设置在所述第三像素区域中，所述第三像素电极包括设置有第三发光层的第五区域和从所述第五区域延伸并设置在第三通孔上的第六区域，
其中，所述第三像素电极的所述第五区域与所述第三薄膜晶体管的所述第三源区和所述第三漏区中的至少一个叠置。
14.根据权利要求13所述的显示设备，所述显示设备还包括：
第一驱动薄膜晶体管，位于所述第一像素区域中，所述第一驱动薄膜晶体管经由第一连接电极连接到所述第一薄膜晶体管；
第二驱动薄膜晶体管，位于所述第二像素区域中，所述第二驱动薄膜晶体管经由第二连接电极连接到所述第二薄膜晶体管；以及
第三驱动薄膜晶体管，位于所述第三像素区域中，所述第三驱动薄膜晶体管经由第三连接电极连接到所述第三薄膜晶体管，
其中，所述第一像素电极至所述第三像素电极分别与所述第一连接电极至所述第三连接电极叠置。
15.根据权利要求14所述的显示设备，其中，所述第一连接电极至所述第三连接电极中的至少一个与所述第一像素电极至所述第三像素电极的所述第一区域、所述第三区域和所述第五区域之中的相应的区域叠置。
16.根据权利要求14所述的显示设备，其中，所述第一连接电极至所述第三连接电极中的至少一个与所述第一像素电极至所述第三像素电极的所述第二区域、所述第四区域和所述第六区域之中的相应的区域叠置。
17.根据权利要求13所述的显示设备，其中，所述第一像素区域、所述第二像素区域和所述第三像素区域分别与红色像素区域、蓝色像素区域和绿色像素区域对应。
18.一种显示设备，所述显示设备包括：
第一像素电路，在基底上设置在第一列中，并且包括第一薄膜晶体管；
第二像素电路，在所述基底上设置在与所述第一列相邻的第二列中，并且包括第二薄膜晶体管；
第一像素电极，连接到所述第一像素电路；
第二像素电极，连接到所述第二像素电路；以及
第一绝缘层，设置在所述第一像素电极和所述第二像素电极上，所述第一绝缘层包括暴露所述第一像素电极的一部分的第一开口和暴露所述第二像素电极的一部分的第二开口，
其中，所述第一像素电极包括与所述第一开口对应的第一区域和从所述第一区域延伸的第二区域，
所述第二像素电极包括与所述第二开口对应的第三区域和从所述第三区域延伸的第四区域，
所述第一像素电极的所述第一区域与所述第一薄膜晶体管至少部分地叠置，
所述第二像素电极的所述第四区域与所述第二薄膜晶体管至少部分地叠置。
19.根据权利要求18所述的显示设备，所述显示设备还包括第二绝缘层，所述第二绝缘层包括设置在所述第一像素电极的所述第二区域中的第一通孔和设置在所述第二像素电极的所述第四区域中的第二通孔，其中，所述第二绝缘层设置在所述第一像素电路与所述第一像素电极之间和所述第二像素电路与所述第二像素电极之间。
20.根据权利要求18所述的显示设备，其中，所述第一像素电路和所述第二像素电路均包括驱动薄膜晶体管，
其中，所述第一薄膜晶体管连接到所述第一像素电路的所述驱动薄膜晶体管的源区和漏区中的一个以及栅电极，并且
所述第二薄膜晶体管连接到所述第二像素电路的所述驱动薄膜晶体管的源区和漏区中一个以及栅电极。
21.根据权利要求20所述的显示设备，其中，所述第一像素电极的所述第一区域与所述第一像素电路的所述驱动薄膜晶体管至少部分地叠置，并且
所述第二像素电极的所述第四区域与所述第二像素电路的所述驱动薄膜晶体管至少部分地叠置。
22.根据权利要求18所述的显示设备，所述显示设备还包括：
第三像素电路，在所述基底上设置在与所述第二列相邻的第三列中，并且包括第三薄膜晶体管；以及
第三像素电极，连接到所述第三像素电路，
其中，所述第一绝缘层包括暴露所述第三像素电极的一部分的第三开口，
其中，所述第三像素电极包括与所述第三开口对应的第五区域和从所述第五区域延伸的第六区域，并且
所述第三像素电极的所述第五区域与所述第三薄膜晶体管至少部分地叠置。
23.根据权利要求22所述的显示设备，所述显示设备还包括：
红色发光层，设置在所述第一开口中；
蓝色发光层，设置在所述第二开口中；以及
绿色发光层，设置在所述第三开口中。
24.一种显示设备，所述显示设备包括：
第一薄膜晶体管，设置在基底上的第一像素区域中，并且包括第一半导体层和第一栅电极，其中，所述第一半导体层包括第一源区和第一漏区；
第二薄膜晶体管，设置在所述基底上的与所述第一像素区域相邻的第二像素区域中，并且包括第二半导体层和第二栅电极，其中，所述第二半导体层包括第二源区和第二漏区；
第一像素电极，设置在所述第一像素区域中，并且包括设置有第一发光层的第一区域和从所述第一区域延伸并设置在第一通孔上的第二区域；以及
第二像素电极，设置在所述第二像素区域中，并且包括设置有第二发光层的第三区域和从所述第三区域延伸并设置在第二通孔上的第四区域，
其中，所述第二像素电极的所述第四区域的大小大于所述第一像素电极的所述第二区域的大小。
25.根据权利要求24所述的显示设备，
其中，所述第一像素电极的所述第一区域与所述第一薄膜晶体管的所述第一源区和所述第一漏区中的至少一个叠置，并且
其中，所述第二像素电极的所述第四区域与所述第二薄膜晶体管的所述第二源区和所述第二漏区中的至少一个叠置。
26.根据权利要求24所述的显示设备，其中，所述第二像素电极的所述第三区域和所述第一像素电极的所述第一区域彼此对角地分隔开。
CN201811292551.4A 2017-11-02 2018-11-01 显示设备 Pending CN109755276A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170145375A KR102532307B1 (ko) 2017-11-02 2017-11-02 표시장치
KR10-2017-0145375 2017-11-02

Publications (1)

Publication Number Publication Date
CN109755276A true CN109755276A (zh) 2019-05-14

Family

ID=64083015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811292551.4A Pending CN109755276A (zh) 2017-11-02 2018-11-01 显示设备

Country Status (4)

Country Link
US (4) US10784328B2 (zh)
EP (1) EP3480807A1 (zh)
KR (2) KR102532307B1 (zh)
CN (1) CN109755276A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022041203A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 显示基板及显示装置
WO2023039761A1 (zh) * 2021-09-15 2023-03-23 京东方科技集团股份有限公司 显示基板、像素电路、驱动方法及显示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102532307B1 (ko) 2017-11-02 2023-05-15 삼성디스플레이 주식회사 표시장치
US11889719B2 (en) * 2018-02-01 2024-01-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN111969114B (zh) * 2019-05-20 2022-04-12 京东方科技集团股份有限公司 显示面板、制造显示面板的方法和掩模板
CN110416267B (zh) * 2019-07-29 2022-01-18 京东方科技集团股份有限公司 有机发光显示面板的子像素排布确定方法、装置
KR20210062772A (ko) * 2019-11-21 2021-06-01 삼성디스플레이 주식회사 표시 장치
US11636809B2 (en) 2019-11-29 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
EP4068374A4 (en) * 2019-11-29 2022-11-23 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
US20220399417A1 (en) 2019-11-29 2022-12-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method therefor, display device and display substrate
US11974473B2 (en) 2019-11-29 2024-04-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof and display device
CN115206235A (zh) 2019-11-29 2022-10-18 京东方科技集团股份有限公司 显示基板及显示装置
US10885843B1 (en) * 2020-01-13 2021-01-05 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with a source follower
KR20210104196A (ko) * 2020-02-14 2021-08-25 삼성디스플레이 주식회사 표시 장치
KR20210113531A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 표시 장치
CN114097089A (zh) 2020-04-26 2022-02-25 京东方科技集团股份有限公司 显示基板以及显示装置
CN113745273A (zh) * 2020-05-29 2021-12-03 京东方科技集团股份有限公司 显示基板和显示装置
CN113871420A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 显示基板和显示装置
US20220310753A1 (en) * 2020-09-29 2022-09-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150009108A1 (en) * 2013-07-03 2015-01-08 Samsung Display Co., Ltd. Organic light-emitting diode (oled) display
US20160064411A1 (en) * 2014-08-28 2016-03-03 Samsung Display Co., Ltd. Thin film transistor substrate and display apparatus including the same
US20170011685A1 (en) * 2015-07-07 2017-01-12 Samsung Display Co., Ltd. Organic light-emitting diode display
CN106409866A (zh) * 2015-07-03 2017-02-15 三星显示有限公司 有机发光二极管显示器
CN106409868A (zh) * 2015-07-28 2017-02-15 三星显示有限公司 有机发光二极管显示器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834346B1 (ko) * 2001-12-28 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자
JP4939809B2 (ja) * 2005-01-21 2012-05-30 株式会社半導体エネルギー研究所 発光装置
KR20130068714A (ko) 2011-12-16 2013-06-26 삼성디스플레이 주식회사 발광효율이 향상된 유기발광 표시장치 및 그 제조방법
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101975000B1 (ko) 2012-09-13 2019-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101970570B1 (ko) * 2012-12-18 2019-04-19 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102103499B1 (ko) * 2013-10-16 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102300026B1 (ko) 2015-01-08 2021-09-09 삼성디스플레이 주식회사 표시 장치
KR102381288B1 (ko) * 2015-03-04 2022-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102300884B1 (ko) * 2015-04-28 2021-09-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102367462B1 (ko) * 2015-08-11 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160048744A (ko) 2016-04-19 2016-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
JP2019515489A (ja) 2016-04-22 2019-06-06 グロ アーベーＧｌｏ Ａｂ 狭ピッチ直視型ディスプレイおよびその製造方法
JP6738041B2 (ja) * 2016-04-22 2020-08-12 天馬微電子有限公司 表示装置及び表示方法
KR102326386B1 (ko) * 2017-05-11 2021-11-15 삼성디스플레이 주식회사 표시 장치
KR102532307B1 (ko) 2017-11-02 2023-05-15 삼성디스플레이 주식회사 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150009108A1 (en) * 2013-07-03 2015-01-08 Samsung Display Co., Ltd. Organic light-emitting diode (oled) display
US20160064411A1 (en) * 2014-08-28 2016-03-03 Samsung Display Co., Ltd. Thin film transistor substrate and display apparatus including the same
CN106409866A (zh) * 2015-07-03 2017-02-15 三星显示有限公司 有机发光二极管显示器
US20170011685A1 (en) * 2015-07-07 2017-01-12 Samsung Display Co., Ltd. Organic light-emitting diode display
CN106409868A (zh) * 2015-07-28 2017-02-15 三星显示有限公司 有机发光二极管显示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022041203A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 显示基板及显示装置
WO2023039761A1 (zh) * 2021-09-15 2023-03-23 京东方科技集团股份有限公司 显示基板、像素电路、驱动方法及显示装置

Also Published As

Publication number Publication date
KR20230068375A (ko) 2023-05-17
US20230276663A1 (en) 2023-08-31
US11195894B2 (en) 2021-12-07
US20190131371A1 (en) 2019-05-02
US20220093714A1 (en) 2022-03-24
US11678520B2 (en) 2023-06-13
US10784328B2 (en) 2020-09-22
EP3480807A1 (en) 2019-05-08
KR102532307B1 (ko) 2023-05-15
US20210005694A1 (en) 2021-01-07
KR20190050329A (ko) 2019-05-13

Similar Documents

Publication Publication Date Title
CN109755276A (zh) 显示设备
CN109309109B (zh) 包括传感器的显示装置
CN107919378A (zh) 具有发射层的显示装置
CN109545129A (zh) 显示装置
CN106409868A (zh) 有机发光二极管显示器
CN110034132B (zh) 一种阵列基板、显示面板及显示装置
US10505157B2 (en) Display device
CN104022122B (zh) 薄膜晶体管阵列基底和包括该基底的有机发光显示设备
CN107342040B (zh) 显示装置
CN108400148A (zh) 显示装置及其制造方法
CN108933155A (zh) 有机发光显示装置
CN108873510A (zh) 显示设备
CN110930948B (zh) 显示装置
CN110211992A (zh) 显示设备
CN108735779A (zh) 包含发射层的显示装置
CN110246864A (zh) 显示装置
CN105895658A (zh) 有机发光显示装置
CN108511485A (zh) 显示装置
CN116568091A (zh) 显示面板、显示装置
CN106129061A (zh) 有机发光二极管显示器
US11637162B2 (en) Display device
JP7083736B2 (ja) 表示装置
CN110323254A (zh) 有机发光二极管显示器
CN110010661A (zh) 显示装置
CN115104186B (zh) 显示基板、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination