CN105161455A - 一种ffs阵列基板及其制造方法和显示装置 - Google Patents

一种ffs阵列基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN105161455A
CN105161455A CN201510464845.0A CN201510464845A CN105161455A CN 105161455 A CN105161455 A CN 105161455A CN 201510464845 A CN201510464845 A CN 201510464845A CN 105161455 A CN105161455 A CN 105161455A
Authority
CN
China
Prior art keywords
gate insulator
ito
public electrode
grid
semiconductor active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510464845.0A
Other languages
English (en)
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510464845.0A priority Critical patent/CN105161455A/zh
Priority to PCT/CN2015/086334 priority patent/WO2017020322A1/zh
Priority to US14/896,406 priority patent/US9658501B2/en
Publication of CN105161455A publication Critical patent/CN105161455A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供种FFS阵列基板的制造方法，包括以下步骤：在阵列基板上形成栅极与公共电极线；在栅极和公共电极线上形成栅极绝缘层；在栅极绝缘层上形成一层像素电极ITO；在栅极绝缘层上形成一层半导体有源层；在半导体有源层与栅极绝缘层上面形成源极及漏极；在源极、漏极、半导体有源层、像素电极ITO及栅极绝缘层上形成一层绝缘保护层，并在公共电极线上面形成过孔结构；在绝缘保护层与过孔结构上形成公共电极结构。本制造方法克服了现有技术像素电极ITO刻蚀对半导体有源层的损伤。本发明另外提供一种FFS阵列基板，所述基板由上述制造方法制造。本发明还另外提供一种显示装置，所述显示装置包括上述FFS阵列基板。

Description

一种FFS阵列基板及其制造方法和显示装置
【技术领域】
本发明涉及液晶显示器技术领域，特别涉及一种FFS阵列基板及其制造方法和显示装置。
【背景技术】
边缘场开关(FringeFieldSwitching，简称FFS)技术，是目前的一种液晶显示器技术，是液晶界为解决大尺寸，高清晰桌面显示器和液晶电视应用而开发的一种广视角技术。FFS液晶面板具有响应时间快、光透过率高，宽视角等优点，但是由于FFS液晶面板采用两层氧化铟锡(Indiumtinoxide,简称ITO)来制作，它本身的制作流程要比一般的液晶面板要多一到两道掩膜工艺。为了提升像素ITO与金属间的接触电导性，减少掩膜工艺，现有改进技术将像素ITO直接制作在源漏极金属上，从而减少了一层绝缘保护层的制作工艺，但是由于半导体层会直接与ITO刻蚀液接触，因此半导体层有源层容易受到ITO刻蚀液的损伤，进而影响到半导体有源层的导电特性。
【发明内容】
本发明的目的在于提供一种FFS阵列基板的制造方法，该制造方法在不增加制作工艺的基础上，克服了现有技术的像素电极ITO刻蚀对半导体有源层的损伤。本发明另外提供一种FFS阵列基板和一种显示装置。
本发明的技术方案如下：
一种FFS阵列基板的制造方法，包括以下步骤：
(1)在阵列基板上形成金属层，并通过图形化处理得到栅极与公共电极线；
(2)在所述栅极和公共电极线上形成栅极绝缘层，所述栅极绝缘层覆盖整个阵列基板；
(3)在所述栅极和公共电极线之间的栅极绝缘层上形成一层像素电极ITO；
(4)在所述栅极处上的栅极绝缘层上形成一层半导体有源层，且所述半导体有源层的截面宽度小于所述栅极的截面宽度；
(5)在所述半导体有源层与栅极绝缘层上面形成源极及漏极，且所述漏极与所述像素电极ITO的一部分重叠接触且漏极在所述像素电极ITO上面；
(6)在所述源极、漏极、半导体有源层、像素电极ITO及栅极绝缘层上形成一层绝缘保护层，并在所述公共电极线上面的栅极绝缘层与绝缘保护层上形成过孔结构，且过孔结构的截面宽度小于所述公共电极线的截面宽度；
(7)在所述像素电极ITO对应的绝缘保护层与过孔结构上面形成公共电极结构。
优选地，所述步骤1的栅极与公共电极线的厚度为3000～5000am，其通过物理溅射沉淀Al或Cu金属形成。
优选地，步骤2的栅极绝缘层厚度为2000～5000am，其通过等离子体增强化学气相沉积法沉淀SiNx形成。
优选地，所述步骤3的像素电极ITO厚度为300～1000am，其通过物理溅射ITO材料形成。
优选地，所述步骤4的半导体有源层的厚度为1300～2000am，其通过等离子体增强化学气相沉积法沉淀非晶硅或掺杂非晶硅材料所形成。
优选地，所述绝缘保护层的厚度为2000～5000am，所述公共电极的厚度为300～1000am，所述绝缘保护层的制作材料为SiNx，所述公共电极的制作材料为ITO。
一种FFS阵列基板，包括：
基板；
栅线，形成于所述基板上；
栅极，形成于所述基板上；
公共电极线，形成于所述基板上；
栅极绝缘层，形成在所述基板上，并覆盖所述栅线、栅极与公共电极线；
数据线，形成在所述栅极绝缘层上面；
像素电极ITO，形成在栅极与公共电极线之间的所述栅极绝缘层上面；
半导体有源层，形成在所述栅极对应的所述栅极绝缘层上，且所述半导体有源层的截面宽度小于所述栅极的截面宽度；
源极与漏极，均形成在所述栅极绝缘层上面，所述源极和漏极分别与所述半导体有源层两端相接触，形成TFT沟道，所述漏极与所述像素电极ITO一部分重叠接触且漏极在所述像素电极ITO上面；
绝缘保护层，所述绝缘保护层覆盖在所述像素电极ITO、半导体有源层、源极、漏极与栅极绝缘层上；
过孔结构，形成在所述公共电极线上面的所述栅极绝缘层与绝缘保护层上，且过孔结构的截面宽度小于所述公共电极线的截面宽度；以及
公共电极ITO，所述公共电极ITO形成在所述像素电极对应的绝缘保护层与过孔结构的上面。
优选地，栅极与公共电极线的厚度为3000～5000am，栅极绝缘层厚度为2000～5000am，像素电极ITO厚度为300～1000am，半导体有源层的厚度为1300～2000am，所述绝缘保护层的厚度为2000～5000am，所述公共电极的厚度为300～1000am。
优选地，所述栅极绝缘层与绝缘保护层的制作材料为SiNx，所述半导体有源层的制作材料为非晶硅或掺杂非晶硅，所述像素电极与公共电极的制作材料为ITO。
一种显示装置，包括上述的FFS阵列基板。
本发明的有益效果：
本发明一种FFS阵列基板的制造方法，将像素电极ITO的制作工艺提到半导体有源层的制作工艺之前，在不增加制作工艺的基础上，克服了现有技术的像素电极ITO刻蚀对半导体有源层的损伤。本发明的一种FFS阵列基板，像素电极ITO处于漏极的下面，结构更加简单。
【附图说明】
图1为本发明的FFS阵列基板的制造方法流程图；
图2为本发明的基板上形成栅极与公共电极线的结构示意图；
图3为本发明的基板上形成栅极绝缘层与像素电极ITO的结构示意图；
图4为本发明的基板上形成半导体有源层的结构示意图；
图5为本发明的基板上形成源极和漏极的结构示意图；
图6为本发明的基板上形成绝缘保护层和过孔结构的示意图；
图7为本发明的基板上形成公共电极后的完整结构示意图；
图8为现有技术的FFS阵列基板的结构示意图；
图9为现有技术的FFS阵列基板形成半导体有源层时的结构示意图；
图10为现有技术的FFS阵列基板形成源极和漏极时的结构示意图；
图11为现有技术的FFS阵列基板形成像素电极ITO时的结构示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
实施例1
如图1所示，为本发明的一种FFS阵列基板的制造方法的流程图，图2至图7为本发明一种FFS阵列基板的制造工艺顺序图，从图1至图7可以看出，本发明的一种FFS阵列基板的制造方法包括以下几个步骤：
步骤S101：在基板1上通过物理溅射沉淀一层膜厚为3000～5000am的Mo/Al/Cu等金属或金属合金，然后通过涂布、曝光、显影、湿蚀刻和剥离等方法形成栅极2与公共电极线3，如图2所示。
步骤S102：在所述栅极2和公共电极线3上，通过等离子体增强化学气相沉积法沉淀一层厚度为2000～5000am的SiNx栅极绝缘层4，所述栅极绝缘层4覆盖整个基板1。
步骤S103：然后通过物理溅射沉淀一层300～1000am的ITO等透明导电材料，通过涂布、曝光、显影、湿蚀刻和剥离等方法形成像素电极结构5，如图3所示。
本步骤与现有技术存在很大的不同，如图8为现有技术的FFS阵列基板的结构示意图，图9至图11是该现有技术的FFS阵列基板的制造工艺顺序图的一部分，从图9可以看出，现有技术的FFS阵列基板在完成栅极绝缘层4后，不是像本发明那样直接在栅极绝缘层4上形成本发明的像素电极ITO5，而是在栅极2对应的栅极绝缘层4形成半导体有源层6，然后形成源极7和漏极8，接着才是形成现有技术的像素电极ITO5。现有技术的这种制造方法，由于半导体有源层6会直接与像素电极ITO5的刻蚀液相接触，会导致半导体有源层6受到像素电极ITO5的刻蚀液的损伤，进而影响到半导体有源层6的导电特性。而本发明的本步骤的做法恰恰相反，在完成栅极绝缘层4后，直接在栅极绝缘层4上形成像素电极ITO5，然后再形成半导体有源层6以及源极7和漏极8，这样就避免了像素电极ITO5的刻蚀液对半导体有源层6的损伤。
步骤S104：在所述栅极2处上的栅极绝缘层4上，用等离子体增强化学气相沉积法沉淀一层膜厚为1300A～2000am的非晶硅和掺杂非晶硅，然后通过涂布、曝光、显影、干蚀刻和剥离等方法形成半导体有源层6结构，且所述半导体有源层6的截面宽度小于所述栅极2的截面宽度，这样有利于使TFT沟道处于栅极2的范围之内，如图4所示；
步骤S105：在所述半导体有源层6与栅极绝缘层4上面，通过物理溅射沉淀一层膜厚为3000～5000am的Mo/Al/Cu等金属或金属合金，然后通过涂布、曝光、显影、湿蚀刻、沟道n+刻蚀和剥离等方法形成源极7和漏极8的金属结构，且所述漏极8与所述像素电极ITO5的一部分重叠接触且漏极8在所述像素电极ITO5的上面，如图5所示。
步骤S106：在所述源极7、漏极8、半导体有源层6、像素电极ITO5及栅极绝缘层4上，通过等离子体增强化学气相沉积法沉淀一层厚度为2000～5000am的SiNx绝缘保护层9材料，然后通过涂布、曝光、显影、干蚀刻和剥离等方法，在所述公共电极线3上面的栅极绝缘层4与绝缘保护层9上形成过孔结构，且过孔结构的截面宽度小于所述公共电极线3的截面宽度，这样做有利于后面的公共电极10和公共电极线3更好地接触，如图6所示。
步骤S107：在所述像素电极ITO5对应的绝缘保护层9与过孔结构上面通过物理溅射沉淀一层300～1000am的ITO等透明导电材料，然后通过涂布、曝光、显影、湿蚀刻和剥离等方法形成公共电极10结构，如图7所示。
至此，本发明的FFS阵列基板的制造方法的各个步骤全部完成。
实施例2
如图2至图7所示，本发明的一种FFS阵列基板，包括基板1、栅线(图中未标出)、栅极2、公共电极线3、栅极绝缘层4、数据线(图中未标出)、像素电极ITO5、半导体有源层6、源极7、漏极8、绝缘保护层9和公共电极10。所述基板1上形成有栅线、栅极2和公共电极线3。所述基板1上形成有栅极绝缘层4，所述栅极绝缘层4覆盖所述栅线、栅极2与公共电极线3，所述栅极绝缘层4上面还形成有数据线。
本发明的FFS阵列基板的像素电极ITO5，形成在栅极2与公共电极线3之间的所述栅极绝缘层4上面，半导体有源层6，形成在所述栅极2对应的所述栅极绝缘层4上，且所述半导体有源层6的截面宽度小于所述栅极2的截面宽度，这样有利于使TFT沟道处于栅极2的范围之内，如图4所示。
本发明的FFS阵列基板的源极7与漏极8，均形成在所述栅极绝缘层4上面，所述源极7和漏极8分别与所述半导体有源层6两端相接触，形成TFT沟道，所述漏极8与所述像素电极ITO5的一部分重叠接触且漏极8在所述像素电极ITO5上面。
本发明的FFS阵列基板在所述像素电极ITO5、半导体有源层6、源极7、漏极8与栅极绝缘层4上，覆盖有一层绝缘保护层9，且在所述公共电极线3上面的所述栅极绝缘层4与绝缘保护层9上形成有过孔结构，过孔结构的截面宽度小于所述公共电极线3的截面宽度，这样做有利于后面的公共电极10和公共电极线3更好地接触，如图6所示。所述公共电极ITO形成在所述像素电极对应的绝缘保护层与过孔结构的上面。
另外，本实施例优选所述栅极2与公共电极线3的厚度为3000～5000am，栅极绝缘层4的厚度为2000～5000am，像素电极ITO5的厚度为300～1000am，半导体有源层6的厚度为1300～2000am，所述绝缘保护层9的厚度为2000～5000am，所述公共电极10的厚度为300～1000am，所述栅极绝缘层4与绝缘保护层9的制作材料为SiNx，所述半导体有源层6的制作材料为非晶硅或掺杂非晶硅，所述像素电极ITO5与公共电极10的制作材料为ITO。
实施例3
一种显示装置，包括上述实施例1和实施例2所述的FFS阵列基板。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种FFS阵列基板的制造方法，其特征在于，包括以下步骤：
(1)在阵列基板上形成金属层，并通过图形化处理得到栅极与公共电极线；
(2)在所述栅极和公共电极线上形成栅极绝缘层，所述栅极绝缘层覆盖整个阵列基板；
(3)在所述栅极和公共电极线之间的栅极绝缘层上形成一层像素电极ITO；
(4)在所述栅极处上的栅极绝缘层上形成一层半导体有源层，且所述半导体有源层的截面宽度小于所述栅极的截面宽度；
(5)在所述半导体有源层与栅极绝缘层上面形成源极及漏极，且所述漏极与所述像素电极ITO的一部分重叠接触且漏极在所述像素电极ITO上面；
(6)在所述源极、漏极、半导体有源层、像素电极ITO及栅极绝缘层上形成一层绝缘保护层，并在所述公共电极线上面的栅极绝缘层与绝缘保护层上形成过孔结构，且过孔结构的截面宽度小于所述公共电极线的截面宽度；
(7)在所述像素电极ITO对应的绝缘保护层与过孔结构上面形成公共电极结构。
2.根据权利要求1所述的FFS阵列基板的制造方法，其特征在于，所述步骤1的栅极与公共电极线的厚度为3000～5000am，其通过物理溅射沉淀Al或Cu金属形成。
3.根据权利要求1所述的FFS阵列基板的制造方法，其特征在于，步骤2的栅极绝缘层厚度为2000～5000am，其通过等离子体增强化学气相沉积法沉淀SiNx形成。
4.根据权利要求1所述的FFS阵列基板的制造方法，其特征在于，所述步骤3的像素电极ITO厚度为300～1000am，其通过物理溅射ITO材料形成。
5.根据权利要求1所述的FFS阵列基板的制造方法，其特征在于，所述步骤4的半导体有源层的厚度为1300～2000am，其通过等离子体增强化学气相沉积法沉淀非晶硅或掺杂非晶硅材料所形成。
6.根据权利要求1所述的FFS阵列基板的制造方法，其特征在于，所述绝缘保护层的厚度为2000～5000am，所述公共电极的厚度为300～1000am，所述绝缘保护层的制作材料为SiNx，所述公共电极的制作材料为ITO。
7.一种FFS阵列基板，其特征在于，包括：
基板；
栅线，形成于所述基板上；
栅极，形成于所述基板上；
公共电极线，形成于所述基板上；
栅极绝缘层，形成在所述基板上，并覆盖所述栅线、栅极与公共电极线；
数据线，形成在所述栅极绝缘层上面；
像素电极ITO，形成在栅极与公共电极线之间的所述栅极绝缘层上面；
半导体有源层，形成在所述栅极对应的所述栅极绝缘层上，且所述半导体有源层的截面宽度小于所述栅极的截面宽度；
源极与漏极，均形成在所述栅极绝缘层上面，所述源极和漏极分别与所述半导体有源层两端相接触，形成TFT沟道，所述漏极与所述像素电极ITO一部分重叠接触且漏极在所述像素电极ITO上面；
绝缘保护层，所述绝缘保护层覆盖在所述像素电极ITO、半导体有源层、源极、漏极与栅极绝缘层上；
过孔结构，形成在所述公共电极线上面的所述栅极绝缘层与绝缘保护层上，且过孔结构的截面宽度小于所述公共电极线的截面宽度；以及
公共电极ITO，所述公共电极ITO形成在所述像素电极对应的绝缘保护层与过孔结构的上面。
8.根据权利要求7所述的FFS阵列基板，其特征在于，栅极与公共电极线的厚度为3000～5000am，栅极绝缘层厚度为2000～5000am，像素电极ITO厚度为300～1000am，半导体有源层的厚度为1300～2000am，所述绝缘保护层的厚度为2000～5000am，所述公共电极的厚度为300～1000am。
9.根据权利要求7所述的FFS阵列基板，其特征在于，所述栅极绝缘层与绝缘保护层的制作材料为SiNx，所述半导体有源层的制作材料为非晶硅或掺杂非晶硅，所述像素电极与公共电极的制作材料为ITO。
10.一种显示装置，其特征在于，包括权利要求7～9的任一项所述的FFS阵列基板。
CN201510464845.0A 2015-07-31 2015-07-31 一种ffs阵列基板及其制造方法和显示装置 Pending CN105161455A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510464845.0A CN105161455A (zh) 2015-07-31 2015-07-31 一种ffs阵列基板及其制造方法和显示装置
PCT/CN2015/086334 WO2017020322A1 (zh) 2015-07-31 2015-08-07 一种ffs阵列基板及其制造方法和显示装置
US14/896,406 US9658501B2 (en) 2015-07-31 2015-08-07 Fringe field switching array substrate and production method thereof and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510464845.0A CN105161455A (zh) 2015-07-31 2015-07-31 一种ffs阵列基板及其制造方法和显示装置

Publications (1)

Publication Number Publication Date
CN105161455A true CN105161455A (zh) 2015-12-16

Family

ID=54802270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510464845.0A Pending CN105161455A (zh) 2015-07-31 2015-07-31 一种ffs阵列基板及其制造方法和显示装置

Country Status (2)

Country Link
CN (1) CN105161455A (zh)
WO (1) WO2017020322A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931986A (zh) * 2016-05-18 2016-09-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
CN106292040A (zh) * 2016-10-26 2017-01-04 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶面板及液晶显示屏
WO2017121008A1 (zh) * 2016-01-11 2017-07-20 深圳市华星光电技术有限公司 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN109860106A (zh) * 2019-02-28 2019-06-07 合肥京东方光电科技有限公司 一种显示基板的制备方法
WO2020186560A1 (zh) * 2019-03-21 2020-09-24 深圳市华星光电半导体显示技术有限公司 Oled 背板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468306A (zh) * 2010-10-29 2012-05-23 京东方科技集团股份有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN102629589A (zh) * 2011-12-27 2012-08-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN103560110A (zh) * 2013-11-22 2014-02-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US20140167031A1 (en) * 2012-07-20 2014-06-19 Boe Technology Group Co., Ltd. Method for fabricating array substrate, array substrate and display device
CN104122713A (zh) * 2013-05-09 2014-10-29 深超光电（深圳）有限公司 一种液晶显示器阵列基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100590854C (zh) * 2007-11-08 2010-02-17 友达光电股份有限公司 像素结构及其制造方法
JP5585127B2 (ja) * 2010-03-08 2014-09-10 三菱電機株式会社 アレイ基板、および液晶表示装置
CN102629570A (zh) * 2011-05-18 2012-08-08 京东方科技集团股份有限公司 Ffs型薄膜晶体管液晶显示器阵列基板及制造方法
CN104037126A (zh) * 2014-05-16 2014-09-10 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468306A (zh) * 2010-10-29 2012-05-23 京东方科技集团股份有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN102629589A (zh) * 2011-12-27 2012-08-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
US20140167031A1 (en) * 2012-07-20 2014-06-19 Boe Technology Group Co., Ltd. Method for fabricating array substrate, array substrate and display device
CN104122713A (zh) * 2013-05-09 2014-10-29 深超光电（深圳）有限公司 一种液晶显示器阵列基板的制造方法
CN103560110A (zh) * 2013-11-22 2014-02-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017121008A1 (zh) * 2016-01-11 2017-07-20 深圳市华星光电技术有限公司 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN105931986A (zh) * 2016-05-18 2016-09-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
CN106292040A (zh) * 2016-10-26 2017-01-04 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶面板及液晶显示屏
CN106292040B (zh) * 2016-10-26 2020-01-03 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶面板及液晶显示屏
CN109860106A (zh) * 2019-02-28 2019-06-07 合肥京东方光电科技有限公司 一种显示基板的制备方法
WO2020186560A1 (zh) * 2019-03-21 2020-09-24 深圳市华星光电半导体显示技术有限公司 Oled 背板及其制作方法

Also Published As

Publication number Publication date
WO2017020322A1 (zh) 2017-02-09

Similar Documents

Publication Publication Date Title
CN102636927B (zh) 阵列基板及其制造方法
CN103531591B (zh) 具有金属氧化物的薄膜晶体管基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
US10394098B2 (en) Conductive pattern structure and its array substrate and display device
CN105161455A (zh) 一种ffs阵列基板及其制造方法和显示装置
US20150318362A1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN107611139B (zh) 薄膜晶体管阵列基板及制作方法
US10770488B2 (en) Active switch array substrate and method for manufacturing the same
CN104319277B (zh) 一种coa基板及其制作方法
CN103354218A (zh) 阵列基板及其制作方法和显示装置
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
US9627421B2 (en) Array substrate and method for manufacturing the same, and display device
CN103236419A (zh) 阵列基板的制备方法、阵列基板以及显示装置
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
CN204028524U (zh) 显示基板及显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN105514034A (zh) Tft基板的制作方法
CN102610564B (zh) Tft阵列基板的制作方法
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
US10199404B2 (en) Array substrate and manufacturing method thereof and display device
CN102891106A (zh) 薄膜晶体管阵列制作方法
CN103715200A (zh) 阵列基板及其制备方法、显示装置
CN104216190B (zh) 阵列基板及其制作方法、显示装置
CN203465496U (zh) 阵列基板、液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151216