JP5585127B2 - アレイ基板、および液晶表示装置 - Google Patents

アレイ基板、および液晶表示装置 Download PDF

Info

Publication number
JP5585127B2
JP5585127B2 JP2010050537A JP2010050537A JP5585127B2 JP 5585127 B2 JP5585127 B2 JP 5585127B2 JP 2010050537 A JP2010050537 A JP 2010050537A JP 2010050537 A JP2010050537 A JP 2010050537A JP 5585127 B2 JP5585127 B2 JP 5585127B2
Authority
JP
Japan
Prior art keywords
electrode
lower electrode
liquid crystal
contact hole
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010050537A
Other languages
English (en)
Other versions
JP2011186138A (ja
Inventor
慎吾 永野
雄三 大土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010050537A priority Critical patent/JP5585127B2/ja
Priority to US13/040,782 priority patent/US8488092B2/en
Publication of JP2011186138A publication Critical patent/JP2011186138A/ja
Application granted granted Critical
Publication of JP5585127B2 publication Critical patent/JP5585127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は、アレイ基板、および液晶表示装置に関するものである。特に詳しくは、フリンジフィールドスイッチング（ＦＦＳ：Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式のアレイ基板、および液晶表示装置の構成に関するものである。
近年、従来のブラウン管に代わって、液晶、エレクトロルミネセンス、帯電微粒子等の原理を利用した薄型で平面形状の表示パネルを有する新しい表示装置が多く使用されるようになった。これらの新しい表示装置の代表である液晶表示装置は、薄型、軽量だけでなく、低消費電力で低電圧駆動できる特徴を有している。液晶表示装置は、２枚の基板の間に液晶を封入する。片方の基板は、複数の画素がマトリクス状に配置された表示領域を有するアレイ基板であり、もう片方の基板は、カラーフィルタ、ブラックマトリクス（遮光膜）等が形成された対向基板である。
特に、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置は、アレイ基板上の各画素に、スイッチング素子であるＴＦＴが設けられ、各画素が独立して液晶を駆動する電圧を保持できるので、クロストークの少ない高画質な表示が可能である。また、各画素には、ＴＦＴのＯＮ、ＯＦＦを制御する走査配線（ゲート配線）と、これに交差する画像データ入力用の信号配線（ソース配線）が設けられている。通常、各画素は、走査配線と信号配線に囲まれた領域が対応する。
インプレーンスイッチング（ＩＰＳ：Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置は、片側のアレイ基板に複数の画素電極と対向電極（共通電極）を交互に隙間を空けて配置して、基板面に対して略横電界を印加して表示を行う方式である。ＩＰＳ方式は、通常のＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式と比較して、視野角特性に優れている利点がある。しかし、従来のＩＰＳ方式の液晶表示装置は、通常のＴＮ方式と比べて、光透過率が小さいという欠点がある。
この欠点を改善した方式として、フリンジフィールドスイッチング（ＦＦＳ）方式が提案されている（例えば、特許文献１）。ＦＦＳ方式の液晶表示装置は、液晶にフリンジ電界（横電界と縦電界の両成分を含む斜め電界）を印加して表示を行う方式である。ＦＦＳ方式の液晶表示装置では、画素電極と対向電極は、ＩＰＳ方式と同様に、片側のアレイ基板上に形成されるが、画素電極と対向電極は絶縁膜を介して上下に配置される。通常、下部電極は板形状で、上部電極は隙間部と枝電極部を有するスリット形状、または櫛歯形状をしている。
ＦＦＳ方式では、画素電極は、下部電極でも上部電極でもどちら側の構成も可能である。ＦＦＳ方式は、上部電極と下部電極間で、フリンジ電界により液晶を駆動するようにしているため、上部電極の枝電極部上の液晶も駆動して表示に寄与することができる。これにより、画素電極および対向電極の部分は殆ど表示に寄与しないＩＰＳ方式よりも光透過率が向上する利点がある。
特開平１１−２０２３５６号公報（例えば、図１９〜図２１）
しかしながら、従来のＦＦＳ方式では、アレイ基板と液晶の界面に形成される配向膜を除いて、下部電極は絶縁膜で覆われるが、上部電極は絶縁膜で覆われていないという電極構成に非対称性があった。このため、絶縁膜で覆われた下部電極に残留電荷が生じやすく、この影響として、表示に残像が生じる現象である焼き付きが発生しやすいという問題を有していた。
特に、下部電極が画素電極の場合、下部電極は、画素毎にスイッチング素子のＴＦＴで分離されており、ＴＦＴがＯＦＦ状態では、電気的にフローティング（浮遊）状態になる。そして、下部電極は絶縁膜で覆われているために、残留電荷が残りやすかった。このため、下部電極が全画素共通の基準電位の対向電極で、上部電極が画素電極の構成と比較して、焼き付きが発生しやすいという問題があった。
本発明は、上記のような問題点を解決するためになされたものであり、特に、下部電極が画素電極で、上部電極が対向電極のＦＦＳ方式のアレイ基板、および液晶表示装置において、焼き付きの発生を抑制できる構成を得ることを目的としている。
本発明のアレイ基板は、走査配線と、これに交差して形成される信号配線とによって規定される複数の画素がマトリクス状に配置された表示領域と、画素は、スイッチング素子と、このスイッチング素子に接続された画素電極の下部電極と、この上層に絶縁膜を介して配置された対向電極の上部電極とを備え、上部電極が配置されない光透過しない領域において、下部電極と同一電位の導電パターン上の絶縁膜にコンタクトホールが設けられ、絶縁膜が除去されており、当該コンタクトホールは、基準電位の共通配線上に設けられているものである。
本発明によれば、焼き付きの発生を抑制できる構成のＦＦＳ方式のアレイ基板、および液晶表示装置を得ることができる。
実施の形態１に係るアレイ基板、および液晶表示装置の模式図を示す平面図である。 実施の形態１に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。 図２のＡ−Ａ線における液晶表示装置の断面図である。 実施の形態２に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。 図４のＢ−Ｂ断面図である。 実施の形態３に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。 図６のＣ−Ｃ断面図である。 実施の形態４に係るアレイ基板の画素を拡大して示す平面図である。 図８のＤ−Ｄ断面図である。 実施の形態５に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。 図１０のＥ−Ｅ断面図である。 実施の形態６に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。 図１２のＦ−Ｆ断面図である。
以下、本発明のアレイ基板、および液晶表示装置についての実施の形態を図面に基づいて説明する。なお、以下の実施の形態を説明するための各図において、同一符号は、同一または相当部分を示しているので、適宜、重複する説明は省略する。
実施の形態１．
はじめに、本発明のアレイ基板、および液晶表示装置の構成を簡単に説明する。図１は、実施の形態１に係るアレイ基板、および液晶表示装置を模式的に示す平面図である。
液晶表示装置１００は、表示領域５０に複数の画素３０がマトリクス状に配置されて構成される。そして、画素３０を構成する走査配線、信号配線、ＴＦＴ、および画素電極等（図示せず）が形成されたアレイ基板１０と、アレイ基板１０と液晶を介して対向配置され、カラーフィルタやブラックマトリクス等が形成された対向基板２０とを貼り合わせた液晶セル等から構成される。液晶セルの両面に偏向板や位相板（図示せず）が貼り付けられ、バックライト、外部回路や筐体（図示せず）等が取り付けられて、液晶表示装置１００が完成する。
アレイ基板１０は、ガラス、プラスチック等の絶縁性基板１上において、表示領域５０と、表示領域５０の外周の額縁領域５５に分けられる。額縁領域５５には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装技術により、走査配線駆動回路６０および信号配線駆動回路６５が実装されている。また、絶縁性基板１の端部には、走査配線駆動回路６０および信号配線駆動回路６５に、制御信号、クロック、画像データ等を供給する外部回路と接続するフレキシブル基板７０、７５用の複数の端子（図示せず）が設けられている。
なお、図１では、表示領域５０から、走査配線駆動回路６０または信号配線駆動回路６５の出力部へ延びる走査配線または信号配線の引き出し配線や、走査配線駆動回路６０および信号配線駆動回路６５の入力部と、絶縁性基板１の端部に設けられたフレキシブル基板７０、７５用の複数の端子とを接続する入力配線が多数本あるが、図の簡略化のためにこれらの多数の配線は図示していない。
小型パネルでは、配線の総本数が比較的少ないので、走査配線用駆動回路６０および信号配線用駆動回路７０を一体化した駆動回路が使用されることが多い。同時に、フレキシブル基板７０、７５も、まとめて１枚にすることが多い。
図２は、実施の形態１に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図３は、実施の形態１に係る液晶表示装置の図２のＡ−Ａ断面図である。
図２、３に示すように、ガラス、プラスチック等の絶縁性基板１上に、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる走査配線２と、これに並行して基準電位を対向電極に供給する共通配線２１が同一層で形成されている。
次に、この上層の全面に酸化膜、窒化膜等からなるゲート絶縁膜３が形成されている。走査配線２上の一部分のゲート絶縁膜３上には、半導体膜４と、これに不純物が注入されたオーミックコンタクト膜４１が積層して形成されている。
次に、走査配線２と交差するように、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる信号配線５が、ゲート絶縁膜３上に形成されている。また、信号配線５と同一層からなるソース電極５１とドレイン電極５２が、オーミックコンタクト膜４１と重なるように形成されている。ソース電極５１とドレイン電極５２から露出するオーミックコンタクト膜４１は除去される。ソース電極５１とドレイン電極５２との間のオーミックコンタクト膜４１は除去されて、ＴＦＴのチャネル部となる。このチャネル部の下層の走査配線２は、ゲート電極としても作用し、スイッチング素子であるＴＦＴが構成されている。
なお、半導体膜４およびオーミックコンタクト膜４１は、ＴＦＴ領域だけでなく、信号配線５に沿って延在して配置される場合もある。
板形状の下部電極６は画素電極であり、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の酸化透明導電膜からなる。反射型では、Ａｌ、Ａｇ、Ｐｔ等の金属や、これらの合金または積層膜で、表面が高反射率の導電膜からなる場合もある。下部電極６の一部分は、ドレイン電極５２の上に積層して形成され、電気的に接続されている。なお、下部電極６の一部分を、ドレイン電極５２の下層に形成して、電気的に接続することもできる。
信号配線５、ＴＦＴ、および下部電極６の上層には、酸化膜、窒化膜等、または有機樹脂の絶縁膜や、これらの積層膜からなる保護膜７が形成されている。
保護膜７上には、ＩＴＯ等の酸化透明導電膜からなる上部電極８が形成されている。図２に示すように、上部電極８は、酸化透明導電膜がない複数の隙間部８１と、電気的に共通に接続されている複数の枝電極部８２とを有する。実施の形態１では、上部電極８は、隙間部８１が酸化透明導電膜で囲まれているスリット形状である。この枝電極部８２と、隙間部８１の保護膜７を介して露出する下部電極６との間にフリンジ電界を発生させて液晶１５を駆動する。
上部電極８は、コンタクトホール９を介して、共通配線２１に接続されており、基準電位の対向電極となっている。酸化透明導電膜からなる上部電極８は、比抵抗が金属膜からなる走査配線２や信号配線５に比較して大きいので、画素３０毎に、走査配線２と同一層からなる共通配線２１に接続することで、低抵抗化を図っている。なお、上部電極８が所定の基準電位になる構成であれば、画素３０毎に、コンタクトホール９を設ける必要は必ずしもない。
図示していないが、ＣＯＧ用の端子部やフレキシブル基板用の端子部等の領域には、端子電極が設けられており、各端子部には、走査配線２または信号配線５と電気的接続をとるために、ゲート絶縁膜３または保護膜７にコンタクトホールが形成されている。通常、耐腐食性を向上するために、上部電極８と同一層からなる酸化透明導電膜が、端子電極の表面に形成されている。
また、各画素３０の保護膜７には、コンタクトホール９以外に、光透過しない領域において、画素電極の下部電極６と同一電位の導電パターン５５上の保護膜７が除去された第２コンタクトホール１２が形成されている。また、第２コンタクトホール１２近傍の領域には、上部電極８は形成されていない。
実施の形態１では、上または下に隣接する画素３０の走査配線２上まで延在する画素電極の下部電極６の一部分の領域上に、コンタクトホール１２が形成されている。コンタクトホール１２の領域の下部電極６は、上部電極８と同じＩＴＯ等の酸化透明導電膜の場合、上部電極８のエッチング工程でなくなる場合がある。これを回避するために、コンタクトホール１２の領域の下部電極６は、信号配線５と同一層からなり、下部電極６と同一電位となる導電パターン５５上に積層して形成されている。この構成により、コンタクトホール１２の領域の下部電極６が、上部電極８のエッチング工程でなくなっても、下部電極６と同一電位の導電パターン５５を、コンタクトホール１２に露出することができる。
なお、コンタクトホール１２の領域の下部電極６が、上部電極８のエッチング工程で、なくならない場合は、コンタクトホール１２の領域の下部電極６の一部分を、下部電極６と同一電位の導電パターンとすることができ、信号配線５と同一層からなる導電パターン５５を下層に形成しなくてもよい。
第２コンタクトホール１２は、表示に寄与しない走査配線２の領域にあるので、第２コンタクトホール１２を設けることによる光透過率の低下はない。
また、実施の形態１では、対向電極の上部電極８を、信号配線５（上下）方向および走査配線２（左右）方向に、隣接する画素３０の上部電極８と、それぞれ上部電極８と同一層で繋がった接続部８５、８６で接続している。接続部８５、８６で走査配線２および信号配線５の一部分を覆い、格子（メッシュ）形状とすることで、上部電極８のさらなる低抵抗化を図っている。
この格子形状により、共通配線２１に断線が生じて、上部電極８にコンタクトホール９を介して共通配線２１から基準電位が供給されなくなっても、隣接する画素３０の上部電極８から接続部８５、８６を通じて、上部電極８に基準電位が供給されるので、表示不良にはならず、歩留まりの向上を図ることができる。
また、接続部８５、８６が、走査配線２または信号配線５上を覆うことにより、走
査配線２または信号配線５から液晶１５への漏れ電界を遮蔽することができるので、走査配線２または信号配線５近傍に発生しやすい漏れ電界の影響による表示不良を抑制することができる。
走査配線２または信号配線５の漏れ電界を有効に遮蔽するためには、走査配線２または信号配線５を覆う接続部８５、８６等の導電膜の幅は、走査配線２または信号配線５の端より片側２μｍ以上大きい形状とすることが望ましい。
また、接続部８５、８６は、遮光膜の機能も有するので、通常、絶縁性基板１１上にカラーフィルタ１３、ブラックマトリクス等が形成される対向基板２０において、走査配線２または信号配線５に沿ったブラックマトリクスをなくすこともできる。
また、接続部８５、８６は、信号配線５（上下）方向または走査配線２（左右）方向の一方だけとして、隣接する画素３０の上部電極８と接続する構成でもよい。
アレイ基板１０と対向基板２０は、液晶セルの組み立て工程において、それぞれにポリイミド等の有機樹脂からなる配向膜１４を塗布形成した後、ラビング、光配向等の手法を用いて、液晶１５の液晶分子が所定の方向に向くように配向処理を施す。
アレイ基板１０と対向基板２０とを、互いの配向膜１４が対向するように重ね合わせ、スペーサ材で数μｍ程度の隙間を空けて、表示領域５０の周辺部に形成されるシール材によって貼り合わす。このシール材の内側の隙間に、液晶１５が封入される。
このようにして形成された液晶セルの両面に偏光板や位相板を貼り付けた後、走査線用駆動回路６０、信号線用駆動回路６５やフレキシブル基板７０、７５が実装される。液晶セルに各種電気信号を供給するための外部回路や、透過型では液晶セルの背面にバックライトユニットを取り付け、筐体に収納することにより液晶表示装置１００が完成する。
次に、本発明の作用、効果について詳述する。実施の形態１では、アレイ基板１０において、第２コンタクトホール１２の領域では、画素電極の下部電極６と同一電位である導電パターン５５が表面に露出した構成を得ることができる。また、対向電極の上部電極８が、表面に露出する。
図３より、液晶表示装置１００は、アレイ基板１０および対向基板２０の隙間に液晶１５封入され、アレイ基板１０および対向基板２０と、液晶１５の各界面には、配向膜１４が形成されている。
液晶表示装置１００では、表示に寄与する画素電極の下部電極６と、対向電極の下部電極８との電気的経路（電界の経路）は、矢印Ｌで示すように、第２コンタクトホール１２以外の領域では、下部電極６から上部電極８の間に、保護膜７、配向膜１４、液晶１５、配向膜１４がある。
このように、下部電極６から液晶１５までの電気的経路間には、保護膜７、配向膜１４がある。一方、上部電極８から液晶１５までの電気的経路間には、配向膜１４だけである。つまり、下部電極６と上部電極８は、液晶１５までの電気的経路に保護膜７の有無の非対称性が存在する。
通常、液晶表示装置１００の駆動方式は、１フレーム毎に極性反転を行う交流駆動である。しかし、電気的経路に非対称性が存在すると、下部電極６と上部電極８とで電荷の移動に差が生じ、その結果、保護膜７の下層にある下部電極６の方に、残留電荷が生じやすくなる。
一方、実施の形態１にように、表示に寄与しない光透過しない領域に、第２コンタクトホール１２を設けた場合、この領域では、下部電極６と同一電位の導電パターン５５から液晶１５までの電気的経路間には、配向膜１４だけである。
下部電極６は導電膜であるので、下部電極６の残留電荷は、第２コンタクトホール１２の領域の導電パターン５５に容易に移動できる。つまり、第２コンタクトホール１２の領域は、液晶１５までの電気的経路に、上部電極８と同じ対称性を有する領域となる。したがって、下部電極６と上部電極８とで、残留電荷に差が生じにくくなる。
なお、下部電極６の第２コンタクトホール１２の領域、および上部電極８上には、有機樹脂からなる配向膜１４が存在するが、配向膜１４の抵抗は、通常、膜厚が５０〜２００ｎｍ程度と薄く、保護膜７の絶縁性よりも小さいので、下部電極６および上部電極８の残留電荷は、配向膜１４を経由して液晶１５へ移動しやすい状態にある。その結果、下部電極６および上部電極８に、残留電荷が生じにくくなる。
以上のように、実施の形態１では、上部電極８が形成されない光透過しない領域において、保護膜７に下部電極６と同一電位の導電パターン５５が露出する第２コンタクトホール１２を設けたアレイ基板１０により、画素電極が下部電極６の構成のＦＦＳ方式の液晶表示装置１００において課題であった下部電極６の残留電荷を抑制でき、焼き付きを軽減することができる。
また、第２コンタクトホール１２を、走査配線２上に設けることで、第２コンタクトホール１２を設けることによる光透過率の低下を防止できる。
実施の形態２．
図４は、実施の形態２に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図５は、図４のＢ−Ｂ断面図である。
なお、実施の形態２以降の液晶表示装置１００の断面図においては、配向膜１４、液晶１５、および対向基板２０の構成は、実施の形態１と同様であるので、アレイ基板１０だけの断面図を示す。
実施の形態２は、第２コンタクトホール１２を、走査配線２と同一層からなる共通配線２１上において、信号配線５と同一層からなる下部電極６と同一電位の導電パターン５５上に設けたものである。また、第２コンタクトホール１２近傍の領域には、上部電極８は形成されていない。
なお、コンタクトホール１２の領域の下部電極６が、上部電極８のエッチング工程で、なくならない場合は、コンタクトホール１２の領域の下部電極６の一部分を、下部電極６と同一電位の導電パターンとすることができ、信号配線５と同一層からなる導電パターン５５を下層に形成しなくてもよい。
また、実施の形態１のように、上または下に隣接する画素３０の走査配線２と、画素電極の下部電極６とを重ねる必要はない。したがって、走査配線２と下部電極６を重ねることによる走査配線２の容量の増加がなく、走査配線２の駆動負荷の増大を抑制することができる。
実施の形態２は、保護膜７に画素電極の下部電極６と同一電位の導電パターン５５が露出する第２コンタクトホール１２を、走査配線２と同一層からなる共通配線２１上に設けることにより、実施の形態１と同様に、下部電極６の残留電荷を抑制でき、焼き付きを軽減することができる。
また、共通配線２１も表示に寄与しない光透過しない領域であるため、実施の形態１と同様に、第２コンタクトホール１２を設けることよる光透過率の低下を防止できる。
実施の形態３．
図６は、実施の形態３に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図７は、図６のＣ−Ｃ断面図である。
実施の形態３は、第２コンタクトホール１２を、ドレイン電極５２の領域に設けたものである。図６では、第２コンタクトホール１２は、下部電極６と同一電位の導電パターンとしてドレイン電極５２が露出するようになっている。なお、コンタクトホール１２の領域の下部電極６が、上部電極８のエッチング工程で、なくならない場合は、ドレイン電極５２上の下部電極６を、下部電極６と同一電位の導電パターンとすることができる。
実施の形態３は、保護膜７に画素電極の下部電極６と同一電位の導電パターンが露出する第２コンタクトホール１２を、ドレイン電極５２上に設けることにより、実施の形態１、２と同様に、下部電極６の残留電荷を抑制でき、焼き付きを軽減することができる。
また、ドレイン電極５２は、表示に寄与しない光透過しない領域であるため、実施の形態１、２と同様に、第２コンタクトホール１２を設けることによる光透過率の低下を防止できる。
実施の形態４．
図８は、実施の形態３に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図９は、図８のＤ−Ｄ断面図である。
実施の形態４は、実施の形態１を改良したものである。上または下に隣接する画素３０の走査配線２上の第２コンタクトホール１２の領域近傍に、電極パターン８８を配置して、下部電極６と同一電位の導電パターン（ここでは下部電極６の一部分）と接続したものである。電極パターン８８は画素電極の下部電極６と同一電位になる。この電極パターン８８は、上部電極８と同一層で形成されているが、上部電極８とは電気的に分離している。
実施の形態４は、第２コンタクトホール１２を、上部電極８と同一層からなる電極パターン８８で覆っているので、上部電極８のエッチング工程で、第２コンタクトホール１２領域の下部電極６は保護される。したがって、下部電極６と同一電位の導電パターンは、下部電極６の一部分とすることができるので、実施の形態１のように、下部電極６の下層に下部電極６と同一電位の導電パターン５５を設けなくてもよい。
このように、第２コンタクトホール１２の領域近傍に、電極パターン８８を設けることで、電極パターン８８の表面積を、下部電極６と同一電位の導電パターンが露出する第２コンタクトホール１２の穴面積よりも大きくすることができる。よって、下部電極６と同一電位の電極パターン８８と液晶１５との界面の面積が大きくできるので、実施の形態１よりも、下部電極６の残留電荷が液晶１５へ移動しやすくなる。
また、液晶１５との界面に近い上部電極８と同一面に電極パターン８８が形成されるので、第２コンタクトホール１２内で、配向膜１４の膜厚が、上部電極８上よりも大きくなったとしても、電極パターン８８は上部電極８と同一面に露出しているので、下部電極６の残留電荷を効率的に逃がすことができる。したがって、実施の形態１よりも、焼き付きを軽減することが、さらに効果的になる。
実施の形態５．
図１０は、実施の形態５に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図１１は、図１０のＥ−Ｅ断面図である。
実施の形態５は、実施の形態２を改良したものである。走査配線２と並行して配置された基準電位の共通配線２１上の第２コンタクトホール１２の領域近傍に、電極パターン８８を配置して、下部電極６と同一電位の導電パターン（ここでは下部電極６の一部分）と接続したものである。電極パターン８８は画素電極の下部電極６と同一電位になる。この電極パターン８８は、上部電極８と同一層で形成されているが、上部電極８とは電気的に分離している。
実施の形態５は、第２コンタクトホール１２を、上部電極８と同一層からなる電極パターン８８で覆っているので、上部電極８のエッチング工程で、第２コンタクトホール１２領域の下部電極６は保護される。したがって、下部電極６と同一電位の導電パターンは、下部電極６の一部分とすることができるので、実施の形態２のように、下部電極６の下層に下部電極６と同一電位の導電パターン５５を設けなくてもよい。
このように、第２コンタクトホール１２の領域近傍に、電極パターン８８を設けることで、電極パターン８８の表面積を、下部電極６が露出する第２コンタクトホール１２の穴面積よりも大きくすることができる。よって、下部電極６と同一電位の電極パターン８８と液晶１５との界面の面積が大きくできるので、実施の形態２よりも、下部電極６の残留電荷が液晶１５へ移動しやすくなる。
また、液晶１５との界面に近い上部電極８と同一面に電極パターン８８が形成されるので、第２コンタクトホール１２内で、配向膜１４の膜厚が、上部電極８上よりも大きくなったとしても、電極パターン８８は上部電極８と同一面に露出しているので、下部電極６の残留電荷を効率的に逃がすことができる。したがって、実施の形態２よりも、焼き付きを軽減することが、さらに効果的になる。
実施の形態６．
図１２は、実施の形態６に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図１３は、図１２のＦ−Ｆ断面図である。
実施の形態６は、実施の形態３を改良したものである。第２コンタクトホール１２をドレイン電極５２上に設けると共に、第２コンタクトホール１２の領域近傍に、電極パターン８８を配置して、ドレイン電極５２上に積層して形成された下部電極６の一部分と接続したものである。電極パターン８８は画素電極の下部電極６と同一電位になる。この電極パターン８８は、上部電極８と同一層で形成されているが、上部電極８とは電気的に分離している。
実施の形態６は、第２コンタクトホール１２を、上部電極８と同一層からなる電極パターン８８で覆っているので、上部電極８のエッチング工程で、第２コンタクトホール１２領域の下部電極６は保護される。第２コンタクトホール１２に露出する下部電極６と同一電位の導電パターンは、下部電極６またはドレイン電極５２の一部分のどちらでもよい。
このように、第２コンタクトホール１２の領域近傍に、電極パターン８８を設けることで、電極パターン８８の表面積を、下部電極６が露出する第２コンタクトホール１２の穴面積よりも大きくすることができる。よって、下部電極６と同一電位の電極パターン８８と液晶１５との界面の面積が大きくできるので、実施の形態３よりも、下部電極６の残留電荷が液晶１５へ移動しやすくなる。
また、液晶１５との界面に近い上部電極８と同一面に電極パターン８８が形成されるので、第２コンタクトホール１２内で、配向膜１４の膜厚が、上部電極８上よりも大きくなったとしても、電極パターン８８は上部電極８と同一面に露出しているので、下部電極６の残留電荷を効率的に逃がすことができる。したがって、実施の形態３よりも、焼き付きを軽減することが、さらに効果的になる。
以上の実施の形態では、ＴＦＴはチャネルエッチ逆スタガ型構造の場合を示したが、エッチストッパ逆スタガ型、トップゲート型等のＴＦＴを使用したＦＦＳ方式のアレイ基板、および液晶表示装置にも適用できる。
また、以上の実施の形態では、駆動回路がＣＯＧ実装の場合を示したが、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装や、アレイ基板上に駆動回路をＴＦＴで形成した駆動回路内蔵のＦＦＳ方式のアレイ基板、および液晶表示装置にも適用できる。
１ 絶縁性基板
２ 走査配線
３ ゲート絶縁膜
４ 半導体膜
５ 信号配線
６ 下部電極
７ 保護膜
８ 上部電極
９ コンタクトホール
１０ アレイ基板
１１ 絶縁性基板
１２ 第２コンタクトホール
１３ カラーフィルタ
１４ 配向膜
１５ 液晶
２０ 対向基板
２１ 共通配線
３０ 画素
４１ オーミックコンタクト膜
５０ 表示領域
５５ 導電パターン
８１ 隙間部
８２ 枝電極部
８５、８６ 接続部
８８ 電極パターン
１００ 液晶表示装置

Claims (5)

  1. 基板上に、走査配線と、これに交差する信号配線によって規定される複数の画素がマトリクス状に配置された表示領域と、
    前記画素は、スイッチング素子と、
    該スイッチング素子と接続された下部電極と、
    該下部電極上に形成された絶縁膜と、
    該絶縁膜上に形成され、前記下部電極との間でフリンジ電界を発生させる上部電極とを備え、
    該上部電極が形成されない光透過しない領域において、前記下部電極と同一電位の導電パターン上の前記絶縁膜にコンタクトホールが設けられ、該絶縁膜が除去されており、
    前記コンタクトホールは、基準電位の共通配線上に設けられているアレイ基板。
  2. 前記導電パターンは、前記下部電極の一部分である請求項１に記載のアレイ基板。
  3. 前記コンタクトホール近傍において、前記上部電極と同一層からなる電極パターンが、前記上部電極とは電気的に分離して設けられ、前記下部電極と接続されている請求項１または請求項２に記載のアレイ基板。
  4. 前記上部電極は、隣接する前記画素の前記上部電極と接続されている請求項１乃至３のいずれか１項に記載のアレイ基板。
  5. 請求項１乃至４のいずれか１項に記載のアレイ基板から構成されている液晶表示装置。
JP2010050537A 2010-03-08 2010-03-08 アレイ基板、および液晶表示装置 Active JP5585127B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010050537A JP5585127B2 (ja) 2010-03-08 2010-03-08 アレイ基板、および液晶表示装置
US13/040,782 US8488092B2 (en) 2010-03-08 2011-03-04 Array substrate and liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050537A JP5585127B2 (ja) 2010-03-08 2010-03-08 アレイ基板、および液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014144669A Division JP5800070B2 (ja) 2014-07-15 2014-07-15 アレイ基板、および液晶表示装置

Publications (2)

Publication Number Publication Date
JP2011186138A JP2011186138A (ja) 2011-09-22
JP5585127B2 true JP5585127B2 (ja) 2014-09-10

Family

ID=44531056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050537A Active JP5585127B2 (ja) 2010-03-08 2010-03-08 アレイ基板、および液晶表示装置

Country Status (2)

Country Link
US (1) US8488092B2 (ja)
JP (1) JP5585127B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629055B (zh) * 2011-10-24 2015-06-03 北京京东方光电科技有限公司 显示器件的阵列基板、彩膜基板及其制备方法
US9029072B2 (en) 2012-02-17 2015-05-12 Sharp Kabushiki Kaisha Liquid crystal display manufacturing method
CN102854685A (zh) * 2012-09-26 2013-01-02 南京中电熊猫液晶显示科技有限公司 一种金属氧化物边缘场开关型液晶显示面板及其制造方法
CN102998856B (zh) * 2012-11-19 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
TW202334724A (zh) 2013-08-28 2023-09-01 日商半導體能源研究所股份有限公司 顯示裝置
CN203941365U (zh) 2014-07-09 2014-11-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR102313362B1 (ko) * 2014-12-02 2021-10-18 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
EP3086170B1 (en) * 2015-04-21 2020-12-02 LG Display Co., Ltd. Liquid crystal display
CN105161455A (zh) * 2015-07-31 2015-12-16 深圳市华星光电技术有限公司 一种ffs阵列基板及其制造方法和显示装置
CN113096550B (zh) * 2021-04-08 2023-01-03 Oppo广东移动通信有限公司 显示模组和显示设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780681B2 (ja) * 1995-08-11 1998-07-30 日本電気株式会社 アクティブマトリクス液晶表示パネル及びその製造方法
TW387997B (en) * 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
KR100607519B1 (ko) * 2004-05-24 2006-08-02 엘지.필립스 엘시디 주식회사 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법
JP4356750B2 (ja) * 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP5079463B2 (ja) * 2007-11-20 2012-11-21 株式会社ジャパンディスプレイウェスト 液晶表示装置及びその製造方法
JP5285280B2 (ja) * 2008-01-07 2013-09-11 株式会社ジャパンディスプレイウェスト 液晶表示装置及び液晶表示装置の製造方法

Also Published As

Publication number Publication date
US8488092B2 (en) 2013-07-16
JP2011186138A (ja) 2011-09-22
US20110216278A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP5585127B2 (ja) アレイ基板、および液晶表示装置
US20210240034A1 (en) Liquid crystal display device
JP5013554B2 (ja) 液晶表示装置
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
KR101896377B1 (ko) 베젤이 최소화된 액정표시소자
JP5589408B2 (ja) 液晶表示装置
EP2835685B1 (en) Liquid crystal display panel
KR20150078248A (ko) 표시소자
US20180341159A1 (en) Coa substrate and liquid crystal display panel
US9798206B2 (en) Liquid crystal display apparatus
JP6315892B2 (ja) 液晶表示パネル
JP2011170134A (ja) 横電界方式の液晶表示装置
JP2017111396A (ja) 表示装置
WO2017022609A1 (ja) 表示パネル
JP5207422B2 (ja) 液晶表示装置
KR20130048434A (ko) 액정표시셀 및 이의 제조방법
JP5939755B2 (ja) 液晶表示装置
JP5800070B2 (ja) アレイ基板、および液晶表示装置
US9377656B2 (en) Liquid crystal display device
KR101951298B1 (ko) 액정표시장치 및 그 제조방법
JP2010008437A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2013254159A (ja) 液晶表示装置
JP5839082B2 (ja) 液晶表示装置
JP2015114568A (ja) 液晶表示パネルおよび液晶表示装置
JP2010002447A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R151 Written notification of patent or utility model registration

Ref document number: 5585127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250