CN103531591B - 具有金属氧化物的薄膜晶体管基板及其制造方法 - Google Patents

具有金属氧化物的薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN103531591B
CN103531591B CN201210568595.1A CN201210568595A CN103531591B CN 103531591 B CN103531591 B CN 103531591B CN 201210568595 A CN201210568595 A CN 201210568595A CN 103531591 B CN103531591 B CN 103531591B
Authority
CN
China
Prior art keywords
active layer
film transistor
thin film
etch stop
transistor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210568595.1A
Other languages
English (en)
Other versions
CN103531591A (zh
Inventor
柳尙希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103531591A publication Critical patent/CN103531591A/zh
Application granted granted Critical
Publication of CN103531591B publication Critical patent/CN103531591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种薄膜晶体管基板及其制造方法。所述薄膜晶体管包括布置在基板上的栅极，布置在栅极上的栅绝缘膜，布置在栅绝缘膜上并包括金属氧化物的有源层，与有源层的一侧相接触的源极和与有源层的另一侧相接触的像素电极，和插入到源极和像素电极之间的蚀刻终止层。

Description

具有金属氧化物的薄膜晶体管基板及其制造方法
技术领域
本发明涉及具有金属氧化物的薄膜晶体管基板及其制造方法，所述薄膜晶体管基板能够通过降低沟道长度而降低功耗并通过降低薄膜晶体管区域的大小而应用于高分辨率模型。
背景技术
近年来，随着多媒体的发展，平板显示器(FPD)的重要性增加。因此，若干显示器都被商业化，例如液晶显示器(LCD)、等离子显示面板(PDP)、场发射显示器(FED)、有机场发光装置等。
它们之中，相比于阴极射线管，液晶显示装置具有优异的可视性、平均功耗小且散热少。此外，场发光装置由于响应速率高至小于1ms、功耗低且因自发光而视角极大，所以成为下一代显示装置的焦点。
驱动显示装置的方法包括无源矩阵法以及使用薄膜晶体管的有源矩阵。无源矩阵法是通过以直角形成阳极和阴极和选择线来驱动显示装置的方式，而有源矩阵法是薄膜晶体管与每个像素电极相连并且根据与薄膜晶体管的栅极相连的电容器的电容所保持的电压来驱动显示装置的方式。
非常重要的是具有能够维持薄膜晶体管的长使用期限的耐久性以及电可靠性以及诸如迁移性、漏电流等的基本特性。在此，薄膜晶体管的有源层主要通过非晶硅或多晶硅而形成。如果使用非晶硅，成膜工艺更简单且制造成本低，但问题是可能不能确保电可靠性。此外，如果使用多晶硅，问题是由于工艺的高温，非常难于大面积应用并且根据结晶法不能确保均一性。
另一方面，如果由金属氧化物形成有源层，尽管是在低温形成有源层，但可以获得高迁移性，并且根据氧含量，由于电阻的巨大改变而可以容易地获得想要的特性。因此，在薄膜晶体管中的应用近来引起了巨大的兴趣。特别地，金属氧化物半导体可以是，例如氧化锌(ZnO)、铟锌氧化物(InZnO)、锌锡氧化物(ZnSnO)、铟镓锌氧化物(InGaZnO4)等。
图1示出现有技术的包括金属氧化物的薄膜晶体管基板的截面图。参照图1，在基板10上布置栅极15和栅绝缘膜20，并在栅绝缘膜20上布置由金属氧化物组成的有源层25。在有源层25上布置保护有源层25的蚀刻终止层30，并在蚀刻终止层30上布置源极35a和漏极35b以与有源层25相接触，从而形成薄膜晶体管。此外，布置钝化膜40以保护薄膜晶体管和与漏极35b相接触的像素电极45。
薄膜晶体管形成有蚀刻终止层30以防止在源极35a和漏极35b的制造工序期间直接损坏有源层25。在此情形下，问题是由于蚀刻终止层30，有源层25的沟道长度非常长。因此，现有技术中由非晶硅组成的有源层的沟道长度长约5μm，而现有技术中由金属氧化物组成的有源层的沟道长度长约10μm。结果，由于显示装置的功耗增加，并且薄膜晶体管的面积增加，存在分辨率下降的问题。
发明内容
本发明致力于提供一种制造薄膜晶体管基板的方法，所述薄膜晶体管基板能够通过降低沟道长度而降低功耗并通过降低薄膜晶体管区域的大小而应用于高分辨率模型。
一方面，提供一种薄膜晶体管基板，包括：布置在基板上的栅极，布置在栅极上的栅绝缘膜，布置在栅绝缘膜上并包括金属氧化物的有源层，与有源层基本上平行于基板的一侧相接触的源极和与有源层基本上平行于基板的另一侧相接触的像素电极；和插入到源极和像素电极之间的蚀刻终止层。
另一方面，一种制造薄膜晶体管基板的方法，包括：在基板上形成栅极，在栅极上形成栅绝缘膜，在栅绝缘膜上形成包括金属氧化物的有源层，形成与有源层的一侧相接触的源极以及与有源层的另一侧相接触的像素电极以及在源极和像素电极之间形成蚀刻终止层。
另一方面，一种薄膜晶体管基板，包括：布置在基板上的栅极，布置在栅极上的栅绝缘膜，布置在栅绝缘膜上并包括金属氧化物的有源层，覆盖至少部分有源层的蚀刻终止层，至少部分覆盖蚀刻终止层和有源层的源极，和至少部分被有源层和蚀刻终止层覆盖的像素电极。
另一方面，一种薄膜晶体管基板，包括：布置在基板上的栅极，布置在栅极上的栅绝缘膜，布置在栅绝缘膜上并包括金属氧化物的有源层，至少部分覆盖有源层的蚀刻终止层，至少部分覆盖蚀刻终止层和有源层的像素电极，和至少部分被有源层和蚀刻终止层覆盖的源极。
附图说明
附图提供对本发明的进一步理解并且并入说明书而组成说明书的一部分。所述附图示出本发明的实施方式，并且与说明书文字一起用于解释本发明的原理。在附图中：
图1示出现有技术中包括金属氧化物的薄膜晶体管的横截面图。
图2示出根据本发明示例性实施方式的薄膜晶体管基板的平面图。
图3示出在图2的薄膜晶体管基板中沿线I-I'的横截面图。
图4a-4d示出根据本发明示例性实施方式的薄膜晶体管基板的制造工艺的截面图。
图5示出图3的薄膜晶体管基板的平面图。
图6示出根据本发明示例性实施方式的薄膜晶体管基板的截面图。
图7示出根据本发明另一示例性实施方式的薄膜晶体管基板的平面图。
图8示出在图7的薄膜晶体管基板中沿线II-II’的截面图。
图9a-9d示出根据本发明示例性实施方式的薄膜晶体管基板的制造工艺的截面图。
具体实施方式
现在将具体参考本发明的示范性实施方式，其实例于附图中示出。尽可能贯穿附图使用相同标号来表示相同或相似部件。应注意如果现有技术被确定为会误导本发明的实施方式，那么将省略对其的详细说明。
图2示出根据本发明示例性实施方式的薄膜晶体管基板的平面图，图3示出在图2的薄膜晶体管基板中沿线I-I'的横截面图。下文，作为薄膜晶体管基板的实例，将描述用于边缘场方式的液晶显示器的薄膜晶体管基板，并且特别地，示出并描述一个子像素作为实例。
参照图2和图3，根据本发明第一示例性实施方式的薄膜晶体管基板110包括在基板100上跨栅绝缘膜120交叉的栅线117和数据线155，以及在每个交叉部形成的薄膜晶体管(T)。此外，通过栅线117和数据线155的交叉结构限定像素区。像素区包括像素电极125和公共电极170，它们跨钝化膜160和蚀刻终止层140形成以形成边缘场。像素电极125具有与像素区对应的近似矩形的形状（例如，板形），而公共电极170形成具有多个平行带的形状。
公共电极170连接到对准栅线117的公共线177。通过公共线177向公共电极170提供参考电压（或公共电压）用于LED驱动。
薄膜晶体管(T)允许响应于栅线117的栅信号而将数据线155的像素信号充到像素电极并维持它。为此目的，薄膜晶体管(T)包括从栅线117分支的栅极115、从数据线155分支的源极150、与源极150相对的像素电极125以及在栅绝缘膜120上覆盖栅极115并在源极150和像素电极125之间形成沟道的有源层130。此外，薄膜晶体管(T)可进一步包括欧姆接触层，用于在有源层130和源极150之间的欧姆接触以及在有源层130和像素电极125之间的欧姆接触。
特别地，如果由金属氧化物形成有源层130，由于高电荷迁移性质，改变电容的大面积的薄膜晶体管基板是有利的。然而，金属氧化物半导体材料进一步包括在上表面上的蚀刻终止层140以防止蚀刻剂来确保元件稳定性。具体地，蚀刻终止层140形成为防止在通过蚀刻工序形成源极150时引入的蚀刻剂来蚀刻有源层130。在本发明的这一实施方式中，蚀刻终止层140形成在基板110的前表面，并且形成接触孔145来仅暴露有源层130的一部分区域。
栅线117的一端设有栅焊垫(GP)以从外部接收栅信号。栅焊垫(GP)通过栅焊垫接触孔(GPH)与栅焊垫终端(GPT)接触，栅焊垫接触孔(GPH)穿过栅绝缘膜120、蚀刻终止层140和钝化膜160。另一方面，数据线155的一端设有数据焊垫(DP)以从外部接收像素信号。数据焊垫(DP)通过数据焊垫接触孔(DPH)与数据焊垫终端(DPT)相接触，数据焊垫接触孔(DPH)穿过钝化膜160。
在本发明的这一实施方式中，在栅绝缘膜120上方，像素电极125与有源层130接触，以便像素电极125同时用作像素电极和漏极。另一方面，公共电极170形成为跨钝化膜160和覆盖像素电极125的蚀刻终止层140与像素电极125重叠。因此，在像素电极125和公共电极之间形成电场，使得在薄膜晶体管基板和滤色器基板间水平设置的液晶分子通过介电各向异性旋转。此外，根据液晶分子的旋转度，透光率改变以实施灰度。
下文，将具体描述上述图2和图3的制造薄膜晶体管基板的方法。在此，与上述在图2和图3中的制造薄膜晶体管基板的方法相同的参考标记表示相同的元件，因此，将省略对相同元件的详细描述。图4a-4d示出根据本发明示例性实施方式的薄膜晶体管基板的制造工艺的截面图，图5示出图3的薄膜晶体管基板的平面图。
参照图4a，在透明基板110上沉积栅极金属。栅极金属包括选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)组成组中的一种或诸如其合金的低电阻金属材料。栅极115是通过使用第一掩模来构图栅极金属而形成。尽管附图中未示出，但在形成栅极115的同时形成栅线。
随后，在包括栅极115的基板110上形成栅绝缘膜120。栅绝缘膜120可使用硅的氧化物(SiOx)或硅的氮化物(SiNx)并且可由它们形成为多层。此后，在栅绝缘膜120上沉积像素电极材料。像素电极材料可包括铟锡氧化物(ITO)或铟锌氧化物(IZO)。像素电极125通过使用第二掩模来构图像素电极材料而形成。像素电极125以板形形成在像素区，并且也形成在与栅极115相应的部分区域上。
接下来，参照图4b，在形成有像素电极125的基板110上沉积金属氧化物并通过使用第三掩模来构图以形成覆盖栅极115的有源层130。在此，有源层130可由金属氧化物形成，并且金属氧化物可为例如，氧化锌(ZnO)、铟锌氧化物(InZnO)、锌锡氧化物(ZnSnO)、铟镓锌氧化物(InGaZnO4)等。在此情形下，有源层130覆盖栅极115并且形成在像素电极125上以与部分像素电极125接触。
随后，在有源层130的顶部形成蚀刻终止层140。蚀刻终止层140可由硅的氧化物(SiOx)或硅的氮化物(SiNx)形成。此外，通过使用第四掩模来蚀刻一部分蚀刻终止层140而形成接触孔145以暴露出有源层130的一侧的上部。
接下来，参照图4c，在形成有蚀刻终止层140的基板110上沉积源极金属，并且使用第五掩模构图基板110，以形成源极150和数据焊垫终端(DPT)。源极金属包括选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)组成组中的一种或诸如其合金的低电阻金属材料。源极150通过蚀刻终止层140的接触孔145接触有源层130一侧的上部。尽管附图中未示出，但同时形成源极150和数据线。
因此，薄膜晶体管(T)形成为包括栅极115、有源层130、像素电极125和源极150。像素电极125同时用作漏极和像素电极。
接下来，在形成有源极150和数据焊垫终端(DPT)的基板110上沉积硅的氧化物(SiOx)或硅的氮化物(SiNx)以形成钝化膜160。此外，通过使用第六掩模来蚀刻一部分钝化膜160而形成数据焊垫接触孔(GPH)以暴露数据焊垫终端(DPT)。
随后，参照图4d，在基板110上部沉积铟锡氧化物(ITO)或铟锌氧化物(IZO)并使用第七掩模来构图基板110以形成公共电极170、公共线177和数据焊垫(DP)。公共电极170在像素区中形成为对应于像素电极125，并且具有彼此平行的若干条形的公共电极是以恒定间隔布置的形状。
参照图5，根据本发明在按照上述制造的薄膜晶体管中，与有源层接触的源极和像素电极形成在不同层，以致可以降低有源层的沟道长度。此外，有源层130的沟道(CH)形成在直接接触有源层130的一侧的下部的像素电极125和通过接触孔145接触有源层130的另一侧的上部的源极150之间。在此情形下，由于沟道(CH)的长度(L)对应于从源极150的接触部到像素电极125的接触部的距离，因此可以显著降低沟道(CH)的长度(L)。
在一个实施方式中，源极和像素电极覆盖有源层130的程度大到足以使沟道(CH)的长度小于大部分的有源层的的总长度。例如，沟道(CH)的长度可以小于源极覆盖有源层130上（或下）的程度（距离）。类似地，沟道(CH)的长度可以小于像素电极覆盖有源层130上（或下）的程度（距离）。
此外，由于可以跨有源层130在不同层上形成源极150和像素电极125，可以降低有源层130的总体尺寸。因此，有利的是根据薄膜晶体管面积的降低，子像素的尺寸降低，由此可用于高分辨率模型。
此外，可以跨有源层130在不同层上形成源极150和像素电极125，并且可以使用与传统薄膜晶体管相同的七片掩模来制造薄膜晶体管，其与源极/漏极形成在相同层。因此，有利的是可以降低有源层的沟道长度。而不增加制造成本和处理时间。
此外，根据本发明的实施方式，像素电极125形成为由透明导电材料构成，例如金属氧化物系列如ITO并且像素电极125同时执行像素电极125和漏极的功能。特别地，如果像素电极125与有源层130直接接触，那么金属氧化物的有源层130和像素电极125都由基于氧化物的系列构成。因此，有利的是由于接口的入口屏障（ingressbarrier）降低，不需欧姆层就可以具有优异的电特性。
另一方面，薄膜晶体管基板可以形成为具有与上述图2-5不同的结构。下文，与图3所示相同的参考标记表示相同的元件，并因此将省略相同元件的具体描述。图6示出根据本发明示例性实施方式的薄膜晶体管基板的截面图。
参照图6，在基板110上布置栅极115，以及在栅极115上布置栅绝缘膜120。在栅绝缘膜120上布置源极150和数据焊垫终端(DPT)，并且它们接触源极150的一侧。此外，在栅绝缘膜120上形成包括金属氧化物的有源层130。在有源层130和在数据焊垫终端(DPT)上布置蚀刻终止层140，并且在蚀刻终止层140上布置像素电极125。像素电极125通过形成在蚀刻终止层140上的通孔145与有源层130的另一侧接触。
此外，在形成有像素电极125的基板110上形成钝化膜160，并在钝化膜170上形成公共电极170、公共线177和数据焊垫(DP)。公共电极170形成为与上述像素电极125相对，并且数据焊垫(DP)通过数据焊垫接触孔(DPH)连接数据焊垫终端(DPT)以通过穿过钝化膜160和蚀刻终止层140而暴露出数据焊垫终端(DPT)。
在图6的薄膜晶体管基板100上，不同于上述图3的结构，以不同方式布置源极150和像素电极125。换言之，在图3的结构中，源极150和像素电极125分别跨有源层130布置在上部和下部。相反，在图6的结构中，源极150和像素电极125可分别跨有源层130而布置在下部和上部。
图7示出根据本发明另一示例性实施方式的薄膜晶体管基板的平面图。图8示出在图6的薄膜晶体管基板中沿线II-II’的截面图。
下文，与前述实施方式相同的参考标记表示起相同的作用的元件，因此将易于理解本发明。
参照图7和图8，根据本发明另一实施方式，薄膜晶体管基板200包括在基板110上跨栅绝缘膜120交叉的栅线117和数据线155，以及形成在每个交叉部的薄膜晶体管(T)。像素区设有像素电极125和公共电极170，它们跨钝化膜160和蚀刻终止层140形成。公共电极170连接到对准栅线117的公共线177。
薄膜晶体管(T)形成为包括从栅线117分支的栅极115、连接数据线155的源极150、与源极150相对的像素电极125和在栅绝缘膜120上覆盖栅极115并在栅极150和像素电极125之间形成沟道的有源层130。蚀刻终止层140形成在有源层130上，并且蚀刻终止层140包括第一通孔165和第二通孔167以仅暴露有源层130区域的一部分。
栅线117的一端设有栅焊垫(GP)以从外部接收栅信号。栅焊垫(GP)通过栅焊垫接触孔(GPH)与栅焊垫终端(GPT)接触，栅焊垫接触孔(GPH)穿过栅绝缘膜120、蚀刻终止层140和钝化膜160。同时，数据线155的一端设有数据焊垫(DP)以从外部接收像素信号。数据焊垫(DP)通过数据焊垫接触孔(DPH)与数据焊垫终端(DPT)相接触，数据焊垫接触孔(DPH)穿过钝化膜160。
根据本发明实施方式的像素电极125与栅绝缘膜120上的有源层130接触，以便像素电极125同时用作像素电极和漏极。另一方面，公共电极170形成为跨钝化膜160和覆盖像素电极125的蚀刻终止层140与像素电极125重叠。
下文，将具体描述制造上述图7和图8的薄膜晶体管基板的方法。图9a-9d示出根据本发明示例性实施方式的薄膜晶体管基板的制造工艺的截面图。
参照图9a，在透明基板110上沉积栅极金属。栅极金属包括选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)组成组中的一种或诸如其合金的低电阻金属材料。栅极115通过使用第一掩模来构图栅极金属而形成。尽管附图中未示出，但在形成栅极115的同时形成栅线。
随后，在包括栅极115的基板110上形成栅绝缘膜120。栅绝缘膜120可使用硅的氧化物(SiOx)或硅的氮化物(SiNx)并且可由它们形成为多层。此后，在栅绝缘膜120上沉积像素电极材料。像素电极材料可包括铟锡氧化物(ITO)或铟锌氧化物(IZO)。像素电极125通过使用第二掩模来构图像素电极而形成。像素电极125以板形形成在像素区，并且也形成在与栅极115相应的部分区域中。
接下来，参照图9b，在形成有像素电极125的基板110上沉积金属氧化物并通过使用第三掩模来构图以形成覆盖栅极115的有源层130。在此，有源层130可由金属氧化物形成，并且金属氧化物可为例如，氧化锌(ZnO)、铟锌氧化物(InZnO)、锌锡氧化物(ZnSnO)、铟镓锌氧化物(InGaZnO4)等。在此情形下，有源层130覆盖栅极115并且形成在像素电极125上以与部分像素电极125接触。
随后，在形成有有源层130的基板110的上部形成蚀刻终止层140。蚀刻终止层140可由硅的氧化物(SiOx)或硅的氮化物(SiNx)形成。接下来，在形成有蚀刻终止层140的基板110上沉积金属氧化物，并且使用第四掩模构图基板110，以形成数据线155和数据焊垫终端(DPT)。数据金属包括选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)组成组中的一种或诸如其合金的低电阻金属材料。
接下来，参照图9c，在形成有数据线155和数据焊垫终端(DPT)的基板110上沉积硅的氧化物(SiOx)或硅的氮化物(SiNx)以形成钝化膜160。此外，使用第五掩模蚀刻一部分的蚀刻终止层140和钝化膜160而形成暴露出有源层130的另一侧的上部的第一通孔165。同时，蚀刻钝化膜160以形成暴露数据线155的第二通孔167和形成暴露出数据焊垫终端(DPT)的数据焊垫接触孔(DPH)。
随后，参照图9d，在基板110前部沉积铟锡氧化物(ITO)或铟锌氧化物(IZO)并使用第六掩模来构图以形成公共电极170、公共线177、数据焊垫(DP)和源极150。公共电极170形成为对应于像素区中的像素电极125，并且具有以恒定间隔设置的形状，其像素电极为彼此平行的若干条。源极150通过暴露出有源层130的另一侧的第一孔165和暴露出数据线155的第二孔167，分别与有源层130和数据线155接触。因此，源极150连接有源层130和数据线155以将数据信号传送至有源层130。
当然，根据本发明另一实施方式，按上述图8和图9制造的薄膜晶体管基板与按上述图3和图4的实施方式的效果相同，只是，可以使用比图3和图4的实施方式少一片的总共6片掩模来制备图8和图9的薄膜晶体管基板。具体地，在图8和图9的实施方式中，只使用了一个接触孔掩模，而在图3和图4的实施方式中，使用两个接触孔掩模。因此，优点在于可以降低薄膜晶体管基板的制造成本和加工时间。
尽管参照一些示例性的实施方式描述了本发明，但应理解能被本领域技术人员想到的众多其他修改和实施方式都落入本发明的范围和原理内。更具体地，此外，对在说明书、附图和所附权利要求范围内的主题组合设置的组成部件和/或设置，各种改变和修改是可能的。除组成部件和/或设置中的改变和修改之外，可替换的应用对于本领域技术人员来说也是显而易见的。

Claims (24)

1.一种薄膜晶体管基板，包括：
布置在基板上的栅极；
布置在栅极上的栅绝缘膜；
布置在栅绝缘膜上并包括金属氧化物的有源层；
与有源层基本上平行于基板的一侧相接触的源极和与有源层基本上平行于基板的另一侧相接触的像素电极；和
插入到源极和像素电极之间的蚀刻终止层。
2.根据权利要求1的薄膜晶体管基板，其中像素电极直接与有源层的一侧的下部接触。
3.根据权利要求2的薄膜晶体管基板，其中像素电极完全被蚀刻终止层覆盖。
4.根据权利要求1的薄膜晶体管基板，其中源极通过蚀刻终止层中的接触孔，直接与有源层的一侧的上部接触。
5.根据权利要求1的薄膜晶体管基板，进一步包括：
布置在蚀刻终止层上并与有源层相邻设置的数据线；
布置在数据线和蚀刻终止层上的钝化膜；和
布置在钝化膜上的公共电极。
6.根据权利要求5的薄膜晶体管基板，其中
钝化膜包括暴露出有源层的一侧的上部的第一通孔和暴露出数据线的第二通孔。
7.根据权利要求6的薄膜晶体管基板，其中
源极通过第一通孔和第二通孔与有源层的一侧的上部和数据线相接触。
8.根据权利要求7的薄膜晶体管基板，其中
源极包括与公共电极相同的材料。
9.根据权利要求1的薄膜晶体管基板，其中
源极直接与有源层的一侧的下部接触。
10.根据权利要求9的薄膜晶体管基板，其中
像素电极布置在蚀刻终止层上并通过形成在蚀刻终止层上的接触孔与有源层接触。
11.根据权利要求10的薄膜晶体管基板，其中
源极完全被蚀刻终止层覆盖。
12.一种制造薄膜晶体管基板的方法，包括：
在基板上形成栅极；
在栅极上形成栅绝缘膜；
在栅绝缘膜上形成包括金属氧化物的有源层；
形成与有源层的一侧相接触的源极以及与有源层的另一侧相接触的像素电极；和
在源极和像素电极之间形成蚀刻终止层。
13.根据权利要求12的方法，进一步包括：
在形成了源极的基板上形成钝化膜；和
在钝化膜上形成公共电极。
14.一种制造薄膜晶体管基板的方法，包括：
在基板上形成栅极；
在栅极上形成栅绝缘膜；
在栅绝缘膜上形成像素电极；
在栅绝缘膜上形成包括金属氧化物的有源层以与像素电极的一侧相接触；
在有源层和像素电极上形成蚀刻终止层；
在蚀刻终止层上形成与有源层相邻的数据线；
在形成有数据线的基板上形成钝化膜，其中形成暴露出有源层的第一通孔和暴露出数据线的第二通孔；和
在钝化膜上形成公共电极和源极，其中源极形成为通过第一通孔和第二通孔与有源层和数据线接触。
15.一种薄膜晶体管基板，包括：
布置在基板上的栅极；
布置在栅极上的栅绝缘膜；
布置在栅绝缘膜上并包括金属氧化物的有源层；
覆盖至少部分有源层的蚀刻终止层；
至少部分覆盖蚀刻终止层和有源层的源极；和
至少部分被有源层和蚀刻终止层覆盖的像素电极。
16.根据权利要求15的薄膜晶体管基板，其中：
蚀刻终止层覆盖除了穿过蚀刻终止层的孔以外的有源层；和
源极通过该孔与有源层接触。
17.根据权利要求15的薄膜晶体管基板，进一步包括：
布置在源极和蚀刻终止层上的钝化膜；和
在与有源层相邻的区域，布置在钝化膜上的公共电极。
18.根据权利要求17的薄膜晶体管基板，其中，在与有源层相邻的区域，像素电极覆盖栅绝缘膜并且被蚀刻终止层、钝化膜和公共电极所覆盖。
19.根据权利要求15的薄膜晶体管基板，进一步包括：
布置在蚀刻终止层上的钝化膜，并且其中源极至少部分覆盖钝化膜；和
在与有源层相邻的区域，布置在钝化膜上的公共电极。
20.根据权利要求19的薄膜晶体管基板，其中，在与有源层相邻的区域，像素电极覆盖栅绝缘膜并且被蚀刻终止层、钝化膜和公共电极所覆盖。
21.根据权利要求15的薄膜晶体管基板，其中
源极沿有源区的长度，与有源层的一侧接触第一距离；
像素电极沿所述长度，与有源层的另一侧接触第二距离；和
其中，沿薄膜晶体管基板长度的沟道区长度小于第一和第二距离。
22.一种薄膜晶体管基板，包括：
布置在基板上的栅极；
布置在栅极上的栅绝缘膜；
布置在栅绝缘膜上并包括金属氧化物的有源层；
至少部分覆盖有源层的蚀刻终止层；
至少部分覆盖蚀刻终止层和有源层的像素电极；和
至少部分被有源层和蚀刻终止层覆盖的源极。
23.根据权利要求22的薄膜晶体管基板，其中
蚀刻终止层覆盖除了穿过蚀刻终止层的通孔以外的有源层；以及其中
像素电极通过所述通孔接触有源层。
24.根据权利要求22的薄膜晶体管基板，其中
源极沿有源区的长度，与有源层的一侧接触第一距离；
像素电极沿所述长度，与有源层的另一侧接触第二距离；和
其中，沿薄膜晶体管基板长度的沟道区长度小于第一和第二距离。
CN201210568595.1A 2012-07-06 2012-12-24 具有金属氧化物的薄膜晶体管基板及其制造方法 Active CN103531591B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120074171A KR101985246B1 (ko) 2012-07-06 2012-07-06 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
KR10-2012-0074171 2012-07-06

Publications (2)

Publication Number Publication Date
CN103531591A CN103531591A (zh) 2014-01-22
CN103531591B true CN103531591B (zh) 2016-02-03

Family

ID=49877844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210568595.1A Active CN103531591B (zh) 2012-07-06 2012-12-24 具有金属氧化物的薄膜晶体管基板及其制造方法

Country Status (3)

Country Link
US (1) US8835919B2 (zh)
KR (1) KR101985246B1 (zh)
CN (1) CN103531591B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
CN103762218A (zh) * 2014-01-16 2014-04-30 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
KR101563084B1 (ko) * 2014-04-17 2015-10-26 하이디스 테크놀로지 주식회사 다기능 전극을 갖는 반사형 표시장치 및 그 제조방법
KR102212455B1 (ko) * 2014-08-21 2021-02-05 엘지디스플레이 주식회사 박막트랜지스터 기판
KR20160043576A (ko) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
CN104900588B (zh) * 2015-06-08 2018-02-13 京东方科技集团股份有限公司 阵列基板的制备方法
JPWO2018043472A1 (ja) * 2016-09-02 2019-06-27 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN106960881B (zh) * 2017-05-17 2020-11-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
CN111463222A (zh) * 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示装置
CN111584522A (zh) * 2020-05-25 2020-08-25 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
CN111505876A (zh) * 2020-05-25 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
CN115377203A (zh) * 2022-10-25 2022-11-22 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462800B1 (en) * 1999-06-30 2002-10-08 Hyundai Display Technology Inc. Electrode contact structure for a liquid crystal display device and manufacturing method thereof
CN101414085A (zh) * 2007-10-17 2009-04-22 乐金显示有限公司 液晶显示设备及其制造方法
CN102074502A (zh) * 2009-11-20 2011-05-25 乐金显示有限公司 制造阵列基板的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101243667B1 (ko) * 2005-11-18 2013-03-18 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5427552B2 (ja) * 2009-10-30 2014-02-26 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462800B1 (en) * 1999-06-30 2002-10-08 Hyundai Display Technology Inc. Electrode contact structure for a liquid crystal display device and manufacturing method thereof
CN101414085A (zh) * 2007-10-17 2009-04-22 乐金显示有限公司 液晶显示设备及其制造方法
CN102074502A (zh) * 2009-11-20 2011-05-25 乐金显示有限公司 制造阵列基板的方法

Also Published As

Publication number Publication date
CN103531591A (zh) 2014-01-22
US20140008645A1 (en) 2014-01-09
KR20140006670A (ko) 2014-01-16
KR101985246B1 (ko) 2019-06-03
US8835919B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
CN103531591B (zh) 具有金属氧化物的薄膜晶体管基板及其制造方法
CN103000628B (zh) 显示装置、阵列基板及其制作方法
US9437746B2 (en) Thin film transistor substrate having metal oxide semiconductor and method for manufacturing the same
CN102820319B (zh) 氧化物薄膜晶体管及其制造方法
CN102053435B (zh) 液晶显示设备及其制造方法
CN102315166B (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
KR101539354B1 (ko) 액정 표시 장치
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
CN103018990B (zh) 一种阵列基板和其制备方法、及液晶显示装置
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
US11296235B2 (en) Thin film transistor having a wire grid on a channel region and manufacturing method thereof, array substrate and manufacturing method thereof, and display panel
CN104752420A (zh) 显示设备的抗静电装置及其制造方法
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN104716196A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN102916051A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102654703A (zh) 一种阵列基板及其制造方法、以及显示设备
CN105161455A (zh) 一种ffs阵列基板及其制造方法和显示装置
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20110135681A (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR20100094275A (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
CN202957242U (zh) 显示装置和阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant