CN102820319B - 氧化物薄膜晶体管及其制造方法 - Google Patents

氧化物薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102820319B
CN102820319B CN201210186683.5A CN201210186683A CN102820319B CN 102820319 B CN102820319 B CN 102820319B CN 201210186683 A CN201210186683 A CN 201210186683A CN 102820319 B CN102820319 B CN 102820319B
Authority
CN
China
Prior art keywords
drain electrode
conducting film
active layer
electrode
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210186683.5A
Other languages
English (en)
Other versions
CN102820319A (zh
Inventor
金焕
赵兴烈
吴泰英
郑至恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102820319A publication Critical patent/CN102820319A/zh
Application granted granted Critical
Publication of CN102820319B publication Critical patent/CN102820319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

提供了一种氧化物薄膜晶体管（TFT）及其制造方法。第一数据布线和第二数据布线由不同的金属材料制备，并且有源层形成在所述第一数据布线上，以实现短沟道，因而增强TFT的性能。与有源层接触的第一数据布线由具有优良接触特性的金属材料制备，并且剩下另一第二数据布线（第二数据布线）由具有优良导电性的金属材料制备，以便用于大规模氧化物TFT工艺。并且，可以通过使用半色调曝光来一起形成第一数据布线和第二数据布线，以简化工艺。

Description

氧化物薄膜晶体管及其制造方法
技术领域
本发明涉及氧化物薄膜晶体管（TFT）及其制造方法，更具体地，涉及利用氧化物半导体作为有源层的氧化物TFT及其制造方法。
背景技术
随着消费者对信息显示器的兴趣的增长以及对便携式（移动）信息装置的需求的增大，对代替常规显示器装置阴极射线管（CRT）的轻而薄的平板显示器（FPD）的研究和商品化已经增加。在FPD中，液晶显示器（LCD）是一种通过利用液晶的光学各向异性而用于显示图像的装置。由于LCD装置展现出优越的分辨率、色彩显示度以及图像质量，所以它们被普遍应用于笔记本电脑或台式机监视器等。
LCD包括滤色器基板、阵列基板以及形成在该滤色器基板与该阵列基板之间的液晶层。
普遍应用于LCD的有源矩阵（AM）驱动方法是通过利用非晶硅薄膜晶体管（a-SiTFT）作为开关部件来驱动像素单元中的液晶分子的方法。
现在将参照图1详细描述现有LCD的结构。
图1是示出了现有LCD装置的分解立体图。
如图1所示，LCD包括滤色器基板5、阵列基板10以及形成在滤色器基板5与阵列基板10之间的液晶层30。
滤色器基板5包括：滤色器（C），滤色器（C）包括：多个子滤色器7，其实现红色、绿色和蓝色；黑底6，其用于划分子滤色器7且阻碍光穿透液晶层30；以及透明公共电极8，其用于将电压施加到液晶层30。
阵列基板10包括：多条选通线16和多条数据线17，它们垂直和水平地布置以限定多个像素区（P）；开关部件TFT（T），其形成在选通线16与数据线17的相应交叉处；以及像素电极18，其形成在像素区（P）上。
通过在图像显示区的边缘处形成的密封剂（未示出）将滤色器基板5与阵列基板10以相面对的方式附接，来形成液晶面板，并且通过在滤色器基板5或阵列基板10上所形成的结合销（未示出）来进行滤色器基板5与阵列基板10的附接。
上述LCD轻便并且具有低功耗，因此，LCD得到很大关注，但是LCD是光接收装置而非发光装置，并且在亮度、对比度、可视角度等方面具有技术局限性。因而，对能够克服这些缺点的新型显示装置的开发已经在积极进行中。
有机发光二极管（OLED）是一种自发光的新型平板显示装置，相比LCD具有良好的可视角度和对比度，并且由于它不需要背光，因此它可以做得更轻且更薄，并且在功耗方面具有优势。此外，OLED可以利用低DC电压驱动并且具有快的响应速度。特别地，OLED在制造成本方面具有优势。
近来，针对增大OLED显示装置的尺寸的研究已经在积极进行，并且为了实现这种大规模OLED显示装置，需要开发出能够保证恒定电流特性的晶体管作为OLED的驱动晶体管，以保证稳定的工作并且耐用。
用于上述LCD的非晶硅薄膜晶体管（TFT）可以在低温工艺下制出，但是它具有非常小的迁移率并且不能满足恒定电流偏置条件。此外，多晶硅TFT具有高迁移率并且满足恒定电流偏置条件，但是不能保证均匀的特性，使得其难以增大面积，并且需要高温工艺。
因此，已开发了利用氧化物半导体形成有源层的氧化物半导体TFT。氧化物半导体基于包括在由于金属和氧气结合而形成的金属氧化物中的具有半导体特性的材料来形成大的球形S轨道，因此尽管该氧化物半导体是非晶的，但是电子能够容易地移动，实现快速迁移率。
这里，当氧化物半导体应用到具有底栅结构的现有TFT时，在刻蚀源极和漏极的工艺期间，特别是在使用等离子体的干法刻蚀期间，该氧化物半导体被损坏。
为了避免该问题，选择蚀刻阻止层额外形成在有源层的上部，但是在这种情况下，由于工艺误差而不能针对整个像素单元均匀地对蚀刻阻止层进行构图，所以难以实现10μm或更小的短沟道，并且不利地添加了光刻工艺（下文称作“光照工艺”）。
图2是顺序地示出了现有氧化物TFT的截面图。
如图2所示，现有氧化物TFT包括形成在特定基板10上的栅极21、形成在栅极21上的栅绝缘层15a、栅绝缘层15a上的由氧化物半导体形成的有源层24以及由特定的绝缘材料制成的蚀刻阻止层25、与有源层24的特定区域电连接的源极22和漏极23、形成在源极22和漏极23上的保护膜15b以及与漏极23电连接的像素电极18。
图3A至图3F是依次示出了图2所示的现有TFT的制造工艺的截面图。
如图3A所示，在特定的基板10的整个表面上沉积第一导电膜，并接着通过光照工艺进行选择性构图，以形成由第一导电膜制备的栅极21。
接着，如图3B所示，将栅绝缘层15a以及由特定的氧化物半导体制备的氧化物半导体层顺序地沉积在基板10的整个表面上，并利用光照工艺进行选择性构图，以在栅极21上形成由氧化物半导体制备的有源层24。
接着，如图3C所示，在基板10的整个表面上沉积由特定的绝缘材料制备的绝缘层，并且接着利用光照工艺进行选择性构图，以在有源层24上形成由该绝缘材料制备的蚀刻阻止层25。
此后，如图3D所示，在其上形成有蚀刻阻止层25的基板10的整个表面上形成第二导电膜，接着通过光照工艺进行选择性构图，以在有源层24和蚀刻阻止层25上形成由第二导电膜制备并与有源层24的源区和漏区电连接的源极22和漏极23。
接着，如图3E所示，在其上形成有源极22和漏极23的基板10的整个表面上形成保护膜15b，接着通过光照工艺进行选择性构图，以形成将漏极23的一部分露出的接触孔40。
接着，如图3F所示，在基板10的整个表面上形成第三导电膜，接着通过光照工艺进行选择性构图，以形成通过接触孔与漏极23电连接的像素电极18。
为了制造具有以上结构的氧化物TFT，需要额外的光照工艺来形成蚀刻阻止层，此外，由于该蚀刻阻止层的使用，难以实现10μm或更小的短沟道。即，需要实现短沟道以便将快速迁移率的优点应用于有机电致发光装置或者实现高分辨率产品的高透光率，但是沟道长度由蚀刻阻止层的线路宽度来确定，并且由于针对栅极、蚀刻阻止层以及源极和漏极之间设计余量需要精确率，所以由于工艺误差而不能针对整个像素单元均匀地对蚀刻阻止层进行构图，因而难以实现10μm或更小的短沟道。
发明内容
本发明的目的是提供一种利用氧化物半导体作为有源层并应用于大型显示器的氧化物薄膜晶体管（TFT）及其制造方法。
本发明的另一目的是提供一种通过实现短沟道而具有增强的性能并通过简化的工艺形成的氧化物TFT及其制造方法。
为了实现这些和其它优点，根据本发明的实施方式的目的，如具体实现和广义描述的，提供了一种制造氧化物薄膜晶体管（TFT）的方法，该方法包括以下步骤：在基板上形成由第一导电膜形成的栅极和选通线；在其上形成有所述栅极和所述选通线的所述基板上形成栅绝缘层；利用半色调曝光，在其上形成有所述栅绝缘膜的所述栅极的上部形成由第二导电膜形成的源极、第一漏极和第一数据线，并且在所述第一漏极的延伸部分和所述第一数据线上形成由第三导电膜形成的第二漏极和第二数据线；以及在所述源极和所述第一漏极上形成由氧化物半导体制备的有源层。
所述有源层可以由基于非晶氧化锌的半导体制备。
所述第二导电膜可以由从包括钼钛（MoTi）、铟锡氧化物（ITO）、钛、和钼（Mo）的组中选出的金属材料制备。
所述第三导电膜可以由从包括铝、铜、银、和金的组中选出的、不同于所述第二导电膜的金属材料的金属材料制备。
所述有源层可以形成为以岛的形式定位在所述第二数据线与所述第二漏极之间。
为了实现这些和其它优点，根据本发明的实施方式的目的，如具体实现和广义描述的，还提供了一种制造氧化物薄膜晶体管（TFT）的方法，该方法包括以下步骤：在基板上形成栅极和选通线；在其上形成有所述栅极和所述选通线的所述基板上形成栅绝缘层；在其上形成有所述栅绝缘膜的所述栅极的上部形成源极、第一漏极和第一数据线；在所述源极和所述第一漏极上形成由氧化物半导体制备的有源层；在所述有源层上形成蚀刻阻止层；以及在其上形成有所述蚀刻阻止层的所述有源层的上部形成第二源极和第二漏极，并且在所述第一数据线上形成第二数据线。
所述第一漏极和所述第二漏极可以分别具有延伸到所述像素区的延伸部分，并且所述第二漏极的所述延伸部分可以形成在所述第一漏极的所述延伸部分上。
为了实现这些和其它优点，根据本发明的实施方式的目的，如具体实现和广义描述的，还提供了一种氧化物薄膜晶体管（TFT），该氧化物薄膜晶体管包括：由第一导电膜形成并形成在基板上的栅极和选通线；形成在其上形成有所述栅极和所述选通线的所述基板上的栅绝缘层；由第二导电膜形成并形成在其上形成有所述栅绝缘膜的所述栅极的上部的源极、第一漏极和第一数据线；由第三导电膜形成并形成在所述第一漏极的延伸部分和所述第一数据线上的第二漏极和第二数据线；以及由氧化物半导体制备并形成在所述源极和所述第一漏极上的有源层。
所述有源层可以由基于非晶氧化锌的半导体制备。
所述第二导电膜可以由从包括钼钛（MoTi）、铟锡氧化物（ITO）、钛、和钼（Mo）的组中选出的金属材料制备。
所述第三导电膜可以由从包括铝、铜、银和金的组中选出的不同于所述第二导电膜的金属材料的金属材料制备。
所述有源层可以形成为以岛的形式定位在所述第二数据线与所述第二漏极之间。
为了实现这些和其它优点，根据本发明的实施方式的目的，如具体实现和广义描述的，还提供了一种氧化物薄膜晶体管（TFT），该氧化物薄膜晶体管包括：形成在基板上的栅极和选通线；形成在其上形成有所述栅极和所述选通线的所述基板上的栅绝缘层；形成在其上形成有所述栅绝缘膜的所述栅极的上部的源极、第一漏极和第一数据线；由氧化物半导体制备并形成在所述源极和所述第一漏极上的有源层；形成在所述有源层上的蚀刻阻止层；以及形成在其上形成有所述蚀刻阻止层的所述有源层的上部的第二源极和第二漏极；以及形成在所述第一数据线上的第二数据线。
所述第一漏极和所述第二漏极可以分别具有延伸到所述像素区的延伸部分，并且所述第二漏极的所述延伸部分可以形成在所述第一漏极的所述延伸部分上。
所述有源层的第一源区和第一漏区可以电连接到所述第一源极和所述第一漏极，并且所述有源层的第二源区和第二漏区可以电连接到所述第二源极和所述第二漏极。
在根据本发明的实施方式的氧化物TFT及其制造方法中，非晶氧化物半导体被用作有源层，获得优良的均匀性，使得所述氧化物TFT可应用于大型显示器。
在根据本发明的实施方式的氧化物TFT及其制造方法中，由于实现了范围在4μm至10μm的短沟道，所以增强了导通电流，减小了寄生电容或者增强了透光率。也就是说，可以增强所述大型氧化物TFT的性能。
在根据本发明的实施方式的氧化物TFT及其制造方法中，蚀刻阻止层可以省略以节省光照工艺，使得可以获得简化工艺的效果。
在根据本发明的实施方式的氧化物TFT及其制造方法中，由于所述源极和所述漏极形成在所述有源层的上部和下部，所以所述有源层与所述源极和所述漏极之间的接触面积增加，并且在这种情况下，可以改进欧姆接触以增强器件特性。
附图说明
包括附图来提供对发明的进一步理解，附图被并入并构成本说明书的一部分，附图例示了发明的实施方式，并与说明书一起用于解释本发明的原理。
在附图中：
图1是示意性地示出现有液晶显示器（LCD）装置的分解立体图；
图2是示意性地示出现有氧化物薄膜晶体管（TFT）的截面图；
图3A至图3F是依次示出图2所示的现有氧化物TFT的制造工艺的截面图；
图4是示意性地示出根据本发明的第一实施方式的氧化物薄膜晶体管（TFT）的截面图；
图5是示意性地示出根据本发明的第一实施方式的LCD的阵列基板的一部分的平面图；
图6A至图6E是依次示出根据本发明的第一实施方式的图5所示的阵列基板的制造工艺的平面图；
图7A至图7E是依次示出根据本发明的第一实施方式的图5所示的阵列基板的制造工艺的截面图；
图8A至图8F是具体示出图6B和图7B所示的第二光照工艺的截面图；
图9是示意性地示出根据本发明的第二实施方式的氧化物薄膜晶体管（TFT）的截面图；
图10是示意性地示出根据本发明的第二实施方式的LCD的阵列基板的一部分的平面图；
图11A至图11F是依次示出根据本发明的第二实施方式的图10所示的阵列基板的制造工艺的平面图；以及
图12A至图12F是依次示出根据本发明的第二实施方式的图10所示的阵列基板的制造工艺的截面图。
具体实施方式
将参照附图描述根据本发明的示例性实施方式的氧化物薄膜晶体管（TFT）及其制造方法。
图4是示意性地示出根据本发明的第一示例性实施方式的氧化物TFT的截面图。
图5是示意性地示出根据本发明的第一实施方式的LCD的阵列基板的一部分的平面图。
这里，N条选通线与M条数据线交叉，使得实际的LCD装置中存在M×N个像素，但是为便于解释，附图中例示了单个像素。
如图所示，选通线116与数据线117和117’被形成为垂直地和水平地设置以在阵列基板110上限定像素区域。作为开关部件的薄膜晶体管（TFT）形成在选通线116与数据线117和117’的交叉处。像素电极118形成在像素区域内部并连接到TFT，以与滤色器基板（未示出）的公共电极一起驱动液晶层（未示出）。
这里，根据本发明的第一实施方式的氧化物TFT包括：形成在阵列基板110上的栅极121；形成在栅极121上的栅绝缘层115a；形成在栅绝缘层115a上的第一数据布线（即，源极122、第一漏极123和第一数据线117）和第二数据布线（即，第二漏极123’和第二数据线117’）以及由源极122和第一漏极123上的氧化物半导体形成并电连接到源极122和第一漏极123的有源层124。
根据本发明的第一实施方式的氧化物TFT包括形成在其上形成有有源层124的阵列基板110上的保护膜115b以及通过形成在保护膜115b中的第一接触孔140电连接到第二漏极123’的像素电极118。
这里，栅极121与选通线116相连，并且源极122的一部分在一个方向延伸从而与第一数据线117相连，而且第二数据线117’具有与第一数据线117基本相同的形状并形成在第一数据线117上。
第二漏极123’形成在第一漏极123上，第一接触孔140a形成在该处。
在此，通过利用氧化物半导体形成有源层124，根据本实施方式的氧化物TFT具有高迁移率，满足恒定电流测试状态，并且保证了均匀的特性，因此根据本发明的实施方式的氧化物TFT能够有利地应用于包括LCD和有机电致发光显示器的大型显示器。
此外，最近，强烈的关注和行动集中在透明电子电路上，而且采用氧化物半导体作为有源层124的氧化物TFT具有高迁移率并且可以在低温下制造，因此，氧化物TFT可以有利地应用于透明电子电路。
并且，氧化物半导体具有宽的带隙（bandgap），因此可以用于制造UVLED、白光LED以及具有高色纯度的其它元件，而且，由于可以在低温下对氧化物半导体进行处理，所以可以制造轻质和柔性的产品。
氧化物半导体包括诸如a-IGZO的基于非晶氧化锌的半导体。在a-IGZO中，锌构成主体，铟形成5s轨道，以通过导电带的交叠增加空穴迁移率，并且镓抑制金属氧化物薄膜沉积期间的氧空穴的生成，从而用来减小截止电流并增强实现TFT时的装置的可靠性。
具有以上特性的根据本发明的第一实施方式的氧化物TFT通过在第一数据布线（即，源极122和第一漏极123）上形成有源层124来实现短沟道。也就是说，由于有源层124形成在源极122和第一漏极123上，沟道长度可以被设置为是源极122与第一漏极123之间的距离，从而沟道长度可以被设计为比通过蚀刻阻止层的线路宽度确定沟道长度的现有结构中的沟道长度短。
并且，在根据本发明的第一实施方式的氧化物TFT中，由于省略了蚀刻阻止层，所以可以节省单个光照工艺，并且可以通过使用半色调曝光来形成第一数据布线和第二数据布线，以简化工艺。
也就是说，现有的氧化物TFT相比现有的非晶硅TFT具有优良的性能，但是不利之处在于由于蚀刻阻止层的形成而应当额外执行光照工艺。然而，在本发明的第一实施方式中，在形成栅极121和栅绝缘层115a之后，利用异质金属材料形成第一数据布线和第二数据布线，并且这里，利用半色调曝光形成第一数据布线和第二数据布线，接着，对有源层124进行构图，从而在省略蚀刻阻止层的同时立刻形成保护膜115b。这里，在通过半色调曝光形成的第一数据布线和第二数据布线当中，与有源层124接触的第一数据布线可以由具有优良接触特性的金属材料制备，并且其它第二数据布线可以由具有优良导电性的金属材料制备，从而在大的氧化物TFT工艺中采用。
在如上配置的根据本发明的第一实施方式的阵列基板110的边缘区域上，形成有分别电连接到选通线116和数据线117和117’的选通焊盘电极126p和数据焊盘电极127p，并且分别向选通线116和数据线117和117’发送从外部驱动电路单元（未示出）接收到的扫描信号和数据信号。
也就是说，选通线116和数据线117和117’向驱动电路单元延伸并分别连接到选通焊盘线116p和数据焊盘线117p’，并且选通焊盘线116p和数据焊盘线117p’分别通过电连接到选通焊盘线116p和数据焊盘线117p’的选通焊盘电极126p和数据焊盘电极127p从驱动电路单元接收扫描信号和数据信号。
这里，数据焊盘线117p’通过第二接触孔140b电连接到数据焊盘电极127p，并且选通焊盘线116p通过第三接触孔140c电连接到选通焊盘电极126p。
图6A至图6E是依次示出根据本发明的第一实施方式的图5所示的阵列基板的制造工艺的平面图。
图7A至图7E是依次示出根据本发明的第一实施方式的图5所示的阵列基板的制造工艺的截面图，其中左侧示出阵列基板的像素部分的制造工艺，右侧示出依次制造阵列基板的数据焊盘部分和选通焊盘部分的工艺。
如图6A和图7A所示，栅极121和选通线116形成在由透明绝缘材料制备的阵列基板110的像素部分处，并且选通焊盘线116p形成在阵列基板110的选通焊盘部分处。
这里，应用于根据本发明的实施方式的氧化物TFT的氧化物半导体可用于低温沉积（或低温蒸发），使得可以使用可应用于低温工艺的基板，诸如塑料基板、钠钙玻璃等。并且，由于氧化物半导体展现出非晶特性，所以可以使用针对大型显示器的基板。
并且，可以通过在阵列基板110的整个表面上沉积第一导电膜接着通过光照工艺选择性地对其进行构图来形成栅极121、选通线116和选通焊盘线116p。
这里，第一导电膜可以由例如铝（Al）、铝合金、钨（W）、铜（Cu）、镍（Ni）、铬（Cr）、钼（Mo）、钼合金、钛（Ti）、铂（Pt）、钽（Ta）等的低阻抗不透明导电材料制备。而且，第一导电膜可以由例如铟锡氧化物（ITO）、铟锌氧化物（IZO）等的透明导电材料制成，并且可以形成为具有将两层或更多层导电材料堆叠起来的多层结构。
接着，如图6B和图7B所示，栅绝缘层115a、第二导电膜和第三导电膜依次形成在其上形成有栅极121、选通线116和选通焊盘线116p的阵列基板110的整个表面上，接着，通过光照工艺选择性地对第二导电膜和第三导电膜进行构图，以在阵列基板110上形成分别由第二导电膜和第三导电膜形成的第一数据布线和第二数据布线。
也就是说，通过光照工艺选择性地对第二导电膜进行构图，以在阵列基板110的像素部分处形成由第二导电膜形成的源极122、第一漏极123和第一数据线117，并在阵列基板110的数据焊盘部分处形成由第二导电膜形成的第一数据焊盘线117p（第一数据布线的形成）。
并且，通过经由光照工艺选择性地对第三导电膜进行构图来在第一漏极123、第一数据线117和第一数据焊盘线117p上形成由第三导电膜形成的第二漏极123’、第二数据线117’和第二数据焊盘线117p’（第二数据布线的形成）。
这里，源极122的一部分在一个方向上延伸，以便连接到第一数据线117，并且第二数据线117’具有与第一数据线117基本相同的形状并形成在第一数据线117上。第二漏极123’形成在第一漏极123的延伸到像素区的延伸部分上。
这里，可以利用半色调曝光通过单个光照工艺形成第一数据布线和第二数据布线，将参照附图对此进行详细描述。
图8A至图8F是具体示出图6B和图7B所示的第二光照工艺的截面图。
如图8A所示，栅绝缘层115a、第二导电膜120和第三导电膜130依次形成在其上形成有栅极121、选通线116和选通焊盘线116p的阵列基板110的整个表面上。
这里，栅绝缘层115a可以形成为诸如氮化硅膜SiNx或氧化硅膜SiO2的无机绝缘层或者诸如氧化铪（Hf）或氧化铝的高介电氧化膜。
第二导电膜120可以由具有与有源层和栅绝缘层115a的优良接触特性以及与有源层的优良的欧姆接触的诸如钼钛（MoTi）、ITO、钛、钼（Mo）等的金属材料制备，以便形成第一数据布线。第三导电膜130可以由不同于第二导电膜120的、具有优良导电性的诸如铝、铜、银（Ag）、金（Au）等的金属材料制备，以便形成第二数据布线。
接着，如图8B所示，由诸如光刻胶（photoresist）的光敏材料制备的光敏膜160形成在其上形成有第三导电膜130的阵列基板110上，接着，根据本发明的实施方式，光透过半色调掩膜170选择性地照射到光敏膜160。
这里，半色调掩膜170包括使得照射的光能够完全透射的第一透射区I、仅使得一部分光能够完全透射并阻止一部分光的第二透射区II以及阻止全部照射光的阻止区III，这里，仅透过半色调掩膜170透射的光可以照射到光敏膜160。
随后，当已经通过半色调掩膜170曝光的光敏膜160显影时，如图8C所示，具有特定厚度的第一光敏膜160a至第五光敏膜160e保持在通过阻止区（III）完全阻止光或者通过第二透射区（II）部分阻止光的区域处，并且完全透射光的透射区（I）处的光敏膜已经完全去除，以使第三导电膜130的表面露出。
此时，在阻止区III处形成的第一光敏膜图案160a至第三光敏膜图案160c比通过第二透射区II形成的第四光敏膜图案160d和第五光敏膜图案160e厚。此外，通过第一透射区I完全透射光的区域处的光敏膜被完全去除。这是因为使用了正性光刻胶，但是不限于此，在本发明的实施方式中还可以使用负性光刻胶。
随后，如图8D所示，下层的第二导电膜和第三导电膜的部分通过使用第一光敏膜图案160a至第五光敏膜团160e作为掩膜来选择性地去除，以在阵列基板110的像素部分处形成由第二导电膜形成的源极122、第一漏极123和第一数据线117。
并且，在阵列基板110的数据焊盘部分处形成由第二导电膜形成的第一数据焊盘线117p。
这里，由第三导电膜形成的导电膜图案130’和130”形成在源极122、第一数据线117和第一漏极123上，并且由第三导电膜形成的第二数据焊盘线117p’形成在第一数据焊盘线117p上。
此后，执行灰化（ashing）工艺以去除第一光敏膜图案160a至第五光敏膜图案160E的一部分。从而，如图8E所示，第二透射区II处的第四和第五光敏膜图案被完全去除。
在这种情况下，仅在与阻止区（III）对应的区域上，保留了第一光敏膜图案至第三光敏膜图案，作为具有去除了第四光敏膜图案和第五光敏膜图案的厚度而得到厚度的第六光敏膜图案160a’至第八光敏膜图案160c’。
此后如图8F所示，下层的导电膜图案的一部分通过利用第六光敏膜图案160a’至第八光敏膜图案160c’作为掩膜来去除，以在第一漏极123和第一数据线117的上部形成由第三导电膜形成的第二漏极123’和第二数据线117’。
这里，如上所述，第二数据线117’可以形成在第一数据线117上，以使得第二数据线117’具有与第一数据线117的形状基本相同的形状，并且第二漏极123’可以形成在第一漏极123的延伸到像素区的延伸部分上。
此后，如图6C和图7C所示，由特定氧化物半导体制备的氧化物半导体层形成在其上形成有第一数据布线和第二数据布线的阵列基板110的整个表面上，并且通过光照工艺来选择性地构图以在阵列基板110的源极122和第一漏极123的上部形成由氧化物半导体形成的有源层124。
这里，有源层124以岛的形式形成在第二数据线117’与第二漏极123’之间。
按照这种方式，在根据本发明的第一实施方式的氧化物TFT中消除了蚀刻阻止层，使得相比现有的蚀刻阻止层结构可以减少单个光照工艺，并且可以由第一数据布线（即，源极122和第一漏极123）确定沟道长度，可以实现长度为大约4μm～10μm的短沟道。
例如，当对每英寸像素（ppi）玻璃产品的透光率进行比较时，可以注意到，氧化物TFT的透光率相比通常的非晶硅TFT增强了12.3%。作为参照，在采用这种现有的蚀刻阻止层的氧化物半导体TFT的情况下，由于根据蚀刻阻止层的应用增加了TFT的尺寸，所以相比实现了短沟道的非晶硅TFT，其透光率降低，但是当省略蚀刻阻止层时，透光率提高。
此后，如图6D和图7D所示，由特定绝缘材料制备的保护膜115b形成在其上形成有有源层124的阵列基板的整个表面上。
此后，通过光照工艺来选择性地去除栅绝缘层115a和保护膜115b，以在阵列基板110的像素部分处形成露出第二漏极123’的一部分的第一接触孔140a，并且分别在阵列基板110的数据焊盘部分和选通焊盘部分上形成露出第二数据焊盘线117p’和选通焊盘线116p的一部分的第二接触孔140b和第三接触孔140b。
这里，保护膜115b可以由诸如氮化硅膜或氧化硅膜的无机绝缘膜或者诸如氧化铪或氧化铝的高介电氧化物膜形成。
此外，为了防止第二数据布线的腐蚀，可以在形成有源层124的同时（即，例如，在形成氧化物半导体层之后或者在形成保护膜115b之后）执行特定的热处理。
接着，如图6E和图7E所示，第四导电膜形成在其上形成有保护膜115b的阵列基板110的整个表面上，接着通过光照工艺来选择性地去除，以在像素部分处形成由第四导电膜形成并通过第一接触孔140a电连接到第二漏极123’的像素电极118。
并且，通过该光照工艺形成了数据焊盘电极127p和选通焊盘电极126p，该数据焊盘电极127p和选通焊盘电极126p由阵列基板110的数据焊盘部分和选通焊盘部分上的第四导电膜形成并通过第二接触孔140b和第三接触孔140b电连接到数据焊盘线117p’和选通焊盘线116p。
这里，第四导电膜可以由诸如ITO或IZO的具有优良透光率的透明导电材料制备，以便形成像素电极118、数据焊盘电极127p和选通焊盘电极126p。
如上所述，由于根据本发明的第一实施方式的氧化物TFT实现了长度为4μm～10μm的短沟道，所以可以改进氧化物TFT的性能（诸如导通电流的增强、寄生电容的减小、透光率的增强等）。并且，根据本发明的第一实施方式的氧化物TFT可以省略蚀刻阻止层，消除光照工艺，因而可以简化工艺。
此外，在本实施方式中，由于源极和漏极形成在有源层的上部和下部，所以可以增加与有源层的接触面积，在这种情况下，由于欧姆接触的改进，可以增强器件特性。将通过以下的第二实施方式来对此进行详细描述。
图9是示意性地示出了根据本发明的第二实施方式的氧化物薄膜晶体管（TFT）的截面图。
图10是示意性地示出了根据本发明的第二实施方式的LCD的阵列基板的一部分的平面图。
这里，N条选通线与M条数据线交叉，使得实际的LCD装置中存在M×N个像素，但是为便于解释，附图中例示了单个像素。
如图所示，选通线216与数据线217和217’被形成为垂直地和水平地设置以在阵列基板210上限定像素区域。作为开关部件的薄膜晶体管（TFT）形成在选通线216与数据线217和217’的交叉处。像素电极218形成在像素区域内部并连接到TFT，以与滤色器基板（未示出）的公共电极一起驱动液晶层（未示出）。
这里，根据本发明的第二实施方式的氧化物TFT包括：形成在阵列基板210上的栅极221；形成在栅极221上的栅绝缘层215a；形成在栅绝缘层215a上的第一数据布线（即，第一源极222、第一漏极223和第一数据线217）和第二数据布线（即，第二源极222’、第二漏极223’和第二数据线217’）、由第一源极222和第一漏极223上的氧化物半导体形成的有源层224，该有源层224电连接到第一源极222和第一漏极223、形成在有源层224上的蚀刻阻止层225、第二数据布线（即，第二源极222’和第二漏极223’）和第二数据线217’。
根据本发明的第二实施方式的氧化物TFT包括形成在其上形成有有源层224的阵列基板210上的保护膜215b以及通过形成在保护膜215b中的第一接触孔240a电连接到第二漏极223’的像素电极218。
这里，栅极221与选通线216相连，并且第一源极222和第二源极222’的一部分在一个方向延伸从而与第一数据线217和第二数据线217’相连，而且第二数据线217’具有与第一数据线217基本相同的形状并形成在第一数据线217上。
在此，与上述的本发明的第一实施方式类似，通过利用氧化物半导体形成有源层224，根据本实施方式的氧化物TFT具有高迁移率，满足恒定电流测试状态，并且保证了均匀的特性，因此根据本发明的实施方式的氧化物TFT能够有利地应用于包括LCD和有机电致发光显示器的大型显示器。
此外，最近，强烈的关注和行动集中在透明电子电路上，而且采用氧化物半导体作为有源层224的氧化物TFT具有高迁移率并且可以在低温下制造，因此，氧化物TFT可以有利地用于透明电子电路。
并且，氧化物半导体具有宽的带隙（bandgap），因此可以用于制造UVLED、白光LED以及具有高色纯度的其它元件，而且，由于可以在低温下对氧化物半导体进行处理，所以可以制造轻质和柔性的产品。
氧化物半导体包括诸如a-IGZO的基于非晶氧化锌的半导体。
并且，具有以上特性的根据本发明的第二实施方式的氧化物TFT通过在第一数据布线（即，源极222和第一漏极223）上形成有源层224来实现短沟道。也就是说，由于有源层224形成在第一源极222和第一漏极223上，沟道长度可以被设置为是第一源极222与第一漏极223之间的距离，从而沟道长度可以被设计为比通过蚀刻阻止层的线路宽度确定沟道长度的现有结构的沟道长度短。
并且，在根据本发明的第二实施方式的氧化物TFT中，由于源极222、222’和漏极223和223’形成在有源层224的上部和下部，所以可以增加有源层224的接触面积，进而，欧姆接触的改进导致器件特性的增强。
在如上配置的根据本发明的第二实施方式的阵列基板210的边缘区域上，形成有分别电连接到选通线216和数据线217和217’的选通焊盘电极226p和数据焊盘电极227p，并且分别向选通线216和数据线217和217’发送从外部驱动电路单元（未示出）接收到的扫描信号和数据信号。
也就是说，选通线216和数据线217和217’向驱动电路单元延伸并分别连接到选通焊盘线216p和数据焊盘线217p’，并且选通焊盘线216p和数据焊盘线217p’分别通过电连接到选通焊盘线216p和数据焊盘线217p’的选通焊盘电极226p和数据焊盘电极227p从驱动电路单元接收扫描信号和数据信号。
这里，数据焊盘线217p’通过第二接触孔240b电连接到数据焊盘电极227p，并且选通焊盘线216p通过第三接触孔240c电连接到选通焊盘电极226p。
图11A至图11F是依次示出根据本发明的第二实施方式的图10所示的阵列基板的制造工艺的平面图。
图12A至图12F是依次示出根据本发明的第二实施方式的图10所示的阵列基板的制造工艺的截面图，其中左侧示出阵列基板的像素部分的制造工艺，右侧示出依次制造阵列基板的数据焊盘部分和选通焊盘部分的工艺。
如图11A和图12A所示，栅极221和选通线216形成在由透明绝缘材料制备的阵列基板210的像素部分处，并且选通焊盘线216p形成在阵列基板210的选通焊盘部分处。
这里，应用于根据本发明的实施方式的氧化物TFT的氧化物半导体可用于低温沉积，使得可以使用可应用于低温工艺的基板，诸如塑料基板、钠钙玻璃等。并且，由于氧化物半导体展现出非晶特性，所以可以使用针对大型显示器的基板。
并且，可以通过在阵列基板210的整个表面上沉积第一导电膜接着通过光照工艺选择性地对其进行构图来形成栅极221、选通线216和选通焊盘线216p。
这里，第一导电膜可以由例如铝（Al）、铝合金、钨（W）、铜（Cu）、镍（Ni）、铬（Cr）、钼（Mo）、钼合金、钛（Ti）、铂（Pt）、钽（Ta）等的低阻抗不透明导电材料制备。而且，第一导电膜可以由例如铟锡氧化物（ITO）或铟锌氧化物（IZO）的透明导电材料制成，并且可以形成为具有将两层或更多层导电材料堆叠起来的多层结构。
接着，如图11B和图12B所示，栅绝缘层215a和第二导电膜依次形成在其上形成有栅极221、选通线216和选通焊盘线216p的阵列基板210的整个表面上。
此后，通过光照工艺选择性地对第二导电膜进行构图，以在阵列基板210的像素部分处形成由第二导电膜形成的第一源极222、第一漏极223和第一数据线217，并在阵列基板210的数据焊盘部分处形成由第二导电膜形成的第一数据焊盘线217p（第一数据布线的形成）。
这里，栅绝缘层215a可以形成为诸如氮化硅膜SiNx或氧化硅膜SiO2的无机绝缘层或者诸如氧化铪（Hf）或氧化铝的高介电氧化膜。
并且，第二导电膜220可以由具有与有源层和栅绝缘层215a的优良接触特性以及与有源层的优良欧姆接触的诸如钼钛（MoTi）、ITO、钛、钼（Mo）等的金属材料制备，以便形成第一数据布线。
这里，第一源极222的一部分在一个方向上延伸以便连接到第一数据线217。
此后，如图11C和图12C所示，由特定氧化物半导体制备的氧化物半导体层和绝缘层形成在其上形成有第一数据布线的阵列基板210的整个表面上，并通过光照工艺来选择性地进行构图，以在阵列基板210的第一源极222和第一漏极223的上部处形成由氧化物半导体形成的有源层224，并在有源层224上形成由绝缘层形成的蚀刻阻止层。
这里，有源层224以岛的形式形成在第一源极222和第一漏极223上，并且当使用半色调曝光时，可以通过与蚀刻阻止层225同一的光照工艺来形成有源层224。
接着，如图11D和图12D所示，第三导电膜形成在其上形成有有源层224的阵列基板210的整个表面上。
这里，第三导电膜可以由与第二导电膜不同的金属材料制备，并且在这种情况下，为了形成第二数据布线，第三导电膜可以由具有优良导电性的诸如铝、铜、银、金等的金属材料制备。然而，本发明不限于此。
此后，通过光照工艺来选择性地去除第三导电膜，以在有源层224和蚀刻阻止层225上形成由第三导电膜形成的第二源极222’、第二漏极223’和第二数据线217’，并且在第一数据焊盘线217p上形成由第三导电膜形成的第二数据焊盘线217p’（第二数据布线的形成）。
这里，第二源极222’的一部分延伸为连接到第二数据线217’，并且第二数据线217’可以具有与第一数据线217基本相同的形状并形成在第一数据线217上。
接着，如图11E和图12E所示，由特定绝缘材料制备的保护膜215b形成在其上形成有有源层224的阵列基板210的整个表面上。
此后，通过光照工艺选择性地去除栅绝缘层215a和保护膜215b，以在阵列基板210的像素部分处形成露出第二漏极223’的一部分的第一接触孔240a，并且在阵列基板210的数据焊盘部分和选通焊盘部分上形成分别露出第二数据焊盘线217p’和选通焊盘线216p的一部分的第二接触孔240b和第三接触孔240b。
这里，保护膜215b可以由诸如氮化硅膜或氧化硅膜的无机绝缘膜或者诸如氧化铪或氧化铝的高介电氧化物膜形成。
接着，如图11F和图12F所示，第四导电膜形成在其上形成有保护膜215b的阵列基板210的整个表面上，接着通过光照工艺来选择性地去除，以在像素部分处形成由第四导电膜形成并通过第一接触孔240a电连接到第二漏极223’的像素电极218。
并且，通过该光照工艺形成了数据焊盘电极227p和选通焊盘电极226p，该数据焊盘电极227p和选通焊盘电极226p由阵列基板210的数据焊盘部分和选通焊盘部分上的第四导电膜形成并通过第二接触孔240b和第三接触孔240b电连接到数据焊盘线217p’和选通焊盘线216p。
这里，第四导电膜可以由诸如ITO或IZO的具有优良透光率的透明导电材料制备，以便形成像素电极218、数据焊盘电极227p和选通焊盘电极226p。
在第一实施方式和第二实施方式中，已经描述了在相对于基板在垂直方向上驱动向列相液晶分子的扭曲向列（TN）型LCD装置，但是本发明不限于此。
本发明可以应用于各种模式的LCD装置，诸如在与基板平行的方向上驱动液晶分子以增强视角的面内切换（IPS）模式LCD装置、形成在像素电极与公共电极之间的边缘场通过裂缝驱动位于像素区域公共电极之间的液晶分子从而实现图像的边缘场开关（FFS）LCD装置等。
除了LCD装置以外，本发明还可以应用于采用TFT制成的其它显示器装置，例如，OLED（有机电致发光二极管）与驱动晶体管连接的OLED显示器装置。
此外，在本实施方式中，由于将具有高迁移率并且能够在低温下处理的非晶氧化物半导体材料用作有源层，所以其能够有利地用于透明电子电路或柔性显示器。
由于在不脱离本发明的精神和本质特征的情况下，可以将本发明实现为各种形式，所以应当理解的是，除非另外特别说明，否则以上所述的实施方式并不被前述的说明的任何细节所限制，而且应当在如所附权利要求所限定的其精神和范围内进行广泛地解读，因此，所附权利要求意在涵盖落入所附权利要求的范围或者这种范围的等同物内的所有的改变以及修改。

Claims (10)

1.一种制造氧化物薄膜晶体管(TFT)的方法，所述方法包括以下步骤：
在基板上形成由第一导电膜形成的栅极和选通线；
在其上形成有所述栅极和所述选通线的所述基板上依次形成栅绝缘层和第二导电膜；
在其上形成有所述栅绝缘层的所述栅极的上部形成由所述第二导电膜形成的第一源极、第一漏极和第一数据线；以及
在所述第一源极和所述第一漏极上形成由氧化物半导体制备的有源层；
在所述有源层上形成蚀刻阻止层；以及
在其上形成有所述蚀刻阻止层的所述有源层的上部形成由第三导电膜形成的第二源极、第二漏极和第二数据线；
在形成有所述有源层的基板上形成保护膜；
选择性地去除所述保护膜以形成露出所述第二漏极的一部分的接触孔；以及
在所述保护膜上形成像素电极，
其中，所述像素电极通过所述接触孔电连接到所述第二漏极，
其中与所述有源层接触的所述第二导电膜由具有优良接触特性的金属制成，并且所述第三导电膜由具有优良导电特性的金属材料制成。
2.根据权利要求1所述的方法，其中，所述有源层由基于非晶氧化锌的半导体制备。
3.根据权利要求1所述的方法，其中，所述第二导电膜由从包括钼钛(MoTi)、铟锡氧化物(ITO)、钛、和钼(Mo)的组中选出的金属材料制备。
4.根据权利要求1所述的方法，其中，所述第三导电膜由从包括铝、铜、银、和金的组中选出的、不同于所述第二导电膜的金属材料的金属材料制备。
5.根据权利要求1所述的方法，其中，所述第一漏极和所述第二漏极分别具有延伸到像素区的延伸部分，并且所述第二漏极的所述延伸部分形成在所述第一漏极的所述延伸部分上。
6.一种氧化物薄膜晶体管(TFT)，所述氧化物薄膜晶体管包括：
由第一导电膜形成并形成在基板上的栅极和选通线；
形成在其上形成有所述栅极和所述选通线的所述基板上的栅绝缘层；
由第二导电膜形成并形成在其上形成有所述栅绝缘层的所述栅极的上部的第一源极、第一漏极和第一数据线；
由氧化物半导体制备并形成在所述第一源极和所述第一漏极上的有源层；
形成在所述有源层上的蚀刻阻止层；以及
形成在其上形成有所述蚀刻阻止层的所述有源层的上部的由第三导电膜形成的第二源极、第二漏极和第二数据线；
在形成有所述有源层的基板上形成的保护膜，并且所述保护膜具有露出所述第二漏极的一部分的接触孔；以及
所述保护膜上的像素电极，
其中，所述像素电极通过所述接触孔电连接到所述第二漏极，
其中与所述有源层接触的所述第二导电膜由具有优良接触特性的金属制成，并且所述第三导电膜由具有优良导电特性的金属材料制成。
7.根据权利要求6所述的氧化物薄膜晶体管，其中，所述有源层由基于非晶氧化锌的半导体制备。
8.根据权利要求6所述的氧化物薄膜晶体管，其中，所述第二导电膜由从包括钼钛(MoTi)、铟锡氧化物(ITO)、钛、和钼(Mo)的组中选出的金属材料制备。
9.根据权利要求6所述的氧化物薄膜晶体管，其中，所述第三导电膜由从包括铝、铜、银和金的组中选出的、不同于所述第二导电膜的金属材料的金属材料制备。
10.根据权利要求6所述的氧化物薄膜晶体管，其中，所述第一漏极和所述第二漏极分别具有延伸到像素区的延伸部分，并且所述第二漏极的所述延伸部分形成在所述第一漏极的所述延伸部分上。
CN201210186683.5A 2011-06-09 2012-06-07 氧化物薄膜晶体管及其制造方法 Active CN102820319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110055786A KR101425064B1 (ko) 2011-06-09 2011-06-09 산화물 박막 트랜지스터 및 그 제조방법
KR10-2011-0055786 2011-06-09

Publications (2)

Publication Number Publication Date
CN102820319A CN102820319A (zh) 2012-12-12
CN102820319B true CN102820319B (zh) 2016-06-08

Family

ID=46582377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210186683.5A Active CN102820319B (zh) 2011-06-09 2012-06-07 氧化物薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US9059296B2 (zh)
JP (1) JP2012256890A (zh)
KR (1) KR101425064B1 (zh)
CN (1) CN102820319B (zh)
GB (1) GB2492627B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102028980B1 (ko) * 2013-01-31 2019-10-08 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
CN103984171A (zh) * 2013-02-22 2014-08-13 上海天马微电子有限公司 一种阵列基板及其制造方法、液晶显示器
JP2014183265A (ja) * 2013-03-21 2014-09-29 Toppan Printing Co Ltd 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
WO2014148187A1 (ja) * 2013-03-22 2014-09-25 シャープ株式会社 表示パネル、及び表示パネルの製造方法
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR102081107B1 (ko) 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
JP6180200B2 (ja) * 2013-06-24 2017-08-16 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
KR102248645B1 (ko) 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103700626B (zh) * 2013-12-25 2017-02-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
KR102295611B1 (ko) * 2013-12-27 2021-08-30 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
KR102315527B1 (ko) 2015-01-19 2021-10-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104659072B (zh) 2015-03-16 2017-07-28 京东方科技集团股份有限公司 阵列基板和阵列基板制作方法
CN104681630B (zh) 2015-03-24 2018-04-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN104716167B (zh) 2015-04-13 2017-07-25 京东方科技集团股份有限公司 一种有机电致发光显示器件、其制作方法及显示装置
CN104795449B (zh) 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN105161454B (zh) * 2015-07-10 2018-09-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10345697B2 (en) * 2017-05-10 2019-07-09 Shenzhen China Star Optoelectronics Technology Co., Ltd Mask plates and manufacturing methods of array substrates
CN107132724B (zh) * 2017-05-10 2019-11-26 深圳市华星光电技术有限公司 一种掩膜版以及阵列基板的制备方法
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109037350A (zh) * 2018-08-01 2018-12-18 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN113467145B (zh) * 2021-07-07 2023-07-25 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087678A (en) * 1996-02-29 2000-07-11 Samsung Electronics Co., Ltd. Thin-film transistor display devices having composite electrodes
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN1845341A (zh) * 2005-04-07 2006-10-11 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
CN101026010A (zh) * 2005-12-28 2007-08-29 株式会社半导体能源研究所 半导体器件、显示器件、和电子器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635514B2 (ja) 1997-02-24 2005-04-06 パイオニア株式会社 情報記録装置
JP2000162641A (ja) * 1998-11-26 2000-06-16 Sharp Corp 液晶表示装置およびその製造方法
TW451447B (en) 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100936908B1 (ko) * 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
KR101643204B1 (ko) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101531880B1 (ko) 2008-12-30 2015-06-26 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101640812B1 (ko) * 2009-05-26 2016-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20110056962A (ko) * 2009-11-23 2011-05-31 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087678A (en) * 1996-02-29 2000-07-11 Samsung Electronics Co., Ltd. Thin-film transistor display devices having composite electrodes
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN1845341A (zh) * 2005-04-07 2006-10-11 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
CN101026010A (zh) * 2005-12-28 2007-08-29 株式会社半导体能源研究所 半导体器件、显示器件、和电子器件

Also Published As

Publication number Publication date
KR101425064B1 (ko) 2014-08-01
US9059296B2 (en) 2015-06-16
CN102820319A (zh) 2012-12-12
US20120313093A1 (en) 2012-12-13
JP2012256890A (ja) 2012-12-27
KR20120136695A (ko) 2012-12-20
GB2492627A (en) 2013-01-09
GB201210001D0 (en) 2012-07-18
GB2492627B (en) 2013-11-13

Similar Documents

Publication Publication Date Title
CN102820319B (zh) 氧化物薄膜晶体管及其制造方法
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
CN102053435B (zh) 液晶显示设备及其制造方法
US8058116B2 (en) Method of fabricating an amorphous zinc-oxide based thin film transistor (TFT) including source/drain electrodes formed between two oxide semiconductor layers
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20120080885A (ko) 액정 표시 장치
US20120146017A1 (en) Oxide thin film transistor and method of fabricating the same
WO2018192217A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
KR20140006670A (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
KR101375855B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
KR20110064272A (ko) 액정표시장치 및 그 제조방법
KR102162887B1 (ko) 평판표시장치
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR102315207B1 (ko) 표시 장치 및 그 제조 방법
KR20100039738A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20090022472A (ko) 액정표시장치 및 그 제조방법
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant