KR100558985B1 - 액정 표시 장치용 어레이 기판의 제조 방법 - Google Patents

액정 표시 장치용 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR100558985B1
KR100558985B1 KR1020030042845A KR20030042845A KR100558985B1 KR 100558985 B1 KR100558985 B1 KR 100558985B1 KR 1020030042845 A KR1020030042845 A KR 1020030042845A KR 20030042845 A KR20030042845 A KR 20030042845A KR 100558985 B1 KR100558985 B1 KR 100558985B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
contact hole
crystal display
display device
array substrate
Prior art date
Application number
KR1020030042845A
Other languages
English (en)
Other versions
KR20050001263A (ko
Inventor
김상현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030042845A priority Critical patent/KR100558985B1/ko
Priority to US10/863,235 priority patent/US7342631B2/en
Publication of KR20050001263A publication Critical patent/KR20050001263A/ko
Application granted granted Critical
Publication of KR100558985B1 publication Critical patent/KR100558985B1/ko
Priority to US12/007,691 priority patent/US7567311B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 콘택홀의 접촉 저항을 줄이는 액정 표시 장치용 어레이 기판의 제조 방법에 관한 것이다.
본 발명은 액정 표시 장치의 어레이 기판에서, 공정을 더 이상 추가하지 않고도 리프트 오프 공정을 이용하여 별도의 마스크 없이 콘택홀 내에 내산화성 금속막을 증착시킴으로써 표면 산화를 방지하여 접촉 저항에 의한 신호지연을 방지하여 제품 불량을 최소화함으로써 생산성을 향상시킬 수 있으며, 절연막 형성시 발생하는 단차를 평탄화시킴으로써 콘택홀 형성에 의한 액티브 유실을 최소화하고 결정화시의 단선 문제를 해결하여 제품의 신뢰성을 향상시키는 장점이 있다.
콘택 저항, 평탄화, 에치백, 금속 박막

Description

액정 표시 장치용 어레이 기판의 제조 방법{A fabrication method of a array substrate for LCD}
도 1은 종래 다결정 실리콘(p-Si)으로 이루어진 BBC(Buried Bus Coplanar) 구조의 박막 트랜지스터의 개략적인 공정 순서를 보여주는 도면.
도 2는 본 발명에 따른 액정 표시 장치용 어레이 기판을 개략적으로 보여주는 평면도.
도 3은 본 발명에 따른 다결정 실리콘(p-Si)으로 이루어진 BBC(Buried Bus Coplanar) 구조의 어레이 기판을 제조하기 위한 개략적인 공정 순서를 보여주는 도면.
<도면의 주요부분에 대한 부호 설명>
210 : 기판 209a, 209b, 209c : 제 1, 2, 3 콘택홀
220a : 게이트 전극 221 : 게이트버스라인
225 : 게이트 절연막 230 : 데이터버스라인
230a : 드레인 전극 235 : 층간절연막
240 : 화소 전극 240a : 소스 전극
265 : 보호막 268a, 268b : 금속 박막
275 : 포토 레지스트 280 : 반도체층
본 발명은 액정 표시 장치에 관한 것으로, 콘택홀의 접촉 저항을 줄이는 액정 표시 장치용 어레이 기판의 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 일반적으로 박막 트랜지스터에 사용되는 액티브 영역은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다. 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.
한편, 근래에 들어 다결정 실리콘(poly-Si)을 사용하는 박막 트랜지스터를 채용한 액정 표시 장치가 연구 및 개발되고 있다. 이러한 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성이 우수한 장점이 있다. 또한, 구동회로를 동일 기판 상에 형성할 수 있으므로 액정 표시 장치의 제조 비용을 감소시킬 수 있다.
다결정 실리콘을 형성하는 방법으로는 비정질 실리콘 박막에 기판 온도를 250℃ 정도로 가열하면서 엑시머 레이저를 가해서 성장시키는 레이저 열처리(laser annealing) 방법과, 비정질 실리콘 상에 금속을 증착하여 금속을 씨드로 다결정 실리콘을 형성하는 금속유도 결정화(metal induced crystallization : MIC) 방법, 비정질 실리콘을 고온에서 장시간 열처리하여 형성하는 고상 결정화(solid phase crystallization : SPC) 방법, 그리고 기판 상에 직접 다결정 실리콘을 증착하는 방법 등이 있다.
최근에는 레이저를 이용하여 순차측면고상법(sequential lateral solidifi-cation : 이하 SLS 방법이라고 함)에 의해 결정화하는 방법이 제안되어 널리 연구되고 있는데, SLS 방법은 실리콘의 그레인이 실리콘 액상영역과 실리콘 고상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사 범위를 적절하게 이동하여 그레인을 소정의 길이만큼 측면성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있는 방법이다.
이하, 첨부한 도면을 참조하여 종래의 다결정 실리콘 박막 트랜지스터 및 그의 제조 방법에 대하여 설명한다.
도 1은 종래 다결정 실리콘(p-Si)으로 이루어진 BBC(Buried Bus Coplanar) 구조의 박막 트랜지스터의 개략적인 공정 순서를 보여주는 도면이다.
먼저, 도 1a에 나타낸 바와 같이, 기판(110) 위에 제1금속막으로 된 데이터버스라인(130)의 패턴이 형성된다.
상기 데이터 버스라인(130)은 소스/드레인 전극을 형성한다.
이어서, 도 1b에 도시된 바와 같이, SiNx,SiOx 등의 무기절연막이나 유기절연막으로 이루어진 층간절연막(135)이 상기 데이터버스라인(130)을 덮도록 형성하고, 상기 층간절연막(135) 위에 다결정 실리콘 층으로 이루어지는 반도체층(180)이 소정의 패턴 모양으로 형성된다.
이어서, 도 1c에서와 같이, 상기 반도체층(180)이 형성된 기판(110) 위에 무기절연막으로 이루어지는 게이트 절연막(125)이 형성되고, 그 위에 게이트전극(120120 게이트버스라인(도시되지 않음)이 제2금속막의 패터닝에 의하여 형성된다.
상기 제2금속막을 패터닝한 상태에서 상기 패터닝된 제2금속막을 마스크로 하여 반도체층(180)에 n+ 또는 p+이온을 도핑한 후, 레이져 등을 이용하여 활성화 하므로써 반도체층(180)의 일부가 소스/드레인 영역이 되도록 한다.
그리고, 도 1d에 도시된 바와 같이, 상기 반도체층(180)의 활성화 공정이 끝난 후, 무기절연막 또는 유기절연막으로 이루어지는 보호막(165)이 적층되어 게이트 절연막(125) 등을 덮도록 형성된다.
이어서, 상기 데이터버스라인(130)의 일부가 노출되는 콘택홀(109a)과, 이온 이 도핑된 반도체층의 일부가 노출되는 콘택홀(109b, 109c)이 형성된다.
최종적으로, 도 1e에 도시된 바와 같이, 상기와 같이 콘택홀 (109a, 109b, 109c)를 형성한 후, 그 위에 ITO(indium tin oxide)를 형성하고, 그 ITO를 소정의 패턴으로 형성하여 이온이 도핑된 반도체층(180)과 접촉되는 화소전극(140)을 형성한다.
상기 화소전극의 형성과정에서 콘택홀(109a)과, 콘택홀(109b)을 통하여 데이터버스라인(130)과 이온이 도핑된 반도체층(180)이 서로 접촉되도록 하여 소스전극(140a)를 형성한다.
한편, 드레인전극은 콘택홀(109c)의 형성에 의하여 화소전극(140)이 형성되면서 직접 콘택홀(109c)과 접촉됨으로써 구성된다.
그런데, 상기와 같이 제조되어 구성되는 액정 표시 장치의 어레이 기판에 있어서, 상기 데이터버스라인(130)과 반도체층(180) 일부가 노출되는 콘택홀(109a, 109b, 109c)을 형성하면 노출된 금속이 산화되어 상기 ITO와 접촉시에 접촉 저항이 증가하게 된다는 문제점이 있다.
이와 같은 ITO와의 접촉 저항 증가는 신호 지연을 일으킴으로써 화질 저하가 발생하고 액정 패널의 신뢰성이 저하되는 문제점이 있다.
또한, 상기와 같은 BBC 구조의 어레이 기판에서는 소스 및 드레인 전극을 형성하는 데이터버스라인(130)이 반도체층(180) 아래에 위치하게 된다.
통상, 상기 데이터버스라인(130)을 형성한 후 층간 절연막(135)을 증착하며 그 두께는 일반적으로 3000Å 정도의 두께를 사용하게 된다.
이후, 반도체층을 형성하게 되면 T형 단차 부분에서 단차부와 평면부의 비정질 실리콘(a-Si)의 두께 차이에 의해서 레이저 결정화시 열처리에 의하여 다결정 실리콘 막이 얇아지게 되므로 액티브 영역의 불균일한 결정성과 용융소멸(ablation) 현상이 발생하게 된다.
또한, 이와 같은 단차에 의해서 콘택홀(109a, 109b, 109c) 형성시에 데이터버스라인(130)의 일부 영역을 노출하는 콘택홀(109a)은 보호막(165)과 게이트 절연막(125)과 층간절연막(135)을 식각하여 형성되며, 반도체층(180) 일부 영역을 노출하는 콘택홀(109b, 109c)은 보호막(165)과 게이트 절연막(125)을 식각하여 형성되는데, 이에 상기 데이터버스라인(130)의 일부영역을 노출하는 콘택홀(109a) 형성과 동시에 반도체층(180) 일부를 노출하는 콘택홀(109b, 109c)을 형성하면 도핑된 반도체층은 식각 데미지(etching damage)가 발생하므로 소자 특성을 열화시키게 되고 액티브가 유실되어 불량이 발생되는 문제점이 있다.
본 발명은 액정 표시 장치의 어레이 기판에서, 공정을 더 이상 추가하지 않고도 상기 데이터버스라인 상부와 액티브층 상부의 콘택홀에서 산화막이 형성되지 않도록 하여 접촉 저항에 의한 신호지연을 방지하고, 절연막 형성시 발생하는 단차를 평탄화시킴으로써 콘택홀 형성에 의한 액티브 유실을 최소화하는 액정 표시 장치용 어레이 기판의 제조 방법을 제공하는데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기 판은,
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에 대해서 설명한다.
도 2는 본 발명에 따른 다결정 실리콘(p-Si)으로 이루어진 BBC(Buried Bus Coplanar) 구조의 액정 표시 장치용 어레이 기판의 개략적인 평면도를 보여주며, 도 3은 도 2의 A-A를 단면하여 이를 제조하기 위한 개략적인 공정 순서를 보여주는 도면이다.
도 2를 참조하면, 게이트버스라인(221)과 데이터버스라인(230)이 교차하여 형성되는 영역에 화소전극(240)이 형성된다.
상기 화소전극(240)은 게이트전극(220), 소스전극(240a), 드레인전극(230a), 반도체층(280) 등으로 구성되는 TFT(Thin Film Transistor)와 접촉되어 있다.
상기와 같은 구성을 가지는 액정 표시 장치용 어레이 기판을 제조하기 위한 공정은 다음과 같다.
도 3a에 나타낸 바와 같이, 기판(210) 위에 제1금속막으로 된 데이터버스라인(230)의 패턴이 형성된다.
여기서, 상기 데이터 버스라인(230)은 소스/드레인 전극을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 무기절연막이나 유기절연막으로 이루어진 층간절연막(235)이 상기 데이터버스라인(230)을 덮도록 형성한다.
이 때, 상기 기판(210) 상에 증착하는 층간절연막(235)을 사용되는 층간절연막(235)의 두께보다 충분히 두껍게(4000Å ~ 8000Å)형성한다.
이후, 3c에 도시된 바와 같이, 상기 층간절연막(235)을 에치백(etchback)하여 전면적을 평탄화한다.
이때, 에치백은 건식 또는 습식 방식으로 진행될 수 있다.
또한, 화학적, 기계적인 연마 방식을 이용하여 상기 층간 절연막(235)을 평탄화될 수 있다.
여기서, 에치백 공정은 층간 절연막(235))이 주변 영역과 동일한 높이가 될 때까지 평탄화되도록 진행함이 바람직하다.
여기서, 상기 층간절연막(235)은 SOG(spin on glass),SiNx, SiOx, PE-ox 계열의 물질을 이용하여 2중으로 형성한 후 에치백하여 형성할 수도 있다.
예를 들어, 상기 기판(210) 상에 SiNx 또는 PE-ox 계열의 물질을 이용하여 사용될 층간절연막(235)의 두께만큼 증착한 후 SOG를 사용하여 2중으로 두껍게 증착하고, 열처리 공정을 통하여 C계열을 제거하고 밀도를 높이는 큐어링(curing) 작업을 거친 후 에치백하여 평탄화를 이룬다.
상기 기판(210) 상에 SOG를 두껍게 증착하고 원하는 두께만큼 평탄화 한 후 다시 SiNx 또는 PE-ox계열의 물질을 증착하여 사용하거나 SOG만을 사용할 수도 있다.
그리고, 도 3c에서와 같이, 상기와 같이 평탄화된 층간절연막(235) 위에 다결정 실리콘 층으로 이루어지는 반도체층(280)이 소정의 패턴 모양으로 형성된다.
이어서, 도 3d에 도시된 바와 같이, 상기 반도체층(280)이 형성된 기판(210) 위에 무기절연막으로 이루어지는 게이트 절연막(225)이 형성되고, 그 위에 게이트 전극(220) 및 게이트버스라인(도시되지 않음)이 제2금속막의 패터닝에 의하여 형성된다.
상기 제2금속막을 패터닝한 상태에서 상기 패터닝된 제2금속막을 마스크로 하여 반도체층(280)에 n+ 또는 p+이온을 도핑한 후, 레이져 등을 통해 이온 주입 시 발생한 데미지(damage)의 큐어링(curing)과 불순물을 활성화하므로써 상기 반도체층(280)의 일부가 소스/드레인 영역이 되도록 한다.
그리고, 도 3e에 도시된 바와 같이, 상기 반도체층(280)의 활성화 공정이 끝난 후, 도 3e와 같이 무기절연막 또는 유기절연막으로 이루어지는 보호막(265)과 포토 레지스트(275)를 적층하여 게이트 전극(220) 및 게이트 절연막(225) 등을 덮도록 형성한다.
여기서, 상기 보호막(265)은 액정 표시 장치의 액정 셀 공정에서의 러빙(rubbing)이나 반송중에 생기는 스크래치(scratch)와 수분의 침투로 생기는 박막 트랜지스터의 손상이나 퇴화를 막기위한 것으로, 이 보호막(265)을 이루는 물질로는 실리콘 질화막이나 유기절연막인 BCB(BenzoCycloButene) 등을 사용하여 형성한다.
이때, 상기 포토 레지스트(275) 윗면에 소정의 패턴을 가지는 마스크를 씌우고 콘택홀을 형성하고자 하는 부분만을 UV에 노광한다.
상기와 같이 포토 레지스트(275)를 노광시킨 후에 현상액을 이용하여 식각하면 도 3f에 나타낸 바와 같이, 상기 포토 레지스트(275)의 노광된 부분이 제거되고, 상기 포토 레지스트(275) 아래의 보호막(265), 게이트 절연막(225) 및 층간절 연막(235)에서 상기 제거된 포토 레지스트(275)에 의하여 노출된 부분이 습식 식각되게 된다.
이에 따라, 상기 데이터버스라인(230)의 일부가 노출되는 콘택홀(209a)과, 이온이 도핑된 반도체층(280)의 일부가 노출되는 콘택홀(209b, 209c)이 형성된다.
이 때, 보호막(265) 식각시에 상부는 식각액에 노출되는 시간이 상대적으로 크게 되는 습식 식각의 특성 상 포토 레지스트(275)에 언더컷(under-cut)이 형성된다.
상기 언더컷은 리프트 오프하고자 하는 물질 즉, 금속 박막(268a)을 기판(210) 전면에 증착할 때 상기 언더컷 부분에 금속 박막(268a)이 증착되는 것을 막아준다.
이 후, 도 3g에 도시된 바와 같이, 상기 콘택홀(209a, 209b, 209c)이 형성된 포토 레지스트(275) 패턴 위에 스퍼터링을 이용하여 금속 박막(268a)을 증착한다.
상기 금속 박막(268a)은 내산화성 금속으로서, 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 계열, 알루미늄 합금 등과 같은 금속 그룹 중에서 하나를 사용한다.
이후, 스트리퍼(stripper)로 상기 포토 레지스트(275)를 녹여 제거하는 과정에서 상기 언더컷으로 상기 스트리퍼가 용이하게 침투하게 됨으로써 상기 포토 레지스트(275) 위에 증착된 금속 박막(268a)도 함께 제거되어 리프트 오프된다.
상기와 같이 포토 레지스트를 이용한 리프트 오프 공정은 상기 스트리퍼가 포토 레지스트를 녹일 때 언더 컷에 의해 형성된 틈에 의해서 상기 스트리퍼가 포 토 레지스트로 쉽게 침투하여 녹임으로써 깨끗한 패턴을 얻을 수 있다는 장점이 있다.
그러므로, 상기 데이터버스라인(230)의 일부가 노출되는 콘택홀(209a)과, 이온이 도핑된 반도체층(280)의 일부가 노출되는 콘택홀(209b, 209c) 내부에 증착된 금속 박막(268b)은 데이터버스라인(230), 반도체층(280)과 접촉하여 일부 남게된다.
상기와 같이 콘택홀(209a, 209b, 209c) 내부에서 데이터버스라인(230)과 반도체층(280)에 접촉하여 리프트 오프로 형성된 내산화성의 금속 박막(268b)은 화소 전극 증착시 표면 산화 방지와 콘택 저항 문제를 해결하게 된다.
최종적으로, 도 3h에 도시된 바와 같이, 상기와 같이 콘택홀 (209a, 209b, 209c)를 형성한 후, 그 위에 ITO(indium tin oxide)를 형성하고, 그 ITO를 소정의 패턴으로 형성하여 이온이 도핑된 반도체층(280)과 접촉되는 화소전극(240)을 형성한다.
상기 화소전극(240)의 형성과정에서 콘택홀(209a)과, 콘택홀(209b)을 통하여 데이터버스라인(230)과 이온이 도핑된 반도체층(280)이 서로 접촉되도록 하여 소스전극(240a)을 형성한다.
한편, 상기 드레인전극은 콘택홀(209c)의 형성에 의하여 화소전극(240)과 직접 접촉됨으로써 구성된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치용 어레이 기판 및 그 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 표시 장치에서 리프트 오프 공정을 이용하여 별도의 마스크 없이 콘택홀 내에 내산화성 금속막을 증착시킴으로써 표면 산화를 방지하여 접촉 저항에 의한 신호지연을 방지하여 제품 불량을 최소화함으로써 생산성을 향상시키는 효과가 있다.
또한, 본 발명은 액정 표시 장치 제조시에 절연막 형성시 발생하는 단차를 평탄화하여 콘택홀 형성에 의한 액티브 유실 및 결정화시의 단선 문제를 해결하여 제품의 신뢰성을 향상시키는 효과가 있다.

Claims (20)

  1. 기판 상부에 데이터버스라인, 층간절연막, 반도체층, 게이트 절연막 및 게이트 전극을 순서대로 형성하는 단계와;
    상기 게이트 전극을 덮는 보호막을 형성하고 상기 보호막 상에 포토 레지스트를 적층하는 단계와;
    상기 포토 레지스트 및 보호막을 패터닝하여 콘택홀을 형성하는 단계와;
    상기 패터닝된 포토 레지스트 상에 금속 박막을 증착하는 단계와;
    상기 금속 박막을 리프트 오프하는 단계와;
    상기 보호막 상에 화소 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 층간절연막을 형성하는 데 있어서,
    상기 데이터버스라인을 포함하는 기판 상에 층간절연막을 원하는 두께보다 두껍게 증착하는 단계와;
    상기 층간절연막을 에치백하여 평탄화하는 단계;를 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  3. 제 2항에 있어서,
    상기 층간절연막은 SOG(spin on glass),SiNx, SiOx, PE-ox 계열의 물질 중에서 하나 또는 다수의 물질을 이용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  4. 제 1항에 있어서,
    상기 콘택홀은 데이터버스라인의 일부가 노출되는 제 1 콘택홀과 상기 반도체층의 일부가 노출되는 제 2, 3 콘택홀인 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  5. 제 1항에 있어서,
    상기 포토 레지스트 및 보호막을 패터닝하는 데 있어서, 상기 콘택홀 내부에 언더컷(under-cut)이 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  6. 제 5항에 있어서,
    상기 언더컷이 형성된 부분에는 금속 박막이 증착되지 않는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  7. 제 1항에 있어서,
    상기 금속 박막을 리프트 오프하는 단계에 있어서,
    상기 포토 레지스트는 스트리퍼(stripper)에 의해서 제거되고 금속 박막은 콘택홀 내부에만 남는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  8. 제 1항에 있어서,
    상기 금속 박막은 내산화성이 있는 금속을 사용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  9. 제 1항에 있어서,
    상기 금속 박막은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 계열, 알루미늄 합금 등과 같은 금속 그룹 중에서 하나를 사용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  10. 기판 상부에 데이터버스라인을 형성하는 단계와;
    상기 데이터버스라인을 덮으며 사용되는 두께보다 두껍게 층간절연막을 적층하는 단계와;
    상기 층간절연막을 에치백(etch-back)하여 평탄화하는 단계와;
    상기 평탄화된 층간절연막 상에 반도체층, 게이트 절연막 및 게이트 전극을 순서대로 형성하는 단계와;
    상기 게이트 전극을 덮는 보호막을 적층하고 콘택홀을 형성하는 단계와;
    상기 보호막 상에 화소 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  11. 제 10항에 있어서,
    상기 보호막을 적층하고 콘택홀을 형성하는 단계에 있어서,
    상기 보호막 상에 포토 레지스트를 적층하는 단계와;
    상기 포토 레지스트 및 보호막을 패터닝하여 콘택홀을 형성하는 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  12. 제 10항에 있어서,
    상기 층간절연막은 SOG(spin on glass),SiNx, SiOx, PE-ox 계열의 물질 중에서 하나 또는 다수의 물질을 이용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  13. 제 10항에 있어서,
    상기 층간절연막은 2중으로 적층된 후 에치백하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  14. 제 10항에 있어서,
    상기 콘택홀은 데이터버스라인의 일부가 노출되는 제 1 콘택홀과 상기 반도체층의 일부가 노출되는 제 2, 3 콘택홀인 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  15. 제 11항에 있어서,
    상기 포토 레지스트 및 보호막을 패터닝하여 콘택홀을 형성하는 단계 이후에,
    상기 패터닝된 포토 레지스트 상에 금속 박막을 증착하는 단계와;
    상기 금속 박막을 리프트 오프하는 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  16. 제 11항에 있어서,
    상기 포토 레지스트 및 보호막을 패터닝하는 데 있어서, 상기 콘택홀 내부에 언더컷(under-cut)이 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  17. 제 15항에 있어서,
    상기 금속 박막을 리프트 오프하는 단계에 있어서,
    상기 포토 레지스트는 스트리퍼(stripper)에 의해서 제거되고 금속 박막은 콘택홀 내부에만 남는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  18. 제 15항에 있어서,
    상기 금속 박막은 내산화성이 있는 금속을 사용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  19. 제 15항에 있어서,
    상기 금속 박막은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 계열, 알루미늄 합금 등과 같은 금속 그룹 중에서 하나를 사용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  20. 제 16항에 있어서,
    상기 언더컷이 형성된 부분에는 금속 박막이 증착되지 않는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
KR1020030042845A 2003-06-27 2003-06-27 액정 표시 장치용 어레이 기판의 제조 방법 KR100558985B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030042845A KR100558985B1 (ko) 2003-06-27 2003-06-27 액정 표시 장치용 어레이 기판의 제조 방법
US10/863,235 US7342631B2 (en) 2003-06-27 2004-06-09 Liquid crystal display device and method of fabricating the same
US12/007,691 US7567311B2 (en) 2003-06-27 2008-01-14 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042845A KR100558985B1 (ko) 2003-06-27 2003-06-27 액정 표시 장치용 어레이 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050001263A KR20050001263A (ko) 2005-01-06
KR100558985B1 true KR100558985B1 (ko) 2006-03-10

Family

ID=33536352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042845A KR100558985B1 (ko) 2003-06-27 2003-06-27 액정 표시 장치용 어레이 기판의 제조 방법

Country Status (2)

Country Link
US (2) US7342631B2 (ko)
KR (1) KR100558985B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316942B2 (en) * 2005-02-14 2008-01-08 Honeywell International, Inc. Flexible active matrix display backplane and method
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
CN100449392C (zh) * 2006-08-04 2009-01-07 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN100452412C (zh) * 2007-05-31 2009-01-14 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
JP2009058717A (ja) * 2007-08-31 2009-03-19 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
CN104157613B (zh) * 2014-07-31 2017-03-08 京东方科技集团股份有限公司 一种阵列基板的制备方法
KR102395900B1 (ko) 2015-06-26 2022-05-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN105514125B (zh) * 2016-02-02 2019-07-12 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
JP7210573B2 (ja) * 2017-10-27 2023-01-23 コーニング インコーポレイテッド 保護材料を使用したガラス貫通ビアの製造
CN113497090B (zh) * 2020-03-20 2023-09-22 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示面板
CN113702446B (zh) * 2021-09-03 2023-11-03 松山湖材料实验室 一种陶瓷基板通孔微电阻测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3051627B2 (ja) * 1993-02-03 2000-06-12 シャープ株式会社 表示装置およびその製造方法
KR100303069B1 (ko) 1999-06-03 2001-10-29 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
JP4278834B2 (ja) * 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
KR100705616B1 (ko) 2000-12-30 2007-04-11 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
JP2003289072A (ja) * 2002-03-28 2003-10-10 Sharp Corp 平坦化膜を有する基板及び表示装置用基板、並びにそれら基板の製造方法

Also Published As

Publication number Publication date
US20040263742A1 (en) 2004-12-30
US7342631B2 (en) 2008-03-11
US20080136987A1 (en) 2008-06-12
US7567311B2 (en) 2009-07-28
KR20050001263A (ko) 2005-01-06

Similar Documents

Publication Publication Date Title
US7567311B2 (en) Liquid crystal display device
KR100292922B1 (ko) 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치
US6395586B1 (en) Method for fabricating high aperture ratio TFT&#39;s and devices formed
US7396765B2 (en) Method of fabricating a liquid crystal display device
KR20000075031A (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
JP2002134756A (ja) 半導体装置およびその製造方法
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US7479415B2 (en) Fabrication method of polycrystalline silicon liquid crystal display device
KR20000074373A (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR100333276B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR20030049764A (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
KR101051004B1 (ko) 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
US20060102899A1 (en) Liquid crystal display device and method of fabricating the same
KR20090029570A (ko) 박막 트랜지스터의 제조 방법
WO2004040653A1 (en) Thin film transistors and methods of manufacture thereof
KR100425159B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR20050070240A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법
KR20070040017A (ko) 박막 트랜지스터 및 이의 제조방법
JPH11345975A (ja) 薄膜トランジスタ及びその製造方法
KR100905051B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR950001160B1 (ko) 박막트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee