JPH0342871A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPH0342871A JPH0342871A JP17880389A JP17880389A JPH0342871A JP H0342871 A JPH0342871 A JP H0342871A JP 17880389 A JP17880389 A JP 17880389A JP 17880389 A JP17880389 A JP 17880389A JP H0342871 A JPH0342871 A JP H0342871A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- metal silicide
- point metal
- high melting
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000002844 melting Methods 0.000 claims abstract description 16
- 230000008018 melting Effects 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 238000009751 slip forming Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 polycide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高速、微細ＭＯＳ型半導体装置の製造方法に
関する。
関する。
高速、微細ＭＯＳ型半導体において、配線の電気抵抗を
低減する為の手段として、上層に高融点金属シリサイド
、下層に多結晶シリコンを用いた２層構造、いわゆるポ
リサイド構造がある。このポリサイド構造を用いた場合
、高融点金属シリサイドがはがれるという問題がある。
低減する為の手段として、上層に高融点金属シリサイド
、下層に多結晶シリコンを用いた２層構造、いわゆるポ
リサイド構造がある。このポリサイド構造を用いた場合
、高融点金属シリサイドがはがれるという問題がある。
特に、配線金属とポリサイド、シリコン基板を電気的に
接続する為にコンタクト孔を開口した後、コンタクト孔
を丸める為の熱処理（以下リフロー）を行うと、コンタ
クト孔部において、高融点金属シリサイドが剥がれやす
い。
接続する為にコンタクト孔を開口した後、コンタクト孔
を丸める為の熱処理（以下リフロー）を行うと、コンタ
クト孔部において、高融点金属シリサイドが剥がれやす
い。
本発明は、高融点金属シリサイドのコンタクト孔部にお
ける剥がれを防止する為に、リフロー時、高融点金属シ
リサイドを酸素遮断膜で被いリフロー後、酸素遮断膜を
除去し、金属配線を形成するものである。
ける剥がれを防止する為に、リフロー時、高融点金属シ
リサイドを酸素遮断膜で被いリフロー後、酸素遮断膜を
除去し、金属配線を形成するものである。
第２図＋ａ＋、 （ｂｌに従来の製造方法の工程順断面
図を示す、従来の方法によると、多結晶シリコン１及び
高融点金属シリサイドをパターニングした後、眉間絶縁
膜４を被着し、コンタクト孔３を開ける（第２図Ｔａｇ
）、次に、コンタクト孔を丸める為に、リフローを行う
と眉間絶縁層４は丸まるが、同時にコンタクト孔部の高
融点シリサイド２が剥がれてしまう（第２開山）〉。
図を示す、従来の方法によると、多結晶シリコン１及び
高融点金属シリサイドをパターニングした後、眉間絶縁
膜４を被着し、コンタクト孔３を開ける（第２図Ｔａｇ
）、次に、コンタクト孔を丸める為に、リフローを行う
と眉間絶縁層４は丸まるが、同時にコンタクト孔部の高
融点シリサイド２が剥がれてしまう（第２開山）〉。
本発明は、従来技術で生していた上記リフロー時に高融
点金属シリサイドが剥がれるという欠点を防止しようと
することを目的とする。
点金属シリサイドが剥がれるという欠点を防止しようと
することを目的とする。
高融点金属シリサイドの剥がれる原因は、リフロー時の
酸化によるものである。従って、本発明では酸化を防ぐ
ために高融点金属シリサイドを酸素遮断膜で被覆してリ
フローを行おうとするものである。
酸化によるものである。従って、本発明では酸化を防ぐ
ために高融点金属シリサイドを酸素遮断膜で被覆してリ
フローを行おうとするものである。
本発明によれば、リフロー時コンタクト孔部の高融点金
属シリサイドは、酸素遮断膜で被われている為、酸化さ
れず剥がれが生しない。
属シリサイドは、酸素遮断膜で被われている為、酸化さ
れず剥がれが生しない。
第１図１ａｌ〜（ｄ）は、本発明による製造方法の一実
施例工程順断面図である。以下、第１図１ａｌ〜（ｄｌ
に従って本発明を説明する。多結晶シリコン１、高融点
金属シリサイド２、酸素遮断膜、例えばシリコン窒化Ｍ
５を連続形成後、バターニングする。
施例工程順断面図である。以下、第１図１ａｌ〜（ｄｌ
に従って本発明を説明する。多結晶シリコン１、高融点
金属シリサイド２、酸素遮断膜、例えばシリコン窒化Ｍ
５を連続形成後、バターニングする。
その後、眉間絶縁膜４を被覆しコンタクト孔３を開ける
（第１図（ａｌ）、次にリフローを行う（第２開山））
、そして、コンタクト孔部の酸素遮断膜５を例えばプラ
ズマエツチングで除去する（第２図ｔｃ））、その後、
配線金属６を被着しバターニングする（第２図１ｄｌ）
。
（第１図（ａｌ）、次にリフローを行う（第２開山））
、そして、コンタクト孔部の酸素遮断膜５を例えばプラ
ズマエツチングで除去する（第２図ｔｃ））、その後、
配線金属６を被着しバターニングする（第２図１ｄｌ）
。
以上本発明によれば、リフロー時の雰囲気にそれ程注意
を払わなくとも高融点金属シリサイドの判がれを防止す
ることができる。
を払わなくとも高融点金属シリサイドの判がれを防止す
ることができる。
第１図（ａ）〜Ｔｄ＋は本発明による半導体装置の製造
方法の工程順断面図である。第２図ｆａｔ、 ｆｂｌは
従来の半導体装置の製造方法の工程順断面図である。 ・多結晶シリコン ・高融点金属シリサイ ・コンタクト孔 ・層間絶縁膜 ・酸素遮断膜 ・配線金属 ド
方法の工程順断面図である。第２図ｆａｔ、 ｆｂｌは
従来の半導体装置の製造方法の工程順断面図である。 ・多結晶シリコン ・高融点金属シリサイ ・コンタクト孔 ・層間絶縁膜 ・酸素遮断膜 ・配線金属 ド
Claims (1)
- 上層に高融点金属シリサイド、下層に多結晶シリコンを
用いた２層構造ゲート電極を有するＭＯＳ型半導体装置
の製造方法において、高融点金属シリサイドを酸素遮断
膜で被う工程と、コンタクト孔の開孔及び熱処理後に酸
素遮断膜を除去する工程とを含むことを特徴とするＭＯ
Ｓ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17880389A JPH0342871A (ja) | 1989-07-10 | 1989-07-10 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17880389A JPH0342871A (ja) | 1989-07-10 | 1989-07-10 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342871A true JPH0342871A (ja) | 1991-02-25 |
Family
ID=16054926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17880389A Pending JPH0342871A (ja) | 1989-07-10 | 1989-07-10 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342871A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036728A1 (en) * | 2001-10-22 | 2003-05-01 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same |
| KR100796756B1 (ko) * | 2001-11-12 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7358104B2 (en) | 2002-10-08 | 2008-04-15 | Samsung Electornics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
-
1989
- 1989-07-10 JP JP17880389A patent/JPH0342871A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036728A1 (en) * | 2001-10-22 | 2003-05-01 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same |
| KR100796795B1 (ko) * | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7580088B2 (en) | 2001-10-22 | 2009-08-25 | Samsung Electronics Co., Ltd. | Contact for semiconductor and display devices |
| KR100796756B1 (ko) * | 2001-11-12 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7737445B2 (en) | 2001-11-12 | 2010-06-15 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| US7358104B2 (en) | 2002-10-08 | 2008-04-15 | Samsung Electornics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175206B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US4994410A (en) | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process | |
| JPH034527A (ja) | 半導体素子の製造方法 | |
| JP2000082742A (ja) | 半導体装置の金属配線形成方法 | |
| JPS61214427A (ja) | 半導体装置の電極形成法 | |
| JPH0342871A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| KR970030333A (ko) | 반도체소자의 도전 배선 콘택 제조방법 | |
| JP2005142330A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP2516271B2 (ja) | 半導体装置 | |
| JPH0254524A (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH01196142A (ja) | 半導体装置 | |
| KR100317495B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH027543A (ja) | 接続電極形成方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPH03150846A (ja) | 多層配線装置の製造方法 | |
| KR19990003485A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0851087A (ja) | 半導体装置の製造方法と半導体ウエハ構造 |