JP2005173613A - 薄膜トランジスタ表示板 - Google Patents

Abstract

【課題】 ステッチ不良が防止できる薄膜トランジスタ表示板を提供する。また、画素の開口率が確保できる薄膜トランジスタ表示板を提供する。
【解決手段】 薄膜トランジスタ表示板において、絶縁基板上にゲート電極を有するゲート線が形成され、ゲート線を覆うゲート絶縁膜上部にはゲート電極と重なる半導体層が形成されている。ゲート絶縁膜上部には、ゲート線と交差してソース電極を有するデータ線、データ線と分離されてデータ線と並んでのびているドレイン電極、及びドレイン電極と接続されて前段のゲート線と重なるストレージキャパシタ用導電体が形成されている。その上部には、ストレージキャパシタ用導電体を露出するコンタクトホールを有し、有機絶縁物質からなる保護膜が形成され、保護膜上部には、コンタクトホールを通じてストレージキャパシタ用導電体及びドレイン電極と接続されている画素電極が、形成されている。この時、データ線は、互いに隣接する画素領域の画素電極のうちの一つと完全に重なっている。
【選択図】 図１

Description

本発明は、薄膜トランジスタ表示板に関し、さらに詳細には、液晶表示装置の一つの基板として用いる薄膜トランジスタ表示板に関する。

液晶表示装置は、現在最も広く用いられている平板表示装置のうちの一つであって、電界生成電極が形成されている二枚の表示板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって液晶層を通過する光の透過率を調節する表示装置である。

液晶表示装置の中でも、電界生成電極が二つの表示板にそれぞれ備えられているものが、主流である。特に、一方の表示板には複数の画素電極が行列状に配列され、もう一方の表示板には一つの共通電極が表示板全面を覆っている構造の液晶表示装置が主流である。この液晶表示装置における画像表示は、各画素電極に別途の電圧を印加することによって行われる。そのために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線とを表示板に設ける。

このような液晶表示装置用表示板の製造方法において、マスクを用いるフォトエッチング工程でパターニングして、配線用薄膜若しくは配線を露出する絶縁膜のコンタクトホール（接触孔）などのパターンが形成され、一つの母（mother）基板には複数の表示装置用表示板が作られる。フォトエッチング工程によってパターンを完成した後に、母基板は、複数の表示板にそれぞれ分離される。

フォトエッチング工程において、母基板においてパターンが形成されるアクティブ領域がマスクのサイズよりも大きい場合、このアクティブ領域にパターンを形成するためには、アクティブ領域を分割し、ステップアンドリピート（step and repeat）工程を行う分割露光が必要である。この場合、実際のショットでマスクのi移動（shift）、回転（rotation）、ねじれ（distortion）などのずれが発生するため、互いに異なるパターンのショット間が正確に整列されず、ショット間の各配線と画素電極との間で寄生容量の差が生じたり、パターン位置の差が生じる。このような寄生容量の差及びパターン位置の差は、各領域の電気的な特性の差及び開口率の差をもたらすために、結局ショット間の境界部分における画面の明るさの差をもたらし、ステッチ不良などの問題点を起こす。

一方、画素の開口率を確保するために、画素電極は、ゲート線及びデータ線と重なるように設計し、画素電極とゲート線及びデータ線の間には、これらの間で発生する寄生容量を最少化するために、低誘電率を有する絶縁膜を、厚く形成する。

ところが、画素電極とドレイン電極を接続するための絶縁膜のコンタクトホール付近で、意図しない液晶分子の配列反転が生じ、これにより光が漏れて、ディスクリネーション（disclination）が現れて画質低下をもたらす。このような問題点を解決するために、不透明膜を広く設計することで漏れる光を遮断できるが、そのような場合開口率が減少し、液晶表示装置を高精細化する場合、開口率の確保が一層難しくなる。

本発明の技術的課題は、ステッチ不良が防止できる薄膜トランジスタ表示板を提供することにある。本発明の他の技術的課題は、画素の開口率が確保できる薄膜トランジスタ表示板を提供することにある。

このような課題を解決するために、本発明による薄膜トランジスタ表示板において、データ線は、互いに隣接する画素電極のうちの一つに完全に重なるように配置し、ドレイン電極は、画素電極の周囲に重畳するように配置して接続し、画素電極とドレイン電極との接触部は、前段のゲート線と重畳するように配置する。

より詳細には、本発明の実施例による薄膜トランジスタ表示板において、絶縁基板上に、複数のゲート線が形成され、ゲート線を覆うゲート絶縁膜の上部には、複数の半導体が形成されている。ゲート絶縁膜の上部には、ゲート線と交差する複数のデータ線と、データ線と分離されてデータ線と並んでのびているドレイン電極とが形成され、ドレイン電極と接続されて前段のゲート線と重なっている導電体が形成されている。データ線及びドレイン電極の上部には、これらを覆い導電体を露出する第１コンタクトホールを有する保護膜が形成され、その上部には、第１コンタクトホールを通じてドレイン電極と接続され、ゲート線とデータ線によって囲まれた画素領域に配置されている画素電極が形成されている。この時、データ線は、互いに隣接する画素領域の画素電極のうちの一つと完全に重なっている。

ドレイン電極は、画素領域の周縁でデータ線と並べてのびており、画素電極の周縁部と重畳するのが好ましい。
保護膜は、有機絶縁物質からなることが好ましく、保護膜の下部に形成されているカラーフィルターをさらに含むことができる。

絶縁膜は、データ線の端部若しくはゲート絶縁膜と共に、ゲート線の端部を露出する第２コンタクトホールを有することができ、画素電極と同一層で形成され、第２コンタクトホールを通じてデータ線の端部若しくはゲート線の端部とそれぞれ接続されている接触補助部材をさらに含むことが好ましい。ここで、ドレイン電極とデータ線との間を除く半導体は、データ線及びドレイン電極と同じ形状を有することができる。

本発明による薄膜トランジスタ表示板において、データ線は、画素電極と完全に重なり、製造工程時に誤整列が生じても、画素電極とデータ線との間から発生する寄生容量が変化しない。よって、製造工程時に画素電極とデータ線とが誤整列しても、画素電極に印加された画素電圧が変化しないため、画像が表示される際にステッチ不良が発生することを防ぐことができる。また、ドレイン電極は、ブラックマトリックスによって覆われる画素領域の周縁に配置され、ドレイン電極と画素電極とが接続される接触部は、画素領域の周縁に配置されているストレージキャパシタの上部に位置し、画素の開口率を充分確保することができる。

以下、添付した図面を参照して、本発明の実施例に対して本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。

図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

本発明の実施例による薄膜トランジスタ表示板及びその製造方法について図面に基づいて詳細に説明する。
まず、図１乃至図３を参照して、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。

図１は、本発明の第１実施例による薄膜トランジスタ表示板の構造を示す配置図であり、図２は、図１に示す薄膜トランジスタ表示板のII-II´線による断面図であり、図３は、図１に示す薄膜トランジスタ表示板のII-II´線による断面図である。

絶縁基板１１０上に、ゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は、主に横方向にのびており、各ゲート線１２１の一部は、複数のゲート電極１２４をなす。なお、各ゲート線の他の一部は、下方に突出して複数の拡張部１２７を構成する。

ゲート線１２１は、物理的な性質が異なる二つの膜（即ち、ゲート信号の遅延や電圧降下を減らせるように低い比抵抗（resistivity）の金属、例えば、アルミニウム（Al）やアルミニウム合金などのアルミニウム系列の金属からなる導電膜と、他の物質、特にIZO（indium zinc oxide）またはITO（indium tin oxide）との物理的、化学的、電気的な接触特性が優れた物質、例えばモリブデン（Mo）、モリブデン合金（例：モリブデン−タングステン（MoW）合金）、クロム（Cr）などからなる導電膜）を含むことが好ましい。

ゲート線１２１の側面は、それぞれ傾斜し、その傾斜角は、基板１１０の表面に対して約３０乃至８０°である。
ゲート線１２１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。

ゲート絶縁膜１４０上部には、水素化非晶質シリコン（hydrogenated amorphous silicon）（非晶質シリコンはa-Siと略称する）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は、主に縦方向にのびて、ここから複数の突出部１５４が、ゲート電極１２４に向けてのびている。そして、線状半導体１５１は、ゲート線１２１と出会う地点の付近で幅が大きくなり、ゲート線１２１の広い面積を覆っている。

半導体１５１の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の線状及び島状のオーミック接触（抵抗性接触）（ohmic contact）部材１６１、１６５が形成されている。線状接触部材１６１は、複数の突出部１６３を有し、この突出部１６３及び島状接触部材１６５は、対をなして、半導体１５１の突出部１５４上に位置する。

半導体１５１及びオーミック接触部材１６１、１６５の側面も、また傾斜し、その傾斜角は、３０乃至８０°である。
オーミック接触部材１６１、１６５及びゲート絶縁膜１４０上には、それぞれ、複数のデータ線１７１と複数のドレイン電極１７５及び複数のストレージキャパシタ用導電体１７７（維持蓄電器用導電体）（storage capacitor conductor）が形成されている。

データ線１７１は、主に縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向けてのびた複数の枝は、ソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は、互いに分離され、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。この時、ドレイン電極１７５は、データ線１７１と並んでのびて画素領域の周縁に配置され、後に形成される画素電極１９０の周縁部と重なっている。よって、ドレイン電極１７５は、画素領域の間から漏れる光を遮断するために、薄膜トランジスタ表示板若しくはこれと対向する対向表示板の画素領域の周縁に配置されるブラックマトリックスと重なって配置され、ドレイン電極１７５は、画素の開口率を低下させる原因にならず、これを通じて、画素の開口率を充分に確保することができる。

ストレージキャパシタ用導電体１７７は、ドレイン電極１７５と接続され、ゲート線１２１とデータ線１７１とによって囲まれた画素領域の周縁に配置されて、隣接する画素行にゲート信号を伝達する前段のゲート線１２１の拡張部１２７と重なっている。これを通じて、ストレージキャパシタによって画素の開口率が減少することを最小に抑えられる。

データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７もまた、モリブデン（Mo）、モリブデン合金、クロム（Cr）などの下部膜と、その上に位置するアルミニウム系列金属である上部膜とからなることができ、これらの単一膜からなることができる。

データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７も、ゲート線１２１と同様に、その側面が、約３０乃至８０°それぞれ傾斜している。
オーミック接触部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１及びドレイン電極１７５の間にのみ存在し、接触抵抗を低くする役割をする。線状半導体１５１は、ソース電極１７３とドレイン電極１７５の間を始めとして、データ線１７１及びドレイン電極１７５によって覆われず露出された部分を有し、大部分のところで線状半導体１５１の幅がデータ線１７１の幅よりも小さいが、既に説明したように、ゲート線１２１と出会う部分で幅が大きくなり、ゲート線１２１とデータ線１７１の間の絶縁を強化する。

データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と露出した半導体１５１部分との上には、平坦化特性が優れて感光性を有する有機物質、またはプラズマ化学気相蒸着（ＰＥＣＶＤ）によって形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質などからなる保護膜１８０が形成されている。

保護膜１８０が有機物質からなる本実施例において、データ線１７１とドレイン電極１７５の間の半導体１５１が露出された部分で保護膜１８０の有機物質が接することを防止するために、保護膜１８０は、半導体１５１を覆う窒化ケイ素若しくは酸化ケイ素からなる絶縁膜を含むのが良い。

保護膜１８０には、ストレージキャパシタ用導電体１７７及びデータ線１７１の端部１７９をそれぞれ露出する複数のコンタクトホール（接触孔）１８７、１８２が形成されている。この時、後に形成される画素電極１９０とドレイン電極１７５とを接続するための保護膜１８０のコンタクトホール１８７を、他の部分よりも広い面積を有して画素領域の周縁に配置されているストレージキャパシタ用導電体１７７の上部に配置する。したがって、コンタクトホール１７５の付近でコンタクトホール１８７の傾斜面に沿って液晶分子が意図しない方向に配列され歪曲が発生し、光が漏れても漏れる光が、ストレージキャパシタ用導電体１７７若しくは拡張部１２７によって遮断されるので、画像表示の際にディスクリネーション（disclination）として現れず、画素の開口率の低下をもたらす原因にならない。その結果、高精細化する液晶表示装置において、画素の開口率が安定的に確保できる。

更に、保護膜１８０がデータ線１７１の端部１７９を露出するコンタクトホール１８２を有する本実施例において、外部のデータ駆動回路を異方性導電膜を用いてデータ線１７１に接続するために、データ線１７１が接触部を有する構造であり、データ線１７１の端部１７９は、必要に応じて、データ線１７１よりも広い幅を有することもできる。本実施例において、ゲート線１２１は、端部に接触部を持たないが、このような構造では、基板１１０上部に直接ゲート駆動回路が、薄膜トランジスタと同じ層で形成され、ゲート線１２１の端部は、ゲート駆動回路の接触部に直接接続される。

一方、ゲート線１２１の端部も、データ線の端部のように接触部を有することができるが、このような実施例における保護膜１８０は、ゲート絶縁膜１４０と共にゲート線１２１の端部を露出する複数のコンタクトホールを有する。

コンタクトホール１８７、１８２は、ストレージキャパシタ用導電体１７７及びデータ線１７１の端部１７９を露出するが、コンタクトホール１８７、１８２からは、後に形成されるITOまたはIZOの導電膜との接触特性を確保するために、アルミニウム系列の導電膜が露出されないことが好ましく、コンタクトホール１８７、１８２から、ストレージキャパシタ用導電体１７７及びデータ線１７１の端部１７９の境界線が露出されることもできる。

保護膜１８０上には、IZOまたはITOからなる複数の画素電極１９０及び複数の接触補助部材８２が形成されている。
画素電極１９０は、コンタクトホール１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７とそれぞれ物理的・電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受ける。

データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、液晶層の液晶分子を再配列する。

なお、画素電極１９０及び共通電極は、キャパシタ（以下、液晶キャパシタと言う）をなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持し、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設けるが、既に説明したように、それをストレージキャパシタと言う。ストレージキャパシタは、画素電極１９０及びこれと隣接するゲート線１２１（これを前段ゲート線と言う）の重畳などからなり、ストレージキャパシタの静電容量、即ち保持容量を増やすために、ゲート線１２１を拡張した拡張部１２７を設けて重畳面積を大きくする一方、画素電極１９０と接続され且つ拡張部１２７と重なるストレージキャパシタ用導電体１７７を保護膜１８０下に設けて、電極１９０と拡張部１２７との間の距離を短くする。

画素電極１９０はまた、隣接するゲート線１２１及びデータ線１７１と重なって開口率を上げるが、重ならないこともある。
接触補助部材８２は、コンタクトホール１８２を通じてデータ線の端部１７９とそれぞれ接続される。接触補助部材８２は、データ線１７１の各端部１７９と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割をするものであって必須ではなく、これらの適用は、選択的ある。勿論、ゲート線１２１の端部も、データ線の端部のように、保護膜のコンタクトホールを通じて接触補助部材と接続される。

本実施例では、データ線１７１が、少なくとも互いに隣接する画素電極１９０のうちの一つと完全に重畳し、製造工程時に画素電極１９０とデータ線１７１との間に誤整列が発生しても、画素電極１９０とデータ線１７１との間に形成される寄生容量は変化しない。なお、画素電極１９０とドレイン電極１７５とは、互いに電気的に接続され、これらの間に誤整列が生じても、画素電極１９０とドレイン電極１７５との間に寄生容量は発生しない。したがって、本発明の実施例による画素構造において、画素電極１９０に伝達された画素電圧は変わらず、これを通じて、画像表示の際にステッチ不良が発生することを防ぐことができる。

なお、ドレイン電極１７５とストレージキャパシタ用導電体１７７を互いに接続して一つのコンタクトホール１８７を通じて画素電極１９０と接続することで、コンタクトホール１８７による画素の開口率が減少することを防ぐことができ、開口率を確保できる。
本発明の他の実施例によれば、画素電極１９０の材料に、透明な導電性ポリマー（polymer）などを使用し、反射型液晶表示装置の場合には、不透明な反射性金属を用いてもよい。この時、接触補助部材８２は、画素電極１９０と異なる物質、特にIZOまたはITOで形成することができる。

以下、図１乃至図３に示す液晶表示装置用薄膜トランジスタ表示板を本た発明の一実施例によって製造する方法について、図４乃至図１１b、及び図１乃至図３を参照して詳細に説明する。

図４、図６、図８及び図１０は、図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図で、その工程順で示したものであり、図５a及び図５bは、図４に示すVa-Va´線及びVb-Vb´線による断面図であり、図７a及び図７bは、図６に示すVIIa-VIIa´線及びVIIb-VIIb´線による断面図であり、図９a及び図９bは、図８に示すIXa-IXa´線及びIXb-IXb´線による断面図であり、図１１a及び図１１bは、図１０に示すXIa-XIa´線及びXIb-XIb´線による断面図である。

まず、透明なガラスなどからなる絶縁基板１１０上に導電膜をスパッタリング（sputtering）などによって積層した後、マスクを用いるフォトエッチング工程でパターニングして、図４乃至図５bに示すように、複数のゲート電極１２４と複数の拡張部１２７とを含むゲート線１２１を形成する。

図６乃至図７bのように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続積層し、不純物非晶質シリコン層と真性非晶質シリコン層とをフォトエッチングして、複数の線状不純物半導体１６４と複数の突出部１５４とをそれぞれ含む線状真性半導体１５１を形成する。ゲート絶縁膜１４０の材料としては、窒化ケイ素が良く、積層温度は、２５０〜５００℃、厚さは、２，０００〜５，０００Å程度が好ましい。

次に、図８乃至図９bに示すように、導電膜を積層し感光膜パターンを用いるフォトエッチング工程でパターニングして、複数のソース電極１７３をそれぞれ含む複数のデータ線１７１、複数のドレイン電極１７５及び複数のストレージキャパシタ用導電体１７７を形成する。

次に、データ線１７１及びドレイン電極１７５上部の感光膜を除去したり、そのままにした状態で、データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７によって覆われず露出された不純物半導体１６４部分を除去することによって、複数の突出部１６３をそれぞれ含む複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５を完成する一方、その下の真性半導体１５１部分を露出する。

この時、感光膜を除去した後にデータ線１７１及びドレイン電極１７５をエッチングマスクにして露出された不純物半導体１６４を除去する際には、データ線１７１及びドレイン電極１７５をなすモリブデン系列の導電膜が損傷を受けるのを防ぐために、CF_４+HCl気体を利用して不純物半導体１６４をエッチングする。

次に、真性半導体１５１部分の表面を安定化するために、酸素プラズマ処理を引き続き実施することが好ましい。
次に、窒化ケイ素のような無機絶縁膜を、または低い誘電率を有する有機絶縁膜を積層して保護膜１８０を形成し、その上部に感光膜をスピンコーティング方法で塗布し、その後マスクを用いるフォトエッチング工程で保護膜１８０若しくはゲート絶縁膜１４０をパターニングして、ストレージキャパシタ用導電体１７７、データ線の端部１７９を露出してコンタクトホール１８２、１８７を形成する。

最後に、図１乃至３に示すように、ITOまたはIZO膜を積層しマスクを用いるパターニングを実施して、複数の画素電極１９０及び複数の接触補助部材８２を形成する。この時、IZOまたはITOのスパッタリング温度は２５０℃以下であることが、接触抵抗を最少に抑えるために好ましい。

このような薄膜トランジスタ表示板は、５枚のマスクを用いて製造したが、４枚のマスクを用いて薄膜トランジスタ表示板を完成することができ、これについて図面を参照して詳細に説明する。

まず、図１２乃至図１４を参照して、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の単位画素構造について詳細に説明する。
図１２は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１３及び図１４は、それぞれ図１２に示す薄膜トランジスタ表示板のXIII-XIII´線及びXIV-XIV´線による断面図である。

図１２乃至図１４のように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は、大部分図１乃至図３に示される液晶表示装置用薄膜トランジスタ表示板の層状構造と同様である。即ち、基板１１０上に複数のゲート電極１２４を含む複数のゲート線１２１が形成され、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線状半導体１５１、複数の突出部１６３をそれぞれ含む複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順次に形成されている。オーミック接触部材１６１、１６５及びゲート絶縁膜１４０上には、複数のソース電極１７３を含む複数のデータ線１７１、複数のドレイン電極１７５、複数のストレージキャパシタ用導電体１７７が形成され、その上に保護膜１８０が形成されている。保護膜１８０及び／又はゲート絶縁膜１４０には、複数のコンタクトホール１８２、１８７、１８１が形成され、保護膜１８０上には、複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。

ところが、半導体１５１は、薄膜トランジスタが位置する突出部１５４を除いて、データ線１７１、ドレイン電極１７５及びその下部のオーミック接触部材１６１、１６５と実質的に同じ平面形態を有している。より詳細には、線状半導体１５１は、データ線１７１及びドレイン電極１７５とその下部のオーミック接触部材１６１、１６５の下に存在する部分以外にも、ソース電極１７３とドレイン電極１７５の間にこれらによって覆われず露出された部分を有している。

この時、ストレージキャパシタ用導電体１７７の下部にも、これと同じ形状の線状半導体１５７が形成され、島状のオーミック接触部材１６７が形成されている。
以下、図１２乃至図１４の構造を有する液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図１５乃至図２２b、及び図１２乃至図１４を参照して詳細に説明する。

図１５は、本発明の他の実施例によって製造する第１段階の薄膜トランジスタ表示板の配置図である。図１６a及び１６bは、それぞれ図１５に示すXVIa-XVIa´線及びXVIb-XVIb´線による断面図である。図１７a及び１７bは、それぞれ図１５に示すXVIa-XVIa´線及びXVIb-XVIb´線による断面図で、図１６a及び図１６bに続く工程を示す。図１８a及び１８bは、それぞれ図１５に示すXVIa-XVIa´線及びXVIb-XVIb´線による断面図で、図１７a及び図１７bに続く工程を示す。図１９は、図１８a及び図１８bに続く工程における薄膜トランジスタ表示板の配置図であり、図２０a及び２０bは、それぞれ図１９に示すXXa-XXa´線及びXXb-XXb´線による断面図であり、図２１は、図２０a及び図２０bに続く工程における薄膜トランジスタ表示板の配置図であり、図２２a及び２２bは、それぞれ図２１に示すXXIIa-XXIIa´線及びXXIIb-XXIIb´線による断面図である。

まず、図１５、図１６a及び図１６bに示すように、絶縁基板１１０上に第１実施例のように、導電物質を積層しフォトエッチング工程でパターニングして、複数のゲート線１２４をそれぞれ含む複数のゲート線１２１を形成する。

図１７a及び１７bに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を、化学気相蒸着法を利用して、それぞれ、約１，５００Å乃至約５，０００Å、約５００Å乃至約２，０００Å、約３００Å乃至約６００Åの厚さに、連続蒸着する。次に、スパッタリング法などによって積層して導電体層１７０を形成した後、その上に感光膜を１μm乃至２μmの厚さに塗布した後、光マスク（図示せず）を通じて感光膜に光を照射し現像して、感光膜パターン５２、５４を形成する。

この時に現像された感光膜の厚さは、位置によって異なるが、感光膜は、厚さが次第に薄くなる第１乃至第３部分からなる。Ａ領域（以下、配線領域と言う）に位置する第１部分とＣ領域（以下、チャンネル領域と言う）に位置する第２部分は、それぞれ図面符号５２、５４で示し、Ｂ領域（以下、その他の領域と言う）に位置する第３部分に対する図面符号は、付していないが、それは、第３部分が０の厚さを有していて下の導電体層１７０が露出しないためである。第１部分５２と第２部分５４の厚さの比率は、後続工程の工程条件によって異なる必要があるが、第２部分５４の厚さを、第１部分５２の厚さの１／２以下とするのが好ましい。例えば、４，０００Å以下が良い。

したがって、一連のエッチング段階を通じて、図１９、２０a及び２０bのような複数のソース電極１７３をそれぞれ含む複数のデータ線１７１、複数のドレイン電極１７５及びストレージキャパシタ用導電体１７７を形成し、複数の突出部１６３をそれぞれ含む複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５、そして複数の突出部１５４を含む複数の線状半導体１５１を形成する。

説明の便宜上、配線領域Ａに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第１部分とし、チャンネル領域Ｃに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第２部分と、その他の領域Ｂに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第３部分とする。

このような構造を形成する順序の一例は、以下の通りである。
（１）その他の領域Ｂに位置する導電体層１７０、不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分を除去、
（２）チャンネル領域Ｃに位置する感光膜の第２部分６４を除去、
（３）チャンネル領域Ｃに位置する導電体層１７０及び不純物非晶質シリコン層１６０の第２部分を除去、そして
（４）配線領域Ａに位置する感光膜の第１部分６２を除去。

この他の順序例は、以下の通りである。
（１）その他の領域Ｂに位置する導電体層１７０の第３部分を除去、
（２）チャンネル領域Ｃに位置する感光膜の第２部分６４を除去、
（３）その他の領域Ｂに位置する不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分を除去、
（４）チャンネル領域Ｃに位置する導電体層１７０の第２部分を除去、
（５）配線領域Ａに位置する感光膜の第１部分６２を除去、そして
（６）チャンネル領域Ｃに位置する不純物非晶質シリコン層１６０の第２部分を除去。

ここでは、第１例について説明する。
まず、図１８a及び１８bに示すように、その他の領域Ｂに露出されている導電体層１７０を湿式或いは乾式でエッチング法によって除去して、下部の不純物非晶質シリコン層１６０第３部分を露出する。アルミニウム系列の導電膜は、主に湿式エッチングで行い、モリブデン系列の導電膜は、湿式及び乾式エッチングを選択的に実施できる。

図面符号１７４は、データ線１７１とドレイン電極１７５とがまだ接続されている状態の導電体である。乾式エッチングを用いる場合、感光膜５２、５４の上の部分は、ある程度の厚さにエッチングされることがある。

次に、その他の領域Ｂに位置する不純物非晶質シリコン層１６０及びその下部の真性非晶質シリコン層１５０の第３部分を除去すると共に、チャンネル領域Ｃの感光膜第２部分５４を除去して、下の導電体１７４第２部分を露出する。感光膜の第２部分５４の除去は、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第３部分の除去と同時に行うか別々に行う。チャンネル領域Ｃに残っている第２部分５４の残留物は、アッシング（ashing）で除去する。

この段階で線状真性半導体１５１、１５７が完成する。そして、図面符号１６４は、線状オーミック接触部材１６１と島状オーミック接触部材１６５、１６７がまだ接続されている状態にある線状の不純物非晶質シリコン層１６０を示し、以下、線状の不純物半導体とする。

次に、図１９、図２０a及び２０bに示すように、チャンネル領域Ｃに位置する導電体１７４及び線状の不純物半導体１６４の第２部分をエッチングして除去する。また、残っている感光膜の第１部分５２も除去する。

この時、図２０bに示されるように、チャンネル領域Ｃに位置する線状真性半導体１５１の突出部１５４上の部分が除去され、厚さが薄くなることもあり、感光膜の第１部分５２も、この時ある程度の厚さがエッチングされる。このようにすれば、導電体１７４のそれぞれが、一つのデータ線１７１と複数のドレイン電極１７５及びストレージキャパシタ用導電体１７７に分離されて完成し、不純物半導体１６４のそれぞれが、一つの線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５、１６７に分離されて完成する。

次に、図２１、図２２a及び図２２bのように、第１実施例と同様に、基板１１０の上部に有機物質を塗布して保護膜１８０を形成した後、エッチングして複数のコンタクトホール１８７、１８２を形成する。この時、ゲート線１２１と同一層を露出するコンタクトホールを形成するために、ゲート絶縁膜１４０も共にエッチングすることができる。

最後に、図１２乃至図１４に示すように、５００Å乃至１，５００Åの厚さのIZOまたはITO層をスパッタリング方法で蒸着しフォトエッチングして、複数の画素電極１９０及び複数の接触補助部材８２を形成する。IZO層を用いる場合のエッチングは、（HNO_３／（NH_４）_２Ce（NO_３）_６／H_２O）などクロム用エッチング液を用いる湿式エッチングであることが好ましく、このエッチング液は、アルミニウムを腐食させないため、データ線１７１、ドレイン電極１７５、ゲート線１２１のアルミニウム導電膜が腐食することを防止できる。

本実施例では、データ線１７１、ストレージキャパシタ用導電体及びドレイン電極１７５と、その下部のオーミック接触部材１６１、１６５、１６７及び半導体１５１、１５７を一つのフォト工程で形成し、製造工程を単純化することができる。

一方、本発明の実施例による配線構造は、薄膜トランジスタアレイ上にカラーフィルターが形成されているＣＯＡ（colorfilter on array）方式の液晶表示装置用薄膜トランジスタ表示板の構造にも、同様に適用できる。これについて図面を参照して具体的に説明する。

図２３は、本発明の更に他の実施例による液晶表示装置用薄膜トランジスタ基板の構造を示す配置図であり、図２４及び図２５は、図２３に示す薄膜トランジスタ表示板のXXIV-XXIV´線及びXXV-XXV線による断面図である。

大部分の構造は、図１及び図２とほぼ同一である。
しかし、保護膜１８０下部の画素領域には、ストレージキャパシタ用導電体１７７を露出する開口部を有する赤、緑、青のカラーフィルター２３０R、２３０G、２３０Bが縦方向に形成されている。ここで、赤、緑、青のカラーフィルター２３０R、２３０G、２３０Bの境界は、データ線１７１上部で一致することもあるが、データ線１７１上部で互いに重なり画素領域の間から漏れる光を遮断する機能を有することもできる。

一方、赤、緑、青のカラーフィルター２３０R、２３０G、２３０Bの下部に、有機絶縁物質が半導体１５１に接触することを防止するために、窒化ケイ素若しくは酸化ケイ素などからなる無機絶縁物質で形成された絶縁膜が、追加できる。

この時、ストレージキャパシタ用導電体１７７を露出するコンタクトホール１８７は、カラーフィルター２３０R、２３０G、２３０Bの開口部内側に位置するのが好ましいが、それに限定されない。

このようなＣＯＡ方式の液晶表示装置用薄膜トランジスタ基板の構造においても、前記実施例と同様の効果が得られる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されず、特許請求範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた、本発明の権利範囲に属する。

本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板である。 図１に示す薄膜トランジスタ表示板のII-II´線による断面図である。 図１に示す薄膜トランジスタ表示板のIII-III´線による断面図である。 図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。 図５aは、図４に示すVa-Va´線による断面図である。図５bは、図４に示すVb-Vb´線による断面図である。 図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。 図７aは、図６に示すVIIa-VIIa´線による断面図である。図７bは、図６に示すVIIb-VIIb´線による断面図である。 図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。 図９aは、図８に示すIXa-IXa´線による断面図である。図９bは、図８に示すIXb-IXb´線による断面図である。 図１乃至図３に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。 図１１aは、図１０に示すXIa-XIa´線による断面図である。図１１bは、図１０に示すXIb-XIb´線による断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１２に示す薄膜トランジスタ表示板のXIII-XIII´による断面図である。 図１２に示す薄膜トランジスタ表示板のXIV-XIV´線による断面図である。 本発明の他の実施例によって製造する第１段階における薄膜トランジスタ表示板の配置図である。 図１６aは、図１５に示すXVIa-XVIa´線による断面図である。図１６bは、図１５に示すXVIb-XVIb´線による断面図である。 図１７aは、図１５に示すXVIa-XVIa´線による断面図で、図１６aに続く工程を示す。図１７bは、図１５に示すXVIb-XVIb´線による断面図で、図１６bに続く工程を示す。 図１８aは、図１５に示すXVIa-XVIa´線による断面図で、図１７aに続く工程を示す。図１８bは、 図１５に示すXVIb-XVIb´線による断面図で、図１７bに続く工程を示す。 図１８a及び図１８bに続く工程における薄膜トランジスタ表示板の配置図である。 図２０aは、図１９に示すXXa-XXa´線による断面図である。図２０bは、図１９に示すXXb-XXb´線による断面図である。 図２０a及び図２０bに続く工程における薄膜トランジスタ表示板の配置図である。 図２２aは、図２１に示すXXIIa-XXIIa´線による断面図である。図２２bは、図２１に示すXXIIb-XXIIb´線による断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板である。 図２３に示す薄膜トランジスタ表示板のXXIV-XXIV´による断面図である。 図２３に示す薄膜トランジスタ表示板のXXV-XXV´線による断面図である。

符号の説明

１１０ 基板
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ オーミック接触部材（抵抗性接触部材）
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２、１８５ コンタクトホール（接触孔）
１９０ 画素電極
８１、８２ 接触補助部材

Claims (11)

1. 絶縁基板上に形成されている複数のゲート線と、
   前記ゲート線を覆うゲート絶縁膜と、
   前記ゲート絶縁膜上部に形成されている複数の半導体と、
   前記ゲート絶縁膜上部に形成され、前記ゲート線と交差する複数のデータ線と前記データ線とから分離され、前記データ線と並んでのびているドレイン電極と、
   前記ドレイン電極と接続され、前段の前記ゲート線と重なっている導電体と、
   前記データ線及び前記ドレイン電極を覆っている保護膜と、
   前記保護膜の第１コンタクトホールを通じて前記ドレイン電極と電気的に接続され、前記ゲート線と前記データ線によって囲まれた画素領域に配置されている画素電極と、
   を備える薄膜トランジスタ表示板であって、
   前記データ線は、互いに隣接する前記画素領域の前記画素電極のうちの一つと完全に重なっている、薄膜トランジスタ表示板。
2. 前記ドレイン電極は、前記画素領域の周縁で前記データ線と並んでのびている、請求項１に記載の薄膜トランジスタ表示板。
3. 前記ドレイン電極は、前記画素電極の周縁部と少なくとも一部が重畳する、請求項２に記載の薄膜トランジスタ表示板。
4. 前記ドレイン電極は、前記画素電極の周縁部と完全に重畳する、請求項３に記載の薄膜トランジスタ表示板。
5. 前記第１コンタクトホールは、一つからなっている、請求項１に記載の薄膜トランジスタ表示板。
6. 前記第１コンタクトホールは、前記導電体の一部を露出する、請求項１に記載の薄膜トランジスタ表示板。
7. 前記保護膜は、有機絶縁物質を備える、請求項１に記載の薄膜トランジスタ表示板。
8. 前記保護膜は、カラーフィルターを備える、請求項１に記載の薄膜トランジスタ表示板。
9. 前記保護膜は、前記データ線の端部、又は、前記ゲート絶縁膜と共に前記ゲート線の端部を露出する第２コンタクトホールを有し、
   前記画素電極と同一層で形成され、前記第２コンタクトホールを通じて前記データ線の端部若しくは前記ゲート線の端部とそれぞれ接続されている接触補助部材をさらに備える、請求項１に記載の薄膜トランジスタ表示板。
10. 前記ドレイン電極と前記データ線との間を除く前記半導体は、前記データ線及び前記ドレイン電極と同一形状に形成されている、請求項１に記載の薄膜トランジスタ表示板。
11. 前記導電体と重なる前記ゲート線は、突出した拡張部を備える、請求項１に記載の薄膜トランジスタ表示板。

Images