KR101009677B1 - 액정표시장치 및 이의 제조방법 - Google Patents

액정표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR101009677B1
KR101009677B1 KR1020040036796A KR20040036796A KR101009677B1 KR 101009677 B1 KR101009677 B1 KR 101009677B1 KR 1020040036796 A KR1020040036796 A KR 1020040036796A KR 20040036796 A KR20040036796 A KR 20040036796A KR 101009677 B1 KR101009677 B1 KR 101009677B1
Authority
KR
South Korea
Prior art keywords
gate
contact holes
inclination
insulating layer
conductive line
Prior art date
Application number
KR1020040036796A
Other languages
English (en)
Other versions
KR20050111873A (ko
Inventor
신철상
김은홍
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040036796A priority Critical patent/KR101009677B1/ko
Priority to US11/136,321 priority patent/US7646461B2/en
Publication of KR20050111873A publication Critical patent/KR20050111873A/ko
Application granted granted Critical
Publication of KR101009677B1 publication Critical patent/KR101009677B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/09—Arrangements for giving variable traffic instructions
    • G08G1/095—Traffic lights
    • G08G1/0955—Traffic lights transportable
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 게이트 라인의 패드 및 데이터 라인의 패드와 패드전극간의 접촉불량을 방지할 수 있는 액정표시장치 및 이의 제조방법에 관한 것으로, 일방향으로 배열되는 제 1 도전성 라인; 상기 제 1 도전성 라인의 상부에 형성되며, 상기 제 1 도전성 라인의 소정부분을 노출시키는 콘택홀들을 가지는 절연막; 상기 절연막의 상부에 형성되어 상기 콘택홀들을 통해 상기 제 1 도전성 라인과 전기적으로 연결되는 제 2 도전성 라인을 포함하며, 상기 콘택홀들 각각을 이루는 상기 절연막의 내측벽들 중 적어도 하나의 내측벽의 경사도가 나머지 내측벽들의 경사도보다 작은 것이다.
Figure R1020040036796
액정표시장치, 콘택홀, 크랙, 게이트 패드, 데이터 패드

Description

액정표시장치 및 이의 제조방법{The liquid crystal display device and the method for fabricating the same}
도 1은 종래의 게이트 패드부에 형성된 다수개의 게이트 패드에 대한 평면도
도 2는 도 1의 Ⅰ~Ⅰ의 선상에 따른 단면도
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 제 1 기판에 대한 개략적인 구성도
도 4는 도 3의 게이트 패드의 요부 확대도
도 5는 도 4의 Ⅱ~Ⅱ의 선상에 따른 단면도
도 6은 크랙에 의한 게이트 패드전극의 단선을 설명하기 위한 게이트 패드부의 단면도
도 7은 크랙에 의한 게이트 패드전극의 단선을 설명하기 위한 게이트 패드부의 사시도
도 8은 데이터 패드부의 단면도
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치의 게이트 패드부에 대한 평면도
도 10a 내지 10g는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도
＊도면의 주요부에 대한 부호 설명
155 : 게이트 패드 301 : 게이트 패드전극
170a : 제 1 내측벽 170b : 제 2 내측벽
B1 : 제 1 블록 B2 : 제 2 블록
C1 : 게이트 콘택홀
본 발명은 액정표시장치에 관한 것으로, 특히 게이트 라인 및 데이터 라인의 패드와 패드전극간의 접촉불량을 방지할 수 있는 액정표시장치 및 이의 제조방법에 대한 것이다.
최근들어, 평판표시소자에 대한 연구가 활발한데, 그 중에서도 각광받고 있는 것으로 액정표시장치(Liquid Crystal Display Device;LCD), FED(Field Emission Display Device), ELD(Electro-luminescence Display Device), PDP(Plasma Display Pannels) 등이 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정패널과 상기 액정패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정패널은 공간을 갖고 합착된 제 1 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막트랜지스터가 형성되어 있다.
그리고, 제 2 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다.
이와 같은 상기 제 1 및 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 시일재(sealant)에 의해 합착되고 상기 두 기판 사이에 액정이 형성된다.
여기서, 상기 액정패널은 화상이 표시되는 표시부와, 상기 화상을 표시하는데 필요한 각종 제어신호, 영상신호 및 구동전압이 인가되는 패드부가 형성된 비표시부로 구분할 수 있다.
한편, 상기 액정패널의 제 1 기판의 표시부는 상술한 바와 같이 상기 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 다수개의 화소영역을 포함한다.
그리고, 상기 제 1 기판의 비표시부는 상기 표시부로부터 연장된 게이트 라인의 말단이 밀집되어 형성되는 게이트 패드부와, 상기 표시부로부터 연장된 데이터 라인의 말단이 밀집되어 형성되는 데이터 패드부로 구분된다.
이하, 첨부된 도면을 참조하여 종래의 게이트 패드부를 상세히 설명하면 다음과 같다.
도 1은 종래의 게이트 패드부에 형성된 다수개의 게이트 패드에 대한 평면도이고, 도 2는 도 1의 Ⅰ~Ⅰ`의 선상에 따른 단면도이다.
종래의 게이트 패드부는, 도 1 및 도 2에 도시된 바와 같이, 각 게이트 라인으로부터 연장되는 게이트 패드(16)와, 상기 게이트 라인들 및 각 게이트 패드(16)를 포함한 기판(10)의 전면에 형성되고, 상기 각 게이트 패드(16)의 소정부분을 노출시키는 다수개의 콘택홀(C)을 가지는 절연막(21)과, 상기 절연막(21)상에 형성되며 상기 콘택홀(C)들을 통해 상기 각 게이트 패드(16)와 전기적으로 연결되는 다수개의 게이트 패드전극(15)을 포함한다.
여기서, 상기 절연막(21)은 게이트 절연막(21a) 및 보호층(21b)으로 구성되어 있다.
그리고, 도면에 도시하지 않았지만, 상기 각 게이트 패드전극(15)은 게이트 드라이브 IC가 실장된 TCP(Tape Carrier Package)의 일측과 전기적으로 연결되며, 상기 TCP의 타측은 상기 게이트 라인을 구동하기 위한 게이트 구동펄스를 제공하는 제어부가 실장된 PCB기판과 전기적으로 연결된다.
즉, 상기 제어부로부터 출력되는 게이트 구동펄스는 상기 TCP를 지나면서 상기 TCP에 실장된 게이트 드라이브 IC에 의해 타이밍이 조절되고, 이후 상기 각 게이트 패드전극(15)을 통해 게이트 패드(16)에 인가된다.
따라서, 상기 각 게이트 라인은 각 게이트 라인의 게이트 패드(16)를 통하여 상기 게이트 구동펄스를 공급받는다.
여기서, 상기 하나의 TCP에는 하나의 게이트 패드전극(15)이 연결되는 것이 아니고, 다수개의 게이트 패드전극(15)이 연결된다.
한편, 상기 게이트 패드전극(15)과 상기 TCP를 연결하기전에, 상기 각 게이트 라인에 상기 게이트 구동펄스가 제대로 인가되는지를 확인하기 위한 테스트가 선행된다.
즉, 상기 각 게이트 패드전극(15)에 게이트 구동펄스를 입력하여 상기 게이트 구동펄스가 상기 각 게이트 라인에 제대로 전달되는지를 테스트하게 된다.
한편, 상기 게이트 패드(16) 및 게이트 패드전극(15)은 포토 및 식각공정을 통해 형성되게 되는데, 이때, 상기 공정과정에서 사용되는 현상액 등이 완전히 제 거되지 않고 상기 게이트 패드전극(15)에 침투할 수 있으며, 이와 같은 경우, 상기 게이트 패드전극(15)에 크랙이 발생할 수 있다.
상기 게이트 패드전극(15)에 형성된 크랙은 계속해서 성장하여 결국, 상기 게이트 패드전극(15)을 단선시킨다.
특히, 상기 콘택홀(C)을 이루는 절연막(21)의 내측벽(70)을 따라 형성된 게이트 패드전극(15)이 단선되는 경우가 많다.
즉, 상기 게이트 패드전극(15)은 상기 콘택홀(C)을 이루는 절연막(21)의 내측벽(70)을 따라 형성되어 상기 절연막(21)의 하부에 형성된 게이트 패드(16)와 연결되는데, 도 2에 도시된 바와 같이, 상기 절연막(21)의 내측벽(70)은 경사가 급하기 때문에 상기 내측벽(70)을 따라 꺽어지는 부분(A)에 형성된 게이트 패드전극(15)은 상기 현상액의 침투에 의해 쉽게 크랙(crack)이 발생하며, 상기 크랙은 내측벽(70)에 형성된 게이트 패드전극(15)을 따라 성장하면서 상기 게이트 패드전극(15)을 단선시킨다.
구체적으로, 도 2에 도시된 바와 같이, 상기 크랙의 성장에 의해 상기 게이트 패드전극(15)은 제 1 게이트 패드전극부(15a)와 제 2 게이트 패드전극부(15a)로 분리된다.
이때, 상기 테스트과정에서 상기 각 게이트 패드전극(15)의 일측에 게이트 구동펄스를 인가할 경우, 상기 게이트 구동펄스는 상기 제 1 게이트 패드전극부(15a)에는 인가되지만 상기 게이트 패드(16)와 연결된 제 2 게이트 패드전극부(15b)에는 인가되지 않게되어, 상기 게이트 패드(16)에 대응하는 게이트 라 인에는 게이트 구동펄스가 공급되지 못한다.
물론, 이는 모든 콘택홀(C)에서 상기 게이트 패드전극(15)이 단선된 경우를 설명한 것이고, 일부 콘택홀(C)에서 상기 게이트 패드전극(15)이 단선된 경우는 상기 게이트 구동펄스가 상기 게이트 라인에 인가될 수 있다.
그러나, 상기 게이트 패드전극(15)이 일부 콘택홀(C)에서만 단선될 경우, 상기 게이트 패드전극(15)과 상기 게이트 패드(16)간의 접촉면적이 줄어들게 되어 저항이 증가하고, 상기 저항에 의해 상기 게이트 라인에 공급되는 게이트 구동펄스가 왜곡된다.
이와 같이, 종래의 액정표시장치는 상기 게이트 패드전극(15)이 단선될 경우, 상기 게이트 라인에 게이트 구동펄스가 제대로 인가되지 않아, 상기 게이트 라인의 단선여부를 정확하게 검사하는게 어려웠다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 콘택홀을 이루는 절연막의 내측벽들 중 적어도 어느 하나의 내측벽의 경사면의 경사도를 나머지 내측벽의 경사도보다 낮게 형성하여 크랙의 성장을 차단함으로써, 각 콘택홀에서의 게이트 패드전극 및 데이터 패드전극의 단선을 방지할 수 있는 액정표시장치 및 이의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 일방향으로 배열되는 제 1 도전성 라인; 상기 제 1 도전성 라인의 상부에 형성되며, 상기 제 1 도전성 라인의 소정부분을 노출시키는 콘택홀들을 가지는 절연막; 상기 절연막의 상부에 형성되어 상기 콘택홀들을 통해 상기 제 1 도전성 라인과 전기적으로 연결되는 제 2 도전성 라인을 포함하며, 상기 콘택홀들 각각을 이루는 상기 절연막의 내측벽들 중 적어도 하나의 내측벽의 경사도가 나머지 내측벽들의 경사도보다 작은 것을 그 특징으로 한다.
여기서, 상기 제 1 도전성 라인은 게이트 라인 및 데이터 라인 중 어느 하나인 것을 특징으로 한다.
상기 콘택홀은 상기 게이트 라인의 패드 및 데이터 라인의 패드상에 위치하는 절연막상에 형성되는 것을 특징으로 한다.
상기 제 2 도전성 라인은 게이트 패드전극 및 데이터 패드전극 중 어느 하나인 것을 특징으로 한다.
서로 인접한 한쌍의 콘택홀에서 상기 인접한 콘택홀 사이에 위치한 절연막의 양 내측벽의 경사도가 나머지 내측벽들의 경사도보다 낮은 것을 특징으로 한다.
상기 콘택홀들은 적어도 2열로 나란하게 배열되는 것을 특징으로 한다.
상기 각 열에 위치한 다수개의 콘택홀들을 서로 인접하는 두 개의 콘택홀을 한쌍으로 하는 다수개의 블록으로 구성할 때, 홀수번째 열의 홀수번째 블록에 구성된 두 개의 콘택홀 사이에 위치한 절연막의 양 내측벽의 경사도가 나머지 내측벽의 경사도보다 낮을 것을 특징으로 한다.
상기 각 열에 위치한 다수개의 콘택홀들을 서로 인접하는 두 개의 콘택홀을 한쌍으로 하는 다수개의 블록으로 구성할 때, 짝수번째 열의 짝수번째 블록에 구성 된 두 개의 콘택홀 사이에 위치한 절연막의 양 내측벽의 경사도가 나머지 내측벽의 경사도보다 낮을 것을 특징으로 한다.
상기 콘택홀은 사각기둥 형상인 것을 특징으로 한다.
또한, 이와 같이 구성된 본 발명에 따른 액정표시장치의 제조방법은, 기판을 준비하는 단계; 상기 기판상에 일방향으로 다수개의 제 1 도전성 라인을 형성하는 단계; 상기 제 1 도전성 라인을 포함한 기판의 전면에 절연막을 형성하는 단계; 상기 절연막상에 상기 제 1 도전성 라인의 소정부분을 노출시키는 다수개의 콘택홀을 형성하고, 상기 콘택홀을 이루는 상기 절연막의 내측벽들 중 적어도 어느 하나의 내측벽의 경사도를 나머지 내측벽들의 경사도보다 낮게 형성하는 단계를 포함하여 이루어지는 것을 그 특징으로 한다.
여기서, 상기 콘택홀을 형성하는 단계는, 상기 절연막의 전면에 포토레지스트를 형성하는 단계; 상기 콘택홀을 이루는 절연막의 적어도 하나의 내측벽에 위치한 부분의 포토레지스트를 회절노광하여 패터닝하는 단계; 상기 패터닝된 포토레지스트를 마스크로 하여 상기 절연막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
서로 인접한 한쌍의 콘택홀에서 상기 인접한 콘택홀 사이에 위치한 절연막의 양 내측벽의 경사도가 나머지 내측벽들의 경사도보다 낮은 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 제 1 기판에 대한 개 략적인 구성도이고, 도 4는 도 3의 게이트 패드의 요부 확대도이며, 도 5는 도 4의 Ⅱ~Ⅱ`의 선상에 따른 단면도이다. 그리고, 도 6 및 도 7은 크랙에 의한 게이트 패드전극의 단선을 설명하기 위한 게이트 패드부의 단면도 및 사시도이고, 도 8은 데이터 패드부의 단면도이다.
본 발명의 제 1 실시예에 따른 액정표시장치는, 도 3 내지 도 5a에 도시된 바와 같이, 표시부(122a) 및 비표시부(122b)로 구분되며, 서로 수직교차하는 다수개의 게이트 라인(G) 및 데이터 라인(D)을 구비한 기판(110)과, 상기 각 게이트 라인(G)으로부터 연장되어 상기 비표시부(122b)의 게이트 패드부(GP)에 형성되는 게이트 패드(155)와, 상기 게이트 라인(G)을 포함한 상기 기판(110)의 전면에 형성되며, 상기 게이트 라인(G)의 게이트 패드(155)를 소정부분 노출시키는 다수개의 게이트 콘택홀(C1)을 가지는 절연막(121)과, 상기 게이트 콘택홀(C1)을 통해 상기 게이트 패드(155)와 전기적으로 연결되는 게이트 패드전극(115)을 포함하며, 상기 게이트 콘택홀(C1)들 각각을 이루는 상기 절연막(121)의 내측벽(170a, 170b)들 중 적어도 어느 하나의 내측벽의 경사도가 나머지 내측벽들의 경사도보다 낮은 것을 특징으로 한다.
여기서, 상기 게이트 라인(G)과 데이터 라인(D)이 교차하여 정의되는 각 화소영역에는 화소전극이 더 구비되며, 상기 게이트 라인(G)과 상기 데이터 라인(D)이 교차하는 부분에는 상기 게이트 라인(G)에 의해 턴-온되어 상기 데이터 라인(D)의 신호를 상기 화소전극에 전달하는 박막트랜지스터가 더 구비된다.
그리고, 상기 절연막(121)은 게이트 절연막(121a) 및 보호층(121b)으로 이루 어져 있다.
그리고, 상기 각 게이트 콘택홀(C1)은 사각기둥 형상을 가진다.
여기서, 도 4에 도시된 바와 같이, 상기 각 게이트 콘택홀(C1)을 이루는 절연막(121)의 내측벽(170a, 170b)들 중 어느 하나의 내측벽의 경사도를 나머지 내측벽들의 경사도보다 낮게, 특히 각 인접한 게이트 콘택홀(C1) 사이에 위치한 절연막(121)의 양 내측벽(170a)의 경사도(θ1)를 나머지 내측벽(170b)들의 경사도(θ2)보다 낮게 형성하는 것이 바람직하다.
즉, 일렬로 배열되는 게이트 콘택홀(C1)들을 서로 인접하는 두 개의 게이트 콘택홀(C1)을 한쌍으로 하는 다수개의 블록(B1, B2,....,)으로 구분할 때, 상기 블록(B1, B2,....,)들 각각에 구성된 두 개의 게이트 콘택홀(C1) 사이에 위치한 절연막(121)의 양 내측벽(170a)의 경사도(θ1)를 상기 두 개의 게이트 콘택홀(C1) 각각을 이루는 절연막(121)의 나머지 내측벽(170b)의 경사도(θ2)보다 낮게 하는 것이 바람직하다.
여기서, 상기 두 개의 게이트 콘택홀(C1) 사이에 위치한 절연막(121)의 양 내측벽(170a)(이하, '제 1 내측벽'으로 표기)의 경사도(θ1)는 나머지 내측벽(170b)(이하, '제 2 내측벽'으로 표기)에 비하여 경사도(θ2)가 낮기 때문에, 상기 제 1 내측벽(170a)을 타고 게이트 패드(155)에 접촉하는 게이트 패드전극(301)은 상기 제 2 내측벽(170b)을 타고 상기 게이트 패드(155)에 접촉하는 게이트 패드전극(301)보다 완만한 각을 가지고 꺾이게 된다.
따라서, 도 6 및 도 7에 도시된 바와 같이, 상기 제 2 내측벽(170b)을 따라 형성되는 게이트 패드전극(301)의 꺾어지는 부분(B)은 여전히 크랙이 발생할 확률이 높지만, 상기 제 1 내측벽(170a)을 따라 형성되는 게이트 패드전극(301)의 꺾어지는 부분(B)에는 크랙이 발생하지 않는다.
또한, 상기 제 2 내측벽(170b)의 게이트 패드전극(301)에 크랙이 발생하게 되면, 상기 제 2 내측벽(170b)의 게이트 패드전극(301)은 상기 게이트 패드(155)와 연결이 끊어지지만, 상기 제 1 내측벽(170a)의 게이트 패드전극(301)에는 상기 크랙이 발생되지 않기 때문에 상기 제 1 내측벽(170a)의 게이트 패드전극(301)은 상기 게이트 패드(155)와 접촉한 상태를 유지하게 된다.
따라서, 상기 제 2 내측벽(170b)을 따라 형성된 게이트 패드전극(301)은 상기 게이트 패드(155)로 게이트 구동펄스를 전달하지 못하지만, 상기 제 1 내측벽(170a)을 따라 형성된 게이트 패드전극(301)이 상기 게이트 구동펄스를 상기 게이트 패드(155)에 전달하게 된다.
즉, 상기 게이트 구동펄스는, 도 7에 도시된 바와 같이, 먼저 상기 게이트 콘택홀(C1) 주변의 절연막(121)상에 형성된 게이트 패드전극(301)을 지나는 경로(P1), 상기 두 개의 게이트 콘택홀(C1) 사이의 절연막(121)상에 형성된 게이트 패드전극(301)을 지나는 경로(P2) 및 상기 제 1 내측벽(170a)에 형성된 게이트 패드전극(301)을 지나는 경로(P3)를 통해 상기 두 개의 게이트 콘택홀(C1)의 두 개의 게이트 패드(155)에 전달된다.
한편, 도 8에 도시된 바와 같이, 상기 데이터 라인(D)으로부터 연장되어 상기 비표시부(122b)의 데이터 패드부(DP)에 형성된 데이터 패드(166)의 하부에는 상 기 게이트 절연막(121a)이 형성되어 있으며, 상기 데이터 패드(166)의 상부에는 상기 보호층(121b)이 형성되어 있다.
여기서, 상기 보호층(121b)에는 상기 데이터 패드(166)의 소정부분을 노출시키는 다수개의 데이터 콘택홀(C2)이 형성되어 있다.
상기 각 데이터 콘택홀(C2)은 사각기둥 형상을 가진다.
그리고, 상기 보호층(121b)상에는 상기 데이터 콘택홀(C2)을 통해 상기 데이터 패드(166)와 전기적으로 연결되는 데이터 패드전극(401)이 형성되어 있다.
여기서, 상기 게이트 콘택홀(C1)과 마찬가지로, 상기 데이터 콘택홀(C2)을 이루는 보호층(121b)의 내측벽(180a, 180b)들 중 어느 하나의 내측벽의 경사도를 나머지 내측벽들의 경사도보다 낮게, 특히 각 인접한 데이터 콘택홀(C2) 사이에 위치한 보호층(121b)의 양 내측벽(180a)의 경사도(θ1)를 나머지 내측벽(180b)들의 경사도(θ2)보다 낮게 형성하는 것이 바람직하다.
즉, 일렬로 배열되는 데이터 콘택홀(C2)들을 서로 인접하는 두 개의 데이터 콘택홀(C2)을 한쌍으로 하는 다수개의 블록으로 구분할 때, 상기 블록들 각각에 구성된 두 개의 데이터 콘택홀(C2) 사이에 위치한 보호층(121b)의 양 내측벽(180a)의 경사도(θ1)를 상기 두 개의 데이터 콘택홀(C2) 각각을 이루는 보호층(121b)의 나머지 내측벽(180b)들의 경사도(θ2)보다 낮게 하는 것이 바람직하다.
여기서, 상기 두 개의 데이터 콘택홀(C2) 사이에 위치한 보호층(121b)의 양 내측벽(180a)(이하, '제 3 내측벽'으로 표기)의 경사도(θ3)는 나머지 내측벽(180b)(이하, '제 4 내측벽'으로 표기)의 경사도(θ4)에 비하여 낮기 때문에, 상기 제 3 내측벽(180a)을 타고 데이터 패드(166)에 접촉하는 데이터 패드전극(401)은 상기 제 4 내측벽(180b)을 타고 상기 데이터 패드(166)에 접촉하는 데이터 패드전극(401)보다 완만한 각을 가지고 꺾이게 된다.
따라서, 도면에 도시하지 않았지만, 상기 제 4 내측벽(180b)을 따라 형성되는 데이터 패드전극(401)은 여전히 크랙이 발생할 확률이 높지만, 상기 제 3 내측벽(180a)을 따라 형성되는 데이터 패드전극(401)에는 크랙이 발생하지 않는다.
한편, 상기 게이트 패드부(GP)의 절연막(121)상에는 상기 게이트 콘택홀(C1)들이 2열 이상으로 나란하게 형성될 수 있다.
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치의 게이트 패드부에 대한 평면도이다.
즉, 도 9에 도시된 바와 같이, 절연막(121)상에는 제 1 열을 따라 배열되는 다수개의 제 1 게이트 콘택홀(C1)들과, 제 2 열을 따라 배열되는 다수개의 제 2 콘택홀들이 형성되어 있다.
여기서, 제 1 및 제 2 열의 게이트 콘택홀(C1)들을 블록화하여 설명하면 다음과 같다.
즉, 상기 제 1 열에서 서로 인접하는 두 개의 게이트 콘택홀(C1)을 한쌍으로 하여 각 쌍을 블록(B1, B2,...., Bn)으로 정의하고, 좌측에서 우측방향으로 제 1 블록(B1), 제 2 블록(B2), 제 3 블록(B3), ...., 제 n 블록(Bn)이라고 가정하자.
역시, 상기 제 2 열에서 서로 인접하는 두 개의 게이트 콘택홀(C1)을 한쌍으로 하여 각 쌍을 블록(B1, B2, ....., Bn)으로 정의하고, 좌측에서 우측방향으로 제 1 블록(B1), 제 2 블록(B2), 제 3 블록(B3), ...., 제 n 블록(Bn)이라고 가정하자.
여기서, 제 1 열 및 제 2 열의 각 블록(B1, B2, ....., Bn)의 각 게이트 콘택홀(C1)들에는 상술한 바와 같은 제 1 내측벽(170a) 및 제 2 내측벽(170b)이 형성되어 있다.
이때, 상기 제 1 열의 홀수 번째 블록(B1, B3, B5, ......, Bn-1)과 상기 제 2 열의 짝수 번째 블록(B2, B4, B6, ......, Bn)에 구성된 제 1 내측벽(170a)의 경사도는 나머지 제 2 내측벽(170b)들의 경사도보다 낮게 형성하는 것이 바람직하다.
즉, 홀수 번째 열에서는 홀수 번째 블록(B1, B3, B5, ......, Bn-1)에 구성된 제 1 내측벽(170a)의 경사도를 나머지 제 2 내측벽(170b)들의 경사도보다 낮게 형성하고, 짝수 번째 열에서는 짝수 번째 블록에 구성된 제 1 내측벽(170a)의 경사도를 나머지 제 2 내측벽(170b)들의 경사도보다 낮게 형성하는 것이 바람직하다.
또한, 상기 홀수 번재 열에서는 짝수 번째 블록에 구성된 제 1 내측벽(170a)의 경사도를 나머지 제 2 내측벽(170b)들의 경사도보다 낮게 형성하고, 짝수 번째 열에서는 홀수 번째 블록에 구성된 제 1 내측벽(170a)의 경사도를 나머지 제 4 내측벽(170b)들의 경사도보다 낮게 형성하여도 무방하다.
한편, 도면에 도시하지 않았지만, 상기 데이터 패드부(DP)에 형성된 보호층(121b)에 다수개의 데이터 콘택홀(C2)이 다수개의 열로 배열된 경우에는, 상기 게이트 콘택홀(C1)과 마찬가지로 각 열의 데이터 콘택홀(C2)들을 블록화하여 홀수 번째 열에서는 홀수 번째 블록에 구성된 제 1 내측벽(180a)의 경사도를 나머지 제 3 내측벽(180b)들의 경사도보다 낮게 형성하고, 짝수 번째 열에서는 짝수 번째 블록에 구성된 제 1 내측벽(180a)의 경사도를 나머지 제 4 내측벽(180b)들의 경사도보다 낮게 형성하는 것이 바람직하다.
또한, 상기 홀수 번재 열에서는 짝수 번째 블록에 구성된 제 3 내측벽(180a)의 경사도를 나머지 제 4 내측벽(180b)들의 경사도보다 낮게 형성하고, 짝수 번째 열에서는 홀수 번째 블록에 구성된 제 3 내측벽(180a)의 경사도를 나머지 제 2 내측벽(180b)들의 경사도보다 낮게 형성하여도 무방하다.
이하, 이와 같이 구성된 본 발명의 실시예에 따른 액정표시장치의 제조방법을 상세히 설명하면 다음과 같다.
도 10a 내지 10g는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도이다.
먼저, 도 10a에 도시된 바와 같이, 게이트 패드부(GP), 데이터 패드부(DP) 및 화소영역으로 정의되는 기판(110)을 준비하고, 상기 기판(110)의 전면에 금속을 증착하고 포토 및 식각공정을 통해 패터닝하여 상기 화소영역에 일방향으로 게이트 라인 및 상기 게이트 라인으로부터 돌출되는 게이트 전극을 형성함과 동시에, 상기 기판(110)의 게이트 패드부(GP)에 게이트 패드(155)를 형성한다.
이어서, 도 10b에 도시된 바와 같이, 상기 게이트 라인 및 게이트 패드(155)를 포함한 기판(110)의 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 게이트 절연막(121a)을 증착한다.
이후, 도면에 도시하지 않았지만, 상기 게이트 절연막(121a)상에 진성 아몰 퍼스 실리콘과 같은 반도체 물질, 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질을 차례로 증착하고 포토 및 식각공정을 통해 패터닝하여, 상기 게이트 전극의 상측의 상기 게이트 절연막(121a)상에 차례로 반도체층 및 오믹 콘택층을 형성한다.
이어서, 상기 반도체층 및 오믹 콘택층을 포함한 기판(110)의 전면에 크롬 또는 몰리브덴과 같은 금속층을 증착하고 포토 및 식각공정을 통해 패터닝하여, 상기 반도체층의 채널영역을 제외한 양 가장자리에 소스 및 드레인 전극을 형성하여 박막트랜지스터를 제조하고, 상기 소스 전극에 연결되어 상기 게이트 라인에 수직하는 데이터 라인을 형성함과 동시에, 도 10c에 도시된 바와 같이, 상기 데이터 패드부(DP)의 게이트 절연막(121a)상에는 데이터 패드(166)를 형성한다.
이때, 상기 반도체층의 채널 영역상에 형성된 오믹 콘택층은 제거된다.
이어서, 상기 소스 전극, 드레인 전극, 데이터 패드(166) 및 게이트 절연막(121a)을 포함한 기판(110)의 전면에 유기 절연막 등을 사용하여 보호층(121b)을 증착하고 포토 및 식각공정을 통해 패터닝하여, 상기 드레인 전극의 일부를 노출시키는 드레인 콘택홀, 상기 게이트 패드(155)의 소정부분을 노출시키는 게이트 콘택홀(C1) 및 상기 데이터 패드(166)의 소정부분을 노출시키는 데이터 콘택홀(C2)을 동시에 형성한다.
여기서, 상기 게이트 콘택홀(C1) 및 데이터 콘택홀(C2)을 형성하는 방법을 상세히 설명하면 다음과 같다.
먼저, 도 10d에 도시된 바와 같이, 보호층(121b)이 형성된 기판(110)의 전면 에 포토레지스트(PR)를 형성하고, 상기 포토레지스트(PR)의 상부에 투과부(600a), 차단부(600b) 및 슬릿부(600c)로 구성된 회절 마스크(600)를 정렬시킨다.
이어서, 도 10e에 도시된 바와 같이, 상기 회절 마스크(600)를 정렬한 상태에서 자외선을 조사하여 노광한 후 현상하게 되면, 상기 회절 마스크(600)의 투과부(600a)에 상응하는 부분에 위치한 포토레지스트(PR)는 모두 제거되고, 상기 차단부(600b)에 상응하는 부분에 위치한 포토레지스트(PR)는 그대로 남아 있게 되며, 상기 슬릿부(600c)에 상응하는 부분에 위치한 포토레지스트(PR)는 반 정도 남아있게 된다.
일반적으로, 이와 같이 반 정도 남아있는 포토레지스트(PR)를 하프톤 레지스트라 부른다.
이하, 설명의 편의상 상기 패터닝된 포토레지스트(PR) 중 완전히 남아 있는 부분을 제 1 포토레지스트(PR1)로 표기하기로 하며, 상기 하프톤 레지스트를 제 2 포토레지스트(PR2)라 표기하기로 한다.
이어서, 도 10f에 도시된 바와 같이, 상기 제 1 및 제 2 포토레지스트(PR1, PR2)를 마스크로 하여, 상기 보호층(121b) 및 게이트 절연막(121a)을 식각하는 공정을 진행한다.
일반적으로, 상기 식각공정에는 용액을 사용하는 습식식각 또는 가스를 사용하는 건식식각을 사용할 수 있다.
이때, 상기 제 1 및 제 2 포토레지스트(PR1, PR2), 그리고 상기 제 1 및 제 2 포토레지스트(PR1, PR2)를 마스크로 하여 노출되는 보호층(121b)이 모두 같은 수 준으로 식각된다.
즉, 상기 식각공정에 의해 상기 회절 마스크(600)의 차단부(600b) 및 슬릿부(600c)에 위치하는 제 1 및 제 2 포토레지스트(PR1, PR2)가 식각되는 동안, 상기 제 1 및 제 2 포토레지스트(PR1, PR2)가 형성되지 않은 투과부(600a)에 위치하는 보호층(121b) 및 게이트 절연막(121a)이 식각되기 시작한다.
여기서, 상기 식각이 계속진행됨에 따라, 도 10f에 도시된 바와 같이, 게이트 패드부(GP)에서는 상기 슬릿부(600c)에 위치한 제 2 포토레지스트(PR2)가 완전히 식각될 때, 상기 차단부(600b)에 위치한 제 1 포토레지스트(PR1)가 반 정도 남게 되며, 상기 투과부(600a)에 위치한 보호층(121b)이 완전히 식각되면서 상기 보호층(121b)의 하부에 형성된 게이트 절연막(121a)이 식각되기 시작한다.
이와 동시에, 상기 데이터 패드부(DP)에서는 상기 슬릿부(600c)에 위치한 제 2 포토레지스트(PR2)가 완전히 식각될 때, 상기 차단부(600b)에 위치한 제 1 포토레지스트(PR1)가 반 정도 남게 되며, 상기 투과부(600a)에 위치한 보호층(121b)이 완전히 식각되어 상기 보호층(121b)의 하부에 형성된 데이터 패드(166)가 소정부분 노출되면서 데이터 콘택홀(C2)이 형성된다.
여기서, 상기 데이터 패드(166)는 금속으로 상기 식각 용액 또는 가스에 영향을 받지 않는다.
이후, 상기 식각이 더 진행되면서, 도 10g에 도시된 바와 같이, 상기 게이트 패드부(GP)의 투과부(600a)에 위치한 게이트 절연막(121a)이 완전히 식각되어 상기 게이트 패드(155)를 소정부분 노출시키는 게이트 콘택홀(C1)이 형성된다.
이와 같이 상기와 같은 회절 마스크(600)를 사용하여 노광 및 식각공정을 거치면, 상기 게이트 패드부(GP)의 게이트 콘택홀(C1)을 이루는 절연막(보호층 및 게이트 절연막)의 내측벽(170a, 170b)들 중 상기 회절 마스크의 슬릿부(600c)에 상응하는 제 1 내측벽(170a)의 경사도(θ1)는 나머지 제 2 내측벽(170b)들의 경사도(θ2)에 비하여 더 완만해진다.
물론, 상기 데이터 패드부(DP)의 데이터 콘택홀(C2)을 이루는 보호층(121b)의 내측벽(180a, 180b)들 중 상기 회절 마스크(600)의 슬릿부(600c)에 상응하는 제 3 내측벽(180a)의 경사도(θ3)도 나머지 제 4 내측벽(180b)들의 경사도(θ4)에 비하여 더 완만해진다.
이어서, 상기 게이트 콘택홀(C1) 및 데이터 콘택홀(C2)이 형성된 보호층(121b) 및 게이트 절연막(121a)상에 투명 전도막을 증착하고 포토 및 식각공정을 통해 패터닝하여, 상기 게이트 패드(155)와 전기적으로 연결되는 게이트 패드전극(301)과, 상기 데이터 패드(166)와 전기적으로 연결되는 데이터 패드전극(401)을 동시에 형성한다.
이때, 도면에 도시하지 않았지만, 상기 게이트 패드전극(301) 및 데이터 패드전극(401)이 형성될 때, 상기 화소영역에는 화소전극이 동시에 형성된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 액정표시장치 및 이의 제조방법에는 다음과 같은 효과가 있다.
본 발명에 따른 액정표시장치의 게이트 콘택홀을 이루는 절연막의 내측벽들 중 두 개의 게이트 콘택홀 사이에 위치한 절연막의 양 내측벽의 경사도는 나머지 내측벽들의 경사도보다 낮다.
따라서, 상기 경사가 낮은 양 내측벽을 따라 형성되는 게이트 패드전극은 나머지 내측벽에 형성된 게이트 패드전극보다 완만하게 꺾이게 되므로, 상기 게이트 패드전극의 크랙을 방지할 수 있다.
더불어, 데이터 콘택홀을 이루는 보호층의 내측벽들 중 두 개의 데이터 콘택홀 사이에 위치한 절연막의 양 내측벽의 경사도도 나머지 내측벽들의 경사도보다 낮으므로, 상기 데이터 콘택홀에 형성되는 데이터 패드전극의 크랙도 방지할 수 있다.

Claims (12)

  1. 기판;
    상기 기판상에 일방향으로 배열되는 제 1 도전성 라인;
    상기 제 1 도전성 라인의 상부에 형성되며, 상기 제 1 도전성 라인의 소정부분을 노출시키는 콘택홀들을 가지는 절연막;
    상기 절연막의 상부에 형성되어 상기 콘택홀들을 통해 상기 제 1 도전성 라인과 전기적으로 연결되는 제 2 도전성 라인을 포함하며;
    상기 콘택홀들 각각을 이루는 상기 절연막의 내측벽들 중 적어도 하나의 내측벽의 경사도가 나머지 내측벽들의 경사도보다 작으며;
    상기 콘택홀들은 적어도 2열로 나란하게 배열되며;
    상기 각 열에 위치한 다수개의 콘택홀들을 서로 인접하는 두 개의 콘택홀을 한쌍으로 하는 다수개의 블록으로 구성할 때, 홀수번째 열의 홀수번째 블록에 구성된 두 개의 콘택홀 사이에 위치한 절연막의 양 내측벽의 경사도가 나머지 내측벽의 경사도보다 낮은 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 도전성 라인은 게이트 라인 및 데이터 라인 중 어느 하나인 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 콘택홀은 상기 게이트 라인의 패드 및 데이터 라인의 패드상에 위치하는 절연막상에 형성되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제 2 도전성 라인은 게이트 패드전극 및 데이터 패드전극 중 어느 하나 인 것을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 콘택홀은 사각기둥 형상인 것을 특징으로 하는 액정표시장치.
  10. 기판을 준비하는 단계;
    상기 기판상에 일방향으로 다수개의 제 1 도전성 라인을 형성하는 단계;
    상기 제 1 도전성 라인을 포함한 기판의 전면에 절연막을 형성하는 단계;
    상기 절연막상에 상기 제 1 도전성 라인의 소정부분을 노출시키는 다수개의 콘택홀을 형성하고, 상기 콘택홀을 이루는 상기 절연막의 내측벽들 중 적어도 어느 하나의 내측벽의 경사도를 나머지 내측벽들의 경사도보다 낮게 형성하는 단계를 포함하여 이루어지며;
    상기 콘택홀들은 적어도 2열로 나란하게 배열되며;
    상기 각 열에 위치한 다수개의 콘택홀들을 서로 인접하는 두 개의 콘택홀을 한쌍으로 하는 다수개의 블록으로 구성할 때, 짝수번째 열의 짝수번째 블록에 구성된 두 개의 콘택홀 사이에 위치한 절연막의 양 내측벽의 경사도가 나머지 내측벽의 경사도보다 낮은 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 콘택홀을 형성하는 단계는, 상기 절연막의 전면에 포토레지스트를 형성하는 단계;
    상기 콘택홀을 이루는 절연막의 적어도 하나의 내측벽에 위치한 부분의 포토레지스트를 회절노광하여 패터닝하는 단계;
    상기 패터닝된 포토레지스트를 마스크로 하여 상기 절연막을 식각하는 단계 를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 삭제
KR1020040036796A 2004-05-24 2004-05-24 액정표시장치 및 이의 제조방법 KR101009677B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040036796A KR101009677B1 (ko) 2004-05-24 2004-05-24 액정표시장치 및 이의 제조방법
US11/136,321 US7646461B2 (en) 2004-05-24 2005-05-24 Liquid crystal display device with at least two contact holes in the pad region having sidewalls with differing slopes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036796A KR101009677B1 (ko) 2004-05-24 2004-05-24 액정표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20050111873A KR20050111873A (ko) 2005-11-29
KR101009677B1 true KR101009677B1 (ko) 2011-01-19

Family

ID=35424792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036796A KR101009677B1 (ko) 2004-05-24 2004-05-24 액정표시장치 및 이의 제조방법

Country Status (2)

Country Link
US (1) US7646461B2 (ko)
KR (1) KR101009677B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
CN101515074B (zh) * 2008-02-21 2011-08-31 北京京东方光电科技有限公司 测试液晶面板光学特性的阵列基板电路及其实现方法
KR101496215B1 (ko) * 2008-03-17 2015-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법
WO2014103922A1 (ja) * 2012-12-27 2014-07-03 シャープ株式会社 表示素子、表示装置、及び表示素子の製造方法
CN104932127B (zh) * 2015-07-09 2018-07-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN108693698A (zh) * 2018-04-02 2018-10-23 深圳市华星光电半导体显示技术有限公司 一种光罩及接触孔的制作方法
KR102657249B1 (ko) * 2018-08-27 2024-04-15 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064011A (ko) * 2001-01-31 2002-08-07 삼성전자 주식회사 박막트랜지스터 액정표시장치
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311963A (ja) * 2000-04-27 2001-11-09 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
JP4302385B2 (ja) * 2001-10-22 2009-07-22 三星電子株式会社 反射率向上のための液晶表示装置及びその製造方法
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100450701B1 (ko) * 2001-12-28 2004-10-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6876416B2 (en) * 2002-04-30 2005-04-05 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having alignment film and method of manufacturing the same
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064011A (ko) * 2001-01-31 2002-08-07 삼성전자 주식회사 박막트랜지스터 액정표시장치
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US7646461B2 (en) 2010-01-12
US20050264747A1 (en) 2005-12-01
KR20050111873A (ko) 2005-11-29

Similar Documents

Publication Publication Date Title
US20040017538A1 (en) Upper substrate, liquid crystal display apparatus having the same and method of fabricating the same
JP2007334003A (ja) 液晶表示装置及びその製造方法
JP2004109248A (ja) 液晶表示装置及びその製造方法
US7646461B2 (en) Liquid crystal display device with at least two contact holes in the pad region having sidewalls with differing slopes
US9780127B2 (en) Liquid crystral display and manufacturing method thereof
US20110169004A1 (en) Display device and manufacturing method therefor
KR101186023B1 (ko) 액정표시장치 및 그 제조방법
KR101055209B1 (ko) 액정표시장치 및 이의 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101703284B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR100949498B1 (ko) 액정표시장치용 마스크 및 이를 이용한 액정표시장치의노광 방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
US20110121304A1 (en) Display device and manufacturing method therefor
US8901560B2 (en) Display device and manufacturing method therefor
KR20020010198A (ko) 액정표시장치용 어레이기판
KR20120113850A (ko) 액정 표시 장치 및 이의 제조 방법
KR100577788B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법
KR101206286B1 (ko) 액정표시장치의 제조방법
KR101066475B1 (ko) 액정표시장치 및 이의 제조방법
KR20070003190A (ko) 액정표시소자 및 그 제조방법
KR20040009901A (ko) 상부 기판, 이를 갖는 액정 표시 장치 및 이의 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR101028996B1 (ko) 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법
KR20060119120A (ko) 액정 표시 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 10