KR101028996B1 - 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

분할구동 액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101028996B1
KR101028996B1 KR1020040046626A KR20040046626A KR101028996B1 KR 101028996 B1 KR101028996 B1 KR 101028996B1 KR 1020040046626 A KR1020040046626 A KR 1020040046626A KR 20040046626 A KR20040046626 A KR 20040046626A KR 101028996 B1 KR101028996 B1 KR 101028996B1
Authority
KR
South Korea
Prior art keywords
gate
hole
wiring
data
liquid crystal
Prior art date
Application number
KR1020040046626A
Other languages
English (en)
Other versions
KR20050121482A (ko
Inventor
류호진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040046626A priority Critical patent/KR101028996B1/ko
Publication of KR20050121482A publication Critical patent/KR20050121482A/ko
Application granted granted Critical
Publication of KR101028996B1 publication Critical patent/KR101028996B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 분할구동 액정표시장치용 어레이 기판에 관한 것이다.
종래의 분할구동 액정표시장치용 어레이 기판은 상기 상하부의 경계가 되는 게이트 배선 상에서 소정간격 이격하여 분리되는 데이터 배선 있어, 상기 게이트 배선의 선폭 제한으로 인해 상기 상하부 표시부에 각각 분리되어 형성된 데이터 배선 일끝 사이의 이격된 충분한 공간 확보에 어려움이 있으며, 이러한 이격공간의 협소의 문제로 인해 상부 및 하부의 데이터 배선이 쇼트(short)가 발생할 가능성이 많으며, 상기 상부 및 하부의 데이터 배선간의 쇼트가 발생한 것을 알았다 하더라도 이를 리페어(repair) 하는 데에는 어려움이 있다.
하지만 본 발명은 화상분할의 경계에 형성된 게이트 배선에 홀을 형성함으로써 상부와 하부 데이터 배선이 쇼트(short)되는 것을 방지하고 나아가, 쇼트(short)가 발생하더라도 추후 공정 진행으로 이미 쇼트(short)된 부분을 단선이 용이한 구조의 분할구동 액정표시장치용 어레이 기판을 제공한다.
분할구동 액정표시장치, 쇼트불량, 분리된 데이터 배선

Description

분할구동 액정표시장치용 어레이 기판 및 그 제조 방법{Array substrate for liquid crystal display device by separately driving and method of fabricating the same}
도 1은 일반적인 액정표시장치를 도시한 단면도.
도 2는 일반적인 분할구동 액정표시장치용 어레이 기판을 개략적으로 도시한 평면도.
도 3은 도 2의 화상이 분할되는 표시부 중앙의 분할구동의 경계가 되는 부분에 위치한 화소영역 일부를 도시한 도면.
도 4는 도 3을 절단선 I-I를 따라 절단한 단면도.
도 5는 본 발명의 제 1 실시예에 의한 분할구동 액정표시장치용 어레이 기판의 상하부 경계 부분의 화소영역 일부를 도시한 평면도.
도 6은 도 5를 절단선 Ⅱ-Ⅱ를 따라 절단한 단면도.
도 7은 본 발명의 제 2 실시예에 의한 분할구동 액정표시장치용 어레이 기판 일부를 도시한 평면도.
도 8은 도 7을 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도.
도 9a 내지 9e는 본 발명의 제 2 실시예에 의한 분할구동 액정표시장치용 어 레이 기판의 제조 공정 평면도.
도 10a 내지 10e는 도 7을 절단선 Ⅲ-Ⅲ를 따라 절단한 영역의 제조 공정별 단면도.
도 11a 내지 11e는 도 7을 절단선 Ⅳ-Ⅳ를 따라 절단한 영역의 제조 공정별 단면도.
<도면의 주요부분에 대한 부호의 설명>
201 : 기판 203, 205 : 제 1, 2 게이트 배선
207 : 게이트 전극 209 : 배선홀
213 : 반도체층 215, 217 : 제 1,2 영역의 데이터 배선
219, 221 : 소스 및 드레인 전극
223 : 제 2 스토리지 전극 229 : 드레인 콘택홀
231 : 스토리지 콘택홀 233 : 분리홀
본 발명은 액정표시장치에 관한 것으로, 특히 데이터 배선의 쇼트 방지를 위한 분할구동 액정표시장치용 어레이 기판에 관한 것이다.
최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.
특히 최근 들어 박형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판 표시 장치(plate panel display)의 필요성이 대두되었고, 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정표시장치(Thin film transistor liquid crystal display)가 개발되었다.
이러한 액정표시장치의 디스플레이 방법은 액정분자의 광학적 이방성과 분극성질을 이용하는데, 이는 상기 액정분자의 구조가 가늘고 길며, 그 배열에 있어서 방향성을 갖는 선 경사각(pretilt angle)을 갖고 있기 때문에, 인위적으로 액정에 전압을 인가하면 액정분자가 갖는 선 경사각을 변화시켜 상기 액정 분자의 배열 방향을 제어할 수 있으므로, 적절한 전압을 액정층에 인가함으로써 상기 액정분자의 배열 방향을 임의로 조절하여 액정의 분자배열을 변화시키고, 이러한 액정이 가지고 있는 광학적 이방성에 의하여 편광된 빛을 임의로 변조함으로써 원하는 화상정보를 표현한다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동형 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
도면을 참조하여 조금 더 상세히 액정표시장치에 대해 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 것이다.
도시한 바와 같이, 일반적인 액정표시장치(1)는 투명한 기판(5) 상에 컬러필터(10)와 상기 각 컬러필터(10)사이에 구성된 블랙매트릭스(7)와 상기 컬러필터(10)와 블랙매트릭스(7) 하부에 증착된 공통전극(15)이 형성된 상부기판과, 게이트 배선(24)과 데이터 배선(30)이 교차하여 정의되는 화소영역(P)과, 상기 화소영역(P) 상에 형성된 화소전극(35)과 스위칭 소자(Tr)로 형성된 하부기판으로 구성되며, 상기 상부기판과 하부기판 사이 더욱 정확히는 공통전극(15)과 화소전극(35) 사이에 액정(40)이 충진되어 있다.
전술한 구조를 갖는 일반적인 액정표시장치는 각각의 화소를 표시하기 위해서 데이터 드라이버에서 영상신호를 데이터 배선으로 인가한다. 그리고, 영상신호가 인가된 데이터 배선과 교차하는 게이트 배선에 특정 전압을 순차적으로 인가함으로써 각각의 화소내에 구비된 박막 트랜지스터를 온(on) 상태로 도통시킨다. 이때, 상기 박막 트랜지스터가 온(on) 상태가 되면, 드레인 전극과 소스 전극을 통해 각각의 화소내의 화소전극에 전압이 인가됨으로써 액정표시장치는 구동된다.
이러한 액정표시장치는 우수한 표시품질을 갖도록 하기 위해서는 액정표시장치 내에 구성된 모든 화소 각각에 충분한 전하가 충전되도록 하여야 하는데, 각 화소에 충분한 전하가 충전되도록 하기 위해서는 게이트 전극에 전압을 인가하는 시간을 길게 함으로써 각 화소내의 박막 트랜지스터의 온(on) 상태의 시간을 길게 하여야 한다.
하지만, 박막 트랜지스터의 온 상태의 시간을 길게 하면, 액정표시장치가 대형화 또는 고해상도화 될수록 모든 화소내의 박막 트랜지스터를 온 상태로 하는 전체시간이 길어지게 되고, 게이트 배선에 순차적으로 전압을 인가하는 시간이 오래 걸리므로 액정의 표시 속도가 현저히 느려지는 문제가 발생한다.
따라서, 이러한 문제를 해결하고자 화면을 분할하여 구동시키는 액정표시장치가 제안되었다.
화상을 표시하는 표시부 영역을 상부 및 하부 표시부로 나누고, 상기 각각의 표시부를 서로 다른 게이트 및 데이터 구동회로에 연결하여 신호전압을 인가함으로써 단위시간 당 전압을 인가하는 게이트 배선의 수를 줄여 하나의 게이트 배선에 박막 트랜지스터를 온(on) 상태로 하는 시간을 길게 함으로써 우수한 표시품질을 화상을 제공하는 것이다.
도 2는 일반적인 분할구동 액정표시장치용 어레이 기판을 개략적으로 도시한 것이다.
도시한 바와 같이, 기판(51)의 중앙에 가로방향으로 연장하는 다수의 게이트 배선(53, 55))과 세로방향으로 연장하는 데이터 배선(65, 67))이 교차하여 구성하는 다수의 화소(P)들로 이루어진 표시부(AA)가 형성되어 있으며, 상기 표시부(AA)의 외측으로 특히 표시부(AA) 상부 및 하부에는 표시부(AA)에 형성된 데이터 배선(53, 55))과 연결되며, 외부의 데이터 구동회로(미도시)로부터 데이터 신호전압을 인가 받기 위한 데이터 패드부(D1, D2)가 형성되어 있으며, 표시부(AA)의 좌측에는 게이트 배선(53, 55)과 연결되며, 외부의 게이트 구동회로(미도시)로부터 게이트 온(on) 전압을 인가받기 위한 게이트 패드부(G1, G2)가 구성되어 있다.
이때, 상부의 데이터 패드부(D1)는 표시부(AA)의 상부 영역(A1)에 위치한 화소(P)에 영상 신호를 인가하기 위한 것이며, 하부의 데이터 패드부(D2)는 표시부(AA)의 하부 영역(A2)에 위치한 화소(P)에 영상 신호를 인가하기 위한 것이 다.
마찬가지로, 게이트 패드부(G1, G2)에 있어서도 상부 및 하부 화소(P)들로 게이트 전압을 인가하는 게이트 구동회로(미도시)가 각각 구성되며, 이들 각각의 구동회로(미도시)를 통한 게이트 배선(53, 55)에 게이트 전압의 인가가 각 영역별로 독립적으로 진행되므로 각 게이트 구동회로(미도시)가 담당하는 게이트 배선 수가 반으로 줄게됨으로써 단위시간 당 각 게이트 배선에 게이트 전압을 인가하여 박막 트랜지스터(Tr)를 온 상태로 하는 시간을 늘릴 수 있다.
전술한 분할구동 액정표시장이용 어레이 기판(50)에 있어서, 표시부(AA)를 상부 및 하부 표시부(A1, A2)로 분할하였고, 상기 표시부(A1, A2)에 서로 다른 영상 신호전압을 인가하기 위해서는 데이터 배선(65, 67)은 상부 및 하부 표시부(A1, A2)에 있어 서로 연결되지 않아야 한다. 일반적인 어레이 기판(미도시)과 마찬가지로 데이터 배선이 연결되어 형성되어 있다면, 두 영역에서 인가되는 각각의 다른 영상 신호 전압이 하나의 데이터 배선에 동시에 입력됨으로써 정확한 화상 정보가 화소에 전달되지 않고 원하지 않는 전혀 새로운 신호가 입력되어 화상을 표시하는 장치로서의 본질을 상실하게 된다.
도 3은 도 2의 화상이 분할되는 표시부 중앙의 분할구동의 경계가 되는 부분에 위치한 화소영역 일부를 도시한 것이며, 도 4는 도 3을 절단선 I-I를 따라 절단한 단면도이다.
도시한 바와 같이, 표시부(A1, A2)의 상부 및 하부의 경계에 위치한 게이트 배선(55) 상에서 상부의 데이터 배선(65)과 하부의 데이터 배선(67)이 분리되어 그 일끝이 소정간격 이격하여 형성되어 있음을 알 수 있다.
조금 더 상세히 표시부를 이루는 화소 및 경계부분의 화소 구조에 대해 설명하면, 가로방향으로 게이트 배선(53, 55)이 위치하고 있으며, 세로 방향으로 데이터 배선(65, 67)이 위치함으로써 상기 두 배선((53, 55), (65, 67))이 교차하여 화소영역(P)을 형성하고 있으며, 상기 화소영역(P) 내에는 상기 두 배선((53, 55), (65, 67))이 교차하는 지점에 박막 트랜지스터(Tr)가 구성되어 있으며, 상기 박막 트랜지스터(Tr)와 연결되어 화소영역(P) 별로 화소전극(90)이 형성되어 있다. 이때, 상기 화소전극(90)은 각 화소영역(P) 별로 그 일끝단이 경계에 위치한 게이트 배선(55)을 제외한 모든 게이트 배선(53)과 일부가 중첩하여 형성됨으로써 게이트 배선(53) 상에 형성된 스토리지 커패시터부(Cs)와 연결되어 있다.
하지만 전술한 구조를 갖는 분할구동 액정표시장치용 어레이 기판은 상기 상하부의 경계가 되는 게이트 배선(55) 상에서 소정간격 이격하여 분리되는 데이터 배선(65, 67) 있어, 상기 게이트 배선(55)의 선폭 제한으로 인해 상기 상하부 표시부(A1, A2)에 각각 분리되어 형성된 데이터 배선(65, 67) 일끝 사이의 이격된 충분한 공간 확보에 어려움이 있으며, 이러한 이격공간의 협소의 문제로 인해 상부 및 하부의 데이터 배선(65, 67)이 쇼트(short)가 발생할 가능성이 많으며, 상기 상부 및 하부의 데이터 배선(65, 67)간의 쇼트(short)가 발생한 것을 알았다 하더라도 이를 리페어(repair) 하는 데에는 어려움이 있다.

본 발명은 상기 전술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 화상 분할의 경계에 형성된 게이트 배선에 홀을 형성함으로써 상부와 하부 데이터 배선이 쇼트(short)되는 것을 방지하고 나아가, 쇼트(short)가 발생하더라도 추후 공정 진행으로 이미 쇼트(short)된 부분을 단선이 용이한 구조의 분할구동 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
상기의 목적을 이루기 위한 본 발명의 실시예에 의한 중앙의 화상을 표시하는 표시부와, 상기 표시부 외측으로 상부 및 하부에 외부의 제 1, 2 데이터 구동회로와 각각 연결되는 제 1, 2 데이터 패드부와, 상기 표시부의 좌측 또는 우측의 외부의 게이트 구동회로와 연결되는 게이트 패드부로 정의되며, 상기 표시부를 상부와 하부의 제 1, 2 영역으로 분리하여 상기 제 1, 2 영역이 상기 제 1, 2 데이터 패드부를 통해 연결된 제 1, 2 데이터 구동회로에 의해 각각 구동되는 분할구동 액정표시장치용 어레이 기판은 기판과; 상기 기판 상의 제 1, 2 영역에 가로 방향으로 일정간격 이격하여 형성된 다수의 제 1 게이트 배선과; 상기 제 1, 2 영역의 경계에 상기 제 1 게이트 배선과 동일한 간격을 가지며 형성된 하나의 제 2 게이트 배선과; 상기 제 1, 2 게이트 배선 상부로 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 제 1, 2 게이트 배선과 교차하여 화소를 정의하며, 상기 제 2 게이트 배선 상에서 소정간격 이격하여 제 1, 2 영역에 각각 분리하여 형성된 다수 의 제 1, 2 영역 데이터 배선과; 상기 제 1, 2 게이트 배선과, 제 1, 2 영역 데이터 배선의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터 위로 전면에 박막 트랜지스터를 일부 노출시키는 드레인 콘택홀과 제 2 게이트 배선 상의 제 1, 2 영역 데이터 배선이 이격된 영역에 소정의 폭과 너비를 갖는 분리홀을 갖는 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 박막 트랜지스터와 연결되는 화소전극을 포함한다.
또한, 상기 분리홀에 대응하여 상기 제 2 게이트 배선 자체가 패터닝되어 상기 분리홀보다 더욱 넓은 폭과 너비를 갖는 배선홀을 더욱 구비한 것이 특징이다.
이때, 상기 분리홀은 게이트 절연막까지 연장 형성된 것이 특징이다.
또한, 상기 제 2 게이트 배선상에서 이격하여 형성된 상기 제 1, 2 영역 데이터 배선간의 이격된 소정간격은 게이트 배선의 선폭보다는 작은 것이 바람직하며, 이때, 상기 제 1, 2 영역 데이터 배선간의 이격된 영역 내에 형성된 분리홀은 그 폭이 4㎛ 내지 8㎛인 것이 바람직하다.
또한, 상기 화소전극은 드레인 콘택홀 내의 측면을 통해 박막 트랜지스터의 드레인 전극과 접촉하는 것이 특징이다.
본 발명의 실시예에 의한 중앙의 화상을 표시하는 표시부와, 상기 표시부 외측으로 상부 및 하부에 외부의 제 1, 2 데이터 구동회로와 각각 연결되는 제 1, 2 데이터 패드부와, 상기 표시부의 좌측 또는 우측의 외부의 게이트 구동회로와 연결되는 게이트 패드부로 정의되며, 상기 표시부를 상부와 하부의 제 1, 2 영역으로 분리하여 상기 제 1, 2 영역이 상기 제 1, 2 데이터 패드부를 통해 연결된 제 1, 2 데이터 구동회로에 의해 각각 구동되는 분할구동 액정표시장치용 어레이 기판의 제조 방법은 기판 상의 제 1, 2영역에 가로방향으로 다수의 제 1 게이트 배선과 상기 제 1, 2 영역 중앙에 위치하며, 그 배선 자체에 소정의 폭과 너비를 가지며, 일정간격 이격하는 다수의 배선홀을 포함하는 제 2 게이트 배선과, 상기 각 게이트 배선 내에 상기 각 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 제 1, 2게이트 배선과 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극과 중첩하며 소정 면적을 갖는 반도체층을 형성하는 단계와; 상기 게이트 절연막 위로 상기 제 2 게이트 배선과 일끝이 중첩하며, 상기 제 2 게이트 배선 내에 구비된 배선홀을 사이에 두고 이격하여 분리되는 것을 특징으로 하는 각각 제 1, 2 영역으로 연장하는 다수의 제 1, 2 데이터 배선과, 상기 각 데이터 배선에서 분기하여 서로 소정간격 이격하며 각각 상기 반도체층과 접촉하는 소스 및 드레인 전극을 형성하는 단계와; 상기 제 1, 2 데이터 배선과 소스 및 드레인 전극 위로 전면에 보호층을 형성하는 단계와; 상기 보호층에 하부의 배선홀에 대응하는 부분에 배선홀까지 연장되어 기판을 노출시키는 분리홀과 드레인 전극의 측면과 기판의 노출시키는 드레인 콘택홀을 형성하는 단계와; 상기 분리홀과 드레인 콘택홀이 형성된 보호층 위로 상기 드레인 콘택홀의 내측면을 통해 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 분리홀은 하부의 배선홀보다 작은 폭과 너비를 가짐으로써 상기 분리홀 형성시 제 2 게이트 배선이 상기 분리홀과 연결된 배선홀 측면으로 노출되지 않도록 하는 것이 특징이다.
이때, 상기 보호층에 하부의 배선홀에 대응하는 부분에 배선홀까지 연장되어 기판을 노출시키는 분리홀과 드레인 전극의 측면과 기판의 노출시키는 드레인 콘택홀을 형성하는 단계는 상기 보호층에 분리홀과 드레인 콘택홀을 형성하여 상기 분리홀 내부의 쇼트된 제 1, 2 데이터 배선 부분을 노출시키며, 동시에 드레인 콘택홀을 통해 드레인 전극 일부를 노출시키는 단계와; 상기 노출된 분리홀 내의 쇼트된 제 1, 2 데이터 배선과 드레인 콘택홀 내의 드레인 전극을 에칭하여 그 하부의 게이트 절연막을 노출시키는 단계와; 상기 분리홀 및 드레인 콘택홀 내의 노출된 게이트 절연막을 에칭하여 기판을 노출시키는 단계로 이루어지는 것이 특징이다.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
<제 1 실시예>
도 5는 본 발명의 제 1 실시예에 의한 분할구동 액정표시장치용 어레이 기판의 상하부 경계 부분의 화소영역 일부를 도시한 평면도이다. 설명의 편의를 위해 어레이 기판의 표시부에 있어, 경계가 되는 표시부 중앙의 게이트 배선을 기준으로 상부에 위치한 표시부 영역을 제 1 영역, 상기 중앙의 게이트 배선을 기준으로 하부에 위치한 표시부 영역을 제 2 영역으로 정의한다.
도시한 바와 같이, 가로방향으로 다수의 게이트 배선(103, 105)이 서로 일정간격 이격하여 연장하고 있으며, 상기 게이트 배선(103, 105)과 교차하도록 세로방향으로 다수의 데이터 배선(115, 117)이 연장하고 있다. 이때, 상기 데이터 배선(115, 117)은 표시부(A1, A2)에 있어 그 구동을 달리하는 제 1 영역(A1)과 제 2 영역(A2)에서 각각 분리되어 형성된 것이 특징이다. 즉, 도면에는 나타나지 않았으나, 제 1 영역(A1)의 데이터 배선(115)은 그 일끝이 상기 경계를 이루는 게이트 배선(105) 상에 위치하며 끊김없이 연장하여 제 1 영역(A1)의 외측 상부에 위치한 데이터 패드부(미도시)까지 연결되고 있으며, 제 2 영역(A2)의 데이터 배선(117)은 그 일끝이 상기 제 1 영역(A1)에 구비된 데이터 배선(115)의 일끝과 소정간격 이격하여 상기 경계의 게이트 배선(105) 상에 위치하고 있으며 하부로 연장하여 제 2 영역(A2)의 외측 하부에 위치한 데이터 패드부(미도시)와 연결되고 있다. 이때, 상기 표시부 중앙의 상하부 경계에 위치한 게이트 배선(105)상에서 제 1, 2 영역(A1, A2)의 데이터 배선(115, 117) 간 이격간격(W1)은 8㎛이상이 되고 있다.
또한, 상기 데이터 배선(115, 117)과 게이트 배선(103, 105)의 교차지점에 있어서의 배선폭이 화소영역(P) 내의 배선폭보다 넓게 형성되고 있으며, 상기 교차부분에 위치한 게이트 배선(103, 105) 자체가 게이트 전극(107)을 형성하고 있는 것이 특징이다. 또한, 표시부 중앙에 위치하여 상하부 경계를 이루는 게이트 배선(이하 제 2 게이트 배선이라 칭한다.)(105) 상에서 제 1 영역(A1)의 데이터 배선(115)과 제 2 영역(A2)의 데이터 배선(117) 일끝 사이 이격된 영역에 대응하는 보호층(미도시) 및 게이트 절연막(미도시) 영역에 분리홀(133)이 형성된 것이 본 발명의 가장 큰 특징이다. 이때, 상기 분리홀(133)의 폭(W2)은 4㎛정도로 형성되는 것이 바람직하며, 최대 상기 제 1, 2 영역의 데이터 배선간 이격간격(W1) 보다는 작게 형성되는 것이 바람직하다.
전술한 바와 같이, 제 2 게이트 배선(105) 상의 제 1, 2 영역(A1, A2)의 데 이터 배선(115, 117) 간 이격된 영역에 분리홀(133)을 형성함으로써 상기 제 1, 2 영역(A1, A2)의 데이터 배선(115, 117) 간의 분리를 확실히 할 수 있으며, 혹 상기 제 1, 2 영역(A1, A2)의 데이터 배선(115, 117) 간 쇼트(short)가 발생한다 하여도 상기 보호층(미도시)에 분리홀(133)을 형성함으로써 상기 쇼트(short)되어 하나의 배선으로 형성된 데이터 배선을 분리할 수 있으므로 데이터 배선의 쇼트로 인한 불량을 방지할 수 있다.
다음, 각 데이터 배선(115, 117)의 게이트 배선(103, 105)과 교차하는 부분에 있어, 상기 각 데이터 배선(115. 117)에서 분기하여 소스 전극(119)이 형성되어 있으며, 상기 소스 전극(119)에서 소정간격 이격하여 드레인 전극(121)이 형성됨으로써 상기 소스 및 드레인 전극(119, 121)과 그 하부에 형성된 반도체층(113) 및 게이트 전극(107)을 포함하여 스위칭 소자인 박막 트랜지스터(Tr)를 형성하고 있다. 또한, 화소영역(P)에는 투명 도전성 물질로써 상기 게이트 배선(103, 105)과 데이터 배선(115, 117)에서 소정간격 이격하여 화소전극(140)이 형성되어 있으며, 이때 상기 화소전극(140)은 박막 트랜지스터(Tr)의 드레인 전극(121)과 드레인 콘택홀(129)을 통해 연결되고 있다. 또한, 상기 화소전극(140)은 제 2 게이트 배선(105)을 제외한 제 1, 2 영역(A1, A2) 내의 모든 게이트 배선(이하 제 1 게이트 배선이라 칭함)(103)과 화소영역(P) 내에서 그 일측이 오버랩되고 있으며, 상기 화소전극(140)과 오버랩된 게이트 배선 영역에는 상기 화소전극(140)으로 인가된 신호전압을 유지할 수 있는 전하를 공급할 수 있도록 스토리지 커패시터(Cs)가 형성되어 있으며, 상기 화소전극(140)은 상기 스토리지 커패시터(Cs)와 스토리지 콘 택홀(131)을 통해 연결되어 있다.
다음, 전술한 분할구동 액정표시장치용 어레이 기판의 데이터 배선이 각 영역간 분리되는 경계부분의 단면구조에 대해 설명한다.
도 6은 도 5를 절단선 Ⅱ-Ⅱ를 따라 절단한 단면도이다.
도시한 바와 같이, 투명한 기판(101) 상에 제 2 게이트 배선(105)이 형성되어 있으며, 상기 제 2 게이트 배선(105) 위로 전면에 게이트 절연막(110)이 형성되어 있다.
다음, 상기 게이트 절연막(110) 위로 소정간격 이격하여 제 1 영역(A1)과 제 2 영역(A2)의 데이터 배선(115, 117)이 형성되어 있으며, 상기 각 영역의 데이터 배선(115, 117) 위로 분리홀(133)을 갖는 보호층(127)이 형성되어 있다. 이때, 상기 보호층(127)상의 분리홀(133)은 하부의 게이트 절연막(110)까지 연장하여 형성됨으로써 제 2 게이트 배선(105) 일부를 노출시키며 형성된 것이 특징이다. 이때, 상기 게이트 절연막(110)까지 연장되어 제 2 게이트 배선(105) 일부를 노출시키는 분리홀(133)은 보호층(127) 형성 후 상기 보호층(127)과 하부의 게이트 절연막(110)을 동시에 식각함으로써 형성된 것이 특징이며, 이때, 상기 분리홀(113)의 폭(W2)은 4㎛정도가 되며, 상기 제 2 게이트 배선(105) 상에서 분리된 제 1, 2 영역의 데이터 배선(115, 117)은 상기 분리홀(133)의 폭(W2)보다 넓은 이격간격을 가지며 형성된 것이 특징이다.
전술한 구조에 있어서, 제 1, 2 영역의 데이터 배선(115, 117)이 쇼트(short)되었다 할지라도 보호층(127) 형성 후 분리홀(133)을 형성하는 과정에 서 상기 쇼트(short)된 데이터 배선 부분을 식각하는 공정을 진행하게 되므로 분할구동 영역간의 데이터 배선이 쇼트(short)되는 불량을 방지할 수 있다.
하지만, 전술한 제 1 실시예에 의한 분할구동 액정표시장치용 어레이 기판은 제 1, 2 영역 간 데이터 배선의 쇼트를 방지하고자 구성한 분리홀로 인해 하부의 제 2 게이트 배선 자체가 노출됨으로써 이후 공정 진행시 약액 등에 침식되는 문제가 있다.
따라서, 전술한 제 1 실시예을 보완한 구조를 갖는 분할구동 액정표시장치용 어레이 기판에 대해 제 2 실시예를 통해 제안한다.
<제 2 실시예>
도 7은 본 발명의 제 2 실시예에 의한 분할구동 액정표시장치용 어레이 기판 일부를 도시한 것이며, 도 8은 도 7을 절단선 Ⅲ-Ⅲ를 따라 절단한 단면을 도시한 것이다.
본 발명의 제 2 실시예에 의한 분할구동 액정표시장치용 어레이 기판은 도시한 바와 같이, 제 1 실시예와 거의 동일하게 구성되고 있다. 따라서, 제 1 실시예와 차이가 있는 부분에 대해서만 설명한다.
제 1 실시예에서는 표시부의 상하부 경계를 이루는 제 2 게이트 배선 상에 서로 이격하여 형성된 데이터 배선 사이의 영역의 보호층 및 게이트 절연막에 분리홀을 형성함으로써 하부의 게이트 배선 일부를 노출시키는 구조로 형성하였으나, 제 2 실시예에서는 표시부 중앙의 제 1, 2 영역(A1, A2) 간 경계에 형성된 제 2 게 이트 배선(205) 상에 그 일끝 일부가 상기 제 2 게이트 배선(205)과 각각 중첩하며 서로 소정간각 이격하며 형성된 제 1, 2 영역의 데이터 배선(215, 217)간의 상기 이격된 영역에 대응하는 제 2 게이트 배선 영역에 상부의 보호층(227) 및 게이트 절연막(210) 상에 구비된 분리홀(233)보다 소정간격 더 넓은 폭과 너비를 갖는 배선홀(209)이 형성된 구조를 갖는 것이 특징이다.
즉, 기판(201) 상에 제 1, 2 게이트 배선(203, 205)을 형성 시 상부 및 하부 표시부(A1, A2)의 경계가 되는 제 2 게이트 배선(205)에는 그 배선(205) 자체의 일부영역을 식각하여 제거함으로써 배선홀(209)을 구비한 것을 특징으로 하고 있다.
따라서, 추후 공정에 의해 제 1, 2 영역(A1, A2)에서 각각 분리되는 제 1, 2 영역의 데이터 배선(215, 217)을 형성하고, 상기 제 1,2 영역의 데이터 배선(215, 217) 간 이격한 영역에 대응하여 형성된 보호층(227) 및 게이트 절연막(210) 상의 분리홀(233)보다 더 넓은 면적을 가지며 상기 분리홀(233)과 중첩하여 제 2 게이트 배선(205) 내에 배선홀(209)이 형성됨으로써 상기 제 2 게이트 배선(205) 자체가 제 1 실시예와 같이 분리홀(233)에 의해 노출되는 것을 방지하게 된다.
전술한 제 2 실시예에 의해서도 상기 상부 및 하부의 표시부 경계에 위치한 제 2 게이트 배선 상에서 제 1 및 제 2 영역의 데이터 배선이 분리되지 않고 쇼트(short)되었다 하여도 보호층 및 게이트 절연막에 분리홀을 형성하는 단계에서 식각됨으로써 제 1, 2영역의 데이터 배선 간 쇼트(short)에 의한 표시품질 저하를 방지할 수 있다.
전술한 구조를 갖는 분할구동 액정표시장치용 어레이 기판의 제조 방법에 대 해 간단히 설명한다.
도 9a 내지 9e는 본 발명의 제 2 실시예에 의한 분할구동 액정표시장치용 어레이 기판의 제조 공정 평면도이며, 도 10a 내지 10e와 도 11a 내지 11e는 도 7을 각각 절단선 Ⅲ-Ⅲ와 Ⅳ-Ⅳ를 따라 절단한 영역의 제조 공정별 단면도이다.
우선, 도 9a와 10a와 11a에 도시한 바와 같이, 투명한 기판(201) 상에 금속물질을 증착한 후, 포토레지스트를 상기 금속물질층 위로 도포한 후, 마스크(미도시)를 이용하여 노광하고, 상기 노광된 포토레지스트를 현상하고, 노출된 금속물질층을 에칭하고, 남아있는 포토레지스트를 스트립(strip)하는 등 일련의 공정으로 이루어진 패터닝 공정을 진행하여 가로방향으로 게이트 전극(207)을 포함하는 다수의 게이트 배선(203, 205)을 형성한다. 이때, 분할된 상부 및 하부 표시부 즉, 제 1, 2 영역(A1, A2)의 경계에 형성되는 제 2 게이트 배선(205)에는 그 배선(205) 내부를 패터닝함으로써 상기 배선(205) 중앙에 소정의 폭과 너비를 갖는 배선홀(209)을 일정간격으로 다수개 형성한다. 상기 배선홀(209)의 이격간격은 추후에 형성될 세로방향의 데이터 배선(미도시)과 상기 게이트 배선(203, 205)에 의해 정의되는 화소영역(미도시)의 가로길이 정도의 간격을 갖도록 하며, 상기 배선홀(209)의 폭은 4㎛ 내지 6㎛ 범위내에서 형성하는 것이 바람직하다.
다음, 도 9b와 10b와 11b에 도시한 바와 같이, 상기 게이트 전극(207)을 포함하는 제 1,2 영역(A1, A2) 내의 제 1 게이트 배선(203)과 제 1, 2 영역(A1, A2)의 경계 부분에 다수의 배선홀(209)을 갖는 제 2 게이트 배선(205)이 형성된 기판(201) 전면에 무기절연물질을 증착하여 게이트 절연막(210)을 형성하고, 연속 하여 상기 게이트 절연막(210) 위로 순수 비정질 실리콘(a-Si), 불순물 비정질 실리콘(n+ a-Si)을 연속적으로 증착한 후, 패터닝하여 게이트 전극(207)을 덮는 위치에 액티브층(213a), 오믹콘택층(213b)을 갖는 반도체층(213)을 형성한다.
다음, 도 9c와 10c와 11c에 도시한 바와 같이, 상기 반도체층(213)이 형성된 기판(201) 상에 금속물질을 증착한 후, 패터닝하여 가로방향으로 형성된 제 1, 2 게이트 배선(203, 205)과 교차하여 화소영역(P)을 형성하도록 세로방향으로 배열되며, 제 2 게이트 배선(205) 상에서 상기 제 2 게이트 배선(205) 내에 구비된 다수의 배선홀(209)을 사이에 두고 그 일끝이 소정간격 이격함으로써 제 1 및 제 2 영역(A1, A2)에 각각 분리되는 다수의 제 1, 2 영역의 데이터 배선(215, 217)을 형성하고, 동시에 상기 반도체층(213) 상부에서 서로 일정간격 이격되는 소스 및 드레인 전극(219, 221)과 상기 화소영역(P) 내에 있어 상기 제 1, 2 영역(A1, A2)의 경계에 형성된 제 2 게이트 배선(205)을 제외한 모든 제 1 게이트 배선(203)에 있어, 상기 제 1 게이트 배선(203)과 일부 중첩하는 소정 영역을 갖는 제 2 스토리지 전극(223)을 형성한다. 이때, 상기 제 2 스토리지 전극(223)과 중첩되는 제 1 게이트 배선(203)의 소정영역은 제 1 스토리지 전극을 형성하게 된다. 이후, 상기 소스 및 드레인 전극(219, 221)을 마스크로 하여, 상기 두 전극(219, 221)이 이격된 구간의 오믹콘택층을 제거하고, 그 하부층인 액티브층(223a)을 노출시킴으로써 채널영역을 형성한다. 이때, 상기 게이트 전극(207)과 반도체층(223)과 소스 및 드레인 전극(219, 221)은 박막 트랜지스터(Tr)를 형성하게 된다.
다음, 도 9d와 10d와 11d에 도시한 바와 같이, 상기 박막 트랜지스터(Tr) 및 노출된 게이트 절연막(210) 위로 무기절연물질을 증착한 후, 패터닝하여 드레인 전극(221)과 제 2 스토리지 전극(223) 일부를 노출시키는 드레인 콘택홀(229)과 스토리지 콘택홀(231)과, 동시에 상기 경계에 위치한 제 2 게이트 배선(205) 내에 구비된 배선홀(209)에 대응하여 패터닝 됨으로써 상기 배선홀(209)의 폭과 너비보다 작은 폭과 너비를 갖는 분리홀(233)을 갖는 보호층(227)을 형성한다. 이때, 상기 보보층(227) 상의 분리홀(233)은 하부의 게이트 절연막(210)을 포함하여 제 2 게이트 배선(205) 상에 형성된 배선홀(209)까지 연장되어 기판(201)을 노출시키도록 형성되는 것이 특징이다.
이때, 기판(201)을 노출시키는 분리홀(233) 형성시 만약 데이트 배선(215, 217)의 형성단계에서 제 1, 2 영역의 경계에 위치한 제 2 게이트 배선(205) 상에서 상기 제 1, 2 영역의 데이터 배선(215, 217)이 쇼트가 발생하였을 경우, 상기 분리홀(233) 형성 시 상기 분리홀(233) 내에서 노출된 상기 쇼트된 제 1, 2 영역의 데이터 배선 부분을 제거함으로써 쇼트를 방지할 수 있다.
이때, 상기 제 1, 2 영역의 데이터 배선(215, 217)을 노출시키는 드레인 콘택홀(229) 영역의 상기 노출된 데이터 배선 부분과 제 2 스토리지 전극(223)을 노출시키는 스토리지 콘택홀(231) 내의 상기 노출된 제 2 스토리지 전극 부분 또한 함께 제거되는 것이 특징이다.
다음, 도 9e와 10e와 11e에 도시한 바와 같이, 상기 드레인 콘택홀(229)과 스토리지 콘택홀(231) 및 분리홀(233)을 구비한 보호층(227)이 형성된 기판(201) 전면에 투명 도전성 물질을 증착한 후, 패터닝하여 상기 드레인 콘택홀(229)을 통 해 박막 트랜지스터(Tr)와 접촉하며, 동시에 스토리지 콘택홀(231)을 통해 제 2 스토리지 전극(223)과 접촉하는 화소전극(240)을 형성함으로써 분할구동 액정표시장치용 어레이 기판을 완성한다. 이때, 상기 화소전극(240)은 드레인 콘택홀(229)과 스토리지 콘택홀(231)을 통해 상기 드레인 콘택홀(229)과 제 2 스토리지 콘택홀(231)의 내의 측면으로 노출된 드레인 전극(221)과 제 2 스토리지 전극(223)과 각각 접촉하는 것이 특징이다.
본 발명에 따른 분할구동 액정표시장치용 어레이 기판은 상부 및 하부의 화상 표시의 경계가 되는 게이트 배선 상에 분리홀을 구비함으로써 상부 및 하부의 표시부에 형성되는 데이터 배선의 쇼트 발생을 방지하는 효과가 있다.
또한, 데이터 배선의 형성 공정 진행 중 상부 및 하부 표시부의 경계에 위치한 게이트 배선상에서 분리 형성되어야 하는 데이터 배선에 쇼트가 발생하더라도 분리홀 형성 단계에서 쇼트된 부분의 데이터 배선을 이루는 금속물질을 식각 제거함으로써 데이터 배선간의 쇼트 불량을 더욱 방지하는 효과가 있다.

Claims (9)

  1. 중앙의 화상을 표시하는 표시부와, 상기 표시부 외측으로 상부 및 하부에 외부의 제 1, 2 데이터 구동회로와 각각 연결되는 제 1, 2 데이터 패드부와, 상기 표시부의 좌측 또는 우측의 외부의 게이트 구동회로와 연결되는 게이트 패드부로 정의되며, 상기 표시부를 상부와 하부의 제 1, 2 영역으로 분리하여 상기 제 1, 2 영역이 상기 제 1, 2 데이터 패드부를 통해 연결된 제 1, 2 데이터 구동회로에 의해 각각 구동되는 분할구동 액정표시장치용 어레이 기판에 있어서,
    기판과;
    상기 기판 상의 제 1, 2 영역에 가로 방향으로 이격하여 형성된 다수의 제 1 게이트 배선과;
    상기 제 1, 2 영역의 경계에 상기 제 1 게이트 배선과 동일한 간격을 가지며 형성된 하나의 제 2 게이트 배선과;
    상기 제 1, 2 게이트 배선 상부로 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 제 1, 2 게이트 배선과 교차하여 화소를 정의하며, 상기 제 2 게이트 배선 상에서 이격하여 제 1, 2 영역에 각각 분리하여 형성된 다수의 제 1, 2 영역 데이터 배선과;
    상기 제 1, 2 게이트 배선과, 제 1, 2 영역 데이터 배선의 교차영역에 형성된 박막 트랜지스터와;
    상기 박막 트랜지스터 위로 전면에 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀과 상기 제 2 게이트 배선 상의 상기 제 1, 2 영역 데이터 배선이 이격된 영역에 분리홀을 갖는 보호층과;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 박막 트랜지스터와 연결되는 화소전극
    을 포함하는 분할구동 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 분리홀에 대응하여 상기 제 2 게이트 배선 자체가 패터닝되어 상기 분리홀보다 넓은 폭과 너비를 갖는 배선홀을 구비한 것이 특징인 분할구동 액정표시장치용 어레이 기판.
  3. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 분리홀은 상기 게이트 절연막까지 연장 형성된 것이 특징인 분할구동 액정표시장치용 어레이 기판.
  4. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 제 2 게이트 배선상에서 이격하여 형성된 상기 제 1, 2 영역 데이터 배선간의 이격된 소정간격은 상기 게이트 배선의 선폭보다는 작은 것이 특징인 분할구동 액정표시장치용 어레이 기판.
  5. 제 4 항에 있어서,
    상기 제 1, 2 영역 데이터 배선간의 이격된 영역 내에 형성된 상기 분리홀은 그 폭이 4㎛ 내지 8㎛인 분할구동 액정표시장치용 어레이 기판.
  6. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 화소전극은 드레인 콘택홀 내의 측면을 통해 상기 박막 트랜지스터의 드레인 전극과 접촉하는 것이 특징인 분할구동 액정표시장치용 어레이 기판.
  7. 중앙의 화상을 표시하는 표시부와, 상기 표시부 외측으로 상부 및 하부에 외부의 제 1, 2 데이터 구동회로와 각각 연결되는 제 1, 2 데이터 패드부와, 상기 표시부의 좌측 또는 우측의 외부의 게이트 구동회로와 연결되는 게이트 패드부로 정의되며, 상기 표시부를 상부와 하부의 제 1, 2 영역으로 분리하여 상기 제 1, 2 영역이 상기 제 1, 2 데이터 패드부를 통해 연결된 제 1, 2 데이터 구동회로에 의해 각각 구동되는 분할구동 액정표시장치용 어레이 기판의 제조에 있어서,
    기판 상의 제 1, 2영역에 가로방향으로 다수의 제 1 게이트 배선과 상기 제 1, 2 영역 중앙에 위치하며, 서로 이격하는 다수의 배선홀을 포함하는 제 2 게이트 배선과, 상기 제 1 및 제 2 게이트 배선 내에 상기 각 제 1 및 제 2 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;
    상기 제 1, 2게이트 배선과 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극과 중첩하는 반도체층을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 제 2 게이트 배선과 일끝이 중첩하며, 상기 제 2 게이트 배선 내에 구비된 상기 배선홀을 사이에 두고 이격하여 분리되는 것을 특징으로 하는 각각 제 1, 2 영역으로 연장하는 다수의 제 1, 2 데이터 배선과, 상기 각 데이터 배선에서 분기하여 서로 이격하며 각각 상기 반도체층과 접촉하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 제 1, 2 데이터 배선과 상기 소스 및 드레인 전극 위로 전면에 보호층을 형성하는 단계와;
    상기 보호층에 하부의 상기 배선홀에 대응하는 부분에 상기 배선홀까지 연장되어 상기 기판을 노출시키는 상기 분리홀과 상기 드레인 전극의 측면과 상기 기판의 노출시키는 드레인 콘택홀을 형성하는 단계와;
    상기 분리홀과 상기 드레인 콘택홀이 형성된 상기 보호층 위로 상기 드레인 콘택홀의 내측면을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 분할구동 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 분리홀은 하부의 상기 배선홀보다 작은 폭과 너비를 가짐으로써 상기 분리홀 형성시 상기 제 2 게이트 배선이 상기 분리홀과 연결된 상기 배선홀 측면으로 노출되지 않도록 하는 것이 특징인 분할구동 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 7 항에 있어서,
    상기 보호층에 하부의 상기 배선홀에 대응하는 부분에 상기 배선홀까지 연장되어 상기 기판을 노출시키는 상기 분리홀과 상기 드레인 전극의 측면과 상기 기판의 노출시키는 상기 드레인 콘택홀을 형성하는 단계는
    상기 보호층에 상기 분리홀과 상기 드레인 콘택홀을 형성하여 상기 분리홀 내부의 쇼트된 상기 제 1, 2 데이터 배선 부분을 노출시키며, 동시에 상기 드레인 콘택홀을 통해 상기 드레인 전극을 노출시키는 단계와;
    상기 노출된 분리홀 내의 쇼트된 상기 제 1, 2 데이터 배선과 상기 드레인 콘택홀 내의 상기 드레인 전극을 에칭하여 그 하부의 상기 게이트 절연막을 노출시키는 단계와;
    상기 분리홀 및 상기 드레인 콘택홀 내의 노출된 상기 게이트 절연막을 에칭하여 상기 기판을 노출시키는 단계
    로 이루어지는 것이 특징인 분할구동 액정표시장치용 어레이 기판의 제조 방법.
KR1020040046626A 2004-06-22 2004-06-22 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법 KR101028996B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046626A KR101028996B1 (ko) 2004-06-22 2004-06-22 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046626A KR101028996B1 (ko) 2004-06-22 2004-06-22 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050121482A KR20050121482A (ko) 2005-12-27
KR101028996B1 true KR101028996B1 (ko) 2011-04-14

Family

ID=37293627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046626A KR101028996B1 (ko) 2004-06-22 2004-06-22 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101028996B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922803B1 (ko) * 2006-11-29 2009-10-21 엘지디스플레이 주식회사 액정표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Also Published As

Publication number Publication date
KR20050121482A (ko) 2005-12-27

Similar Documents

Publication Publication Date Title
CN100428037C (zh) 液晶显示器件及其制造方法
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101192073B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
EP2037434B1 (en) Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method
US7440063B2 (en) Fabrication method of fringe field switching mode liquid crystal display device
KR100968339B1 (ko) 액정 표시 장치 및 그 제조 방법
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR20070072179A (ko) 액정표시장치의 제조방법
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101380784B1 (ko) 액정표시장치의 제조방법
KR100760937B1 (ko) 횡전계방식의 액정표시장치 및 그 제조방법
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
WO2006059693A1 (ja) 表示装置の製造方法及び表示装置
JP2004246284A (ja) 表示装置用電極基板
KR101028996B1 (ko) 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법
KR101376653B1 (ko) 액정표시장치 및 그 제조방법
JPH1031228A (ja) 液晶表示装置及びその製造方法
JP2002182242A (ja) 液晶表示装置の製造方法
KR102054001B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법
KR20090099354A (ko) 액정표시장치 및 그 제조방법
KR101677282B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR20050067624A (ko) 액정표시장치 및 그 제조방법
KR100949498B1 (ko) 액정표시장치용 마스크 및 이를 이용한 액정표시장치의노광 방법
KR100467176B1 (ko) 액정표시장치용 어레이패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 9