KR20070003190A - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20070003190A
KR20070003190A KR1020050058947A KR20050058947A KR20070003190A KR 20070003190 A KR20070003190 A KR 20070003190A KR 1020050058947 A KR1020050058947 A KR 1020050058947A KR 20050058947 A KR20050058947 A KR 20050058947A KR 20070003190 A KR20070003190 A KR 20070003190A
Authority
KR
South Korea
Prior art keywords
layer
liquid crystal
electrode
crystal display
display device
Prior art date
Application number
KR1020050058947A
Other languages
English (en)
Inventor
황한욱
김상호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050058947A priority Critical patent/KR20070003190A/ko
Publication of KR20070003190A publication Critical patent/KR20070003190A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명의 액정표시소자는 복수의 화소영역를 정의하는 복수의 게이트라인 및 데이터라인과, 각각의 화소영역내에 배치된 박막트랜지스터과, 상기 화소영역내에 배치되어 전계를 형성하는 공통전극 및 화소전극과, 게이트라인을 중심으로 인접하는 화소의 공통전극을 전기적으로 접속시키는 금속층으로 구성된 것으로, 6개의 마스크에 의해 제작가능하므로 제조공정을 단순화할 수 있게 된다.
액정표시소자, FFS모드, 공통전극, 금속층, 신호지연

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
도 1은 종래 FFS모드 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1의 A-A'선 단면도.
도 3은 본 발명에 따른 FFS모드 액정표시소자의 구조를 나타내는 평면도.
도 4는 본 발명에 따른 FFS모드 액정표시소자의 구조를 나타내는 단면도.
도 5a∼도 5g는 본 발명에 따른 FFS모드 액정표시소자 제조방법을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
103 : 게이트라인 105 : 데이터라인
110 : 박막트랜지스터 111 : 게이트전극
113 : 반도체층 115 : 소스전극
116 : 드레인전극 122 : 공통전극
122a,122b,122c : 투명도전층 124 : 화소전극
130,140 : 기판 162,164 : 공통라인
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 공통전극의 저항을 감소시켜 화질이 향상되고 제조공정을 단순화시켜 제조비용을 절감한 액정표시소자 및 그 제조방법에 관한 것이다.
근래에는 정보화사회의 발전과 더불어 표시장치에 대한 요구가 증대되면서, LCD(Liquid Crystalline Polymer), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), FED(Field Emission Display), VFD(Vacuum Fluorescent Display)와 같은 다양한 평판표시장치에 대한 연구가 활발히 진행되고 있다. 그중 고화질의 구현, 양산화 기술, 구동수단의 용이성, 경량, 박형, 저소비 전력 등의 이유로 인해 액정표시소자(LCD)가 가장 각광을 받고 있다.
액정표시소자는 가늘고 긴 액정분자의 배열에 따라 다양한 표시모드가 존재하는데, 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점을 갖는 TN(Twisted Nematic)모드 액정표시소자가 현재 주로 사용되고 있다. 그러나, 이러한 TN모드 액정표시소자에서는 액정분자가 전기장에 수직으로 배향되기 때문에 시야각특성이 우수하지 못한 단점이 존재한다. 따라서 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS(In Plain Switching)모드 액정표시소자가 제안되고 있다.
IPS모드 액정표시소자는 전압인가시 기판의 표면과 실질적으로 평행한 횡전계를 형성하여 액정분자를 평면상으로 배향함으로써 TN모드 액정표시소자에 비해 광시야각 특성을 향상시키는 액정표시소자이다. 이러한 IPS모드 액정표시소자에서는 실제 화상이 구현되는 화상표시부를 상,하,좌,우로 약 70°방향에서 가시할 수 있기 때문에, 기존의 TN모드 액정표시소자에 비해 시야각특성을 향상시킬 수 있다는 장점이 있다.
그러나, 이러한 IPS모드 액정표시소자에서는 횡전계를 발생시키는 공통전극 및 화소전극이 불투명 금속으로 이루어지기 때문에, 액정표시소자의 개구율이 저하되고 감소되고 투과율이 저하된되는 문제점이 있었다. 또한, 이 결과로 적정한 휘도를 얻기 위하여는 강한 백라이트를 사용하여야 하므로, 소비전력이 증가하는 문제점이 발생되었다.
이러한 문제점을 해결하기 위하여, 상기 공통전극 및 화소전극을 투명도전물질로 형성하는 방법이 제안되고 있지만, 이 경우에도 개구율은 향상되었지만 투과율은 그리 우수하지 못했는데, 그 이유는 다음과 같다. IPS모드 액정표시소자에서는 횡전계를 형성하기 위하여 전극들 사이의 거리를 셀갭에 비하여 상대적으로 크게 설정하여야 하고 적정한 세기의 전계를 얻기 위하여 전극들이 비교적 넓은 폭을 가져야만 한다. 그런데, 횡전계는 전극들 사이에만 형성된다. 즉, 넓은 폭을 갖는 전극들의 상부 영역에는 횡전계가 형성되지 않는 것이다. 따라서, 상기 전극 상부 영역에서는 액정분자가 전계의 인가와 상관없이 초기의 배향상태(즉, 오프상태의 배향상태)를 그대로 유지하게 되므로, 투과율이 향상되지 않는 것이다.
이러한 IPS모드 액정표시소자의 단점을 극복하기 위해, 근래 FFS(Fringe Field Switching)모드 액정표시소자가 제안되고 있다. 이러한 FFS모드 액정표시소자는 IPS모드 액정표시소자와 유사하게 액정을 기판의 표면과 거의 평행하게 스위칭시킴으로써 IPS모드가 갖는 장점인 시야각특성을 향상을 도모할 수 있게 된다. 또한, FFS모드 액정표시소자에서는 공통전극과 화소전극 사이의 간격을 셀갭 보다 작게 하여 횡전계를 형성할 뿐만 아니라 전극 상부에 프린지전계를 형성함으로써 공통전극과 화소전극 상부에서도 액정분자가 전계에 의해 구동하여 투과율을 향상시킨다.
도 1은 종래 FFS모드 액정표시소자의 구조를 나타내는 평면도이고 도 2는 도 1의 A-A'선 단면도이다. 도 1 및 도 2에 도시된 바와 같이, FFS모드 액정표시소자는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(3) 및 데이터라인(5)과, 상기 화소내에 배치된 박막트랜지스터(10)와, 상기 화소내에 배치되어 전계를 형성하는 공통전극(22)과 화소전극(24)을 포함한다.
박막트랜지스터(10)는 제1기판(30) 위에 형성된 반도체층(13)과, 상기 반도체층(13) 위에 형성된 게이트절연층(32)과, 상기 게이트절연층(32) 위에 형성되어 외부로부터 신호가 인가됨에 따라 상기 반도체층(13)에 채널을 형성하는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성된 중간층(34)과, 상기 중간층(34) 위에 형성되어 컨택홀을 통해 반도체층(13)과 접촉하여 외부로부터 입력되는 화상신호를 화소로 인가하는 소스전극(15) 및 드레인전극(16)과, 상기 제1기판(30) 전체에 걸쳐 형성된 보호층(36)으로 이루어진다.
또한, 화소내에는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질로 이루어진 공통전극(22)과 불투명한 금속으로 이루어진 화소전극(24)이 배치되어 전계를 형성한다. 도 1 및 2에 도시된 바와 같이, 공통전극(22)은 게이트절연층(32) 위에 형성되고 화소전극(24)은 보호막(36) 위에 형성된다. 화소전극(24)은 보호층에 형 성된 컨택홀(도면표시하지않음)을 통해 드레인전극(16)과 연결되어 외부로부터 입력되는 화상신호가 인가된다. 공통전극(22)은 화소영역 전체에 걸쳐 형성되고 화소전극(24)은 일정 폭으로 형성되어, 공통전극(22)과 화소전극(24) 사이에는 전계가 형성된다. 이때, 전계는 공통전극(22)과 화소전극(24) 사이에 형성되는 프린지전계(E)로서, 전극(22,24) 사이 뿐만 아니라 불투명한 화소전극(24) 위에도 형성되어, 화소전극(24)위에 위치하는 액정분자도 전계(E)에 의해 구동된다.
한편, 제2기판(40)에는 화상비표시영역으로 광이 투과하는 것을 방지하기 위한 블랙매트릭스(42)와 실제 컬러를 구현하는 컬러필터층(44)이 형성되어 있으며, 상기 제1기판(30) 및 제2기판(40) 사이에 액정층(50)이 형성되어 FFS모드 액정표시소자가 완성된다.
상기와 같은 FFS모드 액정표시소자는 포토마스크(photo mask)를 사용한 사진식각공정에 의해 제작되는데, 특히 본 발명과 같이 반도체층이 다결정실리콘으로 이루어진 탑게이트(top gate)방식의 박막트랜지스터가 구비된 FFS모드 액정표시소자에서는 통상 7매의 포토마스크가 필요하게 된다. 즉, 반도체층 형성용 마스크, 게이트전극 형성용 마스크, 공통전극 형성용 마스크, 게이트절연층 및 중간층 컨택홀 형성용 마스크, 게이트 소스전극 및 드레인전극 형성용 마스크, 보호층 컨택홀 형성용 마스크, 화소전극 형성용 마스크 등 총 7개의 마스크가 필요하게 된다.
이와 같이 FFS모드의 액정표시소자에서는 7개의 마스크공정이 필요하기 때문에, 종래 IPS모드에서 6개의 마스크가 사용하는 것에 비해 제조공정이 복잡해진다.
1개의 마스크공정은 단순한 공정을 의미하는 것은 아니다. 마스크공정은 패 터닝될 대상층에 포토레지스트를 도포하는 단계와, 도포된 포토레지스트층을 경화시키는 단계와, 경화된 포토레지스트층에 마스크를 이용하여 자외선을 조사하는 단계와, 포토레지스트층을 현상하는 단계와, 현상된 포토레지스트층을 이용하여 대상층을 에칭하는 단계와, 포토레지스트층을 제거(strip)하는 단계로 이루어진 아주 복잡한 공정이다. 따라서, 1개의 마스크공정이 추가되었다는 것은 FFS모드 액정표시소자의 제조공정이 대단히 복잡해진다는 것을 의미하며 또한 그 제조비용이 대폭 증가한다는 것을 의미한다.
그리고, 상기 구조의 FFS모드 액정표시소자에서는 공통전극이 투명한 ITO로 이루어져 있지만, 이러한 ITO는 금속에 비해 저항이 크기 때문에 신호의 지연에 의한 불량이 발생하게 된다는 문제가 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 고개구율 및 고투과율을 갖는 액정표시소자를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 제조공정이 단순화되고 제조비용을 절감할 수 있능 액정표시소자 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 복수의 화소영역를 정의하는 복수의 게이트라인 및 데이터라인과, 각각의 화소영역내에 배치된 박막트랜지스터와, 상기 화소영역내에 배치되어 전계를 형성하는 공통전극 및 화소전극과, 게이트라인을 중심으로 인접하는 화소의 공통전극을 전기적으로 접속시키는 제1금속층으로 구성된다.
상기 화소전극은 보호층 위에 형성된 것으로, 복수의 슬릿을 포함한다. 상기 제1금속층은 중간층 위에 형성되는데, 박막트랜지스터의 소스전극과 동시에 형성되어 중간층 및 게이트라인에 형성된 컨택홀을 통해 게이트라인을 중심으로 인접한 화소영역의 공통전극을 전기적으로 접속시킨다.
또한, 본 발명에 따른 액정표시소자 제조방법은 제1기판 및 제2기판을 제공하는 단계와, 상기 제1기판 위에 반도체층을 형성하는 단계와, 상기 제1기판위에 게이트절연층을 형성한 후 도전층 및 금속층을 형성하는 단계와, 상기 도전층 및 금속층을 에칭하여 게이트전극 및 게이트라인을 형성하는 단계와, 상기 제1기판 위에 중간층을 형성하는 단계와, 상기 중간층을 에칭하여 반도체층 위에 컨택홀을 형성하고 화소영역의 금속층을 제거하여 공통전극을 형성하는 단계와, 상기 중간층 위에 소스전극, 드레인전극, 데이터라인 및 게이트라인을 중심으로 인접하는 화소영역의 공통전극을 전기적으로 접속시키는 제1금속층을 형성하는 단계와, 보호층을 형성하는 단계와, 상기 보호층 위에 화소전극을 형성하는 단계로 구성된다.
본 발명에서는 공통전극의 저항감소에 따른 화질이 향상된 FFS모드 액정표시소자를 제공한다. 이를 위해, 본 발명에서는 화소내에 형성되는 공통전극을 좌우측에 인접하는 화소의 공통전극 뿐만 아니라 상하측에 인접하는 화소의 공통전극과 연결하여(즉, 공통전극을 격자형상으로 형성하여) 공통전극의 신호지연을 최소화한다. 또한, 본 발명에서는 화소 사이의 공통전극을 연결하는 연결부를 저항이 낮은 금속으로 형성하여 공통전극의 신호지연을 더욱 감소시킨다.
또한, 본 발명에서는 6-마스크공정에 의해 액정표시소자를 제작함으로써 종래에 비해 제조공정을 대폭 단순화시키고 그에 따라 제조비용을 대폭 절감할 수 있게 된다. 다시 말해서, 본 발명에서는 신호의 지연이 방지되어 품질이 향상된 FFS모드 액정표시소자를 단순한 공정에 의해 저렴한 비용으로 제작할 수 있게 되는 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자를 상세히 설명한다.
도 3은 본 발명에 따른 FFS모드 액정표시소자의 구조를 나타내는 평면도이다. 도면에 도시된 바와 같이, 복수의 게이트라인(103)과 데이터라인(105)에 의해 정의되는 화소내에는 박막트랜지스터(110)가 배치되어 있다. 일반적으로, 액정표시소자에는 복수의 게이트라인(103)과 데이터라인(105)이 배치되어 복수의 화소를 형성하지만, 도면에는 설명의 편의를 위해 하나의 화소와 그에 인접하는 화소 일부만을 도시하였다.
박막트랜지스터(110)는 상기 게이트라인(103)과 접속되어 외부로부터 주사신호가 인가되는 게이트전극(111)과, 상기 게이트전극에 주사신호가 인가됨에 활성화되어 채널을 형성하는 반도체층(113)과, 외부로부터 화상신호가 입력되어 반도체층(113)에 형성된 채널을 통해 화소내에 화상신호를 인가하는 소스전극(115) 및 드레인전극(116)으로 구성된다.
화소내에는 공통전극(122)과 화소전극(124)이 형성되어 있다. 이때, 공통전극(122) 및 화소전극(124)은 화소 전체 영역에 걸쳐서 형성되지만, 화소전극(124) 에는 그 일부가 에칭되어 슬릿(125)이 형성되어 있다. 도면에는 화소내에 형성되는 슬릿(125)의 숫자가 한정되어 있지만, 이것은 설명의 편의를 위한 것이고 통상적으로 화소내에 형성되는 슬릿(125)의 숫자는 필요에 따라 조절할 수 있을 것이다.
상기 슬릿(124)에 의해 화소내에는 프린지필드가 형성된다. 프린지필드는 상기 화소전극(124)에 형성된 슬릿(125) 내에만 형성되는 것이 아니라 화소전극(124) 위에도 형성된다. 따라서, 화소내의 전체 영역에 배열된 액정분자가 전계의 영향을 받아 구동하게 된다.
도 3에 도시된 바와 같이, 공통전극(122)은 제1연결부(A) 및 제2연결부(B)를 통해 인접하는 화소의 공통전극과 전기적으로 접속된다. 제1연결부(A)를 통해 연결되는 공통전극, 즉 데이터라인(105)을 사이에 두고 인접하는 공통전극은 데이터라인(105) 하부에 배치된 제1공통라인(162)에 의해 연결되며, 제2연결부(B)를 통해 연결되는 공통전극, 즉 게이트라인(103)을 사이에 두고 인접하는 화소에 배치되는 공통전극(122)은 게이트라인(103) 상부에 배치되는 제2공통라인(164)을 통해 서로 연결된다. 이때, 상기 제2공통라인(164)과 공통전극(122)은 컨택홀(165)을 통해 접속된다.
상기와 같은 구조의 FFS모드 액정표시소자를 도 4에 도시된 단면도를 이용하여 더욱 상세히 설명한다.
도 4는 도 3에 도시된 FFS모드 액정표시소자의 단면도로서, 박막트랜지스터를 포함하는 화소영역과 데이터라인에 의해 경계지워진 좌우측의 인접하는 화소와의 연결부분(A영역) 및 게이트라인에 의해 경계지워진 상하측의 인접하는 화소와의 연결부분(B영역)의 구조를 나타낸다.
도 4에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제1기판(130)의 화소영역에는 다결정실리콘(p-Si)으로 이루어진 반도체층(113)이 형성되어 있으며, 상기 제1기판(130) 위에 게이트절연층(132)이 형성되어 있다.
화소영역의 게이트절연층(132) 위에는 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 도전물질로 이루어진 공통전극(122)과 제1투명도전층(122a)이 형성된다. 또한, A영역에도 인접하는 화소영역의 공통전극(122)을 연결시키는 제2투명도전층(122b)이 형성되어 있으며, B영역에는 인접하는 화소에 형성된 공통전극(122) 사이에 제3투명도전층(122c)이 형성된다. 이때, 상기 제2투명도전층(122b)은 데이터라인(105)을 사이에 두고 인접하는 공통전극(122)과 연결되어 있다. 상기 제1투명도전층(122a) 위에는 게이트전극(111)이 형성되어 있으며, 제2투명도전층(122b) 위에는 데이터라인(105)을 사이에 두고 인접하는 공통전극(122)을 전기적으로 접속하는 제1공통라인(162)이 형성되어 있다. 상기 제1공통라인(162)은 통상적으로 게이트전극(111)과 동일한 금속으로 이루어져 있기 때문에(물론 다른 금속으로 이루어질 수도 있다), ITO나 IZO와 같은 도전물질 보다 저항이 작다. 따라서, 공통전압의 신호지연을 방지할 수 있게 되어 화질이 저하되는 것을 방지할 수 있게 된다. 또한, 제3투명도전층(122c)의 상부에는 게이트라인(103)이 형성된다.
또한, B영역의 공통전극(122) 위, 즉 게이트라인(103)을 두고 서로 인접하는 화소의 공통전극(122) 위에는 더미게이트(129a,129b)가 형성된다. 상기 더미게이트 (129a,129)는 인접하는 화소의 공통전극(122)을 원할하게 접속시키기 위한 것으로, 도면에서는 각 화소에 2개의 더미게이트가 형성되지만 3개 이상이 형성될 수도 있고 1개만 형성될 수도 있을 것이다.
상기와 같이, 게이트전극(111), 공통전극(122) 및 게이트라인(103)이 형성된 제1기판(130) 위에는 중간층(134)이 형성되어 있으며, 상기 중간층(134) 위의 화소영역에는 게이트절연층(132)과 중간층(134)에 형성된 컨택홀(contact hole)을 통해 반도체층(111)에 접속되는 소스전극(115) 및 드레인전극(116)이 형성되어 있다. 이때, 공통전극(122)의 상부에는 중간층(134)이 제거되어 있다.
A영역의 중간층(134) 위에는 상기 소스전극(115)에 외부로부터 공급되는 신호를 인가하는 데이터라인(105)이 형성되어 있다. 또한, B영역의 중간층(134) 위에는 제2공통라인(164)이 형성되고 게이트라인(103)을 사이에 두고 인접하는 화소의 공통전극(122)을 전기적으로 접속시킨다.
상기 제2공통라인(164)은 인접하는 공통전극(122)위의 중간층(134)에 각각 형성된 컨택홀(165)을 통해 게이트라인(103)을 사이에 두고 배치된 공통전극(122)을 전기적으로 접속시킨다. 이때, 상기 제2공통라인(164)은 소스전극(125)과 동일한 금속으로 이루어져 있기 때문에, 낮은 저항을 갖으며 따라서 공통전압의 신호지연을 방지할 수 있게 된다.
상기 소스전극(115) 및 드레인전극(116), 데이터라인(105)이 형성된 중간층(134)위에는 제1기판(130) 전체에 걸쳐 보호층(136)이 형성되며, 화소영역의 보호층(136) 위에는 화소전극(124)이 형성되어 있다. 도 3 및 도 4에 도시된 바와 같 이, 상기 화소전극(124)은 화소영역 전체에 걸쳐서 형성되며, 띠형상으로 슬릿(125)이 형성되어 있다. 도면에서는 비록 한정된 수의 슬릿(125)이 형성되어 있지만, 이러한 슬릿의 갯수는 한정되는 것은 아니다. 화소전극(124)은 불투명한 금속으로 이루어져 있기 때문에, 액정표시소자의 개구율을 위해서는 상기 화소전극(124)의 면적은 작을수록 바람직하므로, 실질적으로 슬릿은 화소전극(124) 전체에 걸쳐 형성되어 화소영역의 대부분을 차지할 것이다.
한편, 유리로 이루어진 제2기판(140)에는 박막트랜지스터 영역이나 게이트라인영역, 데이터라인과 같이 실제 화상이 표시되지 않는 영역으로 광이 투과되는 것을 방지하기 위한 블랙매트릭스(142)와 실제 컬러를 구현하기 위한 컬러필터층(144)이 형성되어 있다. 또한, 도면에는 도시하지 않았지만, 상기 컬러필터층(144) 위에는 평탄화를 위한 오버코트층(overcoat layer)이 형성될 수도 있다.
상기와 같이 구성된 제1기판(130) 및 제2기판(140) 사이에 액정층(150)이 형성되어 FFS모드 액정표시소자가 완성된다.
완성된 FFS모드 액정표시소자에서는 공통전극(122)과 화소전극(124)의 간격이 셀갭보다 작기 때문에 상기 공통전극(122)과 화소전극(124) 사이에 전계가 형성된다. 이때, 전계는 화소전극(124)의 슬릿(125)에만 형성되는 것이 아니라 화소전극(124) 위에도 형성되므로, IPS모드 액정표시소자에 비해 넓은 개구율을 확보할 수 있게 된다.
상술한 바와 같이, 본 발명에서는 화소영역내에 형성된 공통전극(122)이 데이터라인(104)을 사이에 인접하는 화소영역에 형성된 공통전극(122)과 전기적으로 접속될 뿐만 아니라 게이트라인(103)을 사이에 두고 인접하는 화소영역의 공통전극(122)과도 전기적으로 접속된다. 즉, 본 발명에서는 공통전극(122)이 상하 및 좌우에 인접하는 화소영역의 공통전극(122)과 전기적으로 접속되어, 메시(mesh)형상 또는 격자(matrix)형상을 이루고 있다.
이와 같이, 공통전극(122)을 인접하는 모든 공통전극(122)과 전기적으로 접속시킴으로써 액정표시소자 전체에 걸쳐서 공통전압의 신호지연을 최소화할 수 있게 된다.
더욱이, 본 발명에서는 인접하는 화소의 공통전극(122)의 연결부에 각각 저저항의 금속으로 이루어진 제1공통라인(162)과 제2공통라인(164)이 형성되어 있기 때문에, 인접하는 화소영역의 공통전극(122)으로의 공통전압의 지연을 더욱 효과적으로 방지할 수 있게 된다.
상기와 같이, 본 발명에서는 공통전극(122)이 좌우 및 상하에 인접한 화소의 공통전극(122)과 전기적으로 접속되어 있을 뿐만 아니라 공통라인(162,164)이 투명도전물질과 저저항의 금속층의 이중층으로 이루어져 있기 때문에, 공통전압의 신호지연에 의한 불량을 방지할 수 있게 된다. 또한, 공통라인(162,164)이 이중으로 형성되기 때문에, 포토공정시 발생할 수 있는 공통라인(162,164)의 단선과 같은 불량을 방지할 수 있게 된다.
이하, 상기와 같은 구조의 FFS모드 액정표시소자의 제조방법을 상세히 설명한다. 이때, 설명의 편의를 위해 액정표시소자를 화소영역 및 A,B영역으로 분할하여 설명한다.
우선, 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제1기판(130) 위의 화소영역에 다결정반도체로 이루어진 반도체층(113)을 형성한다. 상기 반도체층(113)은 다결정실리콘과 같은 다결정반도체물질을 CVD(Chemical Vapor Deposition)방법에 의해 적층한 후 제1마스크를 이용하여 사진식각공정에 의해 에칭함으로써 형성할 수도 있으며, 비정질실리콘과 같은 비정질반도체물질을 적층하고 열이나 레이저 등에 의해 에너지를 인가하여 결정화한 후 제1마스크를 사용하여 사진식각공정에 의해 에칭함으로써 형성할 수도 있을 것이다.
이어서, 도 5b에 도시된 바와 같이, 상기 제1기판(130) 위에 절연물질로 이루어진 게이트절연층(132) 및 ITO나 IZO로 이루어진 도전층(123)을 형성한 후 상기 도전층(122) 위에 Mo나 Mo합금으로 이루어진 금속층(111a)을 형성한다. 이때, 도면에는 상기 금속층(111a)이 하나의 층으로 이루어져 있지만, Mo/AlNd와 같은 2층 또는 그 이상의 복수층으로 이루어질 수도 있을 것이다.
그 후, 도 5c에 도시된 바와 같이, 제2마스크를 이용하여 상기 도전층(123) 및 금속층(111a)을 한꺼번에 에칭하여, 화소영역의 반도체층(113) 상부에 제1투명도전층(122a) 및 게이트전극(111)을 형성하고 게이트절연층(132) 위에 공통전극(122)을 형성한다. 이때, 상기 게이트절연층(132) 위에는 도전층(111a)이 그대로 남아 있게 된다. 또한, A영역에는 제2투명도전층(122b)과 제1공통라인(162)을 형성하고 B영역에는 제3투명도전층(122c)과 게이트라인(103)을 형성한다. 이때, 게이트라인(103) 양측면의 화소영역에 형성되는 공통전극(122) 위에도 금속층(111a)이 그대로 남아 있게 된다.
상기 제1공통라인(164)은 인접하는 화소영역의 공통전극(122)을 전기적으로 접속시킨다. 상기 제1공통라인(164) 하부에 형성되는 제2투명도전층(122b)은 서로 인접하는 화소영역의 공통전극(122)으로부터 연장되는 것이기 때문에, 그 위에 형성되는 제1공통라인(164)에 의해 인접하는 화소영역, 특히 데이터라인을 중심으로 인접하는 화소영역의 공통라인을 전기적으로 접속시킨다.
그후, 도 5d에 도시된 바와 같이, 제1기판(130) 전체에 걸쳐 절연물질을 적층하여 중간층(134)을 형성한 후 그 위에 포토레지스트층(210)을 형성한다. 그리고, 제3마스크를 이용하여 상기 포토레지스트층(210)을 패터닝하여 화소영역의 반도체층(113) 상부에 포토레지스트층(210)을 제거한다. 또한, 화소영역의 공통전극(122) 상부의 포토레지스트층도 제거하여 중간층(134)이 외부로 노출되도록 한다. 또한, B영역의 인접하는 화소의 공통전극(122) 위의 포토레지스트층(210)도 패터닝한다.
이후, 도 5e에 도시된 바와 같이, 패터닝된 포토레지스트층(210)을 이용하여 화소영역의 반도체층(113) 위의 중간층을 에칭하여 컨택홀을 형성한다. 또한, C영역의 중간층도 제거되어 공통전극(122) 위에 컨택홀이 형성된다. 이때, 상기 화소영역의 공통전극(122)위에 형성된 중간층(134) 제거되며, HF와 같은 식각액을 사용하여 상기 화소영역의 공통전극(122) 위에 형성된 금속층(111a)도 제거하여 상기 공통전극(122)을 노출시킨다.
이어서, 도 5f에 도시된 바와 같이, 제1기판(130) 전체에 걸쳐 금속층을 형성한 후 제4마스크를 이용하여 사진식각방법에 의해 에칭하여 화소영역에 소스전 극(115) 및 드레인전극(116)을 형성하고 A영역에는 데이터라인(105)을 형성한다. 또한, B영역에는 제2공통라인(164)이 형성된다.
이때, 소스전극(115) 및 드레인전극(116)은 각각 화소영역의 게이트절연층(132) 및 중간층(134)에 형성된 컨택홀(117a,117b)를 통해 반도체층(113)에 접속된다. 또한, 상기 제2공통라인(164)은 게이트라인(103)을 중심으로 인접하는 화소영역의 공통전극(122) 상부의 중간층(134)에 형성된 컨택홀을 통해 인접하는 화소영역의 공통전극(122)을 전기적으로 연결시킨다. 그리고, 제1기판(130) 전체에 걸쳐 BCB(Benzo Cyclo Butene)이나 포토아크릴(photo acryl)과 같은 유기물질을 적층하여 보호층(136)을 형성한 후 제5마스크를 이용하여 화소영역에 일정 폭의 슬릿(125)을 갖는 화소전극(124)을 형성한다.
이때, 도면에는 도시하지 않았지만, 상기 보호층(136)에는 제6마스크를 이용하여 컨택홀이 형성되어, 박막트랜지스터의 드레인전극(116)과 화소전극(124)이 전기적으로 접속되어 외부로부터 입력되는 신호가 상기 화소전극(124)에 인가된다.
그리고, 도 5g에 도시된 바와 같이, 유리등으로 이루어진 제2기판(140)에 블랙매트릭스(142)와 컬러필터층(144)을 형성한 후, 상기 제1기판(130) 및 제2기판(140) 사이에 액정층을 형성함으로써 FFS모드 액정표시소자를 형성한다.
상술한 바와 같이, 본 발명에 따른 FFS모드 액정표시소자 제조방법에서는 반도체층 형성용 제1마스크, 게이트전극과 게이트라인 및 공통전극 형성된 제2마스크, 게이트절연층 및 중간층의 컨택홀 형성용 제3마스크, 소스전극 및 드레인전극 형성용 제4마스크, 보호층 컨택홀 형성용 제5마스크, 화소전극 형성용 제6마스크 등 총 6개의 마스크가 필요하게 된다. 따라서, 종래 FFS모드 액정표시소자의 제조방법과 비교해 볼 때 사용되는 마스크의 갯수를 감소시킬 수 있게 되므로, 제조공정이 단순화되고 제조비용을 대폭 절감할 수 있게 된다.
이때, 게이트전극(111)이나 게이트라인(103)의 하부에는 상기 투명도전층(122a,122b)이 형성되며, 제1공통라인(162)의 하부에도 투명도전층(122c)이 형성되어 있습니다. 특히, 게이트전극(111)이나 게이트라인(103) 및 제1공통라인(162) 하부에 형성된 투명도전층(122a,122b,122c)은 각각 게이트전극(111)이나 게이트라인(103) 및 제1공통라인(162)과 동일한 폭으로 형성되어 있다. 따라서, 투명도전층(122a,122b,122c)이 단순히 게이트전극(111)이나 게이트라인(103) 및 제1공통라인(162)의 하부에 형성되어 있다는 관점이 아니라 게이트전극(111)이나 게이트라인(103) 및 제1공통라인(162)이 투명도전층과 불투명 금속층의 이중의 층으로 이루어져 있다는 관점으로 접근할 수도 있을 것이다.
한편, 본 발명에서는 화소영역에 형성되는 공통전극이 좌우 상하로 인접하는 화소영역의 공통전극(122)과 연결되어 있다. 더욱이, 본 발명에서는 인접하는 화소영역들의 공통전극(122)을 연결하는 제1공통라인(162) 및 제2공통라인(164)이 저저항의 금속으로 이루어져 있다. 따라서, 공통라인에 인가되는 공통전압의 신호지연을 방지할 수 있게 되어 화질이 저하되는 것을 효과적으로 방지할 수 있게 된다.
상술한 바와 같이, 본 발명은 FFS모드 액정표시소자의 공통전극이 저저항의 금속층(즉, 공통라인)에 의해 격자형상으로 연결된 것을 특징으로 하고 있지만, 이러한 공통전극의 형상(또는 연결구조)가 FFS모드 액정표시소자에만 한정되는 것은 아니다. 예를 들어, 공통전극과 화소전극 사이의 간격이 셀갭보다 크게 배치되어 액정층에 횡전계를 인가하는 IPS모드 액정표시소자에도 본 발명이 적용될 수 있을 것이다.
상술한 바와 같이, 본 발명에서는 6개의 마스크를 사용하여 FFS모드 액정표시소자를 제조할 수 있기 때문에, 7개의 마스크를 사용하던 종래 FFS모드 액정표시소자에 비해 제조공정이 단순화되고 그 결과 제조비용을 대폭 절감할 수 있게 된다.
또한, 본 발명에서는 공통전극이 인접하는 화소영역의 공통전극과 격자형상으로 접속되어 있기 때문에, 공통전압의 지연에 따른 화질저하를 방지할 수 있게 된다. 더욱이, 본 발명에서는 화소영역의 공통전극이 인접하는 공통전극과 저저항의 금속층으로 이루어진 공통라인에 의해 전기적으로 연결되기 때문에, 공통전압의 신호지연을 더욱 효과적으로 방지할 수 있게 된다.

Claims (23)

  1. 복수의 화소영역를 정의하는 복수의 게이트라인 및 데이터라인;
    각각의 화소영역내에 배치된 박막트랜지스터;
    상기 화소영역내에 배치되어 전계를 형성하는 공통전극 및 화소전극; 및
    게이트라인을 중심으로 인접하는 화소의 공통전극을 전기적으로 접속시키는 제1금속층으로 구성된 액정표시소자.
  2. 제1항에 있어서, 상기 박막트랜지스터는,
    제1기판위에 형성된 반도체층;
    상기 반도체층이 형성된 제1기판 전체에 걸쳐 형성된 게이트절연층;
    상기 게이트절연층 위에 형성된 게이트전극;
    상기 게이트전극이 형성된 게이트절연층 전체에 걸쳐 형성된 중간층;
    상기 중간층에 형성되어 컨택홀을 통해 반도체층에 접속되는 소스전극 및 드레인전극;
    상기 소스전극 및 드레인전극이 형성된 제1기판 전체에 걸쳐 형성된 보호층으로 이루어진 것을 특징으로 하는 액정표시소자.
  3. 제2항에 있어서, 상기 반도체층은 다결정실리콘으로 이루어진 것을 특징으로 하는 액정표시소자.
  4. 제2항에 있어서, 상기 공통전극은 게이트절연층 위에 형성된 것을 특징으로 하는 액정표시소자.
  5. 제4항에 있어서, 상기 공통전극은 화소영역 전체에 걸쳐 형성된 것을 특징으로 하는 액정표시소자.
  6. 제4항에 있어서, 상기 공통전극은 박막트랜지스터의 게이트전극과 동시에 형성되는 것을 특징으로 하는 액정표시소자.
  7. 제2항에 있어서, 상기 화소전극은 보호층 위에 형성된 것을 특징으로 하는 액정표시소자.
  8. 제7항에 있어서, 상기 화소전극은 복수의 슬릿을 포함하는 것을 특징으로 하는 액정표시소자.
  9. 제2항에 있어서, 제1금속층은 중간층 위에 형성되는 것을 특징으로 하는 액정표시소자.
  10. 제9항에 있어서, 상기 제1금속층은 박막트랜지스터의 소스전극과 동시에 형 성되는 것을 특징으로 하는 액정표시소자.
  11. 제9항에 있어서, 상기 제1금속층은 중간층 및 게이트라인에 형성된 컨택홀을 통해 게이트라인을 중심으로 인접한 화소영역의 공통전극을 전기적으로 접속시키는 것을 특징으로 하는 액정표시소자.
  12. 제1항에 있어서, 데이터라인을 중심으로 인접하는 화소영역의 공통전극을 전기적으로 접속시키는 제2금속층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  13. 제12항에 있어서, 상기 제2금속층은 게이트절연층 위에 형성되는 것을 특징으로 하는 액정표시소자.
  14. 제13항에 있어서, 상기 제2금속층은 박막트랜지스터의 게이트전극과 동일한 공정에 의해 형성되는 것을 특징으로 하는 액정표시소자.
  15. 제12항에 있어서, 상기 제2금속층 하부에는 인접하는 화소영역에서 연장된 공통전극이 위치하는 것을 특징으로 하는 액정표시소자.
  16. 제2항에 있어서, 상기 게이트전극 및 게이트라인의 하부에는 투명도전층이 배치되는 것을 특징으로 하는 액정표시소자.
  17. 제1항에 있어서,
    제2기판에 형성된 블랙매트릭스 및 컬러필터층; 및
    제1기판 및 제2기판 사이에 형성된 액정층으로 구성된 액정표시소자.
  18. 제1기판 및 제2기판을 제공하는 단계;
    상기 제1기판 위에 반도체층을 형성하는 단계;
    상기 제1기판위에 게이트절연층을 형성한 후 도전층 및 금속층을 형성하는 단계;
    상기 도전층 및 금속층을 에칭하여 게이트전극 및 게이트라인을 형성하느 단계:
    상기 제1기판 위에 중간층을 형성하는 단계;
    상기 중간층을 에칭하여 반도체층 위에 컨택홀을 형성하고 화소영역의 금속층을 제거하여 공통전극을 형성하는 단계;
    상기 중간층 위에 소스전극, 드레인전극, 데이터라인 및 게이트라인을 중심으로 인접하는 화소영역의 공통전극을 전기적으로 접속시키는 제1금속층을 형성하는 단계;
    보호층을 형성하는 단계; 및
    상기 보호층 위에 화소전극을 형성하는 단계로 구성된 액정표시소자 제조방 법.
  19. 제18항에 있어서, 상기 반도체층을 형성하는 단계는,
    비정질실리콘층을 제1기판에 형성하는 단계;
    상기 비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계; 및
    상기 다결정실리콘층을 에칭하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
  20. 제18항에 있어서, 상기 반도체층을 형성하는 단계는,
    다결정실리콘층을 제1기판에 형성하는 단계; 및
    상기 다결정실리콘층을 에칭하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
  21. 제18항에 있어서, 제1금속층을 형성하는 단계는,
    게이트라인을 중심으로 인접하는 화소영역의 중간층에 컨택홀을 형성하는 단계; 및
    상기 중간층 위에 금속을 적층하고 에칭하여 컨택홀을 통해 인접하는 공통전극을 접속시키는 제1금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
  22. 제18항에 있어서, 상기 화소전극을 형성하는 단계는,
    보호층 위의 화소 전체에 걸쳐 금속층을 형성하는 단계; 및
    상기 금속층을 에칭하여 복수의 슬릿을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
  23. 제18항에 있어서,
    제2기판에 블랙매트릭스 및 컬러필터층을 형성하는 단계; 및
    상기 제1기판과 제2기판을 합착하고 그 사이에 액정층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
KR1020050058947A 2005-06-30 2005-06-30 액정표시소자 및 그 제조방법 KR20070003190A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058947A KR20070003190A (ko) 2005-06-30 2005-06-30 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058947A KR20070003190A (ko) 2005-06-30 2005-06-30 액정표시소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070003190A true KR20070003190A (ko) 2007-01-05

Family

ID=37870079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058947A KR20070003190A (ko) 2005-06-30 2005-06-30 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20070003190A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104298020A (zh) * 2014-10-20 2015-01-21 京东方科技集团股份有限公司 应用于ads显示装置中的阵列基板
US9625768B2 (en) 2014-12-24 2017-04-18 Shanghai Avic Optoelectronics Co., Ltd. Pixel structure, display panel and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104298020A (zh) * 2014-10-20 2015-01-21 京东方科技集团股份有限公司 应用于ads显示装置中的阵列基板
US9625768B2 (en) 2014-12-24 2017-04-18 Shanghai Avic Optoelectronics Co., Ltd. Pixel structure, display panel and display device

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
US20120094413A1 (en) Liquid crystal display apparatus and method of manufacturing the same
KR20130067443A (ko) 액정표시소자 및 그 제조방법
EP3015916A1 (en) Display panel and method of manufacturing the same
US20080284965A1 (en) Liquid crystal display device and fabricating method thereof
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20120075145A (ko) 액정표시소자 및 그 제조방법
KR20080075717A (ko) 횡전계방식 액정표시장치의 제조방법
KR20070080475A (ko) 박막 트랜지스터 기판 및 액정 표시 장치
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR101988006B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9348184B2 (en) Liquid crystal display device, array substrate and method for manufacturing the same
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR20070003190A (ko) 액정표시소자 및 그 제조방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20060128564A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20080003085A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20120075109A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101894552B1 (ko) 폭이 다른 화소전극이 형성된 액정표시소자
KR20070082325A (ko) 박막 트랜지스터 기판 및 이의 제조 방법 및 액정 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120531

Effective date: 20140123