JP2016119367A - フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法 - Google Patents

Abstract

【課題】装置を追加、改造することなく、酸化物の除去が可能なＴＦＴ製造方法を提供する。【解決手段】第１層間絶縁膜７ａを含む層の上及び第１層間絶縁膜７ａを含む層の開口部から露出したソース／ドレイン電極５の上に、コモン電極８を形成するための層を形成すること、コモン電極８を形成するための層の上に、第１層間絶縁膜７ａを含む層の開口部を避けるように、第２層間絶縁膜７ｂを塗布すること、第２層間絶縁膜７ｂをマスクとして、コモン電極８を形成するための層をエッチングし、コモン電極８を形成すること、第２層間絶縁膜７ｂを処理し、コモン電極８の端部を第２層間絶縁膜７ｂで覆うこと、開口部の各々を通して、ソース／ドレイン電極５上を酸化物除去処理すること、ピクセル電極９を、開口部の各々を介してソース／ドレイン電極５に接続する。【選択図】図１

Description

本発明は、フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法に関するものである。

図３は、従来の薄膜トランジスタ（ＴＦＴ）の積層構造を示す断面図である。図３に示すように、従来のＴＦＴは、ガラス基板１０１の上に、ゲート電極１０２、ゲート絶縁膜１０３、アモルファスシリコン（ａ―Ｓｉ）１０４、ソース／ドレイン電極１０５、バッファ層１０６、第１層間絶縁膜１０７ａ、コモン電極１０８、第２層間絶縁膜１０７ｂ、及びピクセル電極１０９が順次積層されて構成されている。

図４は、従来のＴＦＴにおいて、第１層間絶縁膜１０７ａの上に、コモン電極１０８、第２層間絶縁膜１０７ｂ、及びピクセル電極１０９を形成する工程を示した説明図である。従来のＴＦＴでは、コモン電極１０８とピクセル電極１０９の間の第２層間絶縁膜１０７ｂとして、窒化シリコンが用いられている。

図４に示す工程の詳細を説明する。まず始めに、図４（ａ）において、第１層間絶縁膜１０７ａ上にコモン電極１０８を成膜する。その上にフォトレジストを塗布し、フォトマスクを介して露光を行い、現像液の中に浸し、フォトレジストの現像を行う。その後、コモン電極をエッチング工程でパターニングした後、剥離工程でフォトレジストを剥離する。

次に、図４（ｂ）において、第２層間絶縁膜１０７ｂとして窒化シリコンを成膜し、その上にフォトレジストを塗布した後、フォトマスクを介して露光し、現像液の中に浸して、フォトレジストを現像する。現像後、ポストベークを行い、フォトレジストを硬化させた後、エッチング工程で窒化シリコンをパターニングし、その後、フォトレジストを剥離する。

さらに、図４（ｃ）において、ピクセル電極１０９として酸化インジウムスズ（ＩＴＯ）を成膜し、成膜後、ＩＴＯ上にフォトレジストを塗布し、フォトマスクを介して露光した後、現像液に浸し、フォトレジストを現像する。現像後、ポストベーク工程でフォトレジストを硬化させた後、エッチング工程でＩＴＯをパターニングした後、剥離工程でフォトレジストを剥離し、ＴＦＴが完成する。

例えば関連技術として、特許文献１（特開平０６−０６１４９０号公報）、特許文献２（特開平０７−０６６４１５号公報）が挙げられる。

第２層間絶縁膜１０７ｂとして用いられる窒化シリコンは、真空装置を使用して成膜を行う必要がある。また、従来技術によるＴＦＴ形成工程は、上記のとおり工程数が非常に多い。これらの理由により、初期投資やランニングコストが高くなるという問題があった。

これに対し、出願人は、図５に示すような、フリンジフィールドスイッチング（ＦＰＳ）構造のＴＦＴの積層構造を提案した。図５のＴＦＴは、ガラス基板２０１の上に、ゲート電極２０２、ゲート絶縁膜２０３、アモルファスシリコン２０４、ソース／ドレイン電極２０５、バッファ層２０６、第１層間絶縁膜２０７ａ、コモン電極２０８、第２層間絶縁膜２０７ｂ、及びピクセル電極２０９が順次積層されて構成されている。

図６に、図５に示したＴＦＴの、特に、コモン電極２０８、第２層間絶縁膜２０７ｂ、及びピクセル電極２０９を製造する工程を示す。まず、図６（ａ）において、第１層間絶縁膜２０７ａの上、及び、バッファ層２０６と第１層間絶縁膜２０７ａの各開口部から露出したソース／ドレイン電極２０５の上に、コモン電極２０８を形成するための層を形成する。その後、感光性高誘電率有機絶縁膜を、コモン電極２０８を形成するための層の上に塗布する。

次に、感光性高誘電率有機絶縁膜を、フォトマスクを介して露光、現像し、上記開口部以外の部位に、第２層間絶縁膜２０７ｂを形成する。その後、第２層間絶縁膜２０７ｂをマスクとして、コモン電極２０８を形成するための層をエッチング処理して、上記開口部内の、コモン電極２０８を形成するための層を除去し、コモン電極２０８を形成する。

更に、第２層間絶縁膜２０７ｂをリフロー処理し、エッチングされたコモン電極２０８の端部を、第２層間絶縁膜２０７ｂで覆う、ポストベーク処理を行う。

最後に、図６（ｂ）において、ピクセル電極２０９を成膜した後、その上にフォトレジストを塗布し、フォトマスクを介して露光し、現像液の中に浸し、フォトレジストを現像する。その後、ピクセル電極２０９をエッチングしてパターニングした後、フォトレジストを剥離し、ＴＦＴが完成する。

これにより、製造工程が簡素化され、コストの削減、および生産性向上を実現できる。

上記のようなＴＦＴの製造方法においては、エッチング処理によりコモン電極２０８を形成した後においては、ソース／ドレイン電極２０５は、大気中に露出されている。この状態で加熱し、例えば２３０℃で３０分間のリフロー処理を行うと、ソース／ドレイン電極２０５を構成する金属が酸化され、酸化物が形成される可能性がある。その結果、当該金属の抵抗値が上昇する。

酸化物が形成された場合に、ピクセル電極２０９の形成を行うと、ピクセル電極２０９とソース／ドレイン電極２０５との間に酸化物が介在する。すると、ピクセル電極２０９とソース／ドレイン電極２０５との界面の接触抵抗が上昇し、接触不良が発生し、液晶表示装置の表示不良を引き起こす可能性がある。

また、図示しないパッド電極上に酸化物が存在すると、液晶表示装置において画像表示自体が正常になされない可能性がある。

このような、ソース／ドレイン電極２０５やパッド電極の酸化は、大気雰囲気中、すなわち酸素が存在する雰囲気の下で、金属を加熱焼成していることに起因する。したがって、窒素などの不活性雰囲気中でリフロー処理を行えば、酸化物は生成されず、上記の問題は発生しない。しかし、窒素などの不活性雰囲気中でリフロー処理を行うためには、製造装置の追加や改造が必要となる。

また、製造装置の追加や改造を実施したとしても、基板の投入や取り出しを、一定温度以下で行わなければ、金属の酸化を防止することはできない。そのため、該一定温度への昇温、降温を行うための時間が必要となり、生産性が低下する。

本発明は、第１層間絶縁膜を含む層と、前記第１層間絶縁膜を含む層の上の第２層間絶縁膜と、前記第１層間絶縁膜を含む層の下に配置される、ソース／ドレイン電極と、前記第１層間絶縁膜を含む層と前記第２層間絶縁膜の間に配置される、コモン電極と、前記第２層間絶縁膜の上に配置される、ピクセル電極と、を備え、前記第１層間絶縁膜を含む層及び前記第２層間絶縁膜は、前記ソース／ドレイン電極の上にそれぞれ、互いに連通する開口部を有する、フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法であって、前記第１層間絶縁膜を含む層の上、及び、前記第１層間絶縁膜を含む層の前記開口部から露出した前記ソース／ドレイン電極の上に、前記コモン電極を形成するための層を形成すること、前記コモン電極を形成するための前記層の上に、前記第１層間絶縁膜を含む層の前記開口部を避けるように、前記第２層間絶縁膜を塗布すること、前記第２層間絶縁膜をマスクとして、前記コモン電極を形成するための前記層をエッチングし、前記コモン電極を形成すること、前記第２層間絶縁膜を処理し、前記コモン電極の端部を前記第２層間絶縁膜で覆うこと、前記開口部の各々を通して、前記ソース／ドレイン電極上を酸化物除去処理すること、前記ピクセル電極を、前記開口部の各々を介して前記ソース／ドレイン電極に接続するように、形成すること、を含む、フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法を提供する。

前記ソース／ドレイン電極は銅であってもよい。

前記第２層間絶縁膜の処理はリフロー処理であり、当該リフロー処理は大気雰囲気化で行われてもよい。

前記ソース／ドレイン電極の酸化物除去処理はエッチング処理であり、当該エッチング処理は、シュウ酸を５％含むエッチング液を用いて、４０℃で、９０〜１５０秒行われてもよい。

前記ソース／ドレイン電極の酸化物除去処理はエッチング処理であり、前記コモン電極のエッチングは、前記ソース／ドレイン電極のエッチングと、同じエッチング液を用いて、同じ条件下で行われてもよい。

本発明によれば、次のような効果を得ることができる。

すなわち、装置を追加、改造することなく、酸化物の除去を行うことができる。

好ましい様態では、製造工程の大きな増加を防止することができる。

好ましい様態では、既存の装置で使用していた薬液を使用することができるため、薬液の変更や、新たな薬液の追加などの必要がない。

本発明の実施形態として示したＴＦＴの積層構造を示す断面図である。 本発明の実施形態として示したＴＦＴの製造方法を示す。 従来のＴＦＴの積層構造を示す断面図である。 従来のＴＦＴの製造方法を示す。 出願人が提案したＴＦＴの積層構造を示す断面図である。 出願人が提案したＴＦＴの製造方法を示す。

以下、本発明について図面を参照して詳細に説明する。

図１は、本発明の実施形態として示したＴＦＴ１の積層構造を示す断面図である。
図１のＴＦＴ１は、絶縁膜３、チタン−モリブデン（ＭｏＴｉ）層４、ソース／ドレイン電極５、バッファ層６、第１層間絶縁膜７ａ、コモン電極８、第２層間絶縁膜７ｂ、及びピクセル電極９が、順次積層されて形成される。

第１層間絶縁膜７ａ及び第２層間絶縁膜７ｂは、ソース／ドレイン電極５の上にそれぞれ、互いに連通する開口部を有する。
また、絶縁膜３の下に、絶縁膜３より上の層により形成される開口部から露出するように、パッド電極１１が形成され、その下にＭｏＴｉ層１０が形成されている。

本発明においては、パッド電極１１及びソース／ドレイン電極５として銅を、絶縁膜３及びバッファ層６として窒化シリコンを、第１層間絶縁膜７ａ及び第２層間絶縁膜７ｂとしてＰＡＣ（Ｐｈｏｔｏ Ａｃｔｉｖｅ Ｃｏｍｐｏｕｎｄ）などの有機絶縁膜を、コモン電極８及びピクセル電極９として酸化インジウムスズ（ＩＴＯ）を用いるが、これに限られず他の物質を使用してもよい。

図２は、本発明の実施形態として示したＴＦＴ１の製造方法を示す。
まず、図２（ａ）において、第１層間絶縁膜７ａの上、及び、絶縁膜３、バッファ層６、第１層間絶縁膜７ａの各開口部から露出した、パッド電極１１とソース／ドレイン電極５の上に、コモン電極８を形成するための層８ａを、ＩＴＯを成膜することにより、形成する。その後、感光性高誘電率有機絶縁膜を、コモン電極８を形成するための層８ａの上に塗布する。その後、感光性高誘電率有機絶縁膜を、フォトマスクを介して露光、現像し、第２層間絶縁膜７ｂを、開口部を避けるように、形成する。

次に、図２（ｂ）において、第２層間絶縁膜７ｂをマスクとして、コモン電極８を形成するための層８ａをエッチング処理して、パッド電極１１とソース／ドレイン電極５の上の、コモン電極８を形成するための層８ａを除去し、コモン電極８を形成する。エッチングは、例えば、シュウ酸を５％含むエッチング液を用いて、４０℃で、９０〜１５０秒行われるが、これに限られない。

更に、図２（ｃ）において、第２層間絶縁膜７ｂを、例えば２３０℃で３０分の間、リフロー処理し、エッチングされたコモン電極８の端部を、第２層間絶縁膜７ｂで覆う、ポストベーク処理を行う。本発明においては、リフロー処理は大気雰囲気下で行われるので、パッド電極１１、及びソース／ドレイン電極５は、大気中に露出されている。そのため、リフロー処理実施時に、パッド電極１１、及びソース／ドレイン電極５を構成する銅が酸化されて、酸化銅１２が形成される場合がある。

この酸化銅１２を除去するために、図２（ｄ）に示すように、開口部を通して、ソース／ドレイン電極５の上、及び、パッド電極１１の上に対し、酸化物除去処理、すなわち、エッチング処理を行う。エッチングは、例えば、シュウ酸を５％含むエッチング液を用いて、４０℃で、９０〜１５０秒行われる。すなわち、酸化銅１２の除去を、コモン電極８のエッチング処理と同じエッチング液、同じ条件下で行う。

最後に、図２（ｅ）に示すように、ピクセル電極９を成膜した後、その上にフォトレジストを塗布し、フォトマスクを介して露光し、現像液の中に浸し、フォトレジストを現像する。その後、ピクセル電極９をエッチングしてパターニングし、ピクセル電極９が開口部を介してソース／ドレイン電極に接続するように、形成した後、フォトレジストを剥離し、ＴＦＴ１が完成する。

上記のＴＦＴ１の製造方法においては、図２（ｄ）に示される工程において、酸化銅１２が効果的に除去される。酸化銅１２の除去により露出した、新たな銅の表面は、接触抵抗が低く、導通が良好である。したがって、液晶表示装置の表示不良などの不具合を防止することが可能となる。

また、上記の製造方法においては、酸化銅１２を除去する工程を追加したため、リフロー処理を窒素などの不活性雰囲気中で行う必要がなく、大気雰囲気中で行うことが可能となる。したがって、製造装置の追加や改造の必要がない。

また、上記の製造方法において追加された工程はわずか１工程である。そのうえ、上記の製造方法においては、銅の酸化を防止する必要がないため、基板の投入や取り出しを、一定温度以下で行う必要もなく、すなわち、一定温度への昇温、降温を行う必要がなくなる。したがって、生産性の低下を防止することができる。

更に、上記の製造方法においては、酸化銅１２の除去を、コモン電極８のエッチング処理と同じエッチング液、同じ条件下で行う、すなわち、既存の装置で使用していた薬液や設備、設定を使用することができるため、薬液、設備や設定の変更や、新たな薬液の追加などの必要がない。

以上、本発明の好ましい実施の形態について詳細に説明したが、当該技術分野における通常の知識を有する者であればこれから様々な変形及び均等な実施の形態が可能であることが理解できるであろう。

よって、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義される本発明の基本概念を用いた当業者の様々な変形や改良形態も本発明に含まれる。

１ ＴＦＴ
３ 絶縁膜
４ チタン−モリブデン（ＭｏＴｉ）層
５ ソース／ドレイン電極
６ バッファ層
７ａ 第１層間絶縁膜
８ コモン電極
７ｂ 第２層間絶縁膜
９ ピクセル電極
１０ チタン−モリブデン（ＭｏＴｉ）層
１１ パッド電極
１２ 酸化物

Claims (5)

1. 第１層間絶縁膜を含む層と、
   前記第１層間絶縁膜を含む層の上の第２層間絶縁膜と、
   前記第１層間絶縁膜を含む層の下に配置される、ソース／ドレイン電極と、
   前記第１層間絶縁膜を含む層と前記第２層間絶縁膜の間に配置される、コモン電極と、
   前記第２層間絶縁膜の上に配置される、ピクセル電極と、
   を備え、前記第１層間絶縁膜を含む層及び前記第２層間絶縁膜は、前記ソース／ドレイン電極の上にそれぞれ、互いに連通する開口部を有する、フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法であって、
   前記第１層間絶縁膜を含む層の上、及び、前記第１層間絶縁膜を含む層の前記開口部から露出した前記ソース／ドレイン電極の上に、前記コモン電極を形成するための層を形成すること、
   前記コモン電極を形成するための前記層の上に、前記第１層間絶縁膜を含む層の前記開口部を避けるように、前記第２層間絶縁膜を塗布すること、
   前記第２層間絶縁膜をマスクとして、前記コモン電極を形成するための前記層をエッチングし、前記コモン電極を形成すること、
   前記第２層間絶縁膜を処理し、前記コモン電極の端部を前記第２層間絶縁膜で覆うこと、
   前記開口部の各々を通して、前記ソース／ドレイン電極上を酸化物除去処理すること、
   前記ピクセル電極を、前記開口部の各々を介して前記ソース／ドレイン電極に接続するように、形成すること、
   を含む、フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法。
2. 前記ソース／ドレイン電極は銅である、請求項１に記載の薄膜トランジスタの製造方法。
3. 前記第２層間絶縁膜の処理はリフロー処理であり、当該リフロー処理は大気雰囲気化で行われる、請求項１または２に記載の薄膜トランジスタの製造方法。
4. 前記ソース／ドレイン電極の酸化物除去処理はエッチング処理であり、当該エッチング処理は、シュウ酸を５％含むエッチング液を用いて、４０℃で、９０〜１５０秒行われる、請求項１から３のいずれか一項に記載の薄膜トランジスタの製造方法。
5. 前記ソース／ドレイン電極の酸化物除去処理はエッチング処理であり、前記コモン電極のエッチングは、前記ソース／ドレイン電極のエッチングと、同じエッチング液を用いて、同じ条件下で行われる、請求項１から４のいずれか一項に記載の薄膜トランジスタの製造方法。

Images