KR20050005669A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20050005669A
KR20050005669A KR1020030045688A KR20030045688A KR20050005669A KR 20050005669 A KR20050005669 A KR 20050005669A KR 1020030045688 A KR1020030045688 A KR 1020030045688A KR 20030045688 A KR20030045688 A KR 20030045688A KR 20050005669 A KR20050005669 A KR 20050005669A
Authority
KR
South Korea
Prior art keywords
data line
gate
line
electrode
layer
Prior art date
Application number
KR1020030045688A
Other languages
English (en)
Inventor
김진석
서영갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030045688A priority Critical patent/KR20050005669A/ko
Publication of KR20050005669A publication Critical patent/KR20050005669A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있으며 상기 게이트 전극 상부에서 드레인 전극과 각각 대향하고 있는 소스 전극과 연결되어 있는 데이터선, 상기 게이트 절연막 위에 형성되어 있으며 데이터선과 중첩되어 있는 보호막, 상기 데이터선 위에 형성되어 있으며 보호막과 중첩되어 있는 용장 데이터선, 상기 보호막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 상기 게이트선과 중첩되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다. 이렇게 하면, 데이터선의 단선 결함을 추가적인 공정 또는 별도의 장치 없이 데이터선 위에 형성되어 있는 용장 데이터선을 이용하여 리페어할 수 있다.

Description

박막 트랜지스터 표시판 및 그의 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 데이터선의 단선 결함을 방지하는 액정표시장치용 박막 트랜지스터 표시판 및 그 제조방법에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 색 필터 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써, 전계를 형성하여 액정 분자들의 배열을 변경시키고 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 것이다.
일반적으로 박막 트랜지스터가 형성되어 있는 액정 표시 장치를 제조하는 공정에서 공정 수율을 감소시키는 불량의 원인으로 여러 가지를 들 수 있겠지만 데이터 구동 집적회로의 출력 단자로부터 각각의 박막 트랜지스터의 소스 단자로 연결되는 데이터 배선의 단선 결함(open defect)은 수율을 감소시키는 원인이 될 뿐만 아니라 리페어를 하기 위해서는 많은 비용이 투입된다.
리페어를 하기 위해서는 여러 가지 방법이 있지만, 먼저, 기판에서 표시 영역이 되는 활성 영역이 바깥쪽에 각각의 데이터선 및 게이트선과 교차하는 리페어링(repair ring)을 형성하여 각각의 데이터선 및 게이트선에서 오픈이 발생할 경우에 리페어링을 이용하여 활성 영역의 바깥쪽으로 우회하여 신호를 전달하는 방법이 있다.
구체적으로 이러한 리페어링을 이용한 리페어 방법을 종래의 액정 표시 장치에 적용하게 되면, 데이터이 단선되는 경우에 단선된 데이터선과 리페어링이 교차하는 부분을 레이저를 이용하여 쇼트(short)시켜 단선된 데이터선을 리페어링으로 연결한다. 그러면 단선된 데이터선과 리페어링을 통하여 데이터 신호가 전달된다.
그리고, 다른 방법으로는 각각의 화소 영역에 데이터선의 이웃하는 부분에 형성된 화소 전극을 이용하여 화소 영역의 내부에서 단선 결함이 발생한 부분만을 우회하여 신호를 전달하는 방법이 있다.
구체적으로 이러한 리페어바를 이용한 리페어 방법을 종래의 액정 표시 장치에 적용하게 되면, 데이터선이 단선되는 경우에 레이저를 이용하여 데이터선과 리페어바(repair bar)가 중첩되는 부분을 쇼트시킴으로써 리페어바를 통하여 데이터 신호를 인가하게 된다.
그러나 이러한 종래의 액정 표시 장치에서는 게이트선 및 데이선과 리페어링이 교차하여 중첩되는 부분과 데이터선과 리페어바가 중첩되는 부분에 반도체층 또는 비정질 실리콘층 등의 두께로 심한 단차를 가지고 있으므로, 레이저를 이용하여 이 부분을 쇼트시키는 경우에 쇼팅(shorting) 확률이 떨어지게 되어, 공정 수율이 떨어지는 문제점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 데이터선의 단선 결함을 리페어할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 2a 내지 도 5b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 6a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 6b는 도 6a의 VIb-VIb'선에 대한 단면도이다.
도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 7b 및 도 7c는 각각 도 7a의 VIIb-VIIb'선 및 VIIc-VIIc'선에 대한 단면도이다.
도 8a 내지 도 12c는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 13a는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 13b 및 도 13c는 도 13a의 XIIIb-XIIIb'선 및 XIIIc-XIIIc'선에 대한 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판을 마련한다.
절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있으며 상기 게이트 전극 상부에서 드레인 전극과 각각 대향하고 있는 소스 전극과 연결되어 있는 데이터선, 상기 게이트 절연막 위에 형성되어 있으며 데이터선과 중첩되어 있는 보호막, 상기 데이터선 위에 형성되어 있으며 보호막과 중첩되어 있는 용장 데이터선, 상기 보호막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 상기 게이트선과 중첩되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.
상기 용장 데이터선은 데이터선의 폭보다 크지 않은 폭을 가지도록 형성하는 것이 바람직하다.
또, 상기 용장 데이터선은 게이트선과 데이터선이 교차하는 교차부 주위에서 데이터선 상부에 형성하며, 상기 데이터선 상부에 복수개 형성하는 것이 바람직하다.
또, 상기 게이트선과 연결되어 게이트 신호를 인가하는 구동회로를 더 포함하는 것이 바람직하다.
또, 상기 구동 회로가 상기 표시판과 일체로 형성하는 것이 바람직하다.
또, 상기 구동 회로는 칩의 형태를 가지며 상기 게이트선은 구동 회로와 연결하기 위한 연결부를 포함하는 바람직하다.
또, 상기 연결부는 접촉 구멍을 가지며 상기 접촉 구멍 위에 게이트 접촉 보조 부재를 형성하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치에 대하여 설명한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 1a 내지 도 1b에 도시한 바와 같이, 절연 기판(110) 위에 게이트선(121)이 형성되어 있다.
게이트선(121)은 가로방향으로 길게 형성되어 있으며, 게이트선(121)의 일부분인 게이트 전극(124)을 포함한다.
그리고 게이트선(121)을 포함하는 기판(110) 전면에 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140)의 위에는 비정질 규소 등으로 이루어진 반도체층(150)이 형성되어 있다. 반도체층(150)은 세로 방향으로 길게 형성되어 있는 선형 반도체(151)와 선형 반도체(151)에서 돌출되어 있으며 게이트 전극(124)과 대응되는 부분에 형성되어 있는 섬형 반도체(154)를 포함한다.
반도체층(150) 위에는 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(160)이 형성되어 있다. 저항성 접촉층(160)은 선형 반도체(151) 위에 그와 같은 패턴으로 형성되어 있는 선형 저항성 접촉 부재(161)와 게이트 전극(124)를 중심으로 하여 양측에 대향하고 있는 두 개의 섬형 저항성 접촉 부재(163, 165)를 포함한다.
저항성 접촉층(160) 및 게이트 절연막(140) 위에는 데이터선(171)이 형성되어 있다.
데이터선(171)은 게이트선(121)과 수직으로 교차하여 화소 영역을 정의하고, 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대편 섬형 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 이때, 데이터선(171)의 한쪽 끝부분(179)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
그리고 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있는 유지 도전체(177)가 형성되어 있다.
이러한 데이터선(171)은 접합용 금속 패턴과 배선용 금속 패턴의 복수층으로 이루어질 수 있다.
데이터선(171)과 게이트 절연막(140) 위에는 질화 물질로 이루어진 보호막(180)이 형성되어 있다. 이때, 보호막(180)에는 데이터선(171)의 한쪽 끝부분(179)을 드러내는 제1 접촉 구멍(182), 드레인 전극(175)을 드러내는 제2 접촉 구멍(185) 및 데이터선(171)을 드러내는 접촉부(188)가 형성되어 있다.
그리고 보호막(180) 위에는 제1 접촉 구멍(182)을 통해 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82) 및 제2 접촉 구멍(185)과 제3 접촉 구멍(187)을 통하여 드레인 전극(175)과 유지 도전체(177)에 각각 연결되는 화소 전극(190)이 형성되어 있다. 또한, 데이터선(171) 위에는 보호막(180)의 일부분과 중첩되며 접촉부(188)를 통해 데이터선(171)과 연결되는 용장 데이터선(83)이 형성되어 있다. 따라서 데이터선(171)이 단선될 경우에 용장 데이터선(83)을 통하여 신호가 전달될 수 있도록 한다.
여기서, 화소 전극(190)과 용장 데이터선(83) 및 접촉 보조 부재(81, 82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다.
또한, 화소 전극(190)과 용장 데이터선(83)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 동일한 도전 물질로 이루어지기 때문에 화소 전극(190)이 용장 데이터선(83)과 중첩하지 않도록 하여 화소 전극(190)과 용장 데이터선(83)이 쇼트되는 현상을 방지하여야 한다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 도 2a 내지 도 5b를 참조하여 상세히 설명한다.
먼저, 도 2a 및 도 2b에 도시한 바와 같이, Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다.
이어, 도 3a 및 도 3b에 도시한 바와 같이, 게이트선(121)을 포함하는 기판(110) 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연막(140)을 형성한다.
이후, 게이트 절연막(140) 위에 불술물이 도핑되지 않은 반도체층 및 n형 불순물이 고농도로 도핑된 반도체층을 화학 기상 증착법을 이용하여 연속 증착한다. 이때, 사용되는 반도체 물질로는 비정질 규소가 있다. 그리고 마스크를 이용한 사진 식각 공정으로 불순물이 도핑된 반도체층과 불순물이 도핑되지 않은 반도체층을 차례로 패터닝하여 게이트 절연막(140) 바로 위에 반도체층(150) 및 저항성 접촉층(160)을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 저항성 접촉층(160)을 포함하는 기판 위에 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 소스 전극(173)과 드레인 전극(175)을 포함하는 데이터선(171)을 형성한다.
이어, 소스 전극(173)과 드레인 전극(175)으로 가려지지 않은 저항성 접촉층(160)을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 섬형 반도체(154)를 드러내고 양쪽으로 분리된 섬형 저항성 접촉 부재(163, 165)를 형성한다. 이때 섬형 반도체(154)의 상층부도 일정 부분이 식각될 수 있다.
이어, 도 5a 및 도 5b에 도시한 바와 같이, 데이터선(171) 및 유지 도전체(177)를 포함하는 기판(110) 위에 질화 물질을 도포하여 보호막(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제3 접촉 구멍(182, 185, 187)과 드레인 전극(175)을 드러내는 접촉부(188)를 형성한다.
이어, 제1 내지 제4 접촉 구멍을 포함하는 기판 위에 ITO 또는 IZO 등의 투명한 도전 물질을 증착한 다음 패터닝하여 드레인 전극(175)과 연결되는 화소 전극(190), 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82) 및 용장 데이터선(83)을 형성한다. 이때, 용장 데이터선(83)은 데이터선(171)의 폭을 넘지 않도록 형성하여 화소 전극(190)과 중첩되지 않도록 한다.
화소 전극(190)은 제2 접촉 구멍(185)과 제3 접촉 구멍(187)을 통해 드레인전극(175)과 유지 도전체(177)와 각각 연결되고, 데이터 접촉 보조 부재(82)는 제1 접촉 구멍(182)을 통해 데이터선의 끝부분(179)과 연결되며 용장 데이터선(83)은 접촉부(188)를 통해 데이터선(171)과 연결된다(도1a 내지 도1b참조).
도 6a은 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이며, 도 6b는 도 6a의 VIb-VIb'선에 대한 단면도이다.
도 6a 내지 도6b에 도시한 바와 같이, 제2 실시예에 따른 박막 트랜지스터 기판은 제1 실시예에서의 용장 데이터선(83)이 게이트선(121)이 중첩되는 데이터선(171)의 일부분에만 형성된 구조로 우선, 제1 실시예의 데이터선(171)까지는 동일하게 형성되어 있다.
제2 실시예는 데이터선(171) 및 유지 도전체(177)를 포함하는 기판(110) 위에 질화 물질을 도포하여 보호막(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉 구멍(181, 182, 185, 187)과 드레인 전극을 드러내는 접촉부(188)를 형성한다.
여기서, 보호막(180)은 제1실시예와 달리 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)을 더 가지고 있으며, 접촉 구멍(181)에는 게이트선(121)의 끝 부분(129)과 접촉하는 복수의 접촉 보조 부재(81)가 형성되어 있다. 이러한 접촉 보조 부재(81) 및 접촉 구멍(181)은 게이트선(121)에 신호를 공급하는 게이트 구동 회로(도시하지 않음)가 칩의 형태로 표시판(100) 또는 가요성 회로 기판(도시하지 않음) 위에 장착되는 경우에 필요하다. 반면, 게이트 구동 회로가 기판(110) 위에 직접 박막 트랜지스터 등으로 만들어지는 경우에는 도 1 및 도 2의경우처럼 접촉 구멍(181) 및 접촉 보조 부재(81)가 필요하지 않다.
이어, 제1 내지 제4 접촉 구멍을 포함하는 기판 위에 ITO 또는 IZO 등의 투명한 도전 물질을 증착한 다음 패터닝하여 드레인 전극(175), 화소 전극(190), 게이트선(121)의 한쪽 끝부분(129)과 연결되는 게이트 접촉 보조 부재(81), 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82) 및 용장 데이터선(83)을 형성한다. 이때, 용장 데이터선(83)은 데이터선(171)의 폭을 넘지 않도록 형성하여 화소 전극(190)과 중첩되지 않도록 한다.
화소 전극(190)은 제3 접촉 구멍(185)과 제4 접촉 구멍(187)을 통해 드레인 전극(175)과 유지 도전체(177)와 각각 연결되고, 게이트 접촉 보조 부재(81)는 제1 접촉구(181)를 통해 게이트선의 끝부분(129)과 연결되고, 데이터 접촉 보조 부재(82)는 제2 접촉구(182)를 통해 데이터선의 끝부분(179)과 연결되며 용장 데이터선(83)은 접촉부(188)를 통해 데이터선(171)과 연결된다.
이와 같이 게이트선(121)과 데이터선(171)의 중첩으로 인하여 발생하는 게이트선(121)과 데이터선(171)의 단차 부분에만 용장 데이터선(83)를 형성하여 단차로 인하여 발생하는 데이터선(171)의 단선 결함 문제를 리페어 할 수 있다.
이러한 방법은 5매의 마스크를 이용하는 제조 방법이지만, 4매 마스크를 이용해서도 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조할 수 있다. 이에 대하여 도 7a 내지 13c를 참조하여 상세하게 설명한다.
도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 7b및 도 7c는 도 7a의 ⅤIIb-ⅤIIb′선, ⅤIIc-VIIc'선으로 절단한 단면도이다.
도 7a 내지 도 7c에 도시한 바와 같이, 절연 기판(110) 바로 위에 게이트선(121) 및 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 가로방향으로 길게 형성되어 있으며, 게이트선(121)의 일부분인 게이트 전극(124)을 포함한다. 이 때, 게이트선(121)의 한쪽 끝부분(129)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
유지 전극선(131)은 후술할 화소 전극(190) 및 화소 전극(190)과 연결된 유지 도전체(177)가 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트선(121) 및 유지 전극선(131) 위에 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에 반도체층(151)과 저항성 접촉층(160)이 형성되어 있다. 저항성 접촉층(160)은 선형 반도체(151) 위에 그와 같은 패턴으로 형성되어 있는 선형 저항성 접촉 부재(161)와 게이트 전극(124)을 중심으로 하여 양측에 대향하고 있는 두 개의 섬형 저항성 접촉 부재(163, 165)를 포함한다.
그리고 저항성 접촉층(160) 및 게이트 절연막(140) 위에 데이터선(171)이 형성되어 있다. 데이터선(171)은 소스 전극(173)과 드레인 전극(175) 및 데이터선(171)의 한쪽 끝부분(179)을 포함하며, Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(711, 731, 751, 791)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(712, 732, 752, 792)의 이중층으로 이루어져 있다.
데이터선(171)과 유지 도전체(177) 및 저항성 접촉층(160)은 동일한 평면 패턴으로 형성되며, 반도체층(151)도 채널부인 섬형 반도체(154)를 제외하면 동일한 평면 패턴으로 형성되어 있다. 즉, 채널부인 섬형 반도체(154)에서 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 채널부인 섬형 반도체(154)는 분리되지 않고 연결되어 박막 트랜지스터의 채널을 형성한다.
데이터선(171)과 게이트 절연막(140) 위에는 질화 물질로 이루어진 보호막(180)이 형성되어 있다.
이때, 보호막(180)에는 게이트선(121)의 한쪽 끝 부분(129)을 드러내는 제1 접촉 구멍(181), 데이터선(171)의 한쪽 끝부분(179)을 드러내는 제2 접촉 구멍(182), 드레인 전극(175)을 드러내는 제3 접촉 구멍(185) 및 데이터선(171)을 드러내는 접촉부(188)가 형성되어 있다.
그리고 보호막(180) 위에는 제3 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되는 화소 전극(190), 제1 접촉 구멍(181)을 통해 게이트선(121)의 한쪽 끝부분(129)과 연결되는 게이트 접촉 보조 부재(81) 및 제2 접촉 구멍(182)을 통해 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82)가 형성되어 있다. 또한, 데이터선(171) 위에는 보호막(180)의 일부분과 중첩되며 접촉부(188)를 통해 데이터선(171)과 연결되는 용장 데이터선(83)이 형성되어 있다. 즉, 데이터선은 데이터선(171)과 용장 데이터선(83)이 순차적으로 적층되어 있는 구조인 이중 구조로 형성되어 있어서 데이터선(171)이 단선될 경우에 용장 데이터선(83)을 통하여 신호를 전달하도록 한다.
여기서, 화소 전극(190)과 용장 데이터선(83) 및 게이트 및 데이터 접촉 보조 부재(81, 82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다.
또한, 화소 전극(190)과 용장 데이터선(83)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 동일한 도전 물질로 이루어지기 때문에 화소 전극(190)이 용장 데이터선(83)과 중첩하지 않게 형성되어 화소 전극(190)과 용장 데이터선(83)이 쇼트되는 현상을 방지하는 것이 가능하다.
그러면 이러한 구조적 특징을 가지는 박막 트랜지스터 제조 방법에 대하여 도 8a 내지 도 12c를 참조하여 상세히 설명한다.
먼저, 도 8a 및 도 8c에 도시한 바와 같이, 절연 기판(110) 위에 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트선(121) 및 유지 전극선(131) 을 형성한다.
여기서, 게이트선(121)은 가로방향으로 길게 형성되어 있으며, 게이트선(121)의 일부분인 게이트 전극(124)을 포함한다. 이 때, 게이트선(121)의 한쪽 끝부분(129)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 유지 전극선(131)은 후술할 화소 전극(190) 및 화소 전극(190)과 연결된 유지 도전체(177)가 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
이어, 도 9a 및 도 9b에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 질화 규소로 이루어진 게이트 절연막(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법으로 순차적으로 적층한다. 이어 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(701)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(702)을 스퍼터링 따위의 방법으로 연속 적층한다.
도 10a 및 도 10b에 도시한 바와 같이, 제2 금속층(702) 바로 위에 감광막(PR)을 형성한 후 노광하여 두께 전체가 감광된 부분과 두께의 일부만 감광된 부분을 가지는 감광막 패턴(PR)을 형성한다.
이어서 감광막 패턴(PR)을 현상하면 박막 트랜지스터의 채널부, 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 부분(A)은 데이터 배선이 형성될 부분(B)에 위치한 부분보다 두께가 작게 되고, 기타 부분의 감광막은 모두 제거된다. 이때, 채널부에 남아 있는 감광막의 두께와 데이터선부에 남아 있는 감광막의 두께는 전자의 두께가 후자의 두께의 1/2 이하가 되도록 하는 것이 바람직하며, 예를 들면, 4000Å 이하인 것이 좋다.
도 11a 내지 도 11c에 도시한 바와 같이, 감광막 패턴(PR) 및 그 하부의 막들, 즉 제1 및 제2 금속층(701, 702), 비정질 규소층(150) 및 불순물이 도핑된 반도체층(160)을 순차적으로 식각하여 제1 금속 패턴(711, 731, 751, 791)과 제2 금속 패턴(712, 732, 752, 792))으로 이루어지는 데이터선(171) 및 저항성접촉층(160) 및 반도체층(151)을 형성한다.
좀더 구체적으로 설명하면, 감광막 패턴(PR)을 마스크로 하는 식각은 다단계로 이루어진다. 먼저 감광막 패턴(PR)이 형성되지 않은 영역(제3 부분 : C)을 습식 식각하여 제2 금속층(702)과 제1 금속층(701)을 제거함으로써 불순물이 도핑된 반도체층(160)을 노출한다. 이때 습식 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 제2 금속층(702) 및 제1 금속층(701)을 식각한다.
이후 제1 부분(A)의 감광막 패턴(PR)과 함께 제3 부분(C)의 불순물이 도핑된 반도체층인 저항성 접촉층(160) 및 불순물이 도핑되지 않은 반도체층(150)을 건식 식각하여 반도체층을 완성하고 채널부가 분리되지 않은 저항성 접촉층을 형성한다. 이때 제2 부분(B)의 감광층도 일부 식각 된다.
다음, 감광층을 애싱하여 제1 부분(A)을 제거함으로써 채널부 상부의 제2 금속층(702)을 노출한다.
이어서, 제1 부분(A)의 제2 금속층(702), 제1 금속층(701) 및 저항성 접촉층(160)을 식각하여 제1 금속 패턴(711, 731, 751, 791)과 제2 금속 패턴(712, 732, 752, 792)으로 이루어지는 데이터선(171) 및 저항성 접촉층(160), 반도체층(151)을 형성한다. 이때 제1 부분(A)의 반도체층(150) 및 제2 부분(B)의 감광막 패턴(PR)의 일부가 식각될 수 있다. 이어서 제2 부분(B)의 감광층(PR)을 제거한다.
도 12a 내지 12c에 도시한 바와 같이, 데이터선(171)을 포함한 기판 위에 질화 물질을 증착하여 보호막(180)을 형성한 다음 사진 식각 공정으로 제1 내지 제3접촉 구멍(181, 182, 185)과 접촉부(188)를 형성한다.
이후, 제1 내지 제3 접촉 구멍(181, 182, 185) 및 접촉부(188)을 포함하는 기판 전면에 투명한 도전 물질인 ITO 또는 IZO 등으로 도전층을 형성한 후 패터닝하여 드레인 전극(175), 화소 전극(190), 게이트선(121)의 한쪽 끝부분(129)과 연결되는 게이트 접촉 보조 부재(81), 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82) 및 용장 데이터선(83)을 형성한다. 이때, 용장 데이터선(83)은 데이터선(171)의 폭을 넘지 않도록 형성하여 화소 전극(190)과 중첩되지 않도록 한다.
화소 전극(190)은 제3 접촉 구멍(185)을 통해 드레인 전극(175)과 연결되고, 게이트 접촉 보조 부재(81)는 제1 접촉 구멍(181)을 통해 게이트선의 한쪽 끝부분(129)과 연결되고, 데이터 접촉 보조 부재(82)는 제2 접촉 구멍(182)를 통해 데이터선의 한쪽 끝부분(179)과 연결되며 용장 데이터선(83)은 접촉부(188)을 통해 데이터선(171)과 연결된다(도7a 내지 도7c참조).
도 13a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 13b 및 도 13c는 도 13a의 XIIIb-XIIIb'선, XIIIc-XIIIc'선으로 절단한 단면도이다.
도 13a 내지 도13c에 도시한 바와 같이, 제4 실시예에 따른 박막 트랜지스터 기판은 제1 실시예에서의 용장 데이터선(83)이 게이트선(121)이 중첩되는 데이터선(171)의 일부분에만 형성된 구조로 우선, 제3 실시예의 데이터선(171)까지는 동일하게 형성되어 있다.
제4 실시예는 데이터선(171)을 포함한 기판 위에 질화 물질을 증착하여 보호막(180)을 형성한 다음 사진 식각 공정으로 제1 내지 제3 접촉 구멍(181, 182, 185) 및 접촉부(188)를 형성한다.
이후, 제1 내지 제3 접촉 구멍(181, 182, 185) 및 접촉부(188)을 포함하는 기판 전면에 투명한 도전 물질인 ITO 또는 IZO 등으로 도전층을 형성한 후 패터닝하여 드레인 전극(175), 화소 전극(190), 게이트선(121)의 한쪽 끝부분(129)과 연결되는 게이트 접촉 보조 부재(81), 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82) 및 용장 데이터선(83)을 형성한다. 이때, 용장 데이터선(83)은 데이터선(171)의 폭을 넘지 않도록 형성하여 화소 전극(190)과 중첩되지 않도록 한다.
화소 전극(190)은 제3 접촉 구멍(185)을 통해 드레인 전극(175)과 연결되고, 게이트 접촉 보조 부재(81)는 제1 접촉 구멍(181)을 통해 게이트선의 한쪽 끝부분(129)과 연결되고, 데이터 접촉 보조 부재(82)는 제2 접촉 구멍(182)를 통해 데이터선의 한쪽 끝부분(179)과 연결되며 용장 데이터선(83)은 접촉(188)을 통해 데이터선(171)과 연결된다.
이와 같이 게이트선(121)과 데이터선(171)가 중첩으로 인하여 발생하는 게이트선(121)과 데이터선(171)의 단차 부분에만 용장 데이터선(83)을 형성하여 단차로 인하여 발생하는 데이터선(171)의 단선 결함 문제를 리페어 할 수 있다.
기술된 바와 같이 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 본 발명은 게이트선과 교차하는 부분의 데이터선을 이중 구조의 데이터선으로 형성하여 데이터선과 게이트선의 교차로 인한 단차에 의하여 발생하는 데이터선의 단선 결함 문제를 추가적인 공정이나 장비 없이도 용이하게 리페어 할 수 있다.

Claims (8)

  1. 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있으며 상기 게이트 전극 상부에서 드레인 전극과 각각 대향하고 있는 소스 전극과 연결되어 있는 데이터선,
    상기 게이트 절연막 위에 형성되어 있으며 데이터선과 중첩되어 있는 보호막,
    상기 데이터선 위에 형성되어 있으며 보호막과 중첩되어 있는 용장 데이터선,
    상기 보호막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 상기 게이트선과 중첩되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 용장 데이터선은 데이터선의 폭 보다 크지 않게 형성하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 용장 데이터선은 게이트선과 데이터선이 교차하는 교차부 주위에서 데이터선 상부에 형성되어 있으며, 데이터선 상부에 복수개 형성되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트선과 연결되어 게이트 신호를 인가하는 구동회로를 더 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 구동 회로가 상기 표시판과 일체로 형성되어 있는 박막 트랜지스터 표시판.
  6. 제4항 또는 제5항에서,
    상기 구동 회로는 칩의 형태를 가지며 상기 게이트선은 구동 회로와 연결하기 위한 연결부를 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 연결부는 접촉 구멍을 가지며 상기 접촉 구멍 위에 게이트 접촉 보조 부재가 형성되어 있는 박막 트랜지스터 표시판.
  8. 절연 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 형성되어서 상기 게이트 전극 상부에서 드레인 전극과 각각 대향하고 있는 소스 전극과 연결되어 있는 데이터선을 형성하는 단계,
    상기 데이터선을 덮는 보호막을 형성하는 단계,
    상기 드레인 전극 및 상기 데이터선을 드러내는 접촉 구멍과 접촉부를 형성하는 단계,
    상기 접촉 구멍을 통하여 상기 드레인 전극에 접촉하는 화소 전극, 상기 접촉부를 통하여 상기 데이터선에 접촉하는 용장 데이터선을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020030045688A 2003-07-07 2003-07-07 박막 트랜지스터 표시판 및 그의 제조 방법 KR20050005669A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030045688A KR20050005669A (ko) 2003-07-07 2003-07-07 박막 트랜지스터 표시판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030045688A KR20050005669A (ko) 2003-07-07 2003-07-07 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050005669A true KR20050005669A (ko) 2005-01-14

Family

ID=37219863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045688A KR20050005669A (ko) 2003-07-07 2003-07-07 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20050005669A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451307B1 (ko) * 2007-06-07 2014-10-16 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109418A (ja) * 1997-10-08 1999-04-23 Nec Corp 液晶表示装置用薄膜トランジスタアレイおよびその製造方法
KR20020049377A (ko) * 2000-12-19 2002-06-26 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100488338B1 (ko) * 2000-05-09 2005-05-10 엘지.필립스 엘시디 주식회사 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법
KR100577782B1 (ko) * 1999-06-21 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109418A (ja) * 1997-10-08 1999-04-23 Nec Corp 液晶表示装置用薄膜トランジスタアレイおよびその製造方法
KR100577782B1 (ko) * 1999-06-21 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시 소자
KR100488338B1 (ko) * 2000-05-09 2005-05-10 엘지.필립스 엘시디 주식회사 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법
KR20020049377A (ko) * 2000-12-19 2002-06-26 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451307B1 (ko) * 2007-06-07 2014-10-16 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
US8902146B2 (en) 2007-06-07 2014-12-02 Samsung Display Co., Ltd. Array substrate and display panel having the same

Similar Documents

Publication Publication Date Title
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
KR100338480B1 (ko) 액정표시장치및그제조방법
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4578402B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR20040043864A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050056467A (ko) 박막 트랜지스터 표시판
US8283670B2 (en) Liquid crystal display panel and fabricating method thereof
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
US20070273804A1 (en) Liquid crystal display device and fabricating method thereof
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20050005669A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
US20060054889A1 (en) Thin film transistor array panel
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050035684A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR20050035645A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100956342B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application