KR100359022B1 - 폴리실리콘형 박막트랜지스터 제조 방법 - Google Patents
폴리실리콘형 박막트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR100359022B1 KR100359022B1 KR1020000079374A KR20000079374A KR100359022B1 KR 100359022 B1 KR100359022 B1 KR 100359022B1 KR 1020000079374 A KR1020000079374 A KR 1020000079374A KR 20000079374 A KR20000079374 A KR 20000079374A KR 100359022 B1 KR100359022 B1 KR 100359022B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate electrode
- active layer
- layer
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 6
- 239000010408 film Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 66
- 230000004913 activation Effects 0.000 abstract description 20
- 239000011229 interlayer Substances 0.000 abstract description 19
- 238000001994 activation Methods 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 레이저 활성화 시 게이트 전극의 손상을 최소화함과 아울러 활성화 효율을 높이기 위한 폴리실리콘형 박막트랜지스터의 제조방법에 관한 것이다.
본 발명은 임의의 기판 상에 버퍼절연막을 형성하는 단계와, 상기 버퍼절연막의 상부에 활성층을 형성하는 단계와, 상기 활성층 상에 순차적으로 적층되어진 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 금속층으로 이루어진 게이트전극을 형성하는 단계와, 상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 제1 절연막을 덮고 레이저빔을 이용하여 상기 활성층을 활성화하는 단계와, 상기 제1 절연막 상에 제2 절연막을 도포하고 에칭하여 컨택홀을 형성하는 단계와, 상기 컨택홀을 통해 상기 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계를 포함한다.
본 발명에 의하면, 게이트전극 상에 2회에 걸쳐 도포되는 층간절연막을 레이저빔의 활성화 공정을 사이에 두고 나누어 도포하여 게이트전극이 레이저빔에 직접 노출되지 않도록 활성화 공정을 함으로써, 게이트전극의 손상을 최소화할 수 있다. 또한, 높은 레이저 활성화 에너지를 이용하여 활성화할 수 있어 활성화 효율을 높일 수 있다. 더 나아가, 높은 활성화 효율로 인해 박막트랜지스터의 소자특성을 개선할 수 있다.
Description
본 발명은 폴리실리콘형 박막트랜지스터 제조방법에 관한 것이다. 특히, 레이저 활성화 시 게이트 전극의 손상을 최소화함과 아울러 활성화 효율을 높이기 위한 폴리실리콘형 박막트랜지스터의 제조방법에 관한 것이다.
통상, 박막트랜지스터는 집적화 및 제조가 용이하여 반도체 메모리 및 액정표시장치 등에 주로 사용되고 있다. 이 박막트랜지스터는 사용될 회로장치에 따라 고온 또는 저온에서 제조된다. 예를 들어, 반도체 메모리에 사용될 경우 박막트랜지스터는 고온에서 제조되고 액정표시장치에 사용될 경우에는 저온에서 제조된다. 액정표시장치에 사용되는 박막트랜지스터가 저온에서 제조되는 이유는 유리기판이 주위온도에 의해 쉽게 변형되기 때문이다. 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 화상을 표시하는 액정표시소자는 액정셀들을 스위칭하는 소자로 박막트랜지스터를 이용하고 있다.
박막트랜지스터는 반도체층으로서 아몰퍼스(Amorphous) 실리콘과 폴리(Poly) 실리콘을 사용하는가에 따라 아몰퍼스실리콘형과 폴리실리콘형으로 구분된다. 아몰퍼스실리콘형 박막트랜지스터는 아몰퍼스실리콘막이 비교적 균일성이 좋고 특성이 안정된 장점을 가지고 있으나 전하이동도가 비교적 작아 화소밀도를 향상시키는 경우에는 적용이 어려운 단점이 있다. 또한, 아몰퍼스실리콘형 박막트랜지스터를 사용하는 경우 주변 구동회로를 별도로 제작하여 액정패널에 실장시켜야 하므로 LCD의 제조비용이 높다는 단점이 있다. 반면에, 폴리실리콘형 박막트랜지스터는전하이동도가 높음에 따라 화소밀도 증가에 어려움이 없을 뿐만 아니라 주변 구동회로를 액정패널 상에 일체화하여 실장하게 되므로 제조단가를 낮출 수 있는 장점이 가지고 있다. 폴리실리콘형 박막트랜지스터로는 도 1에 도시된 바와 같이 폴리실리콘으로 이루어진 활성층의 상부에 게이트전극이 형성된 코플래너(Coplanar) 구조가 대표적이다.
도 1을 참조하면, 종래의 액정표시소자에서 박막트랜지스터 기판은 투명기판(10) 상에 형성된 버퍼절연막(12)과 층간절연막(20) 사이에 적층된 활성층(14), 게이트절연막(16) 및 게이트전극(18)과, 층간절연막(20) 위에 컨택홀을 통해 활성층(14)과 전기적으로 연결되게 형성된 소오스 및 드레인 전극(22, 24)으로 구성된 코플래너 구조의 박막트랜지스터를 구비한다. 소오스 및 드레인 전극(22, 24) 및 층간절연막(20) 위에는 보호막(26)이 형성된다. 보호막(26) 표면에는 컨택홀을 통해 소오스 및 드레인 전극(22, 24)과 게이트전극(18)에 전기적으로 연결되도록 투명전극들(28)이 형성된다. 게이트전극(18)은 AlNd층(15)과 Mo층(17)이 적층된 이중 금속층 구조를 가진다. Mo층(17)은 층간절연막(20)에 컨택홀 형성 시 에천트(Etchant), 즉 BOE에 의해 AlNd층(15)이 손상되는 것을 방지하는 역할을 하게 된다. 그런데, 이 Mo층(17)에 의해 AlNd층(15) 측면의 경사도 조절이 어려워 후속 증착공정에 불리한 형태를 가지게 됨으로써 그 위에 도포되는 층간절연막(20)의 스텝 커버리지(Step Coverage) 불량으로 소오스 및 드레인 전극(22, 24)이 단선되는 문제가 발생하게 된다. 또한, 게이트전극(18)이 이중 금속층 구조를 가짐에 따라 제조공정이 복잡한 문제점이 있었다.
도 2a 내지 도 2e는 도 1에 도시된 박막트랜지스터 기판의 제조방법을 단계적으로 나타낸 것이다.
도 2a를 참조하면, 투명기판(10) 위에 버퍼절연막(12)이 형성되고 그 버퍼절연막(12) 위에 활성층(14)이 형성된다. 버퍼절연막(12)은 투명기판(10) 상에 SiO2등의 절연물질을 증착함으로써 형성하게 된다. 활성층(14)은 다결정실리콘으로 이루어진 것으로 버퍼절연막(12) 위에 비정질실리콘을 균일한 두께로 증착한 후 레이저를 이용하여 결정화시켜 다결정실리콘막을 형성한 후 패터닝함으로써 형성하게 된다.
활성층(14)이 형성된 버퍼절연막(12)의 상부에는 도 2b에 도시된 바와 같이 게이트절연막(16)과 게이트전극(18)이 형성된다. 버퍼절연막(12) 상에 활성층(14)을 덮도록 SiO2등의 절연물질과 금속물질(여기서, Al계, Mo, Cr)을 증착한 후, 포토레지스터패턴(30)을 이용하여 패터닝함으로써 게이트절연막(16)과 게이트전극(18)을 형성하게 된다. 게이트전극(18)은 다층으로 구성되거나 단층의 금속물질로 형성된다. 그리고, 도 2c와 같이 게이트전극(48)을 마스크로 이용하여 활성층(14)의 노출된 부분에 레이저빔을 조사하여 불순물을 활성화시킴과 아울러 P형 불순물을 활성층(14)에 이온주입 함으로써 소오스 및 드레인영역으로 이용되는 불순물영역을 형성하게 된다.
그 다음, 기판 전체에 SiO2등의 절연물질을 2회에 걸쳐 증착하여 층간절연막(20)을 형성한 후 도 2d에 도시된 바와 같이 포토레지스터패턴(32)을 이용하여 그 층간절연막(20)을 습식에칭함으로써 컨택홀을 형성하게 된다. 이 컨택홀에 의해 활성층(14)의 소오스 및 드레인 영역과 게이트전극(18)이 노출되게 된다.
이어서, 도 2e에 도시된 바와 같이 층간절연막(20) 위에 금속물질을 증착한 후 패터닝함으로써 소오스 및 드레인 전극(22, 24)을 형성하게 된다. 소오스 및 드레인 전극(22, 24) 각각은 층간절연막(20)의 컨택홀을 통해 노출된 활성층(14)의 소오스 및 드레인 영역 각각에 전기적으로 접속되게 된다.
도 2f에 도시된 바와 같이 소오스 및 드레인 전극(22, 24)이 형성된 층간절연막(20) 상에 SiO2등의 절연물질을 증착하여 보호막(26)을 형성한 후 패터닝하여 컨택홀을 형성하게 된다. 이 컨택홀에 의해 소오스 및 드레인 전극(22, 24)과 게이트전극(18)의 Mo층(17)이 노출되게 된다. 이어서, 보호막(26) 상에 투명전극물질을 증착한 후 패터닝함으로써 투명전극들(28)을 형성하게 된다. 이 경우, 투명전극들(28) 각각은 컨택홀을 통해 소오스 및 드레인 전극(22, 24)과 게이트전극(18)에 전기적으로 접속되게 된다.
이와 같이, 종래의 코플래너 구조의 박막트랜지스터에서는 활성층(14)을 레이저빔을 이용하여 2단계에 걸쳐 활성화시킨다. 첫 번째는 도 2a와 같이 투명기판(12) 상에 비정질 실리콘을 도포한 후, 레이저빔을 이용하여 비정질 실리콘을 다결정 실리콘으로 활성화한다. 두 번째는 도 2b 및 도 2c와 같이 다결정 실리콘으로 활성화된 활성층(14) 상에 게이트 절연막(16) 및 게이트 전극(18)이 순차적으로 형성된 후, 다시 레이저빔을 이용하여 활성층(14)을 활성화한다. 이는, 게이트 절연막(16) 및 게이트 전극(18)의 후속공정 시, 활성층(14) 내에 구성된 그레인(grain) 간의 경계조건(boundary)이 파괴되어 비정질화 되는 것을 방지하기 위함이다. 그러나, 두 번째 활성화 단계에 있어서, 게이트 전극(18)이 레이저빔에 직접적으로 노출되게 된다. 이로 인해, 레이저 빔 활성화 에너지가 증가함에 따라 게이트 전극(18)이 손상되게 된다. 또한, 레이저빔에 노출되는 활성층(14)은 레이저 빔 활성화 동안에는 레이저빔의 열에 의해 용융됨과 아울러 레이저 빔 활성화작용이 멈추게 되면 활성층(14)이 급속하게 응고된다. 이로 인해, 활성층(14)이 충분히 활성화되지 않은 상태에서 그대로 응고되어 활성화 효율이 저하되는 문제가 도출된다. 이와 아울러, 게이트 전극(18)의 손상을 줄이기 위해 비교적 낮은 레이저 활성화 에너지를 사용함으로써, 활성화 효율저하가 발생함과 아울러 박막트랜지스터의 소자의 특성이 저하된다.
따라서, 본 발명의 목적은 레이저 활성화 시 게이트 전극의 손상을 최소화함과 아울러 활성화 효율을 높이기 위한 폴리실리콘형 박막트랜지스터의 제조방법을 제공하는데 있다.
도 1은 종래의 액정표시소자에서 박막트랜지스터 기판의 단면도.
도 2a 내지 도 2f는 도 1에 도시된 박막트랜지스터 기판의 제조방법을 단계적으로 도시한 단면도.
도 3a 및 도 3c는 본 발명의 실시 예에 따른 박막트랜지스터 기판의 제조방법을 단계적으로 도시한 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10, 40 : 투명기판 12, 42 : 버퍼절연막
14, 44 : 활성층 16, 46 : 게이트절연막
18, 48 : 게이트전극 20, 50 : 층간절연막
22 : 소오스전극 24 : 드레인전극
26 : 보호막 28 : 투명전극
30 : 포토레지스터패턴
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터의 제조방법은 임의의 기판 상에 버퍼절연막을 형성하는 단계와, 상기 버퍼절연막의 상부에 활성층을 형성하는 단계와, 상기 활성층 상에 순차적으로 적층되어진 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 금속층으로 이루어진 게이트전극을 형성하는 단계와, 상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 제1 절연막을 덮고 레이저빔을 이용하여 상기 활성층을 활성화하는 단계와, 상기 제1 절연막 상에 제2 절연막을 도포하고 에칭하여 컨택홀을 형성하는 단계와, 상기 컨택홀을 통해 상기 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 3a 내지 도 3c를 참조하여 상세하게 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 실시 예에 따른 액정표시소자에서 폴리실리콘형 박막트랜지스터 기판의 제조방법을 단계적으로 나타낸 것이다.
도 3a를 참조하면, 투명기판(40) 위에 버퍼절연막(42)이 형성되고 그 버퍼절연막(42) 위에 활성층(44)이 형성된다. 버퍼절연막(42)은 투명기판(40) 상에 SiO2등의 절연물질을 증착함으로써 형성하게 된다. 활성층(44)은 다결정실리콘으로 이루어진 것으로 버퍼절연막(42) 위에 비정질실리콘을 균일한 두께로 증착한 후 레이저를 이용하여 결정화시켜 다결정실리콘막을 형성한 후 패터닝함으로써 형성하게 된다.
활성층(44)이 형성된 버퍼절연막(42)의 상부에는 도 2b에 도시된 바와 같이게이트절연막(46)과 게이트전극(48)이 형성된다. 버퍼절연막(42) 상에 활성층(44)을 덮도록 SiO2등의 절연물질과 금속물질(여기서, Al계, Mo, Cr)을 증착한 후, 포토레지스터패턴(도시되지 않음)을 이용하여 패터닝함으로써 게이트절연막(46)과 게이트전극(48)을 형성하게 된다. 게이트전극(48)은 다층으로 구성되거나 단층의 금속물질로 형성된다. 이어서, 게이트전극(48)이 형성된 버퍼절연막(42) 상에 제1 절연막(50a)을 도포한다. 그리고, 게이트전극(48)을 마스크로 이용하여 활성층(44)의 노출된 부분에 레이저빔을 조사하여 불순물을 활성화시킴과 아울러 P형 불순물을 활성층(44)에 이온주입 함으로써 소오스 및 드레인영역으로 이용되는 불순물영역을 형성하게 된다. 그런 다음, 도 3c와 같이 제2 절연막(50b)을 제1 절연막(50a) 상에 전면 도포함과 아울러 패터닝함으로써 소오스 및 드레인영역과 게이트 전극(48)간의 층간절연막(50)이 형성된다. 이후 공정은 종래 기술과 동일함으로 여기서는 그 이후 공정에 관한 설명은 생략하기로 한다.
이와 같이, 본 발명의 실시 예에 따른 폴리실리콘형 박막트랜지스터 제조방법에서는 게이트전극(48) 형성 후, 그 상에 2회에 걸쳐 도포되는 층간절연막(50)을 레이저빔의 활성화 공정을 사이에 두고 나누어 도포한다. 즉, 게이트전극(48)이 형성된 후, 그 상에 층간절연막(50)을 1회에 걸쳐 도포한다. 이어서, 레이저빔을 이용하여 활성층(44)을 활성화한 후, 그 상에 층간절연막(50)을 도포한다.
상술한 바와 같이, 본 발명의 실시 예에 따른 박막트랜지스터 제조방법에 의하면 게이트전극 상에 2회에 걸쳐 도포되는 층간절연막을 레이저빔의 활성화 공정을 사이에 두고 나누어 도포하여 게이트전극이 레이저빔에 직접 노출되지 않도록 활성화 공정을 함으로써, 게이트전극의 손상을 최소화할 수 있다. 또한, 높은 레이저 활성화 에너지를 이용하여 활성화할 수 있어 활성화 효율을 높일 수 있다. 더 나아가, 높은 활성화 효율로 인해 박막트랜지스터의 소자특성을 개선할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (2)
- 임의의 기판 상에 버퍼절연막을 형성하는 단계와,상기 버퍼절연막의 상부에 활성층을 형성하는 단계와,상기 활성층 상에 순차적으로 적층되어진 게이트절연막을 형성하는 단계와,상기 게이트절연막 상에 금속층으로 이루어진 게이트전극을 형성하는 단계와,상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 제1 절연막을 덮고 레이저빔을 이용하여 상기 활성층을 활성화하는 단계와,상기 제1 절연막 상에 제2 절연막을 도포하고 에칭하여 컨택홀을 형성하는 단계와,상기 컨택홀을 통해 상기 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘형 박막트랜지스터 제조방법.
- 제 1 항에 있어서,상기 제1 절연막 및 제 2 절연막은 동일한 절연물질로 형성되는 것을 특징으로 하는 폴리실리콘형 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079374A KR100359022B1 (ko) | 2000-12-20 | 2000-12-20 | 폴리실리콘형 박막트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079374A KR100359022B1 (ko) | 2000-12-20 | 2000-12-20 | 폴리실리콘형 박막트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020050038A KR20020050038A (ko) | 2002-06-26 |
| KR100359022B1 true KR100359022B1 (ko) | 2002-10-31 |
Family
ID=27683974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000079374A KR100359022B1 (ko) | 2000-12-20 | 2000-12-20 | 폴리실리콘형 박막트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100359022B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100935850B1 (ko) * | 2002-09-16 | 2010-01-08 | 엘지디스플레이 주식회사 | 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 및 그 제조장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513443A (ja) * | 1991-07-02 | 1993-01-22 | Nec Corp | 集積回路 |
| KR960026967A (ko) * | 1994-12-23 | 1996-07-22 | 양승택 | 다결정 박막 트랜지스터 및 그 제조방법 |
| JPH1093094A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 薄膜トランジスタ |
| JPH10150199A (ja) * | 1996-11-19 | 1998-06-02 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| KR20000003178A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터의 에치 스톱퍼 형성방법 |
| JP2000332258A (ja) * | 1999-03-16 | 2000-11-30 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
-
2000
- 2000-12-20 KR KR1020000079374A patent/KR100359022B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513443A (ja) * | 1991-07-02 | 1993-01-22 | Nec Corp | 集積回路 |
| KR960026967A (ko) * | 1994-12-23 | 1996-07-22 | 양승택 | 다결정 박막 트랜지스터 및 그 제조방법 |
| JPH1093094A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 薄膜トランジスタ |
| JPH10150199A (ja) * | 1996-11-19 | 1998-06-02 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| KR20000003178A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터의 에치 스톱퍼 형성방법 |
| JP2000332258A (ja) * | 1999-03-16 | 2000-11-30 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020050038A (ko) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5763904A (en) | Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| JP2001203365A (ja) | 薄膜トランジスターの製造方法 | |
| US7508037B2 (en) | Polycrystalline silicon liquid crystal display device and fabrication method thereof | |
| US11362216B2 (en) | Active device substrate and manufacturing method thereof | |
| US6861300B2 (en) | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels | |
| JPH1152419A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20070026555A1 (en) | Method of fabricating array substrate for liquid crystal display device | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| KR100359022B1 (ko) | 폴리실리콘형 박막트랜지스터 제조 방법 | |
| KR100324286B1 (ko) | 박막트랜지스터 소자와 그 제조방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| KR101057902B1 (ko) | 액정표시소자의 제조 방법 | |
| JPH10200125A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100778834B1 (ko) | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 | |
| JP3147365B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11345975A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20020055990A (ko) | 폴리실리콘형 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 17 |