KR100336895B1 - 고개구율및고투과율액정표시장치및그제조방법 - Google Patents
고개구율및고투과율액정표시장치및그제조방법 Download PDFInfo
- Publication number
- KR100336895B1 KR100336895B1 KR10-1998-0061830A KR19980061830A KR100336895B1 KR 100336895 B1 KR100336895 B1 KR 100336895B1 KR 19980061830 A KR19980061830 A KR 19980061830A KR 100336895 B1 KR100336895 B1 KR 100336895B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- liquid crystal
- counter electrode
- insulating film
- crystal display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
Abstract
본 발명은 화소 전극과 카운터 전극간의 간격을 일정하게 유지시키면서, 스토리지 캐패시턴스를 적당량으로 구현할 수 있고, 한층더 개구율을 개선할 수 있는 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법을 개시한다. 개시된 본 발명은, 액정층을 사이에 두고 소정 거리 대향,대치되어 있는 상,하 기판, 상기 하부 기판의 내측면에 매트릭스 형태로 배열되어 단위 화소 공간을 한정하는 게이트 버스 라인과 데이터 버스 라인, 상기 게이트 버스 라인과 데이터 버스 라인 사이의 교차점 부근에 형성되는 박막 트랜지스터, 상기 하부 기판의 단위 화소 공간에 배치되며, 플레이트 형상으로 된 투명한 카운터 전극, 상기 카운터 전극에 공통 신호를 공급하는 공통 전극선, 상기 카운터 전극과 오버랩되도록 형성되고, 상기 카운터 전극과 함께 액정내 분자를 구동시키기 위한 프린지 필드를 형성하도록 수개의 빗살부를 포함하고, 상기 박막 트랜지스터와 콘택되는 투명한 화소 전극, 상기 박막 트랜지스터가 형성되는 영역에서 게이트 버스 라인과 데이터 버스 라인을 절연시키는 유전상수가 4 내지 6이고 무기 절연막인 제 1 게이트 절연막, 및 상기 카운터 전극과 화소 전극 사이를 절연시키는 제 2 게이트 절연막을 포함하는 고개구율 및 고투과율 액정 표시 장치로서, 상기 제 2 게이트 절연막은 유전 상수가 2 내지 3인 유기 절연막인 것을 특징으로 한다.
Description
본 발명은 액정 표시 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 화소 전극과 카운터 전극간의 간격을 일정하게 유지시키면서, 스토리지 캐패시턴스를 적당량으로 구현할 수 있는 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법에 관한 것이다.
일반적으로 고개구율 및 고투과율 액정 표시 장치는 일반적인 IPS 모드 액정 표시 장치의 낮은 개구율 및 투과율을 개선시키기 위하여 제안된 것으로, 이에 대하여 대한민국 특허출원98-9243호로 출원되었다.
이러한 고개구율 및 고투과율 액정 표시 장치는 카운터 전극과 화소 전극을 투명 전도체로 형성하면서, 카운터 전극과 화소 전극과의 간격을 상하 기판 사이의 간격보다 좁게 형성하여, 카운터 전극과 화소 전극 상부에 프린지 필드(fringe filed)가 형성되도록 한다.
이러한 고개구율 및 고투과율 액정 표시 장치의 개략적인 구성이 도 1에 도시되어 있다.
도면에서와 같이, 하부 기판(1)과 상부 기판(10)은 소정 거리를 두고 대향,대치되어 있다. 여기서, 하부 기판(1)과 상부 기판(10)의 이격된 거리를 이하 셀갭(d)이라 칭한다. 하부 기판(1)과 상부 기판(10) 사이에는 액정층(15)이 개재되어 있다.
하부 기판(1) 상에는 카운터 전극이 빗 형태로 형성되어 있으며, 도면에서는 빗 형태를 이루는 수개의 빗살들(2)만이 도시된다. 이때, 빗살들(2)은 소정 폭을 가지면서 일정 등간격으로 이격,배치되어 있다. 여기서, 카운터 전극은 투명 전도체 예를들어, ITO(indium tin oxide)로 형성된다.
카운터 전극이 형성된 하부 기판(1) 상부에는 게이트 절연막(3)이 형성되고, 게이트 절연막(3)상에 화소 전극이 형성된다. 여기서, 게이트 절연막(3)으로는 절연 특성이 우수한 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화막과 실리콘 질화막의 적층막이 이용된다. 또한, 화소 전극은 카운터 전극과 마찬가지로 빗 형태로 형성되며, 도면에서는 빗 형태를 이루는 빗살들(4)만이 도시된다. 여기서 빗살들(4)은 일정 등간격으로 형성되고, 카운터 전극의 빗살들(3) 사이에 화소 전극의 빗살들(4)이 놓이도록 배치된다. 화소 전극은 투명 전도체로 형성되며, 화소 전극과 카운터 전극(2)의 평면적 간격(l)은 셀갭(d)보다 작게 형성된다.
화소 전극 일측의 게이트 절연막(3) 상부에는 데이터 버스 라인(5)이 배치된다.
한편, 상부 기판(10)의 내측면에 블랙 매트릭스(12)와 컬러 필터(13)가 배치된다. 이때, 블랙 매트릭스(12)는 하부 기판에서 불투명으로 형성되는 부분 예를들어, 게이트 버스 라인(도시되지 않음), 데이터 버스 라인(5), 박막 트랜지스터(도시되지 않음)에 대응되도록 형성되는데, 현재에는 데이터 버스 라인(5)과 화소 전극의 빗살부(4)간에 발생되는 크로스 토크(crosstalk) 현상으로 인한 광 누설을 방지하기 위하여, 데이터 버스 라인(5)와 화소 전극의 외곽 빗살부(4) 사이에 대응 배치될 수 있도록 형성되며, 더욱 바람직하게는 오정렬이 발생되는 것을 고려하여, 화소 전극의 외곽 빗살부(4)보다 더 단위셀쪽으로 연장되도록 형성된다.
이러한 구성을 갖는 액정 표시 장치에서, 카운터 전극과 화소 전극 사이에 전계가 형성되면, 전계는 실질적으로 빗살 부분에서 수직 성분을 포함하는 프린지필드가 형성되고, 액정 분자들은 그것의 광축이 전계 방향과 수직 또는 수평이 되도록 틀어져서 광을 누설하게 된다.
그러나, 상기한 고개구율 및 고투과율의 액정 표시 장치는 상기 카운터 전극과 화소 전극간의 간격(space)에 따라 투과율이 크게 변화된다. 즉, 카운터 전극 및 화소 전극을 형성할 때, 약간의 오정렬로 인하여 전극 형성용 마스크가 쉬프트되면, 투과율이 큰폭으로 변화되는 것이다. 이로 인하여, 카운터 전극 및 화소 전극을 제조하는데 있어 정확한 정렬이 요구되는 문제점이 있다.
이러한 정렬시 문제점이 없도록, 종래의 다른 방법으로 카운터 전극을 플레이트 형상으로 형성하는 방법이 제시되었다. 그러나, 이 방법은 카운터 전극과 화소 전극간에 일정한 간격은 유지할 수 있었으나, 카운터 전극과 화소 전극간에 과도한 캐패시터가 형성된다. 일반적으로 단위셀당 스토리지 캐패시턴스가 0.5PF 정도 발생되는 것이 적당하나, 카운터 전극을 플레이트 형상으로 형성하게 되면, 스토리지 캐패시턴스가 1.2PF 정도가 된다.
이와같이 스토리지 캐패시턴스가 증가되면, 온 커런트(On current)가 부족하게 되어, 이를 증가시키기 위하여는 스위칭 소자의 크기를 증대시켜야 한다. 그러나, 상기와 같이 스위칭 소자의 크기를 증대시키게 되면, 개구율이 감소되는 문제점이 발생된다.
또한, 상기와 같은 고개구율 및 고투과율 액정 표시 장치는 크로스토크와 같은 문제점이 발생되기 쉽다. 이에따라, 블랙 매트릭스를 단위셀 내측으로 일부 침범하도록 설계하여야 한다. 이에따라, 개구율이 크게 저하되어, 고개구율 및 고투과율을 달성하겠다는 본연의 목적을 달성하지 못하게 된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 화소 전극과 카운터 전극간의 간격을 일정하게 유지시키면서, 스토리지 캐패시턴스를 적당량으로 구현할 수 있는 고개구율 및 고투과율 액정 표시 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 한층더 개구율을 개선할 수 있는 고개구율 및 고투과율 액정 표시 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 상기한 고개구율 및 고투과율 액정 표시 장치의 제조방법을 제공하는 것이다.
도 1은 종래의 고개구율 및 고투과율 액정 표시 장치의 단면도.
도 2는 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 평면도.
도 3은 도 2를 Ⅲ-Ⅲ'선으로 절단하여 나타낸 고개구율 및 고투과율 액정 표시 장치의 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
20 : 하부 기판 21 : 게이트 버스 라인
22 : 제 2 게이트 절연막 23 : 데이터 버스 라인
25 : 박막 트랜지스터 27 : 카운터 전극
28a : 공통 전극선 28b : 광 차단 폐턴
29 : 화소 전극 29a : 빗살
29b : 바 30 : 상부 기판
33 : 컬러 필터 40 : 액정층
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 본 발명은 액정층을 사이에 두고 소정 거리 대향,대치되어 있는 상,하 기판, 상기 하부 기판의 내측면에 매트릭스 형태로 배열되어 단위 화소 공간을 한정하는 게이트 버스 라인과 데이터 버스 라인, 상기 게이트 버스 라인과 데이터 버스 라인 사이의 교차점 부근에 형성되는 박막 트랜지스터, 상기 하부 기판의 단위 화소 공간에 배치되며, 플레이트 형상으로 된 투명한 카운터 전극, 상기 카운터 전극에 공통 신호를 공급하는 공통 전극선, 상기 카운터 전극과 오버랩되도록 형성되고, 상기 카운터 전극과 함께 액정내 분자를 구동시키기 위한 프린지 필드를 형성하도록 수개의 빗살부를 포함하고, 상기 박막 트랜지스터와 콘택되는 투명한 화소 전극, 상기 박막 트랜지스터가 형성되는 영역에서 게이트 버스 라인과 데이터 버스 라인을 절연시키는유전상수가 4 내지 6이고 무기 절연막인제 1 게이트 절연막, 및 상기 카운터 전극과 화소 전극 사이를 절연시키는 제 2 게이트 절연막을 포함하는 고개구율 및 고투과율 액정 표시 장치로서, 상기 제 2 게이트 절연막은유전상수가 2 내지 3이고유기 절연막인 것을 특징으로 한다. 여기서, 제 2 게이트 절연막은 2000 내지 4000Å 두께를 갖는 것을 특징으로 한다.
또한, 상기 데이터 버스 라인과 카운터 전극 사이의 공간 각각에는 누설광을 차폐하는 광 차단 패턴이 추가로 설치되고, 광 차단 패턴은 상기 게이트 버스 라인과 동일 평면에 배치되며, 상기 카운터 전극의 가장자리와 콘택된다. 또한, 광 차단 패턴의 소정 부분은 상기 공통 전극선과 콘택되며, 불투명 금속막으로 형성된다. 그리고, 상부 기판의 내측면에는 상기 하부 기판의 게이트 버스 라인 및 박막 트랜지스터와 대응되도록 블랙 매트릭스가 설치된다.
또한, 본 발명의 다른 견지에 따르면, 하부 기판상에 불투명 금속막을 증착한다음, 소정 부분 패터닝하여, 게이트 버스 라인, 공통 전극선 및 광 차단 패턴을 형성하는 단계와, 상기 하부 기판상에 투명 금속막을 증착하고, 소정 부분 패터닝하여, 플레이트 형상의 카운터 전극을 형성하는 단계와, 상기 하부 기판 결과물 상부에유전상수가 4 내지 6이고 무기 절연막인제 1 게이트 절연막을 형성하는 단계와, 상기 제 1 게이트 절연막을 박막 트랜지스터 예정 영역에만 존재하도록 패터닝하는 단계와, 상기 제 1 게이트 절연막 외부에유전상수가 2 내지 3인 유기 절연막인제 2 게이트 절연막을 형성하는 단계와, 상기 제 1 및 제 2 게이트 절연막 상부에 불투명한 금속막을 증착하는 단계와, 상기 불투명한 금속막을 소정 부분 패터닝하여, 데이터 버스 라인을 형성하는 단계, 및 상기 하부 기판 결과물 상부에 투명 금속막을 증착한다음, 상기 카운터 전극 상에 배치되도록 소정 부분 패터닝하여, 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 카운터 전극과 화소 전극 사이에 개재되는 게이트 절연막을 저유전 상수를 갖는 절연막으로 형성하고, 데이터 버스 라인과 카운터 전극 사이의 공간에 광 차단 패턴을 형성한다.
이에따라, 카운터 전극을 플레이트 형상으로 형성하여도, 스토리지 캐패시턴스가 급격하게 커지지 않아, 온 커런트가 감소되는 문제점이 발생되지 않는다.
또한, 카운터 전극과 데이터 버스 라인 사이의 공간에 광 차단 패턴을 형성하므로써, 데이터 버스 라인과 대응되는 부분 및 데이터 버스 라인과 화소 전극의 외곽 빗살부 사이에 블랙 매트릭스를 설치하지 않아도 된다. 이에따라, 개구율이 크게 개선된다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2는 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 평면도이고, 도 3은 도 2를 Ⅲ-Ⅲ'선으로 절단하여 나타낸 고개구율 및 고투과율 액정 표시 장치의 단면도이다.
먼저, 도 2 및 도 3에 도시된 바와 같이, 하부 기판(20)과 상부 기판(30)은소정 거리를 두고 대향,대치되어 있고, 하부 기판(20)과 상부 기판(30) 사이에는 수개의 액정 분자를 포함하는 액정층(40)이 개재되어 있다. 여기서, 상하 기판(30,20)간의 거리(셀갭), 즉, 액정층(40)의 두께를 D라 한다. 이때, 액정 분자의 굴절율 이방성과 셀갭의 곱(Δnd)은 0.2 내지 1.2㎛ 정도로 하는 것이 본 발명의 고개구율 및 고투과율 액정 표시 장치의 적정 화질을 구현하는데 적정하다.
하부 기판(20) 상에는 도 3에 도시된 바와 같이, 게이트 버스 라인(21)이 도면의 x 방향으로 소정 간격을 두고 형성된다.
데이터 버스 라인(23)은 게이트 버스 라인(21)과 실질적으로 수직인 방향인 y 방향으로 연장되어, 단위 화소(p)를 한정한다.
데이터 버스 라인(23)과 게이트 버스 라인(21)의 교차점 부근 각각에는 박막 트랜지스터(25)가 배치된다.
이때, 게이트 버스 라인(21)과 데이터 버스 라인(23) 사이에는 게이트 절연막이 개재되는데, 본 실시예에서는 박막 트랜지스터(25) 부근에서는 유전상수가 4 내지 6 정도인 무기계 절연막(이하 제 1 게이트 절연막)을 개재되고, 그 밖의 영역 즉, 게이트 버스 라인(21) 상부, 데이터 버스 라인(23) 상부 및 화소 영역(p) 상에는 유전상수가 2 내지 3 인 유기계 절연막(이하 제 2 게이트 절연막:22) 예를들어, 아크릴 절연막, xu35135.32(다우社 제조)와 같은 물질이 약 2000 내지 4000Å 두께로 개재된다.
여기서, 도면에서 100으로 표시된 부분은 제 1 게이트 절연막이 형성되는 영역을 나타내었다. 이에따라, 하부 기판(20) 상부에는 게이트 버스 라인(21)이 형성되고, 그 상부에 게이트 절연막(100,22)이 피복되며, 게이트 절연막 상부에 데이터 버스 라인(23)이 형성된다.
단위 화소(P)내에는 카운터 전극(27)이 투명한 전도체로 형성된다. 이때, 카운터 전극(27)은 이후 형성될 화소 전극과의 간격을 맞추기 용이하도록, 본 실시예에서는 플레이트 형상으로 형성한다. 여기서, 카운터 전극(27)은 게이트 버스 라인(21)과 동일 평면상에 형성된다.
카운터 전극(27) 중 소정 부분은 게이트 버스 라인(21)과 평행하게 연장되는 공통 전극선(28a)과 콘택되어, 카운터 전극(27)은 공통 신호를 인가받는다. 이때, 공통 전극선(28a)은 한 쌍의 게이트 버스 라인(21) 사이에 배치되되, 해당 단위 화소를 셀렉팅하는 게이트 버스 라인(21) 타측의 게이트 버스 라인(21)과 인접하도록 배치된다. 또한, 공통 전극선(28a)은 카운터 전극(27)의 가장자리와 데이터 버스 라인(23) 사이의 공간에 배치되도록 y 방향으로 연장되는 광 차단 패턴(28b)을 포함한다. 이때, 공통 전극선(28a)과 광 차단 패턴(28b)은 신호 전달 특성이 우수한 불투명 금속막으로 형성함이 바람직하다. 또한, 광 차단 패턴(28b)의 폭은 데이터 버스 라인(23)과 카운터 전극(27) 사이의 거리와 동일한 것이 이상적이나, 공정시 오정렬을 감안하여, 광 차단 패턴(28b)이 일부가 데이터 버스 라인(23)과 오버랩되도록 설계함이 바람직하다. 이때, 공통 전극선(28a) 및 광 차단 패턴(28b)은 게이트 버스 라인(21)의 형성과 동시에 형성되므로, 게이트 버스 라인(21)과 동일 평면상에 형성되고, 상기 광 차단 패턴(28b)은 카운터 전극(27)과 콘택되며, 광 차단 패턴(28b)과 데이터 버스 라인(23) 사이에는 제 2 게이트 절연막이 개재된다.
카운터 전극(27)이 형성된 제 2 게이트 절연막(22)상부에는 투명 전도체로 된 화소 전극(29)이 형성된다. 화소 전극(29)은 일정 등간격으로 배치된 다수개의 빗살(29a)들과 빗살들(29a)을 연결하는 바(29b)를 포함한다. 이때, 바(29b)는 공통 전극선(28a)이 배치된 부분과 오버랩되도록 형성되고, 상기 빗살들(29a)들 중 어느 하나는 박막 트랜지스터(25)와 콘택되어, 디스플레이 신호를 인가받는다. 이때, 카운터 전극(27)의 노출되는 폭과 화소 전극 빗살(29a)의 폭은, 프린지 필드에 의하여 전극들 상부에 있는 액정 분자들이 모두 동작할 수 있을 정도로 설정함이 바람직하다.
상부 기판(30)의 내측면에는 컬러 필터(33) 및 블랙 매트릭스(도시되지 않음)이 형성된다. 이때, 하부 기판(20)에 광 차단 패턴(28b)이 형성됨에 따라, 데이터 버스 라인(23)과 화소 전극의 외곽 빗살부(29a) 사이 부분을 차폐하도록 단위 화소쪽으로 연장배치되는 블랙 매트릭스를 설치하지 않아도 되고, 블랙 매트릭스는 단지 게이트 버스 라인(도시되지 않음) 및 스위칭 소자(도시되지 않음)이 형성된 부분에만 형성하면 된다.
이러한 구성을 갖는 고개구율 및 고투과율을 갖는 액정 표시 장치는, 박막 트랜지스터가 형성되는 부분에는 박막 트랜지스터의 스위칭 특성을 고려하여,유전상수가 4 내지 6이고 무기 절연막인제 1 게이트 절연막을 사용하고, 카운터 전극(27)과 화소 전극(29) 사이에유전상수가 2 내지 3이고 유기 절연막인제 2 게이트 절연막(22)을 사용한다. 이에따라, 카운터 전극(21)을 플레이트 상태로 형성하더라도, 카운터 전극(21)과 화소 전극 사이의 스토리지 캐패시턴스가 급격히 증대되지 않고, 적정량의 캐패시턴스를 구현할 수 있어, 온 커런트의 감소를 방지할 수 있다.
또한, 카운터 전극(27)의 양단에는 데이터 버스 라인(23)과 카운터 전극(27) 사이의 공간을 차폐하도록 광 차단 패턴(28b)이 형성되므로써, 데이터 버스 라인(25) 및 데이터 버스 라인(25)과 화소 전극의 외곽 빗살부 사이에 대응되는 부분에 블랙 매트릭스를 설치하지 않아도 된다. 따라서, 개구율을 크게 개선할 수 있다.
이하, 상기한 고개구율 및 고투과율 액정 표시 장치의 하부 기판 제조방법을 설명한다.
먼저, 하부 기판(20) 상에 불투명 금속막을 증착한다음, 소정 부분 패터닝하여, 게이트 버스 라인(21)과 공통 전극선(28a) 및 광 차단 패턴(28b)을 형성한다.
그후, 결과물 상부에 투명 금속막을 증착한다음 공통 전극선(28a)과 콘택되면서, 광 차단 패턴(28b)과 콘택되도록 소정 부분 패터닝하여, 카운터 전극(27)을 형성한다.
그런 다음, 하부 기판(20) 결과물 상부에유전상수가 4 내지 6이고 무기 절연막인제 1 게이트 절연막(100)을 형성한다음, 박막 트랜지스터가 형성될 예정 영역만 남도록 제거한다. 그리고나서, 제 1 게이트 절연막(100)이 형성된 영역 이외의 영역에유전상수가 2 내지 3이고 유기 절연막인제 2 게이트 절연막(22)을 형성한다.
그후, 결과물 상부에 금속막을 증착한다음, 게이트 버스 라인(21)과 교차되도록 소정 부분 패터닝하여 데이터 버스 라인(23)을 형성한다.
그 다음, 결과물 상부에 투명 금속막을 증착하고, 상기 카운터 전극(27) 상부에 배치되도록 소정 부분 패터닝하여, 화소 전극(29)을 형성한다.
이때, 본 실시예에서는 게이트 버스 라인(21)을 형성한다음 카운터 전극(27)을 형성하였지만, 이와 반대로, 카운터 전극(27)을 먼저 형성하고 게이트 버스 라인(21)을 형성할 수 있다.
또한, 본 실시예에서는 데이터 버스 라인(23)을 먼저 형성한다음, 화소 전극(29)을 형성하였지만, 이와 반대로 화소 전극(29)을 먼저 형성하고, 데이터 버스 라인(23)을 나중에 형성할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 카운터 전극과 화소 전극 사이에 개재되는 게이트 절연막을 저유전 상수를 갖는 절연막으로 형성한다.
이에따라, 카운터 전극을 플레이트 형상으로 형성하여도, 스토리지 캐패시턴스가 급격하게 커지지 않아, 온 커런트가 감소되는 문제점이 발생되지 않는다.따라서, 온 커런트의 감소 때문에 개구율을 줄일 수 있는 스위칭 소자 등의 크기를 크게 할 필요가 없으므로 개구율 감소 문제를 해결할 수 있는 효과가 있다.
또한, 카운터 전극과 데이터 버스 라인 사이의 공간에 광 차단 패턴을더 형성하게 되면, 데이터 버스 라인과 대응되는 부분 및 데이터 버스 라인과 화소 전극의 외곽 빗살부 사이에 블랙 매트릭스를 설치하지 않아도 된다. 이에따라, 개구율이 크게 개선된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (8)
- 액정층을 사이에 두고 소정 거리 대향,대치되어 있는 상,하 기판;상기 하부 기판의 내측면에 매트릭스 형태로 배열되어 단위 화소 공간을 한정하는 게이트 버스 라인과 데이터 버스 라인;상기 게이트 버스 라인과 데이터 버스 라인 사이의 교차점 부근에 형성되는 박막 트랜지스터;상기 하부 기판의 단위 화소 공간에 배치되며, 플레이트 형상으로 된 투명한 카운터 전극;상기 카운터 전극에 공통 신호를 공급하는 공통 전극선상기 카운터 전극과 오버랩되도록 형성되고, 상기 카운터 전극과 함께 액정내 분자를 구동시키기 위한 프린지 필드를 형성하도록 수개의 빗살부를 포함하고, 상기 박막 트랜지스터와 콘택되는 투명한 화소 전극;상기 박막 트랜지스터가 형성되는 영역에서 게이트 버스 라인과 데이터 버스 라인을 절연시키는 유전상수가 4 내지 6이고 무기 절연막인 제 1 게이트 절연막; 및상기 카운터 전극과 화소 전극 사이를 절연시키는 제 2 게이트 절연막을 포함하는 고개구율 및 고투과율 액정 표시 장치로서,상기 제 2 게이트 절연막은 유전상수가 2 내지 3인 유기 절연막인 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치.
- 제 1 항에 있어서, 상기 제 2 게이트 절연막은 2000 내지 4000Å 두께를 갖는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치.
- 제 1 항에 있어서, 상기 데이터 버스 라인과 카운터 전극 사이의 공간 각각에는 누설광을 차폐하는 광 차단 패턴이 추가로 설치되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치.
- 제 3 항에 있어서, 상기 광 차단 패턴은 상기 게이트 버스 라인과 동일 평면에 배치되고, 상기 카운터 전극의 가장자리와 콘택되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치.
- 제 3 항에 있어서, 상기 광 차단 패턴의 소정 부분은 상기 공통 전극선과 콘택되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치.
- 제 3 항에 있어서, 상기 광 차단 패턴은 불투명 금속막으로 형성되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치.
- 제 1 항에 있어서, 상기 상부 기판의 내측면에는 상기 하부 기판의 게이트 버스 라인 및 박막 트랜지스터와 대응되도록 블랙 매트릭스가 설치되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치.
- 하부 기판상에 불투명 금속막을 증착한다음, 소정 부분 패터닝하여, 게이트 버스 라인, 공통 전극선 및 광 차단 패턴을 형성하는 단계;상기 하부 기판상에 투명 금속막을 증착하고, 소정 부분 패터닝하여, 플레이트 형상의 카운터 전극을 형성하는 단계;상기 하부 기판 결과물 상부에 유전상수가 4 내지 6이고 무기 절연막인 제 1 게이트 절연막을 형성하는 단계;상기 제 1 게이트 절연막을 박막 트랜지스터 예정 영역에만 존재하도록 패터닝하는 단계;상기 제 1 게이트 절연막 외부에 유전상수가 2 내지 3 이고 유기 절연막인 제 2 게이트 절연막을 형성하는 단계;상기 제 1 및 제 2 게이트 절연막 상부에 불투명한 금속막을 증착하는 단계;상기 불투명한 금속막을 소정 부분 패터닝하여, 데이터 버스 라인을 형성하는 단계; 및상기 하부 기판 결과물 상부에 투명 금속막을 증착한다음, 상기 카운터 전극 상에 배치되도록 소정 부분 패터닝하여, 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0061830A KR100336895B1 (ko) | 1998-12-30 | 1998-12-30 | 고개구율및고투과율액정표시장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0061830A KR100336895B1 (ko) | 1998-12-30 | 1998-12-30 | 고개구율및고투과율액정표시장치및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000045272A KR20000045272A (ko) | 2000-07-15 |
| KR100336895B1 true KR100336895B1 (ko) | 2003-06-09 |
Family
ID=19568527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0061830A KR100336895B1 (ko) | 1998-12-30 | 1998-12-30 | 고개구율및고투과율액정표시장치및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100336895B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100762024B1 (ko) * | 2000-12-29 | 2007-09-28 | 비오이 하이디스 테크놀로지 주식회사 | 잔상이 개선된 액정 디스플레이 |
| KR100756834B1 (ko) * | 2001-05-17 | 2007-09-07 | 비오이 하이디스 테크놀로지 주식회사 | 잔상 제거 프린지 필드 스위칭 모드 액정표시장치 |
| KR100827459B1 (ko) * | 2006-04-11 | 2008-05-06 | 비오이 하이디스 테크놀로지 주식회사 | 횡전계 모드 액정표시장치 |
| KR100737383B1 (ko) | 2006-09-11 | 2007-07-09 | 한국전자통신연구원 | 절연막, 이를 이용한 유기박막 트랜지스터 및 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133033A (ja) * | 1990-09-25 | 1992-05-07 | Seiko Instr Inc | 半導体単結晶薄膜基板光弁装置とその製造方法 |
| JPH06148616A (ja) * | 1992-11-04 | 1994-05-27 | Sharp Corp | 液晶表示パネル |
| KR940022164A (ko) * | 1993-03-24 | 1994-10-20 | 쯔지 하루오 | 반사형 액정표시장치 및 그의 제조방법 |
| EP0752611A2 (en) * | 1995-06-06 | 1997-01-08 | OIS Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| JPH0996837A (ja) * | 1995-09-29 | 1997-04-08 | Sharp Corp | 透過型液晶表示装置およびその製造方法 |
| JPH09152582A (ja) * | 1995-11-30 | 1997-06-10 | Optrex Corp | 液晶表示素子用電極基板 |
-
1998
- 1998-12-30 KR KR10-1998-0061830A patent/KR100336895B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133033A (ja) * | 1990-09-25 | 1992-05-07 | Seiko Instr Inc | 半導体単結晶薄膜基板光弁装置とその製造方法 |
| JPH06148616A (ja) * | 1992-11-04 | 1994-05-27 | Sharp Corp | 液晶表示パネル |
| KR940022164A (ko) * | 1993-03-24 | 1994-10-20 | 쯔지 하루오 | 반사형 액정표시장치 및 그의 제조방법 |
| EP0752611A2 (en) * | 1995-06-06 | 1997-01-08 | OIS Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| JPH0996837A (ja) * | 1995-09-29 | 1997-04-08 | Sharp Corp | 透過型液晶表示装置およびその製造方法 |
| JPH09152582A (ja) * | 1995-11-30 | 1997-06-10 | Optrex Corp | 液晶表示素子用電極基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000045272A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100831229B1 (ko) | 고개구율 액정 표시 장치 | |
| KR100647097B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100482468B1 (ko) | 프린지 필드 구동 액정 표시 장치 | |
| KR100612994B1 (ko) | 액정 표시 장치 및 그에 사용되는 기판 | |
| KR19980040331A (ko) | 액정 표시 소자 및 그 제조방법 | |
| JP2001021894A (ja) | 液晶表示装置 | |
| KR100623984B1 (ko) | 광시야각 액정 표시 장치 및 그에 사용되는 기판 | |
| JP2004053815A (ja) | 液晶表示装置 | |
| KR100336900B1 (ko) | 고개구율및고투과율액정표시장치 | |
| KR20230062317A (ko) | 어레이 기판 및 디스플레이 패널 | |
| KR20080046042A (ko) | 표시 패널 | |
| KR101231867B1 (ko) | 액정표시장치 | |
| KR100336895B1 (ko) | 고개구율및고투과율액정표시장치및그제조방법 | |
| KR20040103109A (ko) | 액정 표시 장치 | |
| US8081279B2 (en) | Liquid crystal display apparatus | |
| KR20080058908A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100502087B1 (ko) | 평면 구동 액정 표시 장치 | |
| KR100675924B1 (ko) | 고개구율 및 고투과율을 갖는 액정 표시 장치 | |
| KR19980040327A (ko) | 액정 표시 소자 및 그 제조방법 | |
| KR100303349B1 (ko) | 고개구율 및 고투과율 액정 표시 장치 | |
| KR100471393B1 (ko) | 액정표시장치의제조방법 | |
| KR100816331B1 (ko) | 수직 배향형 액정 표시 장치 | |
| KR100623985B1 (ko) | 광시야각 액정 표시 장치 및 그에 사용되는 기판 | |
| KR100476038B1 (ko) | 액정표시소자및그제조방법 | |
| KR20080071784A (ko) | 액정 표시 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130417 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170417 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180424 Year of fee payment: 17 |
|
| EXPY | Expiration of term |