JPH0968727A - アクティブマトリクス型液晶表示パネル - Google Patents
アクティブマトリクス型液晶表示パネルInfo
- Publication number
- JPH0968727A JPH0968727A JP22562495A JP22562495A JPH0968727A JP H0968727 A JPH0968727 A JP H0968727A JP 22562495 A JP22562495 A JP 22562495A JP 22562495 A JP22562495 A JP 22562495A JP H0968727 A JPH0968727 A JP H0968727A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- display panel
- crystal display
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
(57)【要約】
【課題】 少ない工程数で形成可能な特性の良いアクテ
ィブマトリクス型液晶表示パネルを提供する。 【解決手段】 ＩＴＯ層１６、金属層１０を同時にパタ
ーニングし、信号線電極と画素電極を形成する。信号線
金属層１０上部は酸化層１１がエッチングされて金属層
１０が露出しているのでＩＴＯ層１６と金属層１０はコ
ンタクトするが、ＩＴＯ層１６と遮光層２は酸化膜層１
５で遮断されているのでコンタクトせず、画素電極・信
号線電極間のリーク電流を抑えることができる。
ィブマトリクス型液晶表示パネルを提供する。 【解決手段】 ＩＴＯ層１６、金属層１０を同時にパタ
ーニングし、信号線電極と画素電極を形成する。信号線
金属層１０上部は酸化層１１がエッチングされて金属層
１０が露出しているのでＩＴＯ層１６と金属層１０はコ
ンタクトするが、ＩＴＯ層１６と遮光層２は酸化膜層１
５で遮断されているのでコンタクトせず、画素電極・信
号線電極間のリーク電流を抑えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、大型ディスプレイ
に好適なアクティブマトリクス型液晶表示パネルに関す
る。
に好適なアクティブマトリクス型液晶表示パネルに関す
る。
【０００２】
【従来の技術】アクティブマトリクスパネルを低コスト
で提供するために、その工程数の削減つまり工程のさら
なる簡易化が盛んに行なわれている。
で提供するために、その工程数の削減つまり工程のさら
なる簡易化が盛んに行なわれている。
【０００３】特に、マスク工程を削減することは大きな
工程数の低減になる。工程削減のためには、今まで別工
程で行なっていた工程を同時に行なうことが効果的であ
る。例えば、ａ−Ｓｉ島形成とゲート電極取り出し用の
スルーホールを同時にパターニングしたアレイが提案さ
れている。
工程数の低減になる。工程削減のためには、今まで別工
程で行なっていた工程を同時に行なうことが効果的であ
る。例えば、ａ−Ｓｉ島形成とゲート電極取り出し用の
スルーホールを同時にパターニングしたアレイが提案さ
れている。
【０００４】この工程はパターニングされたゲート電極
の上にゲート絶縁膜、その上に信号線金属層を堆積し、
マスク工程を経て信号線金属層、ゲート絶縁膜層を順次
パターニングするものである。
の上にゲート絶縁膜、その上に信号線金属層を堆積し、
マスク工程を経て信号線金属層、ゲート絶縁膜層を順次
パターニングするものである。
【０００５】しかしながら、このような構造では信号線
とゲート絶縁膜が全く同じパターンで形成されているた
め、信号線とゲート線のクロス部において、ゲート絶縁
膜がパターニングされ露出した側面上をリーク電流が流
れ易く、クロスショートが多発するという問題があっ
た。また、このクロス部において信号線の段差側壁部
は、画素パターニング時のエッチャントにより侵食さ
れ、断線し易いという問題があった。さらに、画素電極
を形成する際、この同時パターニングでは信号線金属
層、ａ−Ｓｉ層、ゲート絶縁層で構成される島をカバレ
ッジしなければならないが、段差が大きく、島の形状が
逆テーパー状になることもあり、段切れが生じ、欠陥が
生じ易いという欠点があった。また、画素電極とａ−Ｓ
ｉ層がｎ+ ａ−Ｓｉ層を介せず接し、ホールの流入によ
るオフ電流の増加が起こり、ＴＦＴの特性を悪化させる
ことがあった。
とゲート絶縁膜が全く同じパターンで形成されているた
め、信号線とゲート線のクロス部において、ゲート絶縁
膜がパターニングされ露出した側面上をリーク電流が流
れ易く、クロスショートが多発するという問題があっ
た。また、このクロス部において信号線の段差側壁部
は、画素パターニング時のエッチャントにより侵食さ
れ、断線し易いという問題があった。さらに、画素電極
を形成する際、この同時パターニングでは信号線金属
層、ａ−Ｓｉ層、ゲート絶縁層で構成される島をカバレ
ッジしなければならないが、段差が大きく、島の形状が
逆テーパー状になることもあり、段切れが生じ、欠陥が
生じ易いという欠点があった。また、画素電極とａ−Ｓ
ｉ層がｎ+ ａ−Ｓｉ層を介せず接し、ホールの流入によ
るオフ電流の増加が起こり、ＴＦＴの特性を悪化させる
ことがあった。
【０００６】また、ゲート電極とゲート絶縁膜の同時パ
ターニングも工程削減に有効である。しかし、この構造
でＴＦＴを形成すると、やはりゲート電極とゲート絶縁
膜が同一パターンであるため、ゲート絶縁膜の側壁を通
じて信号線や画素電極との間にリーク電流が流れ易いと
いう問題があった。
ターニングも工程削減に有効である。しかし、この構造
でＴＦＴを形成すると、やはりゲート電極とゲート絶縁
膜が同一パターンであるため、ゲート絶縁膜の側壁を通
じて信号線や画素電極との間にリーク電流が流れ易いと
いう問題があった。
【０００７】また、従来、ゲート上置きのＴＦＴの構造
を用いた場合、遮光層をＴＦＴの下に設ける必要があっ
たが、遮光層に導電性がある場合、遮光層とａ−Ｓｉ層
の間には厚い絶縁層を設ける必要があり、従って同時に
パターニングすることはできなく、工程削減が困難であ
った。さらにこの絶縁層をはさんで遮光層とａ−Ｓｉ層
はＭＩＳ構造の寄生ＴＦＴを構成するため、ＴＦＴ特性
に遮光層の電位が大きく影響し、オフ電流の増加などの
問題があった。
を用いた場合、遮光層をＴＦＴの下に設ける必要があっ
たが、遮光層に導電性がある場合、遮光層とａ−Ｓｉ層
の間には厚い絶縁層を設ける必要があり、従って同時に
パターニングすることはできなく、工程削減が困難であ
った。さらにこの絶縁層をはさんで遮光層とａ−Ｓｉ層
はＭＩＳ構造の寄生ＴＦＴを構成するため、ＴＦＴ特性
に遮光層の電位が大きく影響し、オフ電流の増加などの
問題があった。
【０００８】
【発明が解決しようとする課題】このように、ａ−Ｓｉ
島とスルーホールの同時形成を行なったパネルでは、ク
ロスショートや画素電極の段切れ、ＴＦＴのオフ電流の
増加等の問題があった。またゲート電極・ゲート絶縁膜
同時形成を行った場合、やはりＴＦＴのオフ電流の増加
という問題があった。さらに、ゲート上置き型のＴＦＴ
ではＴＦＴ下の遮光層に導電性があるとき、工程削減が
難しく、ＴＦＴ特性も遮光層等裏面側の電位の影響を受
けやすいという問題があった。
島とスルーホールの同時形成を行なったパネルでは、ク
ロスショートや画素電極の段切れ、ＴＦＴのオフ電流の
増加等の問題があった。またゲート電極・ゲート絶縁膜
同時形成を行った場合、やはりＴＦＴのオフ電流の増加
という問題があった。さらに、ゲート上置き型のＴＦＴ
ではＴＦＴ下の遮光層に導電性があるとき、工程削減が
難しく、ＴＦＴ特性も遮光層等裏面側の電位の影響を受
けやすいという問題があった。
【０００９】本発明は、工程削減が容易に可能で、リー
ク電流の小さい、大型ディスプレイにも適用が可能なア
クティブマトリクス型液晶表示パネルを提供することを
目的とする。
ク電流の小さい、大型ディスプレイにも適用が可能なア
クティブマトリクス型液晶表示パネルを提供することを
目的とする。
【００１０】
【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示パネルは上記した目的を達成するため
に、画素として働く第１の電極及びこの電極に電圧を印
加する薄膜トランジスタが形成され、この薄膜トランジ
スタのゲートに接続されたゲート線と、ソース或いはド
レインに接続された信号線が絶縁膜を介して形成され、
第１の電極上を覆うように第１の配向層が形成された第
１の基板と、第２の電極が形成され該第２の電極上を覆
うように第２の配向層が形成され周囲に封着材が配設さ
れて第１の基板に間隙を有して対向配置されて封着材で
第１の基板に接着された第２の基板と、第１の基板およ
び第２の基板の間隙に封入・挟持される液晶層とを備え
たアクティブマトリクス型液晶表示パネルにおいて、第
１の電極の周辺を覆う遮光層が、薄膜トランジスタのａ
−Ｓｉ層の下面に接し、ａ−Ｓｉ層と同一のパターンで
形成されていることを特徴とする。
リクス型液晶表示パネルは上記した目的を達成するため
に、画素として働く第１の電極及びこの電極に電圧を印
加する薄膜トランジスタが形成され、この薄膜トランジ
スタのゲートに接続されたゲート線と、ソース或いはド
レインに接続された信号線が絶縁膜を介して形成され、
第１の電極上を覆うように第１の配向層が形成された第
１の基板と、第２の電極が形成され該第２の電極上を覆
うように第２の配向層が形成され周囲に封着材が配設さ
れて第１の基板に間隙を有して対向配置されて封着材で
第１の基板に接着された第２の基板と、第１の基板およ
び第２の基板の間隙に封入・挟持される液晶層とを備え
たアクティブマトリクス型液晶表示パネルにおいて、第
１の電極の周辺を覆う遮光層が、薄膜トランジスタのａ
−Ｓｉ層の下面に接し、ａ−Ｓｉ層と同一のパターンで
形成されていることを特徴とする。
【００１１】また、上記の液晶表示パネルにおいて、遮
光層およびａ−Ｓｉの側面および信号線の側面が陽極酸
化膜層で覆われていることを特徴としている。
光層およびａ−Ｓｉの側面および信号線の側面が陽極酸
化膜層で覆われていることを特徴としている。
【００１２】このように構成することで、少ないマスク
工程で、歩留まりが良く、特性の良いアクティブマトリ
クスパネルが得られる。
工程で、歩留まりが良く、特性の良いアクティブマトリ
クスパネルが得られる。
【００１３】
【発明の実施の形態】以下、本発明に係るアクティブマ
トリクス型液晶表示パネルの実施の形態を図面に基づい
て詳細に説明する。
トリクス型液晶表示パネルの実施の形態を図面に基づい
て詳細に説明する。
【００１４】（実施形態１）図１に第１の実施形態であ
るアクティブマトリクス型液晶表示パネルの形成工程を
断面図で、図２に完成した液晶表示パネルを平面図で示
す。
るアクティブマトリクス型液晶表示パネルの形成工程を
断面図で、図２に完成した液晶表示パネルを平面図で示
す。
【００１５】まず、ガラス基板の上にアンダーコート層
１としてＳｉＯｘ膜を形成する。その上に無機質で不透
明な高抵抗体層を堆積する。さらにａ−Ｓｉ層３、絶縁
層、金属層、絶縁層、絶縁層を堆積し、第１回目のマス
ク工程を経て、前記の絶縁層、絶縁層、金属層、絶縁層
を順次パターニングして、ゲート電極６およびゲート絶
縁層５を形成する。
１としてＳｉＯｘ膜を形成する。その上に無機質で不透
明な高抵抗体層を堆積する。さらにａ−Ｓｉ層３、絶縁
層、金属層、絶縁層、絶縁層を堆積し、第１回目のマス
ク工程を経て、前記の絶縁層、絶縁層、金属層、絶縁層
を順次パターニングして、ゲート電極６およびゲート絶
縁層５を形成する。
【００１６】次にゲート電極６のパータンを形成する絶
縁層７をマスクとして自己整合で、ａ−Ｓｉ層３にイオ
ンドーピングを行ない、ゲート電極６パターンに整合的
にｎ+ ａ−Ｓｉ絶縁層４を形成する（図１（ａ））。
縁層７をマスクとして自己整合で、ａ−Ｓｉ層３にイオ
ンドーピングを行ない、ゲート電極６パターンに整合的
にｎ+ ａ−Ｓｉ絶縁層４を形成する（図１（ａ））。
【００１７】次に前記の絶縁層つまりストッパ絶縁層７
を剥離した後、ゲート電極６を陽極酸化して、そのゲー
ト電極６の側面に酸化膜層８を形成する（図１
（ｂ））。
を剥離した後、ゲート電極６を陽極酸化して、そのゲー
ト電極６の側面に酸化膜層８を形成する（図１
（ｂ））。
【００１８】さらにこの上に、Ｍｏ等を堆積しこれをパ
ターニングして信号線金属層１０を形成する。そしてア
ニールを行ない、金属層１０と接したｎ+ ａ−Ｓｉ絶縁
層４の表面にシリサイド層９を形成する。この後、第２
回目のマスク工程を経てゲート電極パターン上の金属層
１０及びゲート電極パターン外の金属層１０、シリサイ
ド層９、ｎ+ ａ−Ｓｉ絶縁層４、ａ−Ｓｉ層３、高抵抗
体層２を、同時にパターニングする。これにより、ａ−
Ｓｉ層３の島状パターンと整合的に絶縁層がパターニン
グされて遮光層２のパターニングが完成する。
ターニングして信号線金属層１０を形成する。そしてア
ニールを行ない、金属層１０と接したｎ+ ａ−Ｓｉ絶縁
層４の表面にシリサイド層９を形成する。この後、第２
回目のマスク工程を経てゲート電極パターン上の金属層
１０及びゲート電極パターン外の金属層１０、シリサイ
ド層９、ｎ+ ａ−Ｓｉ絶縁層４、ａ−Ｓｉ層３、高抵抗
体層２を、同時にパターニングする。これにより、ａ−
Ｓｉ層３の島状パターンと整合的に絶縁層がパターニン
グされて遮光層２のパターニングが完成する。
【００１９】さらに信号線金属層１０、シリサイド層
９、ｎ+ ａ−Ｓｉ絶縁層４、ａ−Ｓｉ層３、遮光層２を
陽極酸化して表面に酸化膜１１、１２、１３、１４、１
５を形成する（図１（ｃ））。
９、ｎ+ ａ−Ｓｉ絶縁層４、ａ−Ｓｉ層３、遮光層２を
陽極酸化して表面に酸化膜１１、１２、１３、１４、１
５を形成する（図１（ｃ））。
【００２０】さらにリアクティブイオンエッチング装置
等により異方性エッチングを行ない、酸化膜１１の上部
のみをエッチングする（図１（ｄ））。
等により異方性エッチングを行ない、酸化膜１１の上部
のみをエッチングする（図１（ｄ））。
【００２１】次にＩＴＯを堆積して、第３回目のマスク
工程を経て、ＩＴＯ層１６、金属層１０を同時にパター
ニングし、画素電極１６等を形成する。信号線金属層１
０上部は酸化層１１がエッチングされて金属層１０が露
出しているので、ＩＴＯ層１６と金属層１０はコンタク
トするが、ＩＴＯ層１６と遮光層２とは酸化膜層１５で
遮断されているのでコンタクトせず、画素電極〜信号線
電極間のリーク電流を抑えることができる。
工程を経て、ＩＴＯ層１６、金属層１０を同時にパター
ニングし、画素電極１６等を形成する。信号線金属層１
０上部は酸化層１１がエッチングされて金属層１０が露
出しているので、ＩＴＯ層１６と金属層１０はコンタク
トするが、ＩＴＯ層１６と遮光層２とは酸化膜層１５で
遮断されているのでコンタクトせず、画素電極〜信号線
電極間のリーク電流を抑えることができる。
【００２２】なお、遮光層２としては，ＳｉＧｅを用い
ると特性の良いＴＦＴを得ることができた。またａ−Ｓ
ｉ層３とＩＴＯ層１６との間にも酸化膜層１３が存在す
るのでコンタクトを防ぐことができ、ホールによるＴＦ
Ｔのオフ電流の増加を防ぐことができる。さらにＩＴＯ
層１６および信号線金属層１０をマスクとして絶縁層７
を剥離することによりゲート電極６が露出する。
ると特性の良いＴＦＴを得ることができた。またａ−Ｓ
ｉ層３とＩＴＯ層１６との間にも酸化膜層１３が存在す
るのでコンタクトを防ぐことができ、ホールによるＴＦ
Ｔのオフ電流の増加を防ぐことができる。さらにＩＴＯ
層１６および信号線金属層１０をマスクとして絶縁層７
を剥離することによりゲート電極６が露出する。
【００２３】以上のような３回のマスク工程でゲートパ
ターンと信号線パターンとが自己整合的に形成された正
コプラナ型のアクティブマトリクス型液晶表示パネルを
得ることができる。なお、図２、図４中、１００はＣｓ
分、２００は画素分、３００はゲート取出部、４００は
信号線取出部である。
ターンと信号線パターンとが自己整合的に形成された正
コプラナ型のアクティブマトリクス型液晶表示パネルを
得ることができる。なお、図２、図４中、１００はＣｓ
分、２００は画素分、３００はゲート取出部、４００は
信号線取出部である。
【００２４】（実施形態２）図３に第２の実施形態であ
るアクティブマトリクス型液晶表示パネルの形成工程を
断面図で、また図４に完成したパネルを平面図で示す。
るアクティブマトリクス型液晶表示パネルの形成工程を
断面図で、また図４に完成したパネルを平面図で示す。
【００２５】まず、ガラス基板の上にＳｉＯｘ１が形成
され、アンダーコート層を形成する。その上に無機質で
不透明な高抵抗体層２を堆積し、さらにａ−Ｓｉ層３、
絶縁層５を堆積する。なお、不透明な絶縁層ａ−Ｓｉ層
の間にＳｉＯｘ等の絶縁層を堆積しても良い。また、不
透明な絶縁層の代わりに金属層を堆積しても良い。ただ
しこの場合は金属層とａ−Ｓｉ層の間にＳｉＯｘなどの
絶縁層を堆積する必要がある。次に１回目のマスク工程
を経て、絶縁層５、ａ−Ｓｉ層３、高抵抗体２を順次パ
ターニングしてａ−Ｓｉの島を形成する（図３
（ａ））。
され、アンダーコート層を形成する。その上に無機質で
不透明な高抵抗体層２を堆積し、さらにａ−Ｓｉ層３、
絶縁層５を堆積する。なお、不透明な絶縁層ａ−Ｓｉ層
の間にＳｉＯｘ等の絶縁層を堆積しても良い。また、不
透明な絶縁層の代わりに金属層を堆積しても良い。ただ
しこの場合は金属層とａ−Ｓｉ層の間にＳｉＯｘなどの
絶縁層を堆積する必要がある。次に１回目のマスク工程
を経て、絶縁層５、ａ−Ｓｉ層３、高抵抗体２を順次パ
ターニングしてａ−Ｓｉの島を形成する（図３
（ａ））。
【００２６】次に金属層６、絶縁層７を堆積し、２回目
のマスク工程を経て絶縁層７、金属層６、ａ−Ｓｉ層５
を順次パターニングし、ゲート電極パターンを形成す
る。次にゲート電極パターンを形成する絶縁層７をマス
クとしてａ−Ｓｉ層３にイオンドーピングを行い、ゲー
ト電極パターンに整合的にｎ+ ａ−Ｓｉ層４を形成す
る。さらに金属層を堆積し、アニールしてシリサイド層
９を形成し、そして金属層を剥離する（図３（ｂ））。
のマスク工程を経て絶縁層７、金属層６、ａ−Ｓｉ層５
を順次パターニングし、ゲート電極パターンを形成す
る。次にゲート電極パターンを形成する絶縁層７をマス
クとしてａ−Ｓｉ層３にイオンドーピングを行い、ゲー
ト電極パターンに整合的にｎ+ ａ−Ｓｉ層４を形成す
る。さらに金属層を堆積し、アニールしてシリサイド層
９を形成し、そして金属層を剥離する（図３（ｂ））。
【００２７】さらにこの上にＩＴＯ１６、金属層１０を
堆積する。この後、３回目のマスク工程を経て画素パタ
ーンを形成する。（図３（ｃ）） 次に絶縁層１９を堆積して、３回目のマスク工程を経
て、絶縁層１９、金属層１０を同時にパターニングし、
信号線電極を形成する。さらにＩＴＯ層１６および絶縁
層１９をマスクとして絶縁層７をエッチングする。これ
によりゲート電極が露出する（図３（ｄ））。
堆積する。この後、３回目のマスク工程を経て画素パタ
ーンを形成する。（図３（ｃ）） 次に絶縁層１９を堆積して、３回目のマスク工程を経
て、絶縁層１９、金属層１０を同時にパターニングし、
信号線電極を形成する。さらにＩＴＯ層１６および絶縁
層１９をマスクとして絶縁層７をエッチングする。これ
によりゲート電極が露出する（図３（ｄ））。
【００２８】以上，４回のマスク工程で、ゲートパター
ンと信号線パターンが自己整合的に形成されたアクティ
ブマトリクス型液晶表示パネルを得ることができる。
ンと信号線パターンが自己整合的に形成されたアクティ
ブマトリクス型液晶表示パネルを得ることができる。
【００２９】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、ａ−Ｓｉ層の島の側壁が酸化されている
ため、島にかぶった画素電極のカバレッジが良くなっ
た。また、ａ−Ｓｉ層及び遮光層の側面酸化膜によりＩ
ＴＯ層とのリーク電流が小さくなり、ＴＦＴのオフ電流
を下げることができた。さらに遮光層とａ−Ｓｉ層の間
に絶縁層がないため寄生ＴＦＴの効果によるオフ電流の
増加を防ぐことができた。大型ディスプレイにも適用可
能なアクティブマトリクスパネルを提供することができ
た。
発明によれば、ａ−Ｓｉ層の島の側壁が酸化されている
ため、島にかぶった画素電極のカバレッジが良くなっ
た。また、ａ−Ｓｉ層及び遮光層の側面酸化膜によりＩ
ＴＯ層とのリーク電流が小さくなり、ＴＦＴのオフ電流
を下げることができた。さらに遮光層とａ−Ｓｉ層の間
に絶縁層がないため寄生ＴＦＴの効果によるオフ電流の
増加を防ぐことができた。大型ディスプレイにも適用可
能なアクティブマトリクスパネルを提供することができ
た。
【図１】本発明の第１の実施例に係るアクティブマトリ
クス型液晶表示パネルの製造工程を示す断面図である。
クス型液晶表示パネルの製造工程を示す断面図である。
【図２】本発明の第１の実施例に係るアクティブマトリ
クス型液晶表示パネルの画素の平面図である。
クス型液晶表示パネルの画素の平面図である。
【図３】本発明の第２の実施例に係るアクティブマトリ
クス型液晶表示パネルの製造工程を示す断面図である。
クス型液晶表示パネルの製造工程を示す断面図である。
【図４】本発明の第２の実施例に係るアクティブマトリ
クス型液晶表示パネルの画素の平面図である。
クス型液晶表示パネルの画素の平面図である。
１…アンダーコート層 ２…遮光層 ３…ａ−Ｓｉ層 ４…ｎ+ ａ−Ｓｉ絶縁層 ５…ゲート絶縁層 ６…ゲート電極 ７…ストッパ絶縁層 ８…ゲート電極陽極酸化膜層 ９…シリサイド層 １０…信号線金属層 １１…信号線電極陽極酸化膜層 １２…シリサイド陽極酸化膜層 １３…ｎ+ ａ−Ｓｉ層陽極酸化膜層 １４…ａ−Ｓｉ層陽極酸化膜層 １５…遮光層陽極酸化膜層 １６…画素電極 １７…層間絶縁膜層 １９…パッシベーション層
Claims (2)
- 【請求項１】 画素として働く第１の電極及びこの電極
に電圧を印加する薄膜トランジスタが形成され、この薄
膜トランジスタのゲートに接続されたゲート線と、ソー
ス或いはドレインに接続された信号線が絶縁膜を介して
形成され、前記第１の電極上を覆うように第１の配向層
が形成された第１の基板と、第２の電極が形成され該第
２の電極上を覆うように第２の配向層が形成され周囲に
封着材が配設されて前記第１の基板に間隙を有して対向
配置されて前記封着材で前記第１の基板に接着された第
２の基板と、前記第１の基板および前記第２の基板の間
隙に封入・挟持される液晶層とを備えたアクティブマト
リクス型液晶表示パネルにおいて、 前記第１の電極の周辺を覆う遮光層が、前記薄膜トラン
ジスタのａ−Ｓｉ層の下面に接し、ａ−Ｓｉ層と同一の
パターンで形成されていることを特徴とするアクティブ
マトリクス型液晶表示パネル。 - 【請求項２】 請求項１記載のアクティブマトリクス型
液晶表示パネルにおいて、 前記遮光層および前記ａ−Ｓｉの側面および信号線の側
面が、陽極酸化膜層で覆われていることを特徴とするア
クティブマトリクス型液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22562495A JPH0968727A (ja) | 1995-09-01 | 1995-09-01 | アクティブマトリクス型液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22562495A JPH0968727A (ja) | 1995-09-01 | 1995-09-01 | アクティブマトリクス型液晶表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0968727A true JPH0968727A (ja) | 1997-03-11 |
Family
ID=16832233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22562495A Withdrawn JPH0968727A (ja) | 1995-09-01 | 1995-09-01 | アクティブマトリクス型液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0968727A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063295A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 인플랜 필드 스위칭 모드 액정표시장치의 제조방법 |
| KR100471393B1 (ko) * | 1997-12-22 | 2005-07-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의제조방법 |
-
1995
- 1995-09-01 JP JP22562495A patent/JPH0968727A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471393B1 (ko) * | 1997-12-22 | 2005-07-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의제조방법 |
| KR20010063295A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 인플랜 필드 스위칭 모드 액정표시장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825449A (en) | Liquid crystal display device and method of manufacturing the same | |
| US6310669B1 (en) | TFT substrate having connecting line connect to bus lines through different contact holes | |
| KR100219118B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| US5017984A (en) | Amorphous silicon thin film transistor array | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| US5614731A (en) | Thin-film transistor element having a structure promoting reduction of light-induced leakage current | |
| JP2001144298A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4117369B2 (ja) | アクティブマトリクス方式液晶表示装置 | |
| JPH0926602A (ja) | アクティブマトリクス表示装置 | |
| US20020037646A1 (en) | Liquid crystal display and method | |
| US6025605A (en) | Aligned semiconductor structure | |
| JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
| JPH1079514A (ja) | アクティブマトリクス基板の製造方法 | |
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JPH0968727A (ja) | アクティブマトリクス型液晶表示パネル | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| KR100190035B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |