KR20050062692A - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050062692A
KR20050062692A KR1020030094356A KR20030094356A KR20050062692A KR 20050062692 A KR20050062692 A KR 20050062692A KR 1020030094356 A KR1020030094356 A KR 1020030094356A KR 20030094356 A KR20030094356 A KR 20030094356A KR 20050062692 A KR20050062692 A KR 20050062692A
Authority
KR
South Korea
Prior art keywords
gate
pattern
gate line
line
data
Prior art date
Application number
KR1020030094356A
Other languages
English (en)
Inventor
추교섭
김남준
윤영남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030094356A priority Critical patent/KR20050062692A/ko
Publication of KR20050062692A publication Critical patent/KR20050062692A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

액정표시장치 및 그 제조방법이 개시되어 있다. 상기 액정표시장치는 기판 상의 표시 영역에, 상기 표시 영역의 제1 주변 영역의 일측으로 신장되는 복수개의 제1 게이트 라인들 및 상기 제1 게이트 라인과 상기 표시 영역을 중심으로 좌우 대칭되도록 제1 주변 영역의 타측으로 신장되는 복수개의 제2 게이트 라인들로 이루어진 복수개의 게이트 라인들과 복수개의 데이터 라인들이 서로 교차하여 형성된 복수개의 화소부들이 형성된다. 표시 영역의 제2 주변 영역에는 복수개의 데이터 라인들을 구동하기 위한 데이터 구동회로가 배치된다. 데이터 구동회로의 일측에는 복수개의 게이트 라인들을 구동하기 위한 게이트 구동회로가 배치된다. 제2 주변 영역 중 제2 게이트 라인과 데이터 라인이 교차하는 부분에는, 제2 게이트 라인과 제2 게이트 라인 사이의 골을 메우도록 제2 게이트 라인과 평행하게 단차 보상 패턴이 형성된다. 게이트 라인의 단차를 제거하여 데이터 라인의 팬 아웃부에서 데이터 라인이 단선되는 것을 방지할 수 있다.

Description

액정표시장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 배선 불량을 방지할 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
액정표시장치는 하부 기판, 상기 하부 기판과 마주하는 상부 기판 및 상기 하부 기판과 상부 기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널을 구비한다. 상기 하부 기판의 표시 영역에는 배선, 즉 게이트 라인 및 상기 게이트 라인과 직교하는 데이터 라인이 구비된다.
게이트 라인의 단부에는 게이트 전압을 발생하는 게이트 구동회로가 연결되고, 데이터 라인의 단부에는 데이터 전압을 발생하는 데이터 구동회로가 연결된다. 게이트 구동회로 및 데이터 구동회로는 칩 형태로 형성되어 하부기판의 주변영역 상에 실장된다.
한편, 액정표시장치의 고 해상도에 수반하여 콤팩트한 디자인이 요구되고 있고, 이에 따라 배선의 피치(즉, 배선의 폭과 배선 간격을 더한 값)가 줄어들면서 액정표시패널에서 유효 표시 영역을 제외한 블랙 매트릭스 영역은 감소하고 있다.
액정표시패널의 표시 영역의 일측에만 게이트 라인을 배치하고 상기 표시 영역의 주변 영역에 게이트 구동회로 및 데이터 구동회로를 집적시키는 경우, 해상도가 증가하면서 게이트 라인과 데이터 라인의 수가 증가하여 배선의 피치를 감소시킬 수 있다. 그러나, 개구율을 증가시키기 위해서는 블랙 매트릭스 영역을 축소시켜야 하는데, 게이트 라인이 표시 영역의 외곽부를 지나면서 상부 기판(즉, 컬러 필터 기판)에 형성된 블랙 매트릭스의 하측부에 놓이게 되므로 게이트 라인의 피치를 줄이는데 한계가 있다.
따라서, 액정표시패널의 표시 영역의 양측으로 게이트 라인을 분리하는 액정표시장치가 제안되었으며, 그 평면도를 도 1에 도시하였다. 도 2a는 도 1의 A 부분의 확대도이고, 도 2b는 도 2a의 BB'선에 따른 단면도이다.
도 1, 도 2a 및 도 2b를 참조하면, 액정표시패널은 하부 기판(즉, 박막 트랜지스터 기판)(10), 상기 하부 기판(10)과 대향하는 상부 기판(15) 및 상기 하부 기판(10)과 상부 기판(15) 사이에 형성된 액정층(도시하지 않음)을 포함한다.
하부 기판(10)의 표시 영역(20)에는 복수개의 게이트 라인(25, 30)과 복수개의 데이터 라인(35)이 교차 배열되어 단위 화소를 한정한다. 상기 게이트 라인(25, 30)과 데이터 라인(35)은 게이트 절연막(32)에 의해 서로 절연된다.
상기 표시 영역(20) 양측의 제1 주변 영역(22)에는 각각, 복수개의 제1 게이트 라인(25)과 복수개의 제2 게이트 라인(30)이 배치된다.
상기 표시 영역(20)의 제2 주변 영역(24)에는 상기 제1 및 제2 게이트 라인들(25, 30)을 구동하기 위한 게이트 구동회로(40) 및 상기 데이터 라인(35)을 구동하기 위한 데이터 구동회로(45)가 배치된다.
상술한 바와 같이 표시 영역(20)의 양측으로 게이트 라인(25, 30)을 분리하는 액정표시장치에 의하면, 게이트 라인의 피치를 줄이지 않고 상부 기판(15)의 블랙 매트릭스 영역을 축소시킬 수 있다. 그러나, 제2 주변 영역(24)에 위치한 데이터 라인(35)의 팬 아웃부(O)에서 제2 게이트 라인(30)과 데이터 라인(35)이 교차하는 부분이 존재하고, 이 부분에 해당하는 단차에 의해 데이터 라인(35)이 단선되는 문제(도 2b의 C 참조)가 발생할 수 있다.
이에 따라, 제2 게이트 라인(30)과 데이터 라인(35)이 교차하는 부분에 박막 트랜지스터의 비정질실리콘 액티브 패턴과 동일한 층으로 이루어진 비정질실리콘 패턴을 삽입하여 팬 아웃부(O) 내의 단차부에서 데이터 라인(35)이 단선되는 것을 방지하고 제2 게이트 라인(30)과 데이터 라인(35)이 쇼트되는 것을 방지하는 방법들이 제안되었다.
도 3a 내지 도 3d는 제2 게이트 라인(30)과 데이터 라인(35)과의 교차부에 형성되는 비정질실리콘 패턴(50)의 여러 가지 모양들을 나타낸 평면도들이다.
상기 비정질실리콘 패턴(50)은 도 3a 및 도 3b에 도시한 바와 같이, 데이터 라인(35)의 하부에 상기 데이터 라인(35)과 평행하도록 형성할 수 있다. 이때, 상기 비정질실리콘 패턴(50)은 상기 데이터 라인(35)의 선폭보다 좁게 형성하거나(도 3a) 넓게 형성할 수 있다(도 3b).
또한, 상기 비정질실리콘 패턴(50)은 도 3c에 도시한 바와 같이 제2 게이트 라인(30)과 데이터 라인(35)의 교차부에만 형성하거나, 도 3d에 도시한 바와 같이 복수개의 데이터 라인(35)에 대응하여 형성할 수 있다.
그러나, 도 3a, 도 3b 및 도 3c의 방법들은 데이터 라인(35)과 비정질실리콘 패턴(50)의 하부에서 제2 게이트 라인(30)의 단차가 계속 존재하고, 비정질실리콘 패턴(50)의 폭이 데이터 라인(35)의 선폭보다 넓을 경우 인접한 비정질실리콘 패턴(50)과 비정질실리콘 패턴(50)이 서로 붙을 수 있다는 문제가 있다.
또한, 도 3d의 방법에 의하면, 데이터 라인(35)의 피치가 줄어들면서 비정질실리콘 패턴(50)이 명확하게 정의되지 않을 경우 인접한 데이터 라인(35)과 데이터 라인(35) 사이에 기생 박막 트랜지스터가 형성되어 신호 간섭이 발생하는 문제가 있다.
따라서, 본 발명의 일 목적은 상술한 종래 방법의 문제점을 해결하기 위한 것으로서 배선 불량을 방지할 수 있는 액정표시장치를 제공하는데 있다.
본 발명의 다른 목적은 배선 불량을 방지할 수 있는 액정표시장치의 제조 방법을 제공하는데 있다.
상기한 일 목적을 달성하기 위하여 본 발명은, 기판; 상기 기판 상의 표시 영역에, 상기 표시 영역의 제1 주변 영역의 일측으로 신장되는 복수개의 제1 게이트 라인들 및 상기 제1 게이트 라인과 상기 표시 영역을 중심으로 좌우 대칭되도록 상기 제1 주변 영역의 타측으로 신장되는 복수개의 제2 게이트 라인들로 이루어진 복수개의 게이트 라인들과 복수개의 데이터 라인들이 서로 교차하여 형성된 복수개의 화소부들; 상기 표시 영역의 제2 주변 영역에 배치되어 상기 복수개의 데이터 라인들을 구동하기 위한 데이터 구동회로; 및 상기 데이터 구동회로의 일측에 배치되어 상기 복수개의 제1 게이트 라인들 및 복수개의 제2 게이트 라인들을 구동하기 위한 게이트 구동회로를 구비하고, 상기 제2 주변 영역 중 상기 제2 게이트 라인과 데이터 라인이 교차하는 부분에, 상기 제2 게이트 라인과 제2 게이트 라인 사이의 골을 메우도록 상기 제2 게이트 라인과 평행하게 단차 보상 패턴이 형성된 것을 특징으로 하는 액정표시장치를 제공한다.
바람직하게는, 상기 단차 보상 패턴의 높이는 상기 게이트 라인의 높이와 동일하거나, 상기 게이트 라인의 높이와의 차이가 20% 이내이다.
본 발명의 바람직한 실시예에 의하면, 각각의 화소부는 상기 기판 상에 형성되고, 각각의 게이트 라인으로부터 분기된 게이트 전극; 상기 게이트 전극을 포함한 기판 상에 형성된 게이트 절연막; 상기 게이트 전극 위의 상기 게이트 절연막 상에 형성된 액티브 패턴; 및 상기 액티브 패턴과의 사이에 오믹 콘택 패턴을 개재하여 형성되며, 상기 데이터 라인으로부터 분기된 소오스/드레인 전극을 포함하여 형성된 박막 트랜지스터와, 상기 박막 트랜지스터의 상기 소오스 전극 또는 드레인 전극 중의 어느 하나와 전기적으로 연결되는 화소 전극을 포함한다.
상기 단차 보상 패턴은 상기 액티브 패턴과 동일한 층으로 형성되며, 상기 오믹 콘택 패턴은 상기 데이터 라인과 액티브 패턴과의 사이 및 상기 데이터 라인과 단차 보상 패턴과의 사이에만 형성된다.
상기한 다른 목적을 달성하기 위하여 본 발명은, 기판 상의 표시 영역에, 상기 표시 영역의 제1 주변 영역의 일측으로 신장되는 복수개의 제1 게이트 라인들 및 상기 제1 게이트 라인과 상기 표시 영역을 중심으로 좌우 대칭되도록 상기 제1 주변 영역의 타측으로 신장되는 복수개의 제2 게이트 라인들로 이루어진 복수개의 게이트 라인들을 형성하는 단계; 상기 복수개의 게이트 라인들 및 기판 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 복수개의 데이터 라인들을 형성하는 단계를 구비하며, 상기 데이터 라인들을 형성하는 단계 전에, 상기 표시 영역의 제2 주변 영역 중 상기 제2 게이트 라인과 데이터 라인이 교차하는 부분에 상기 제2 게이트 라인과 제2 게이트 라인 사이의 골을 메우도록 상기 제2 게이트 라인과 평행하게 단차 보상 패턴을 형성하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조 방법을 제공한다.
본 발명에 의하면, 표시 영역의 제2 주변 영역, 즉 데이터 라인의 팬 아웃부 상의 제2 게이트 라인과 데이터 라인이 교차하는 부분에 상기 게이트 라인과 평행하게 단차 보상 패턴을 형성한다. 상기 단차 보상 패턴은 상기 제2 게이트 라인과 제2 게이트 라인 사이의 골을 메우도록 형성된다.
따라서, 상기 단차 보상 패턴에 의해 게이트 라인의 단차를 평탄화시킴으로써, 데이터 라인의 팬 아웃부에서 데이터 라인이 단선되는 것을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 의한 액정표시장치의 평면도이고, 도 5는 도 4의 D 부분의 확대도이다. 도 6a는 도 4의 표시 영역에 형성되는 화소부의 단면도이고, 도 6b 및 도 6c는 각각, 도 5의 EE'선 및 FF'선에 따른 단면도들이다.
도 4, 도 5, 도 6a 및 도 6b를 참조하면, 본 발명의 액정표시장치는 하부 기판(즉, 박막 트랜지스터 기판)(100), 상기 하부 기판(100)과 대향하는 상부 기판(105) 및 상기 하부 기판(100)과 상부 기판(105) 사이에 형성된 액정층(도시하지 않음)으로 이루어진 액정표시패널을 구비한다.
상기 하부 기판(100)은 상부 기판(105)과 오버랩되는 제1 영역과 오버랩되지 않는 제2 영역으로 구분된다. 상기 제1 영역은 표시 영역(110)과 주변 영역(115, 116)을 포함하고, 상기 표시 영역(110)과 주변 영역(115, 116)은 액정이 주입된 다음 그 주입부가 실런트(sealant)로 봉인된다.
상기 표시 영역(110) 상에는 복수개의 게이트 라인(120, 125)과 복수개의 데이터 라인(135)이 교차 배열되어 단위 화소 영역을 한정한다. 상기 게이트 라인(120, 125)과 데이터 라인(135)의 교차점에는 스위칭 소자인 박막 트랜지스터(TFT)가 연결된다. 상기 박막 트랜지스터는 도 6a에 도시한 바와 같이, 제1 절연 기판(101) 상에 형성되고 상기 게이트 라인(120, 125)으로부터 분기된 게이트 전극(126), 상기 게이트 전극(126) 및 제1 절연 기판(101) 상에 형성된 게이트 절연막(128), 상기 게이트 전극(126) 위의 게이트 절연막(128) 상에 형성된 비정질실리콘 액티브 패턴(130a) 그리고 상기 액티브 패턴(130a)과의 사이에 n+ 비정질실리콘으로 이루어진 제1 오믹 콘택 패턴(132a)을 개재하여 형성되고 상기 데이터 라인(135)으로부터 분기된 소오스 전극(136) 및 드레인 전극(138)을 포함한다.
상기 박막 트랜지스터(TFT)를 포함한 제1 절연 기판(101) 상에는 실리콘 질화물과 같은 무기 절연물질이나 감광성 아크릴계 수지와 같은 유기 절연물질로 이루어진 보호막(140)이 형성된다. 상기 보호막(140) 상에는 상기 보호막(140)을 관통하는 콘택홀(142)을 통해 상기 박막 트랜지스터의 소오스 전극(136) 또는 드레인 전극(138) 중의 어느 하나, 예를 들어 드레인 전극(138)과 전기적으로 연결되는 화소 전극(144)이 형성된다. 투과형 액정표시장치의 경우, 상기 화소 전극(144)은 인듐-틴-옥사이드(Indium-Tin-Oxide; ITO) 또는 인듐-징크-옥사이드(Indium-Zinc-Oxide)와 같은 투명 도전막으로 형성된다. 반사형 액정표시장치의 경우, 상기 화소 전극(144)은 크롬(Cr), 몰리브덴(Mo), 알루미늄 네오디뮴(AlNd), 구리(Cu) 또는 이들의 합금으로 이루어진 금속막으로 형성된다. 반투과형 액정표시장치의 경우, 상기 화소 전극(144)은 투명 전극과 반사 전극이 적층된 다중 막으로 형성된다.
상기 복수개의 게이트 라인들은 상기 표시 영역(110)의 제1 주변 영역(115)의 일측으로 신장되는 복수개의 제1 게이트 라인(120) 및 상기 제1 게이트 라인(120)과 상기 표시 영역(110)을 중심으로 좌우 대칭되도록 상기 제1 주변 영역(115)의 타측으로 신장되는 복수개의 제2 게이트 라인(125)으로 이루어진다. 예를 들어, 하나의 수평 라인을 이루는 복수개의 화소들 중 홀수 번째 화소들은 대응되는 홀수 번째 게이트 라인(120)에 의해 구동되고, 짝수 번째 화소들은 대응되는 짝수 번째 게이트 라인(125)에 의해 구동된다. 따라서, 하나의 수평 라인의 모든 화소들이 표시되기 위해서는 두 개의 게이트 라인들(120, 125)이 구동되므로, 게이트 라인의 수는 두 배로 증가한다. 이와 같은 게이트 구동방식에 의해 수평 방향으로 인접한 두 개의 박막 트랜지스터들이 하나의 데이터 라인(135)을 공유하고 두 개의 박막 트랜지스터들은 서로 분리된 게이트 라인(120, 125)에 연결된다.
상기 표시 영역(110)의 제2 주변 영역(116)에는 상기 제1 및 제2 게이트 라인들(120, 125)을 구동하기 위한 게이트 구동회로(145) 및 상기 데이터 라인(135)을 구동하기 위한 데이터 구동회로(150)가 배치된다.
상부 기판(105)에는 상기 화소 전극(144)에 대응하는 적(R), 녹(G), 청(B)의 컬러 필터(도시하지 않음) 및 투명 공통 전극(도시하지 않음)이 형성된다. 상부 기판(105)의 컬러 필터 영역을 제외한 영역에는 차광 기능을 하는 블랙 매트릭스(도시하지 않음)가 형성된다. 상기 블랙 매트릭스는 복수개의 화소 영역을 구획하여 인접한 화소 간의 경계부에서 빛이 새는 것을 방지하는 역할을 한다.
도 5, 도 6b 및 도 6c에 도시한 바와 같이 본 발명에 의하면, 하부 기판(100) 상의 표시 영역(105)의 제2 주변 영역(116) 중에서 데이터 라인(135)의 팬 아웃부(O) 내의 상기 제2 게이트 라인(125)과 데이터 라인(135)이 교차하는 부분에 단차 보상 패턴(130b)이 형성된다.
상기 단차 보상 패턴(130b)은 상기 제2 게이트 라인(125)과 제2 게이트 라인(125) 사이의 골을 메우도록 상기 제2 게이트 라인(125)과 평행하게 형성된다. 상기 단차 보상 패턴(130b)은 제1 게이트 라인(125)과 제2 게이트 라인(125) 사이의 골을 충분히 메울 수 있도록 상기 제2 게이트 라인(125)의 높이와 동일하게 형성하거나, 상기 제2 게이트 라인(125)의 높이와의 차이가 20% 이내가 되는 높이로 형성한다. 이와 같이 단차 보상 패턴(130b)에 의해 게이트 라인의 단차를 제거할 수 있으므로, 팬 아웃부(O)에서 데이터 라인(135)이 단선되는 것을 방지할 수 있다.
바람직하게는, 상기 단차 보상 패턴(130b)은 표시 영역(110) 상에 형성되는 박막 트랜지스터의 액티브 패턴(130a)과 동일한 층으로 이루어진다. 따라서, 비정질실리콘으로 이루어진 상기 단차 보상 패턴(130b)과 상기 데이터 라인(135) 사이에는 n+ 도핑된 비정질실리콘으로 제2 오믹 콘택 패턴(132b)이 형성된다. 즉, 상기 제2 오믹 콘택 패턴(132b)은 상기 데이터 라인(135)과 데이터 라인(135) 사이에는 형성되지 않고, 상기 데이터 라인(135)의 하부에만 형성된다.
도 7a 내지 도 9c는 본 발명에 의한 액정표시장치의 제조 방법을 설명하기 위한 단면도들이다. 여기서, 각 a도는 표시 영역(110)에 형성되는 화소부의 단면도이고, 각 b도 및 c도는 도 5의 EE'선 및 FF'선에 따른 단면도들이다.
도 7a, 도 7b 및 도 7c를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 제1 절연 기판(101) 상에 약 500Å의 크롬(Cr) 및 약 2500Å의 알루미늄-네오디뮴(AlNd)으로 이루어진 제1 금속막을 증착한 후, 사진식각 공정으로 상기 제1 금속막을 패터닝하여 기판(101) 상의 표시 영역(110)의 제1 주변 영역(115)의 일측으로 신장되는 복수개의 제1 게이트 라인들(120), 상기 제1 게이트 라인(120)과 상기 표시 영역(110)을 중심으로 좌우 대칭되도록 상기 제1 주변 영역(115)의 타측으로 신장되는 복수개의 제2 게이트 라인들(125) 및 각각의 게이트 라인(120, 125)으로부터 분기된 박막 트랜지스터의 게이트 전극(126)들을 형성한다.
상기 제1 및 제2 게이트 라인(120, 125)들과 게이트 전극(126)들이 형성된 기판(101)의 전면에 실리콘 질화물을 플라즈마 화학기상증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 약 4000∼4500Å의 두께로 증착하여 게이트 절연막(128)을 형성한다.
도 8a, 도 8b 및 도 8c를 참조하면, 상기 게이트 절연막(128) 상에 액티브층으로서, 예컨대 비정질실리콘층을 PECVD 방법에 의해 약 2000∼2500Å의 두께로 증착하고, 그 위에 오믹 콘택층으로서, 예컨대 n+ 도핑된 비정질실리콘층을 PECVD 방법에 의해 약 500Å의 두께로 증착한다. 바람직하게는, 상기 액티브층 및 오믹 콘택층은 PECVD 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다. 이어서, 사진식각 공정으로 상기 막들을 패터닝하여 게이트 전극(126) 위의 게이트 절연막(128) 상에 비정질실리콘으로 이루어진 액티브 패턴(130a) 및 n+ 도핑된 비정질실리콘으로 이루어진 제1 오믹 콘택 패턴(132a)을 형성한다.
이와 동시에, 상기 표시 영역(110)의 제2 주변 영역(116) 중 상기 제2 게이트 라인(125)과 데이터 라인(135)이 교차하는 부분에 상기 제2 게이트 라인(125)과 평행하게 비정질실리콘으로 이루어진 단차 보상 패턴(130b) 및 n+ 도핑된 비정질실리콘으로 이루어진 제2 오믹 콘택 패턴(132b)을 형성한다. 상기 단차 보상 패턴(130b)은 상기 제2 게이트 라인(125)과 제2 게이트 라인(125) 사이의 골을 충분히 메우도록 상기 제2 게이트 라인(125)의 높이와 동일하게 형성하거나, 상기 제2 게이트 라인(125)의 높이와의 차이가 20% 이내가 되는 높이로 형성한다.
도 9a, 도 9b 및 도 9c를 참조하면, 상기 액티브 패턴(130a), 단차 보상 패턴(130b), 제1 및 제2 오믹 콘택 패턴(132a, 132b) 및 게이트 절연막(128) 상에 크롬(Cr)이나 알루미늄(Al)과 같은 제2 금속막을 약 1500∼4000Å의 두께로 증착한 후, 사진식각 공정으로 상기 제2 금속막을 패터닝하여 상기 게이트 라인(120, 125)에 직교하는 데이터 라인(135) 및 상기 데이터 라인(135)으로부터 분기된 소오스/드레인 전극(136, 138)을 형성한다.
그런 다음, 상기 제2 금속막을 패터닝하는데 사용되었던 포토레지스트 패턴을 제거하지 않은 상태에서, 상기 소오스 전극(136)과 드레인 전극(138) 사이의 노출된 제1 오믹 콘택 패턴(132a)을 반응성 이온 식각(reactive ion etching; RIE) 방법에 의해 제거해냄으로써, 상기 소오스 전극(136)과 드레인 전극(138) 사이의 노출된 액티브 영역을 박막 트랜지스터의 채널 영역으로 제공한다.
이와 동시에, 상기 표시 영역(110)의 제2 주변 영역(116)에서 상기 데이터 라인(135)에 의해 노출된 제2 오믹 콘택 패턴(132b)을 제거한다. 그러면, 상기 제2 오믹 콘택 패턴(132b)은 데이터 라인(135)의 하부에만 존재한다.
이어서, 도 6을 참조하면, 상기 결과물의 전면에 실리콘 질화물과 같은 무기 절연물질이나 감광성 아크릴계 수지와 같은 유기 절연물질로 이루어진 보호막(140)을 형성한다. 바람직하게는, 저 유전율을 갖는 유기 절연물질로 보호막(140)을 형성하여 화소 전극(144)을 데이터 라인(135)과 게이트 라인(120, 125)에 각각 중첩시킴으로써 개구율을 높일 수 있다.
사진식각 공정으로 상기 보호막(140)을 식각하여 상기 드레인 전극(138)을 노출하는 콘택홀(142)을 형성한다. 이때, 반사형 또는 반투과형 액정표시장치의 경우, 유기 절연물질로 이루어진 보호막(140)의 표면에 액정을 투과하는 빛을 산란시켜 시야각을 개선시키기 위한 복수개의 요철을 형성한다.
상기 보호막(140) 및 콘택홀(142) 상에 ITO 또는 IZO와 같은 투명 도전막이나 크롬(Cr), 몰리브덴(Mo), 알루미늄 네오디뮴(AlNd), 구리(Cu) 또는 이들의 합금으로 이루어진 반사막을 증착한 후, 이를 사진식각 공정으로 패터닝하여 상기 콘택홀(142)을 통해 상기 박막 트랜지스터의 드레인 전극(138)과 전기적으로 연결되는 화소 전극(144)을 형성한다.
상기 화소 전극(144) 상에 레지스트를 도포하고 러빙(rubbing) 처리 등을 통해 액정층 내의 액정 분자들을 선택된 각으로 프리틸팅시키는 제1 배향막(도시하지 않음)을 형성함으로써, 하부 기판(100)을 완성한다.
계속해서, 상기 제1 절연 기판(101)과 동일한 물질로 구성된 제2 절연 기판(도시하지 않음) 상에 컬러 필터, 공통 전극 및 제2 배향막을 순차적으로 형성하여 상부 기판(105)을 완성한다. 이때, 상기 제2 절연 기판 상의 상기 컬러 필터를 제외한 영역에는 블랙 매트릭스가 형성된다.
이어서, 상기 상부 기판(105)이 하부 기판(100)에 대향하도록 배치한 다음, 하부 기판(100)과 상부 기판(105) 사이에 스페이서(도시하지 않음)를 개재하여 접합함으로써 두 기판(100, 105) 사이에 소정의 공간이 형성되도록 한다. 그런 후, 상기 상부 기판(105)과 하부 기판(100) 상의 공간에 액정 물질을 주입하여 액정층을 형성함으로써, 본 발명에 의한 액정표시장치의 액정표시패널을 완성한다.
상술한 바와 같이 본 발명에 의한 액정표시장치 및 그 제조 방법에 의하면, 표시 영역의 제2 주변 영역, 즉 데이터 라인의 팬 아웃부 상의 제2 게이트 라인과 데이터 라인이 교차하는 부분에 상기 게이트 라인과 평행하게 단차 보상 패턴을 형성한다. 상기 단차 보상 패턴은 상기 제2 게이트 라인과 제2 게이트 라인 사이의 골을 메우도록 형성된다.
따라서, 상기 단차 보상 패턴에 의해 게이트 라인의 단차를 평탄화시킴으로써, 데이터 라인의 팬 아웃부에서 데이터 라인이 단선되는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 방법에 의한 액정표시장치의 평면도이다.
도 2a는 도 1의 A 부분의 확대도이고, 도 2b는 도 2a의 BB'선에 따른 단면도이다.
도 3a 내지 도 3d는 여러 가지 종래 방법들에 의한 게이트 라인과 데이터 라인의 교차부를 나타낸 평면도들이다.
도 4는 본 발명에 의한 액정표시장치의 평면도이다.
도 5는 도 4의 D 부분의 확대도이다.
도 6a는 도 4의 표시 영역에 형성되는 화소부의 단면도이고, 도 6b 및 도 6c는 각각, 도 5의 EE'선 및 FF'선에 따른 단면도들이다.
도 7a 내지 도 9c는 본 발명에 의한 액정표시장치의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 하부 기판 101 : 제1 절연 기판
105 : 상부 기판 110 : 표시 영역
115, 116 : 주변 영역 120, 125 : 게이트 라인
126 : 게이트 전극 128 : 게이트 절연막
130a : 액티브 패턴 130b : 단차 보상 패턴
132a, 132b : 오믹 콘택 패턴
135 : 데이터 라인 140 : 보호막
142 : 콘택홀 144 : 화소 전극
145 : 게이트 구동회로 150 : 데이터 구동회로

Claims (12)

  1. 기판;
    상기 기판 상의 표시 영역에, 상기 표시 영역의 제1 주변 영역의 일측으로 신장되는 복수개의 제1 게이트 라인들 및 상기 제1 게이트 라인과 상기 표시 영역을 중심으로 좌우 대칭되도록 상기 제1 주변 영역의 타측으로 신장되는 복수개의 제2 게이트 라인들로 이루어진 복수개의 게이트 라인들과 복수개의 데이터 라인들이 서로 교차하여 형성된 복수개의 화소부들;
    상기 표시 영역의 제2 주변 영역에 배치되어 상기 복수개의 데이터 라인들을 구동하기 위한 데이터 구동회로; 및
    상기 데이터 구동회로의 일측에 배치되어 상기 복수개의 제1 게이트 라인들 및 복수개의 제2 게이트 라인들을 구동하기 위한 게이트 구동회로를 구비하고,
    상기 제2 주변 영역 중 상기 제2 게이트 라인과 데이터 라인이 교차하는 부분에, 상기 제2 게이트 라인과 제2 게이트 라인 사이의 골을 메우도록 상기 제2 게이트 라인과 평행하게 단차 보상 패턴이 형성된 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 단차 보상 패턴의 높이는 상기 게이트 라인의 높이와 동일하거나, 상기 게이트 라인의 높이와의 차이가 20% 이내인 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 각각의 화소부는
    상기 기판 상에 형성되고, 각각의 게이트 라인으로부터 분기된 게이트 전극;
    상기 게이트 전극을 포함한 기판 상에 형성된 게이트 절연막;
    상기 게이트 전극 위의 상기 게이트 절연막 상에 형성된 액티브 패턴; 및
    상기 액티브 패턴과의 사이에 오믹 콘택 패턴을 개재하여 형성되며, 상기 데이터 라인으로부터 분기된 소오스/드레인 전극을 포함하여 형성된 박막 트랜지스터와,
    상기 박막 트랜지스터의 상기 소오스 전극 또는 드레인 전극 중의 어느 하나와 전기적으로 연결되는 화소 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서, 상기 단차 보상 패턴은 상기 액티브 패턴과 동일한 층으로 형성된 것을 특징으로 하는 액정표시장치.
  5. 제3항에 있어서, 상기 오믹 콘택 패턴은 상기 데이터 라인과 액티브 패턴과의 사이 및 상기 데이터 라인과 단차 보상 패턴과의 사이에만 형성된 것을 특징으로 하는 액정표시장치.
  6. 제3항에 있어서, 상기 단차 보상 패턴 및 액티브 패턴은 비정질실리콘으로 이루어지고, 상기 오믹 콘택 패턴은 n+ 도핑된 비정질실리콘으로 이루어진 것을 특징으로 하는 액정표시장치.
  7. 기판 상의 표시 영역에, 상기 표시 영역의 제1 주변 영역의 일측으로 신장되는 복수개의 제1 게이트 라인들 및 상기 제1 게이트 라인과 상기 표시 영역을 중심으로 좌우 대칭되도록 상기 제1 주변 영역의 타측으로 신장되는 복수개의 제2 게이트 라인들로 이루어진 복수개의 게이트 라인들을 형성하는 단계;
    상기 복수개의 게이트 라인들 및 기판 상에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 복수개의 데이터 라인들을 형성하는 단계를 구비하며,
    상기 데이터 라인들을 형성하는 단계 전에, 상기 표시 영역의 제2 주변 영역 중 상기 제2 게이트 라인과 데이터 라인이 교차하는 부분에 상기 제2 게이트 라인과 제2 게이트 라인 사이의 골을 메우도록 상기 제2 게이트 라인과 평행하게 단차 보상 패턴을 형성하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  8. 제7항에 있어서, 상기 단차 보상 패턴은 상기 게이트 라인의 높이와 동일하거나, 상기 게이트 라인의 높이와의 차이가 20% 이내인 높이로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  9. 제7항에 있어서, 상기 복수개의 데이터 라인들을 형성하는 단계 전에, 상기 표시 영역의 상기 게이트 절연막 상에 액티브 패턴 및 오믹 콘택 패턴을 순차적으로 형성하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  10. 제9항에 있어서, 상기 액티브 패턴 및 오믹 콘택 패턴을 형성하는 단계에서 상기 단차 보상 패턴을 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  11. 제9항에 있어서, 상기 복수개의 데이터 라인들을 형성하는 단계 후, 상기 데이터 라인에 의해 노출된 상기 오믹 콘택 패턴을 제거하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 제9항에 있어서, 상기 단차 보상 패턴 및 액티브 패턴은 비정질실리콘으로 형성하고, 상기 오믹 콘택 패턴은 n+ 도핑된 비정질실리콘으로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020030094356A 2003-12-22 2003-12-22 액정표시장치 및 그 제조 방법 KR20050062692A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094356A KR20050062692A (ko) 2003-12-22 2003-12-22 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094356A KR20050062692A (ko) 2003-12-22 2003-12-22 액정표시장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050062692A true KR20050062692A (ko) 2005-06-27

Family

ID=37254647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094356A KR20050062692A (ko) 2003-12-22 2003-12-22 액정표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050062692A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148563B1 (ko) * 2005-06-30 2012-05-23 엘지디스플레이 주식회사 액정표시장치
US11594560B2 (en) 2019-12-20 2023-02-28 Samsung Display Co., Ltd. Display apparatus
US11621312B2 (en) 2020-03-20 2023-04-04 Samsung Display Co., Ltd. Display device
US11626464B2 (en) 2019-08-07 2023-04-11 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148563B1 (ko) * 2005-06-30 2012-05-23 엘지디스플레이 주식회사 액정표시장치
US11626464B2 (en) 2019-08-07 2023-04-11 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof
US11594560B2 (en) 2019-12-20 2023-02-28 Samsung Display Co., Ltd. Display apparatus
US11621312B2 (en) 2020-03-20 2023-04-04 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
US20060187368A1 (en) Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
US8599348B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
KR20040001695A (ko) 액정표시장치와 그 제조방법
KR20090008535A (ko) 표시 기판 및 이의 제조 방법
US20010050747A1 (en) Substrate of LCD device and method of manufacture thereof
GB2453412A (en) Liquid crystal display device
KR20080028565A (ko) 액정표시패널
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20110105612A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101551303B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR20110132724A (ko) 횡전계형 액정표시장치 및 이의 제조 방법
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20050062692A (ko) 액정표시장치 및 그 제조 방법
KR100640048B1 (ko) 액정표시장치 및 그의 제조방법
KR20080060889A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100630878B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid