KR100960686B1 - 멀티도메인 구조 액정표시장치 및 그의 제조 방법 - Google Patents

멀티도메인 구조 액정표시장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100960686B1
KR100960686B1 KR1020030036876A KR20030036876A KR100960686B1 KR 100960686 B1 KR100960686 B1 KR 100960686B1 KR 1020030036876 A KR1020030036876 A KR 1020030036876A KR 20030036876 A KR20030036876 A KR 20030036876A KR 100960686 B1 KR100960686 B1 KR 100960686B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
substrate
pixel
crystal display
Prior art date
Application number
KR1020030036876A
Other languages
English (en)
Other versions
KR20040105491A (ko
Inventor
진교원
김도성
김정기
신형범
김도연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030036876A priority Critical patent/KR100960686B1/ko
Priority to US10/862,537 priority patent/US7113239B2/en
Publication of KR20040105491A publication Critical patent/KR20040105491A/ko
Application granted granted Critical
Publication of KR100960686B1 publication Critical patent/KR100960686B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 멀티도메인 구조 액정표시장치에 의하면, 기존의 서로 다른 기판에 전기장 왜곡 구조물을 구비하는 구조와 다르게 동일 기판에 별도의 공정추가없이 볼록부 또는 오목부 구조물을 포함하는 도메인 분할 구조를 제공하기 때문에, 첫째 미스 얼라인에 의한 빛샘 현상을 방지할 수 있고, 둘째 공정수를 줄여 생산수율을 높일 수 있으며, 셋째 합착마진의 최소화를 통해 개구율을 향상시킬 수 있다.

Description

멀티도메인 구조 액정표시장치 및 그의 제조 방법{multi domain structure liquid crystal display devices and manufacturing method of the same}
도 1a, 1b는 일반적인 액정표시장치의 한 화소부에 대한 평면도로서, 도 1a는 박막트랜지스터를 포함하는 어레이 소자가 형성된 기판(어레이 기판)에 대한 평면도이고, 도 1b는 컬러필터가 형성된 기판(컬러필터 기판)에 대한 평면도.
도 2는 상기 도 1a, 1b의 절단선 I-I에 따라 절단된 단면도.
도 3a, 3b는 기존의 2 도메인 구조 액정표시장치에 도면으로서, 도 3a는 어레이 기판에 대한 평면도이고, 도 3b는 컬러필터 기판에 대한 평면도.
도 4는 상기 도 3a, 3b의 절단선 II-II에 따라 절단된 단면을 도시한 단면도.
도 5a, 5b는 본 발명의 제 1 실시예에 따른 2 도메인 구조 액정표시장치에 대한 도면으로서, 도 5a는 어레이 소자가 형성된 기판(제 1 기판)에 대한 평면도이고, 도 5b는 컬러필터 소자가 형성된 기판(제 2 기판)에 대한 평면도.
도 6은 상기 도 5a, 5b의 절단선 III-III에 따라 절단된 단면을 도시한 단면도.
도 7은 본 발명의 제 2 실시예에 따른 2 도메인 구조 액정표시장치용 어레이 기판에 대한 평면도.
도 8은 상기 도 7의 절단선 IV-IV에 따라 절단된 단면을 도시한 단면도.
도 9는 본 발명의 제 3 실시예에 따른 2 도메인 구조 액정표시장치용 어레이 기판에 대한 평면도.
도 10은 상기 도 9의 절단선 V-V에 따라 절단된 단면을 도시한 단면도.
도 11은 본 발명의 제 4 실시예에 따른 2 도메인 구조 액정표시장치용 어레이 기판에 대한 평면도.
도 12는 상기 도 11의 절단선 VI-VI에 따라 절단된 단면을 도시한 단면도.
도 13a 내지 13d는 본 발명의 제 5 실시예에 따른 2 도메인 구조 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 공정 단면도.
도 14는 본 발명에 따른 멀티도메인 구조 액정표시장치의 볼록부 패턴에 의한 도메인 분할 효과를 시뮬레이션(simulation)을 통하여 확인한 결과를 나타낸 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
210 : 제 1 기판 216 : 보조 전극
218 : 제 1 버퍼패턴 220 : 게이트 절연막
228 : 데이터 배선 230 : 제 2 버퍼패턴
234 : 슬릿부 236 : 볼록부
238 : 화소 전극 240 : 제 1 배향막
250 : 제 2 기판 252 : 블랙매트릭스
254 : 컬러필터 256 : 공통 전극
258 : 제 2 배향막 P : 화소 영역
본 발명은 액정표시장치에 관한 것이며, 특히 멀티도메인 구조 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정표시장치는 다양한 형태로 이루어질 수 있는데, 현재 박막트랜지스터와 박막트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정표시장치는, 두 기판의 내부면에 각각 전극이 형성되어 있어, 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방 식이다.
이하, 도 1a, 1b는 일반적인 액정표시장치의 한 화소부에 대한 평면도로서, 도 1a는 박막트랜지스터를 포함하는 어레이 소자가 형성된 기판(어레이 기판)에 대한 평면도이고, 도 1b는 컬러필터가 형성된 기판(컬러필터 기판)에 대한 평면도이다.
도 1a에서는, 제 1 방향으로 게이트 배선(14)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(24)이 형성되어 있으며, 상기 게이트 배선(14) 및 데이터 배선(24)이 교차되는 영역 들은 화면을 구현하는 최소 단위인 화소 영역(P)으로 정의되고, 게이트 배선(14) 및 데이터 배선(24)의 교차지점에는 박막트랜지스터(T)가 형성되어 있으며, 박막트랜지스터(T)와 연결된 화소 영역(P)에는 화소 전극(28)이 형성되어 있다.
상기 박막트랜지스터(T)는, 게이트 배선(14)에서 분기된 게이트 전극(12)과, 데이터 배선(24)에서 분기된 소스 전극(20)과, 소스 전극(20)과 이격되게 위치되는 드레인 전극(22)과, 게이트 전극(12)을 덮는 위치에서 소스 전극(20) 및 드레인 전극(22)과 일정간격 중첩되게 위치하는 반도체층(18)으로 이루어진다.
그리고, 상기 화소 전극(28)을 덮는 영역에는 미도시한 액정층의 초기 배향을 유도하는 제 1 배향막(30)이 형성되어 있다.
도 1b에서는, 화소 영역(P)을 오픈부로 하여, 화소 영역(P)별 경계부를 두른 위치에 블랙매트릭스(52)가 형성되어 있고, 블랙매트릭스(52)를 컬러별 경계부로 하여 화소 영역(P)별로 적, 녹, 청 컬러필터(54a, 54b, 54c)가 차례대로 배열되어 있고, 상기 적, 녹, 청 컬러필터(54a, 54b, 54c)는 컬러필터(54)를 이룬다.
상기 블랙매트릭스(52) 및 컬러필터(54)를 덮는 영역에는 공통 전극(56) 및 제 2 배향막(58)이 차례대로 형성되어 있다.
도 2는 상기 도 1a, 1b의 절단선 I-I에 따라 절단된 단면도로서, 액정층을 포함한 단면구조로 도시하였다.
도시한 바와 같이, 제 1, 2 기판(10, 50)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 50) 사이에는 액정층(70)이 개재되어 있으며, 액정층(70)과 접하는 제 1, 2 기판(10, 50) 내부면에는 제 1, 2 배향막(30, 58)이 각각 형성되어 있다. 도면에서 제시한 액정층(70)은 전압 무인가시에는 90°꼬인 구조를 갖고, 전압 인가시에는 기판에 대해서 수직 방향으로 배열되는 TN(twisted nematic) 모드에 해당된다.
그리고, 상기 제 1, 2 배향막(30, 58)은 서로 역방향으로 러빙처리되어 있다.
전압 인가시, 화소 영역(P) 내 액정분자(72)는 모두 일정한 동일 방향으로 기판 면에 수직되게 배열되는데, 이러한 배열 특성에 따라 시야각 변동에 따라 액정 분자(72)의 장축에 의해 제어되는 빛의 세기(L1)와 액정 분자(72)의 단축에 의해 제어되는 빛의 세기(L2) 차이에 의해, 사용자는 시야각에 따라 화면 밝기가 불균일하게 느껴지게 되는 협시야각을 가지는 단점이 있었다.
이러한 단점을 개선하기 위하여 서브픽셀 단위 또는 픽셀 단위로 액정의 배열을 대칭 구조로 분할하는 멀티 도메인 구조가 제안되고 있다.
통상적으로, TN 모드 액정표시장치에서의 멀티 도메인 구조로는 액정 배향막의 러빙방향을 조절하거나, 또는 전기장 왜곡을 통해 이루어지고 있는데, 후자의 방법에 의하면 전기장 왜곡에 의해 프린지 필드(fringe field)를 형성하여 액정의 배열을 멀티 도메인 구조로 안정화시킬 수 있는 이점을 가지므로 최근에 가장 주목받고 있다.
도 3a, 3b는 기존의 2 도메인 구조 액정표시장치에 도면으로서, 도 3a는 어레이 기판에 대한 평면도이고, 도 3b는 컬러필터 기판에 대한 평면도로서, 상기 도 1a, 1b와 중복되는 부분에 대한 설명은 간략하게 하고, 2 도메인 구조를 이루는 중요 부분을 중심으로 설명한다.
도 3a에서는, 게이트 배선(114) 및 데이터 배선(124)이 서로 교차되게 배치되어 있고, 게이트 배선(114) 및 데이터 배선(124)의 교차지점에 박막트랜지스터(T)가 형성되어 있으며, 박막트랜지스터(T)와 연결되며, 대각선 방향으로 형성된 슬릿부(127)를 가지는 화소 전극(128)이 형성되어 있고, 상기 화소 전극(128)의 슬릿부(127)와 중첩되는 영역에는 보조 전극(113)이 형성되어 있다.
한 예로, 상기 보조 전극(113)은 게이트 배선(114)과 동일 공정에서 동일 물질로 이루어져 화소 전극(128)과는 절연된 상태를 이룬다. 그리고, 상기 보조 전극(113)은 공통 전압 인가를 위해 인출 배선(115)과 연결되어 있다.
그리고, 상기 화소 전극(128)을 덮는 기판 전면에는 제 1 배향막(130)이 형성되어 있다.
도 3b에서는, 화소 영역(P)을 오픈부로 하는 블랙매트릭스(152)가 형성되어 있고, 블랙매트릭스(152)를 컬러별 경계부로 하여 적, 녹, 청 컬러필터(154a, 154b, 154c)가 차례대로 형성되어 있어, 상기 적, 녹, 청 컬러필터(154a, 154b, 154c)는 컬러필터(154)를 이룬다. 그리고, 상기 블랙매트릭스(152)와 컬러필터(154)의 경계부를 두르는 위치에는 돌기패턴(155)이 형성되어 있다.
상기 돌기패턴(155)을 덮는 기판 전면에는 공통 전극(156), 제 2 배향막(158)이 차례대로 형성되어 있다.
이와 같이, 상기 도 3a, 3b에 따른 액정표시장치는 화소 전극(128)의 슬릿부(127), 보조 전극(113), 돌기패턴(155)와 같은 전기장 왜곡을 유도하는 구성물 들에 의해 2 도메인 구조를 갖게 된다.
도 4는 상기 도 3a, 3b의 절단선 II-II에 따라 절단된 단면을 도시한 단면도로서, 도 3a, 3b에 따른 기판 사이에 액정층이 개재된 구조로 도시하였다.
도시한 바와 같이, 제 1, 2 기판(110, 150)이 서로 대향되게 배치되어 있고, 제 1 기판(110) 내부면의 화소 영역(P) 중앙부분에는 보조 전극(113)이 형성되어 있고, 보조 전극(113)을 덮는 기판 전면에는 게이트 절연막(116)이 형성되어 있으며, 게이트 절연막(116) 상부의 화소 영역(P)이 양측부에는 데이터 배선(124)이 각각 형성되어 있고, 데이터 배선(124)을 덮는 기판 전면에 보호층(126)이 형성되어 있으며, 보호층(126) 상부의 화소 영역(P)에는 전술한 보조 전극(113)과 대응된 위치에서 슬릿부(127)를 가지는 화소 전극(128)이 형성되어 있고, 상기 화소 전극(128)을 덮는 영역에는 제 1 배향막(130)이 형성되어 있다.
상기 제 2 기판(150)의 내부면에는, 상기 제 1 기판(110)의 데이터 배선(124)부와 대응된 위치에 블랙매트릭스(152)가 형성되어 있고, 블랙매트릭스(152) 하부에는 블랙매트릭스(152)를 컬러별 경계부로 하는 컬러필터(154)가 형성되어 있으며, 컬러필터(154) 하부에는 공통 전극(156)이 형성되어 있고, 공통 전극(156) 하부에는 상기 제 1 기판(110)의 데이터 배선(124)과 화소 전극(128) 경계부를 덮는 위치에 돌기패턴(155)이 형성되어 있으며, 상기 돌기패턴(155) 및 공통 전극(156)을 덮는 영역에는 제 2 배향막(158)이 형성되어 있다.
그리고, 상기 제 1, 2 배향막(130, 158) 사이에는 액정층(170)이 개재되어 있으며, 상기 액정층(170)은 화소 전극(128)의 슬릿부(127) 및 보조 전극(113) 그리고, 돌기패턴(155)에 의한 전기장 왜곡에 의해 생성된 전계(도면에서, 점선표시된 화살표 방향)에 의해 슬릿부(127)를 기준으로 서로 다른 배열 방향을 가진 2 도메인 구조를 가지게 된다.
상기 2 도메인 구조에서는, 서로 이웃하는 도메인 간 액정 분자(172)가 서로 대칭되는 배열 구조를 가지기 때문에, 상기 도 2에서 전술한 협시야각 문제를 해결하는 것이 가능하다.
그러나, 상기 액정표시장치는 박막트랜지스터를 포함하는 어레이 소자가 형성된 제 1 기판과, 컬러필터가 형성된 제 2 기판의 합착 공정 및 액정층 주입 공정을 거쳐 완성되는 공정 특성 상, 미스 얼라인(mis-align)에 의해 돌기패턴이 제 1 기판의 화소 영역의 가장자리를 많이 벗어나게 되면 빛샘이 발생하게 되므로 합착 마진을 충분히 확보할 필요가 있다. 그러나, 합착 마진을 증가하게 되면 그만큼 개구율이 손실되는 문제점이 있다.
또한, 상기 돌기 패턴은 별도의 공정으로 추가되기 때문에 공정수가 증가되어, 제조 비용이 상승되는 단점이 있었다.
전술한 문제점을 해결하기 위하여, 본 발명에서는 미스 얼라인에 의한 빛샘 현상을 방지할 수 있으며, 공정 수를 줄이고, 개구율을 향상시킬 수 있는 2 도메인 구조 액정표시장치를 제공하고자 한다.
또한, 본 발명에서는 2 도메인 구조외에도 멀티 도메인 구조 액정표시장치까지 광범위하게 적용하고자 한다.
이를 위하여, 본 발명에서는 별도의 돌기패턴을 생략하고, 어레이 소자가 형성된 기판 상에, 별도의 공정 추가없이 돌기패턴 대체 구조물로써, 전기장 왜곡을 생성할 수 있는 오목부 또는 볼록부 패턴을 형성하고자 한다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 제 1, 2 기판과; 상기 제 1 기판 상에 서로 교차되어 있는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 형성되며, 게이트 전극, 반도체층, 소오스 및 드레인 전극으로 이루어진 박막트랜지스터와; 상기 게이트 배선 및 데 이터 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 박막트랜지스터와 연결되며, 상기 화소 영역에 형성된 화소 전극과; 상기 화소 영역 내에 금속층으로 이루어진 전계 유도패턴을 포함하는 멀티도메인 액정표시장치를 제공한다.
상기 화소 영역 내에 형성된 보조전극을 더 포함하는 것을 특징으로 하고, 상기 보조전극 상에 슬릿이 더 형성된 것을 특징으로 하며, 상기 슬릿은 오목부인 것을 특징으로 한다. 그리고, 상기 전계 유도패턴을 복수층으로 더 형성하는 것을 특징으로 하고, 상기 화소 영역 주변에 보조전극을 더 포함하는 것을 특징으로 하며, 상기 전계 유도패턴은 볼록부인 것을 특징으로 한다.
상기 전계 유도패턴은 게이트 배선 및 데이터 배선과 동일 공정에서 동일 물질로 이루어지고, 상기 제 2 기판 상에 형성된 컬러필터 및 블랙매트릭스와, 상기 컬러필터 및 블랙매트릭스 상에 형성된 공통전극과, 상기 공통전극 상에 형성된 제 2 배향막과, 상기 제 1, 2 기판 사이에 형성된 액정층을 더 포함하는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 제 1 기판 상에 서로 교차되어 있는 게이트 배선 및 데이터 배선을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 연결되며, 상기 화소 영역에 화소 전극을 형성하는 단계와; 상기 화소 영역 내에 금속층으로 이루어진 전계 유도패턴을 형성하는 단계와; 상기 제 1 기판과 대향한 제 2 기판 사이에 액정층을 개재하는 단계를 포함하는 것을 특징으로 하는 멀티도메인 액정표시장치 제조방법을 제공한다.
그리고, 본 발명의 제 3 특징에서는, 제 1, 2 기판과; 상기 제 1 기판 상에 서로 교차되어 있는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 형성되며, 게이트 전극, 반도체층, 소오스 및 드레인 전극으로 이루어진 박막트랜지스터와; 상기 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 박막트랜지스터와 연결되며, 상기 화소 영역에 형성된 화소 전극과; 상기 화소 영역 내에 반도체층으로 이루어진 전계 유도패턴을 포함하는 멀티도메인 액정표시장치를 제공한다.
상기 화소 영역 내에 형성된 보조전극을 더 포함하는 것을 특징으로 하고, 상기 보조전극 상에 슬릿이 더 형성된 것을 특징으로 하며, 상기 슬릿은 오목부인 것을 특징으로 하고, 상기 전계 유도패턴을 복수층으로 더 형성하고, 상기 화소 영역 주변에 보조전극을 더 포함하는 것을 특징으로 하며, 상기 전계 유도패턴은 볼록부인 것을 특징으로 한다.
상기 전계 유도패턴은 비정질 실리콘 물질 및 불순물 비정질 실리콘 물질로 이루어지고, 상기 제 2 기판 상에 형성된 컬러필터 및 블랙매트릭스와, 상기 컬러필터 및 블랙매트릭스 상에 형성된 공통전극과, 상기 공통전극 상에 형성된 제 2 배향막과, 상기 제 1, 2 기판 사이에 형성된 액정층을 더 포함하는 것을 특징으로 한다.
본 발명의 제 4 특징에서는, 제 1 기판 상에 서로 교차되어 있는 게이트 배선 및 데이터 배선을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 연결 되며, 상기 화소 영역에 화소 전극을 형성하는 단계와; 상기 화소 영역 내에 반도체층으로 이루어진 전계 유도패턴을 형성하는 단계와; 상기 제 1 기판과 대향한 제 2 기판 사이에 액정층을 개재하는 단계를 포함하는 것을 특징으로 하는 멀티도메인 액정표시장치 제조방법을 제공한다.
이하, 본 발명에 따른 바람직한 실시예 들을 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
도 5a, 5b는 본 발명의 제 1 실시예에 따른 2 도메인 구조 액정표시장치에 대한 도면으로서, 도 5a는 어레이 소자가 형성된 기판(제 1 기판)에 대한 평면도이고, 도 5b는 컬러필터 소자가 형성된 기판(제 2 기판)에 대한 평면도이다.
도 5a에서는, 제 1 방향으로 게이트 배선(214)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(228)이 형성되어 있으며, 게이트 배선(214) 및 데이터 배선(228)이 교차되는 영역은 화소 영역(P)으로 정의되고, 게이트 배선(214) 및 데이터 배선(228)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있다. 그리고, 상기 박막트랜지스터(T)와 연결된 화소 영역(P)에는, 대각선 방향으로 위치하는 슬릿부(234)와, 테두리 부분이 볼록부(236)를 이루는 화소 전극(238)이 형성되어 있다.
상기 슬릿부(234)를 대응된 위치에는 보조 전극(216)이 형성되어 있고, 보조 전극(216)은 공통 방식으로 전압을 인가받기 위해 화소 영역별 보조 전극(216)을 연결하는 인출 배선(217)과 연결되어 있다. 그리고, 상기 볼록부(236)에서는 제 1, 2 버퍼패턴(218, 230)이 서로 절연된 상태에서 차례대로 적층되어 있으며, 상기 제 1, 2 버퍼패턴(218, 230)은 별도의 공정추가없이 형성된 것을 특징으로 한다.
한 예로, 상기 보조 전극(216) 및 제 1 버퍼패턴(218)은 게이트 배선(214)과 동일 공정에서 동일 물질로 형성되고, 제 2 버퍼패턴(230)은 데이터 배선(228)과 동일 공정에서 동일 물질로 형성할 수 있다.
상기 박막트랜지스터(T)는, 게이트 배선(214)에서 분기된 게이트 전극(212)과, 데이터 배선(228)에서 분기된 소스 전극(224)과, 소스 전극(224)과 이격된 드레인 전극(226)과, 게이트 전극(212)을 덮는 영역에서 소스 전극(224)과 데이터 배선(228)과 일정간격 중첩되게 위치하는 반도체층(222)으로 이루어진다.
상기 화소 전극(238)을 덮는 기판 전면에는 제 1 배향막(240)이 형성되어 있다.
도면에서, 상기 인출 배선(217), 드레인 전극(226) 형성부에서는, 제 1, 2 버퍼패턴(218, 230)이 생략되어 있다.
도 5b에서는, 상기 화소 영역(도 5a의 P)을 오픈부(252)로 가지는 블랙매트릭스(254)가 형성되어 있고, 블랙매트릭스(254)를 컬러별 경계부로 하여 적, 녹, 청 컬러필터(256a, 256b, 256c)가 차례대로 배열되어 컬러필터(256)를 이루고, 컬러필터(256)를 덮는 기판 전면에는 공통 전극(258) 및 제 2 배향막(260)이 차례대로 형성되어 있다.
실질적으로, 상기 오픈부(252)는 전술한 화소 영역(도 5a의 P)보다 소정 범 위 내부에 위치한다.
본 실시예에서는, 제 2 기판(250)에 별도의 돌기패턴을 생략한 것을 특징으로 한다.
도 6은 상기 도 5a, 5b의 절단선 III-III에 따라 절단된 단면을 도시한 단면도로서, 상기 도 5a, 5b에 따른 기판 사이에 액정층이 구비된 구조로 제시하였다.
도시한 바와 같이, 제 1, 2 기판(210, 250)이 서로 대향되게 배치되어 있고, 제 1 기판(210) 내부면의 화소 영역(P) 중앙부에는 보조 전극(216)이 형성되어 있으며, 화소 영역(P)의 양측 주변부에는 보조 전극(216)과 일정 간격 이격되게 제 1 버퍼패턴(218)이 각각 형성되어 있고, 보조 전극(216) 및 제 1 버퍼패턴(218)을 덮는 기판 전면에는 게이트 절연막(220)이 형성되어 있으며, 게이트 절연막(220) 상부의 제 1 버퍼패턴(218)과 대응된 위치에는 제 2 버퍼패턴(230)이 형성되어 있고, 제 2 버퍼패턴(230)의 외측부에는 서로 이격되게 데이터 배선(228)이 형성되어 있다.
그리고, 제 2 버퍼패턴(230) 및 데이터 배선(228)을 덮는 기판 전면에는 보호층(234)이 형성되어 있고, 보호층(234) 상부에는 화소 전극(238)이 형성되어 있는데, 상기 화소 전극(238)은 보조 전극(216)과 대응된 위치에서 슬릿부(234)를 가지고, 상기 제 2 버퍼패턴(230)의 탑부분을 덮는 위치까지 형성되어, 상기 제 1, 2 버퍼패턴(218, 230)을 덮는 위치에서 볼록부(236)를 가지는 것을 특징으로 한다. 그리고, 상기 화소 전극(238)을 덮는 기판 전면에는 제 1 배향막(240)이 형성되어 있다.
상기 보호층(234) 물질은 비교적 박막으로 형성할 수 있는 실리콘 절연물질에서 선택되는 것이 바람직하다. 상기 실리콘 절연물질로는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 중 어느 하나에서 선택될 수 있다.
상기 볼록부(236)가 가지는 단차는, 상기 제 1, 2 버퍼패턴(218, 230)의 두께합에 해당되는 것으로 대략 0.7 ㎛ 이상으로 형성할 수 있다.
그리고, 상기 제 2 기판(250)의 내부면에는 상기 제 1 기판(210)의 데이터 배선(228), 제 2 버퍼패턴(230)을 덮는 위치에 블랙매트릭스(252)가 형성되어 있고, 블랙매트릭스(252)를 덮는 하부에는 블랙매트릭스(252)를 컬러별 경계부로 하여 컬러필터(254)가 형성되어 있으며, 컬러필터(254) 하부에는 공통 전극(256), 제 2 배향막(258)이 차례대로 형성되어 있다.
상기 블랙매트릭스(252), 컬러필터(254)는 경우에 따라서, 제 2 기판에서 생략될 수도 있다.
상기 제 1, 2 배향막(240, 258) 사이에는 액정층(270)이 개재되어 있으며, 상기 액정층(270)의 액정 분자(272)는 보조 전극(216) 형성부 및 볼록부(236)에서의 전기장 왜곡 현상에 의해 2 도메인 구조를 이루며, 도메인 단위로 서로 다른 배열 구조를 가지고 있다. 도면에서, 보조 전극(216) 형성부와, 볼록부(236)에 표시된 점선 화살표는, 상기 보조 전극(216)과 슬릿부(234) 그리고, 볼록부(236)에서의 전기장 왜곡 효과에 따른 전계방향에 해당된다.
본 실시예에서는, 별도의 돌기패턴을 생략하고, 대신에 별도의 공정 추가없 이 화소 전극(238)의 테두리부에 볼록부(236)를 형성하는 방법에 의해 안정된 2 도메인 구조를 형성할 수 있다. 또한, 동일 기판에 전기장 왜곡 생성 패턴을 형성하기 때문에, 기존의 미스 얼라인에 의한 빛샘 현상을 방지할 수 있고, 개구율을 확보할 수 있다.
-- 제 2 실시예 --
도 7은 본 발명의 제 2 실시예에 따른 2 도메인 구조 액정표시장치용 어레이 기판에 대한 평면도로서, 컬러필터 기판 구조는 상기 실시예 1의 구조를 그대로 적용할 수 있으므로 생략하고, 상기 도 5a와 중복되는 부분에 대한 설명은 간략히 한다.
도시한 바와 같이, 게이트 배선(314) 및 데이터 배선(328)이 서로 교차되게 배치되어 있고, 게이트 배선(314) 및 데이터 배선(328)의 교차지점에는 박막트랜지스터(T)가 형성되어 있으며, 게이트 배선(314) 및 데이터 배선(328)이 교차되는 영역은 화소 영역(P)으로 정의되고, 화소 영역(P)에는 박막트랜지스터(T)와 연결되는 화소 전극(338)이 형성되어 있는 구조에서, 상기 화소 전극(338)의 테두리부와 중첩된 위치에는 제 1, 2 버퍼패턴(318, 330)이 차례대로 적층되어 볼록부(336)를 이루고, 상기 화소 전극(338) 영역 내에는 대각선 방향으로 슬릿부(334)가 형성되어 있고, 슬릿부(334)와 대응된 위치에는 슬릿홀(335)이 형성되어 있고, 슬릿부(334) 및 슬릿홀(335)과 중첩되는 영역에는 보조 전극(316)이 형성되어 있으며, 상기 슬릿홀(335) 형성부에서 화소 전극은 오목부(333)를 이루는 것을 특징으로 한다.
상기 오목부(333)는 미도시한 보호층(334)에 형성된 것으로, 전기장 왜곡 현상을 심화시키기 위한 목적으로 형성한 것으로서, 오목부에서의 단차는 보호층 두께치에 의존하는 값으로 적어도 0.2 ㎛ 이상으로 형성할 수 있다.
도 8은 상기 도 7의 절단선 IV-IV에 따라 절단된 단면을 도시한 단면도로서, 액정층 및 컬러필터 기판을 포함한 구조로 도시하였고, 상기 도 6과 중복되는 부분에 대한 설명은 간략히 한다.
도시한 바와 같이, 제 1, 2 기판(310, 350)이 서로 대향되게 배치되어 있고, 제 2 기판(350)의 내부 적층 구조는 상기 도 6의 구조를 그대로 적용한 구조이므로 별도의 설명을 생략한다. 그리고, 상기 제 1 기판(310) 내부의 적층 구조 또한 상기 도 6의 구조가 적용된다. 상기 도 6과 구별되는 점은, 데이터 배선(328), 제 2 버퍼패턴(330)을 덮는 보호층(334)에, 상기 보조 전극(316)과 대응된 위치에서 슬릿홀(335)이 형성되어 있고, 상기 보호층(334) 상부에 위치하는 화소 전극(338)은 상기 슬릿홀(335)과 대응된 위치에서 슬릿부(334)를 가진다는 것이다.
상기 화소 전극(338)의 양측부는 제 1, 2 버퍼패턴(318, 330)에 의해 볼록부(336)를 가지고, 상기 슬릿홀(335)과 대응된 위치에서는 오목부(333)를 가지는 것을 특징으로 한다.
상기 오목부(333)는 전기장 왜곡 현상을 심화하여, 보다 안정화된 2 도메인 구조를 형성하기 위한 구조물에 해당된다.
상기 볼록부(336)와 오목부(333)에 의한 액정층(370) 내 액정 분자(372)의 도메인별 배열 특성은 상기 도 6의 예를 적용할 수 있으므로, 별도의 설명은 생략한다.
-- 제 3 실시예 --
도 9는 본 발명의 제 3 실시예에 따른 2 도메인 구조 액정표시장치용 어레이 기판에 대한 평면도이며, 컬러필터 기판의 평면도는 상기 제 1 실시예에 따른 구조를 적용할 수 있으므로, 별도의 도시는 생략하였다.
도시한 바와 같이, 게이트 배선(414) 및 데이터 배선(428)이 서로 교차되게 형성되어 있고, 게이트 배선(414) 및 데이터 배선(428)의 교차지점에는 박막트랜지스터(T)가 형성되어 있으며, 게이트 배선(414) 및 데이터 배선(428)이 교차되는 영역으로 정의되는 화소 영역(P)에는 상기 박막트랜지스터(T)와 연결되는 화소 전극(438)이 형성되어 있는 구조에서, 상기 화소 영역(P)에서 화소 전극(438)의 주변을 두르는 영역에는 화소 전극(438)과 절연된 상태에서 보조 전극(416)이 형성되어 있고, 상기 화소 전극(416)의 내부에는 대각선 방향으로 화소 전극(416)과 절연된 상태에서 제 1, 2 버퍼패턴(418, 430)이 차례대로 적층되어 있어, 상기 제 1, 2 버퍼패턴(418, 430)과 대응된 위치의 화소 전극(438) 영역은 볼록부(436)를 이룬다.
그리고, 상기 화소 전극(438)과 보조 전극(416)을 절연시키는 절연체(미도시)에는, 상기 보조 전극(416) 형성부와 대응된 위치에서, 상기 보조 전극(416)의 일부를 노출시키는 슬릿홀(433)이 형성되어 있어, 상기 슬릿홀(433) 형성부는 오목부(435)를 이룬다.
상기 오목부(435) 및 볼록부(436)는 2 도메인 구조를 위한 구조물에 해당된다.
도 10은 상기 도 9의 절단선 V-V에 따라 절단된 단면을 도시한 단면도로서, 컬러필터 기판 및 액정층을 포함한 구조에 대해서 도시하였다.
도시한 바와 같이, 제 1, 2 기판(410, 450)이 대향되게 배치되어 있고, 제 2 기판(450) 구조는 상기 도 6의 동일 기판 구조를 그대로 적용하므로 별도의 설명은 생략하고, 제 1 기판(410) 내부면에는, 화소 영역(P)의 중앙부에 위치하는 제 1 버퍼 패턴(418)과, 상기 화소 영역(P)의 양측부에 위치하는 보조 전극(416)이 각각 형성되어 있고, 제 1 버퍼 패턴(418) 및 보조 전극(416)을 덮는 영역에는 게이트 절연막(420)이 형성되어 있다. 그리고, 상기 게이트 절연막(420) 상부에는, 제 1 버퍼패턴(418)과 대응된 위치하는 제 2 버퍼패턴(430)과, 상기 보조 전극(416)의 양측부에서 보조 전극(416)과 이격되게 위치하는 데이터 배선(428)이 각각 형성되어 있다.
그리고, 상기 제 2 버퍼패턴(430) 및 데이터 배선(428)을 덮는 영역에는 상기 보조 전극(416)의 일부를 노출시키는 슬릿홀(433)을 가지는 보호층(434)이 형성되어 있고, 보호층(434) 상부의 화소 영역(P)에는 화소 전극(438)이 형성되어 있다. 한 예로, 도면에서와 같이 상기 화소 전극(438)의 양측부는, 전술한 슬릿홀(433)의 측면을 덮는 위치까지 형성되어, 상기 화소 전극(438)과 보조 전극(416)이 일정간격 중첩되게 형성할 수 있다.
상기 슬릿홀(433) 형성부는 오목부(435)를 이루고, 상기 제 1, 2 버퍼패턴(418, 430)을 덮는 화소 전극(438) 영역은 볼록부(436)를 이룬다.
본 실시예에서는, 상기 실시예 1, 2와 다르게 보조 전극(416)을 화소 전극(438)의 주변부를 두르는 위치에 형성하고, 제 1, 2 버퍼패턴(418, 430)을 화소 전극(438)의 내부에 형성하여, 화소 영역(P)의 주변부는 오목부(435)를 이루고, 화소 영역(P) 내부에는 볼록부(436)가 구성되는 구조에 의해, 2 도메인 구조를 형성하는 것을 특징으로 한다.
본 도면에서, 화소 영역(P) 내 점선 화살표는 오목부(435) 및 볼록부(436)에 의한 전기장 왜곡에 의해 생성된 전계 방향을 나타낸 것이다.
그리고, 본 실시예에 따른 제 1 버퍼 패턴(418) 및 보조 전극(416)은 상기 도 9의 게이트 배선(도 9의 414)과 동일 공정에서 동일 물질로 이루어지고, 상기 제 2 버퍼패턴(430)은 데이터 배선(428)과 동일 공정에서 동일 물질로 이루어지는 것을 특징으로 한다.
상기 제 1 내지 3 실시예에 따른 2 도메인 구조 액정표시장치는 5 마스크 공정에 의한 액정표시장치를 일 예로 한 것이다. 후술하는 또 하나의 실시예에서는 4 마스크 구조에 의한 2 도메인 구조 액정표시장치를 일 예로 하여 설명한다.
상기 마스크 공정은, 감광성 물질은 PR(photo resist)을 이용한 사진식각(photolithography) 공정을 의미하는 것으로, 전술한 5 마스크 공정은 게 이트 공정(게이트 배선) →반도체 공정(반도체층) →소스/드레인 공정(데이터 배선) →콘택홀 공정(보호층) →화소 전극 공정(화소 전극)으로 이루어지지만, 이와 비교해서 4 마스크 공정은 반도체 공정과 소스/드레인 공정을 하나의 마스크 공정에서 형성하는 것을 특징으로 한다.
-- 제 4 실시예 --
도 11은 본 발명의 제 4 실시예에 따른 2 도메인 구조 액정표시장치용 어레이 기판에 대한 평면도로서, 상기 도 5a 구조를 기본 구조로 하여, 이와 구별되는 4 마스크 공정에 의한 구조적 특징을 중심으로 설명한다.
도시한 바와 같이, 제 1 방향으로 게이트 배선(514)이 형성되어 있고, 게이트 배선(514)과 교차되게 데이터 배선(528)이 형성되어 있으며, 상기 게이트 배선(514) 및 데이터 배선(528)과 교차되는 지점에 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되는 화소 영역(P)에 화소 전극(538)이 형성되어 있는 구조에서, 상기 박막트랜지스터(T)는 게이트 배선(514)에서 분기된 게이트 전극(512)과, 데이터 배선(528)에서 분기된 소스 전극(524)과, 소스 전극(524)과 일정간격 이격되게 위치하는 드레인 전극(526)으로 이루어진다. 상기 데이터 배선(528), 소스 전극(524), 드레인 전극(526)과 대응되는 패턴 구조로 반도체 물질층(523)이 형성되어 있는 것을 특징으로 하고, 상기 게이트 전극(512), 소스 전극(524) 및 드레인 전극(526)을 덮는 영역에 위치하는 반도체 물질층(523)은 반도체층(522)을 이룬다.
그리고, 상기 화소 전극(538)의 테두리부와 중첩된 위치에, 상기 화소 전극(538)과 절연된 상태에서 제 1, 2 버퍼패턴(518, 530)이 차례대로 적층되어 있는 구조이며, 상기 제 1, 2 버퍼패턴(518, 530)과 대응된 위치의 화소 전극(538)은, 상기 제 1, 2 버퍼패턴(518, 530)이 가지는 높이에 의해 볼록부(536)를 이룬다. 상기 제 1 버퍼패턴(518)은 게이트 배선(514)과 동일 공정에서 동일 물질로 이루어진 것을 특징으로 하고, 상기 제 2 버퍼패턴(530)은 반도체층(522) 및 데이터 배선(528)과 동일 공정에서 동일 물질로 각각 이루어지는 제 2a 버퍼패턴(530a) 및 제 2b 버퍼패턴(530b)이 차례대로 적층된 구조로 이루어진 것을 특징으로 한다.
그리고, 상기 화소 전극(538)에는 대각선 방향으로 슬릿부(534)가 형성되어 있고, 슬릿부(534)와 중첩되게 보조 전극(516)이 형성되어 있으며, 상기 보조 전극(516)의 끝단부는 공통 전압을 인가받기 위한 인출 배선(517)과 연결되어 있다.
본 실시예에서는, 상기 보조 전극(516) 및 인출배선(517)이 게이트 배선(514)과 동일 공정에서 동일 물질로 이루어져 있다.
도면에서와 같이, 상기 제 1, 2 버퍼패턴(518, 530)은 인출배선(517) 및 박막트랜지스터(T)와 중첩되는 부분에서는 패턴이 생략되는 것이 바람직하다.
도 12는 상기 도 11의 절단선 VI-VI에 따라 절단된 단면을 도시한 단면도로서, 컬러필터 기판과 액정층을 포함한 액정표시장치에 대한 단면도로 도시하였다.
도시한 바와 같이, 제 2 기판(550)의 내부 적층 구조는 상기 실시예 1 내지 3에 따른 동일 기판의 적층 구조를 동일하게 적용할 수 있으며, 제 1 기판(510)의 내부면에는 화소 영역(P)의 중앙부에 위치하는 보조 전극(516)과, 화소 영역(P)의 양측에 위치하는 제 1 버퍼패턴(518)이 형성되어 있고, 보조 전극(516)과 제 1 버퍼패턴(518)을 덮는 영역에는 게이트 절연막(520)이 형성되어 있다. 그리고, 게이트 절연막(520) 상부에는, 제 1 버퍼패턴(518)과 대응된 위치에 형성된 제 2 버퍼패턴(530)과, 제 2 버퍼패턴(530)의 외측에서 서로 일정간격 이격되게 형성된 데이터 배선(528)이 각각 형성되어 있다.
상기 제 2 버퍼패턴(530)은 반도체 물질로 이루어진 제 2a 버퍼패턴(530a)과, 데이터 금속물질로 이루어진 제 2b 버퍼패턴(530b)으로 이루어지고, 데이터 배선(528)의 하부에는 데이터 배선(528)과 대응된 패턴 구조의 반도체 물질층(523)이 형성되어 있다.
상기 데이터 배선(528) 및 제 2 버퍼패턴(530)을 덮는 영역에는 보호층(534)이 형성되어 있고, 보호층(534) 상부에는 보조 전극(516)과 대응된 위치에서 슬릿부(534)를 가지고, 상기 제 2 버퍼 패턴(530)의 탑부분을 덮는 화소 영역(P)에 화소 전극(538)이 형성되어 있으며, 상기 제 1, 2 버퍼패턴(518, 530)을 덮는 화소 전극(538) 영역은 볼록부(536)를 이룬다.
상기 화소 전극(538)을 덮는 기판 전면에는 제 1 배향막(540)이 형성되어 있다.
상기 볼록부(536)의 높이는 상기 실시예 1 내지 3에 따른 볼록부보다 반도체 물질층(523) 두께만큼 더 높기 때문에, 보다 효과적으로 볼록부(536) 패턴을 형성 할 수 있는 이점을 가진다.
상기 슬릿부(534) 및 보조 전극(516)과, 볼록부(536)에 의한 전기장 왜곡 현상에 의한 액정층(570) 액정분자(572)의 2 도메인 구조는, 상기 실시예 1 내지 3의 경우를 적용할 수 있다.
-- 제 5 실시예 --
도 13a 내지 13d는 본 발명의 제 5 실시예에 따른 2 도메인 구조 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 공정 단면도로서, 상기 제 4 실시예에 따른 4 마스크 공정을 중심으로 박막트랜지스터부와 화소부를 중심으로 설명한다.
도 13a는, 기판(610) 상에 제 1 금속물질을 형성한 다음, 감광성 물질을 이용한 노광(exposure), 현상(development) 공정에 의해 패터닝(patterning)하는 공정으로 정의되는 마스크 공정인 제 1 마스크 공정에 의해 게이트 전극(612), 보조 전극(616), 제 1 버퍼패턴(618)을 각각 독립된 패턴으로 형성하는 단계이다.
상기 제 1 금속물질은 비저항값이 낮은 금속물질에서 선택되는 것이 바람직하며, 더욱 바람직하게는 알루미늄을 포함하는 금속물질에서 선택되는 것이다.
도 13b는, 제 1 절연물질, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질, 제 2 금속물질을 연속적으로 형성한 다음, 상기 제 1 절연물질은 게이트 절연막(620)으로 삼고, 제 2 마스크 공정에 의해 상기 게이트 전극(612)을 덮는 영역의 반도체층(622) 및 반도체층(622) 상부에서 서로 이격되게 위치하는 소스 전극(624) 및 드레인 전극(626)과, 상기 소스 전극(624)과 연결되는 데이터 배선(628)과, 상기 제 1 버퍼패턴(618)과 대응된 위치의 제 2 버퍼패턴(630)을 형성하는 단계이다. 그리고, 상기 제 2 버퍼패턴(630)은 반도체 물질(비정질 실리콘 물질 및 불순물 비정질 실리콘 물질)로 이루어진 제 2a 버퍼패턴(630a)과, 상기 제 2 금속 물질로 이루어진 제 2b 버퍼패턴(630b)으로 이루어진다.
그리고, 상기 반도체층(622)은 비정질 실리콘 물질로 이루어진 액티브층(622a)과, 불순물 비정질 실리콘 물질로 이루어진 오믹콘택층(622b)으로 이루어진다.
본 단계에서는, 상기 소스 전극(624) 및 드레인 전극(626)을 마스크로 이용하여, 상기 소스 전극(624) 및 드레인 전극(626) 간 이격구간에 노출된 오믹콘택층(622b)을 제거하고, 그 하부에 위치하는 액티브층(622a)을 노출시켜 노출된 액티브층(622a) 영역을 채널(ch)로 구성하는 단계를 포함한다.
상기 게이트 전극(612), 반도체층(622), 소스 전극(624) 및 드레인 전극(626)은 박막트랜지스터(T)를 이룬다.
상기 제 1 절연물질은 실리콘 절연물질에서 선택되는 것이 바람직하며, 더욱 바람직하게는 실리콘 질화막(SiNx)으로 하는 것이다. 그리고, 상기 제 2 금속물질은 화학적 내식성이 강한 금속물질에서 선택되며, 한 예로 몰리브덴(Mo), 니켈(Ni), 크롬(Cr), 텅스텐(W), 티탄(Ti) 등을 들 수 있다.
도 13c에서는, 상기 박막트랜지스터(T)를 덮는 영역에 제 2 절연물질을 형성한 다음, 제 3 마스크 공정에 의해 드레인 전극(626)을 일부 노출시키는 드레인 콘택홀(632) 및 상기 보조 전극(616)과 대응위치에서 슬릿홀(635)을 가지는 보호층(634)을 형성하는 단계이다.
상기 제 2 절연물질은 전기장 왜곡 구조물의 볼록부 패턴 구조의 구현을 위해 보다 박막으로 증착(sputtering)할 수 있는 무기 절연물질에서 선택되는 것이 바람직하며, 더욱 바람직하게는 실리콘 절연물질에서 선택되는 것이며, 이러한 실리콘 절연물질로는 실리콘 질화막, 실리콘 산화막을 들 수 있다.
도 13d에서는, 상기 보호층(634) 상부에 투명 도전성 물질을 형성한 다음, 제 4 마스크 공정에 의해, 드레인 콘택홀(632)을 통해 드레인 전극(626)과 연결되고, 상기 슬릿홀(635) 영역에서 슬릿부(634)를 가지며, 상기 제 2 버퍼패턴(630)의 탑부분을 덮는 영역에 화소 전극(638)을 형성하는 단계이다.
상기 제 2 버퍼패턴(630)을 덮는 위치의 화소 전극(638) 영역은 볼록부(636)를 이루며, 상기 슬릿홀(635) 영역에서 화소 전극(638)은 오목부(333)를 가져, 상기 볼록부(636) 및 오목부(333) 그리고, 슬릿부(634) 및 보조 전극(616)은 전기장 왜곡 구조물을 이루는 것을 특징으로 한다.
도면으로 제시하지 않았지만, 게이트 배선 및 데이터 배선(628)이 교차되는 영역은 화소 영역(P)으로 정의되며, 상기 화소 전극(638)은 화소 영역(P) 내 형성된다.
상기 화소 전극(638) 형성부는, 미도시한 게이트 배선과 데이터 배선의 교차 영역으로 정의되는 화소 영역(P)에 위치한다.
상기 투명 도전성 물질은 ITO(indium tion oxide)로 이루어지는 것이 바람직 하다.
이와 같이, 본 발명에 따른 멀티도메인 구조 액정표시장치에서는 별도의 공정 추가없이 전기장 왜곡 구조물을 형성하기 때문에, 전체 공정수를 줄여 생산수율높임과 동시에 합착마진 최소화를 통해 개구율을 향상시킬 수 있다.
도 14는 본 발명에 따른 멀티도메인 구조 액정표시장치의 볼록부 패턴에 의한 도메인 분할 효과를 시뮬레이션(simulation)을 통하여 확인한 결과를 나타낸 도면으로서, 상부 기판에 별도의 돌기패턴이나 슬릿을 형성하지 않고도 하부 기판의 슬릿부 및 볼록부를 가지는 화소 전극의 단차에 의해 제 1, 2 도메인으로 이루어지는 2 도메인 구조 TN 모드를 구현할 수 있음을 알 수 있다.
본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경가능하다.
한 예로, 본 발명에 따른 볼록부와 오목부 패턴을 전기장 왜곡 구조물로 이용하는 액정표시장치는 2 도메인 구조외에도 멀티 도메인 구조에도 적용가능하다.
이와 같이, 본 발명에 따른 멀티도메인 구조 액정표시장치에 의하면, 기존의 서로 다른 기판에 전기장 왜곡 구조물을 구비하는 구조와 다르게 동일 기판에 별도의 공정추가없이 볼록부 또는 오목부 구조물을 포함하는 도메인 분할 구조를 제공하기 때문에, 첫째 미스 얼라인에 의한 빛샘 현상을 방지할 수 있고, 둘째 공정수를 줄여 생산수율을 높일 수 있으며, 셋째 합착마진의 최소화를 통해 개구율을 향 상시킬 수 있다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1, 2 기판과;
    상기 제 1 기판 상에 서로 교차되어 있는 게이트 배선 및 데이터 배선과;
    상기 게이트 배선 및 데이터 배선이 교차되는 지점에 형성되며, 게이트 전극, 반도체층, 소오스 및 드레인 전극으로 이루어진 박막트랜지스터와;
    상기 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역으로 정의되고,
    상기 박막트랜지스터와 연결되며, 상기 화소 영역에 형성된 화소 전극과;
    상기 화소 영역 내에 반도체층으로 이루어진 전계 유도패턴
    을 포함하는 멀티도메인 액정표시장치.
  12. 제 11 항에 있어서,
    상기 화소 영역 내에 형성된 보조전극을 더 포함하는 것을 특징으로 하는 멀티도메인 액정표시장치.
  13. 제 12 항에 있어서,
    상기 보조전극 상에 슬릿이 더 형성된 것을 특징으로 하는 멀티도메인 액정표시장치.
  14. 제 13 항에 있어서,
    상기 슬릿은 오목부인 것을 특징으로 하는 멀티도메인 액정표시장치.
  15. 제 11 항에 있어서,
    상기 전계 유도패턴의 하부 및 상부에 각각 형성되고 금속층으로 이루어진 제1버퍼패턴 및 제2버퍼패턴을 더 포함하는 멀티도메인 액정표시장치.
  16. 제 11 항에 있어서,
    상기 화소 영역 주변에 보조전극을 더 포함하는 것을 특징으로 하는 멀티도메인 액정표시장치.
  17. 제 16 항에 있어서,
    상기 전계 유도패턴은 볼록부인 것을 특징으로 하는 멀티도메인 액정표시장 치.
  18. 제 11 항에 있어서,
    상기 전계 유도패턴은 비정질 실리콘 물질 및 불순물 비정질 실리콘 물질로 이루어지는 멀티도메인 액정표시장치.
  19. 제 11 항에 있어서,
    상기 제 2 기판 상에 형성된 컬러필터 및 블랙매트릭스와, 상기 컬러필터 및 블랙매트릭스 상에 형성된 공통전극과, 상기 공통전극 상에 형성된 제 2 배향막과, 상기 제 1, 2 기판 사이에 형성된 액정층을 더 포함하는 멀티도메인 액정표시장치.
  20. 제 1 기판 상에 서로 교차되어 화소 영역을 정의하는 게이트 배선 및 데이터 배선을 형성하는 단계와;
    상기 게이트 배선 및 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터와 연결되며, 상기 화소 영역에 화소 전극을 형성하는 단계와;
    상기 화소 영역 내에 반도체층으로 이루어진 전계 유도패턴을 형성하는 단계와;
    상기 제 1 기판과 대향한 제 2 기판 사이에 액정층을 개재하는 단계를
    포함하는 것을 특징으로 하는 멀티도메인 액정표시장치 제조방법.
KR1020030036876A 2003-06-09 2003-06-09 멀티도메인 구조 액정표시장치 및 그의 제조 방법 KR100960686B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030036876A KR100960686B1 (ko) 2003-06-09 2003-06-09 멀티도메인 구조 액정표시장치 및 그의 제조 방법
US10/862,537 US7113239B2 (en) 2003-06-09 2004-06-08 Liquid crystal display device having multi-domain structure including a distorting pattern under the pixel electrode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030036876A KR100960686B1 (ko) 2003-06-09 2003-06-09 멀티도메인 구조 액정표시장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040105491A KR20040105491A (ko) 2004-12-16
KR100960686B1 true KR100960686B1 (ko) 2010-05-31

Family

ID=33516351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030036876A KR100960686B1 (ko) 2003-06-09 2003-06-09 멀티도메인 구조 액정표시장치 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US7113239B2 (ko)
KR (1) KR100960686B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430032B2 (en) * 2004-10-29 2008-09-30 Lg Display Co., Ltd. Multi-domain liquid crystal display device and fabrication method with central and peripheral control electrodes formed on same layer and plurality of field distortion slits formed in pixel electrode
TWI316142B (en) * 2005-01-27 2009-10-21 Hannstar Display Corp Liquid crystal display panel
CN101424848B (zh) * 2007-10-29 2011-02-16 北京京东方光电科技有限公司 Tft-lcd像素结构及其制造方法
TWI399601B (zh) * 2009-05-27 2013-06-21 Innolux Corp 薄膜電晶體基板及液晶顯示面板
JP2014095783A (ja) 2012-11-08 2014-05-22 Sony Corp 液晶表示装置
CN103676352B (zh) * 2013-11-29 2015-09-23 京东方科技集团股份有限公司 一种显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056947A (ko) * 1999-02-08 2000-09-15 구본준 멀티도메인 액정표시소자
KR20000060600A (ko) * 1999-03-17 2000-10-16 구본준 멀티도메인 액정표시소자
KR20010061491A (ko) * 1999-12-28 2001-07-07 구본준, 론 위라하디락사 멀티도메인 액정표시소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308161B1 (ko) * 1999-05-07 2001-09-26 구본준, 론 위라하디락사 멀티도메인 액정표시소자
US6657695B1 (en) * 1999-06-30 2003-12-02 Samsung Electronics Co., Ltd. Liquid crystal display wherein pixel electrode having openings and protrusions in the same substrate
KR100635940B1 (ko) * 1999-10-29 2006-10-18 삼성전자주식회사 수직 배향형 액정 표시 장치
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
US20030112397A1 (en) * 2001-12-13 2003-06-19 Hannstar Display Corporation Biased bending vertical alignment mode liquid crystal display
US7019805B2 (en) * 2002-12-31 2006-03-28 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having a multi-domain structure and a manufacturing method for the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056947A (ko) * 1999-02-08 2000-09-15 구본준 멀티도메인 액정표시소자
KR20000060600A (ko) * 1999-03-17 2000-10-16 구본준 멀티도메인 액정표시소자
KR20010061491A (ko) * 1999-12-28 2001-07-07 구본준, 론 위라하디락사 멀티도메인 액정표시소자

Also Published As

Publication number Publication date
US7113239B2 (en) 2006-09-26
US20040257513A1 (en) 2004-12-23
KR20040105491A (ko) 2004-12-16

Similar Documents

Publication Publication Date Title
JP4298189B2 (ja) 液晶表示装置及びその製造方法
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
US7019806B2 (en) Liquid crystal display and thin film transistor array panel
US6710836B2 (en) Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof
US7782436B2 (en) Liquid crystal display device
US7019805B2 (en) Liquid crystal display device having a multi-domain structure and a manufacturing method for the same
KR101299646B1 (ko) 표시패널 및 이의 제조방법
US8599336B2 (en) Liquid crystal display device and method of fabricating the same
JP2001021894A (ja) 液晶表示装置
US20100140626A1 (en) Thin film transistor array panel and method for manufacturing the same
KR20040057798A (ko) 액정표시장치 및 그 제조방법
KR20030018619A (ko) 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
US7079210B2 (en) Liquid crystal display and thin film transistor array panel
KR20040037343A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP5355952B2 (ja) アレイ基板及びこれを含む表示パネル。
JP2004151459A (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置
US7612838B2 (en) Thin film transistor array substrate, liquid crystal display panel having the same, and method of manufacturing thin film transistor array substrate and liquid crystal display panel
KR100960686B1 (ko) 멀티도메인 구조 액정표시장치 및 그의 제조 방법
US20030043309A1 (en) Active matrix substrate and manufacturing method thereof
KR100848108B1 (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100462376B1 (ko) 반사형 액정표시장치 및 그 제조방법
KR100695298B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101219034B1 (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR20080049383A (ko) 수직정렬모드 액정표시장치
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee