KR100965181B1 - 그레이톤 마스크 및 그레이톤 마스크의 제조방법 - Google Patents

그레이톤 마스크 및 그레이톤 마스크의 제조방법 Download PDF

Info

Publication number
KR100965181B1
KR100965181B1 KR1020050062864A KR20050062864A KR100965181B1 KR 100965181 B1 KR100965181 B1 KR 100965181B1 KR 1020050062864 A KR1020050062864 A KR 1020050062864A KR 20050062864 A KR20050062864 A KR 20050062864A KR 100965181 B1 KR100965181 B1 KR 100965181B1
Authority
KR
South Korea
Prior art keywords
resist pattern
film
pattern
light
semi
Prior art date
Application number
KR1020050062864A
Other languages
English (en)
Other versions
KR20060050099A (ko
Inventor
미치아키 사노
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20060050099A publication Critical patent/KR20060050099A/ko
Application granted granted Critical
Publication of KR100965181B1 publication Critical patent/KR100965181B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

두꺼운 레지스트 패턴 형성부와, 얇은 레지스트 패턴 형성부와, 무(無)레지스트 영역 형성부를 가지며, 적어도 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서, 반투광부의 투과율 분포가 양호하고 채널부에 대응하는 패턴의 패턴 정밀도가 양호한 그레이톤 마스크를 제공한다. 피전사 기판상에 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부 및 무레지스트 영역 형성부를 가지며, 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 또는 네거티브형인 지에 따라 결정된 차광부 또는 투광부로 이루어지며, 상기 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크에 있어서, 반투광부는 반투광막이 형성되고, 차광부는 차광막이 형성되고, 두꺼운 레지스트 패턴 형성부는 소스 전극 및 드레인 전극의 대향부분으로서, 적어도 채널부측에 원하는 마진 영역을 남기고 형성되어 있다.
그레이 톤 마스크

Description

그레이톤 마스크 및 그레이톤 마스크의 제조방법{Gray tone mask and method for manufacturing the same}
도 1은 본 발명의 실시예 1에 따른 그레이톤 마스크의 단면도.
도 2는 본 발명의 실시예 1에 따른 그레이톤 마스크의 평면도.
도 3은 본 발명의 실시예 1에 따른 그레이톤 마스크의 제조공정도.
도 4는 본 발명의 실시예 1의 효과를 나타내는 도면.
도 5는 본 발명의 실시예 2에 따른 그레이톤 마스크의 제조공정도.
도 6은 본 발명의 실시예 3에 따른 그레이톤 마스크의 평면도.
도 7은 본 발명의 실시예 3에 따른 그레이톤 마스크의 제조공정도.
도 8은 본 발명의 실시예 4에 따른 그레이톤 마스크의 평면도.
도 9는 종래의 그레이톤 마스크의 평면도.
도 10은 종래의 TFT 기판의 제조공정도.
도 11은 종래의 그레이톤 마스크의 평면도.
도 12는 종래의 제조단계에서의 TFT 기판의 평면도.
도 13은 종래의 TFT 기판의 제조공정도.
도 14는 종래의 제조단계에서의 TFT 기판의 평면도.
도 15는 종래의 그레이톤 마스크의 문제점을 나타내는 도면.
(도면의 주요 부분에 대한 부호의 설명)
10 그레이톤 마스크
11 투명기판
12 반투광막
12a 반투광막 패턴
13 차광막
13a 차광막 패턴
14 마스크 블랭크
15 제 1 레지스트막
16 제 2 레지스트막
본 발명은 박막 트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display )의 제조에 이용하는 박막 트랜지스터 기판(이하, 'TFT 기판'이라 한다)에 적합하게 사용되는 그레이톤 마스크의 제조방법에 관한 것이다.
TFT-LCD는 CRT(음극선관)와 비교하여, 박형으로 하기 쉽고 소비전력이 낮다는 이점 때문에 현재 상품화가 급속하게 진행되고 있다. TFT-LCD는 매트릭스 형상으로 배열된 각 화소에 TFT가 배열된 구조의 TFT 기판과, 각 화소에 대응하여 적색, 녹색, 및 청색의 화소 패턴이 배열된 컬러 필터가 액정 상의 개재 하에 중첩된 개략구조를 갖는다. TFT-LCD에서는 제조공정수가 많으며, TFT 기판만도 5~6장의 포토마스크를 이용하여 제조되고 있었다.
이러한 상황 하에서, TFT 기판의 제조를 4장의 포토마스크를 이용하여 수행하는 방법, 즉 2종의 막 두께를 갖는 포토레지스트 패턴을 이용하는 방법에 의해 포토리소그래피 공정수를 저감하는 방법이 제안되고 있다.
예를 들면, 일본 특허공개 2000-165886호에는 소스 전극과 드레인 전극 사이(채널부)의 제 1 두께를 갖는 포토레지스트와, 제 1 두께보다도 두꺼운 제 2 두께를 갖는 포토레지스트와 제 1 두께보다도 얇은 제 3 두께(두께 제로를 포함한다)를 갖는 포토레지스트를 이용하는 공정을 갖는 것이 개시되어 있다.
또한, 일본 특허공개 2000-165886호에는 이 2 종류의 막 두께를 갖는 포토레지스트 패턴을 형성하는 방법으로서 두가지의 방법, 즉 (1) 투광부, 차광부, 및 반투광부를 갖는 그레이톤 마스크를 이용하는 방법, 및 (2) 레지스트의 리플로우에 의해 레지스트를 변형하는 방법이 개시되어 있다.
상기한 그레이톤 마스크로는, 반투광부를 마스크가 사용되는 노광장치의 해상도보다도 작은 패턴, 예를 들면 슬릿이나 격자 형태의 패턴에 의해 형성하거나, 반투광막을 설치하여 광의 조사량을 조절하는 방법이 있으며, 반투광막의 경우에는 차광성 크롬층을 완전하게 제거하지 않고 일정한 두께만큼 남겨, 이 부분을 통하여 들어오는 광의 조사량이 감소되도록 한다.
도 9(a)는 소스전극 및 드레인 전극에 대응하는 영역을 차광부(204)로 하고, 그들 사이의 채널부에 대응하는 영역을 슬릿 형상의 반투광부(203)로 한 예이고, 도 9(b)는 상기 채널부에 대응하는 영역을 반투광막으로 형성한 예이다.
일본 특허공개 2000-165886호에 기재된, 채널부에 대응하는 영역을 반투광부로 한 그레이톤 마스크를 종래예 1이라 한다.
한편, TFT 기판의 제조 방법의 다른 예로서, 예를 들면 일본 특허공개 2002-261078호에는 그레이톤 마스크를 이용하는 방법과 레지스트를 리플로우에 의해 변형하는 방법을 조합하여 이용한 TFT 기판의 제조방법이 개시되어 있다.
이하, 도 10을 이용하여 일본 특허공개 2002-261078호에 기재된 방법의 일예를 설명한다.
도 10(a)에 나타낸 바와 같이, 유리기판(101)상에 게이트 전극(102)을 형성하고, 유리기판(101)상에 게이트 전극(102)을 덮어 게이트 절연막(103)을 형성하고, 게이트 절연막(103)상에 실리콘막(104), n+ 실리콘막(105), 금속막(106)을 순차적으로 퇴적하여 적층한다.
다음으로, 금속막(106)상에 포지티브형의 포토레지스트를 도포하여 레지스트막(107)을 형성하고, 도 10(b)에 나타내는 바와 같이, 레지스트막(107)에 대하여 그레이톤 마스크(201)를 통해 노광광을 조사한다. 도 11은 그레이톤 마스크의 평면도이다. 차광부(204)는 소스 전극 및 드레인 전극의 대향부분으로서 채널부에 인접한 영역에 대응하여 형성되고, 소스전극 및 드레인 전극의 나머지 부분은 반투광부(203)로 형성되며, 소스전극과 드레인 전극 사이의 채널부는 투광부(205)로 형성되어 있다.
다음으로 노광 후의 포지티브형 포토레지스트를 현상하면, 두꺼운 레지스트 패턴(107a) 부분은 거의 용해되지 않고 남으며, 얇은 레지스트 패턴(107b) 부분은 어느 정도 용해되고, 다른 부분은 전부 용해되어 없어진다. 이 결과, 도 10(c)에 나타내는 바와 같이 막 두께가 두꺼운 레지스트 패턴(107a)과, 막두께가 얇은 레지스트 패턴(107b)을 동시에 형성할 수 있다.
다음으로, 두꺼운 레지스트 패턴(107a) 및 얇은 레지스트 패턴(107b)을 마스크로 하여 에칭을 수행함으로써, 도 10(d)에 나타내는 바와 같이, 실리콘막(104)상에 오믹 콘택층(105a, 105b) 및 소스 전극(106a), 드레인 전극(106b)을 형성한다.
오믹 콘택층(105a, 105b)을 형성한 후, 가열에 의해 두꺼운 레지스트 패턴(107a)과 얇은 레지스트 패턴(107b)을 리플로우시킨다. 이렇게 함으로써 유기수지인 각 레지스트 패턴은 실리콘막(104) 평면으로 퍼지고, 오믹 콘택층(105a)과 오믹 콘택층(105b) 사이의 실리콘막(104) 상에서는 두꺼운 레지스트 패턴(107a)과 두꺼운 레지스트 패턴(107b)이 이어져, 도 10(e) 및 도 12의 평면도에 나타내는 바와 같이 리플로우 레지스트 패턴(108)이 형성된다. 또한, 도 10(e)은 도 12의 x-x 단면을 나타내고 있다.
다음으로, 리플로우 레지스트 패턴(108)을 마스크로 하여 실리콘층(104)을 에칭 제거하고, 리플로우 레지스트 패턴(108)을 제거함으로써, 반도체도(島)상에 오믹 콘택층(105a, 105b) 및 소스 전극(106a), 드레인 전극(106b)이 형성된 상태를 얻을 수 있다(도시하지 않음). 그 후, 보호막을 형성하고, 소스 전극(106a), 드레인 전극(106b) 상에 각각 콘택 홀을 형성하고, 이들 콘택 홀 저부에서 소스 전극(106a)에 접속하는 화소 전극, 드레인 전극(106b)에 접속하는 단자부 전극을 형성 한다(도시하지 않음).
다음으로, 일본 특허공개 2002-261078호에 기재된 다른 예에 대하여 도 13을 이용하여 설명한다.
본 예에서는, 오믹 콘택층(105a, 105b) 및 소스 전극(106a), 드레인 전극(106b)을 형성한 후, 예를 들면 산소 플라즈마 분위기에 노출시킴으로써 각 레지스트 패턴을 플라즈마 처리하여, 도 13(a)에 나타내는 바와 같이 얇은 레지스트 패턴(107b)을 제거하도록 하였다.
다음으로, 두꺼운 레지스트 패턴(107a)을 남긴 상태에서, 가열에 의해 이들을 리플로우시킨다. 이렇게 함으로써, 유기수지인 각 레지스트 패턴은 실리콘막(104) 평면으로 퍼지고, 오믹 콘택층(105a)과 오믹 콘택층(105b) 사이의 실리콘막(104) 상에서는 양측의 두꺼운 레지스트 패턴(107a)이 접촉한다.
이 결과, 도 13(b) 및 도 14의 평면도에 나타내는 바와 같이, 오믹 콘택층(105a)과 오믹 콘택층(105b) 사이에 끼어 있는 채널이 형성되는 개소를 중심으로 한 영역에, 리플로우 레지스트 패턴(109)이 형성된다. 리플로우 레지스트 패턴(109)은 소스 전극(106a), 드레인 전극(106b)보다 넓은 폭으로 형성된다. 또한, 도 13(b)는 도 14의 Y-Y 단면을 나타내고 있다.
이렇게 한 후, 리플로우 레지스트 패턴(109) 및 리플로우 레지스트 패턴(109)으로 덮여있지 않은 영역의 소스 전극(106a), 드레인 전극(106b)을 마스크로 하여 실리콘층(104)을 건식 에칭하여 반도체도(島)를 형성한다(도시하지 않음).
이렇게 한 후, 상술한 예와 마찬가지로 보호막을 형성하고, 소스 전극 (106a), 드레인 전극(106b) 상에 각각 콘택 홀을 형성하고, 이들 컨덕트 홀 저부에서 소스 전극(106a)에 접속하는 화소 전극, 드레인 전극(106b)에 접속하는 단자부 전극을 형성한다(도시하지 않음).
일본 특허공개 2002-261078호에 기재된, 소스전극 및 드레인 전극의 대향부분을 제외한 영역이 반투광부가 되는 그레이톤 마스크를 종례예 2라 한다.
상술한 종래예 2에 기재된 바와 같은 소스 전극 및 드레인 전극의 대향부분을 제외한 영역이 반투광부가 되는 그레이톤 마스크는, 반투광부가 차지하는 면적이 넓기 때문에, 마스크가 사용되는 노광장치의 해상도보다도 작은 미세 패턴에 의해 반투광부를 형성한 것에서는, 광범위에서 고정밀도인 미세 패턴을 얻지 못하면 반투광부에 있어서 균일한 투과율 분포가 악화되어 버린다는 문제점이 있다.
한편, 상기한 미세 패턴으로 이루어지는 반투광부의 경우에는, 차광부를 형성하는 차광성 크롬막을 미세 패턴형상으로 형성함으로써, 반투광부의 형성과 차광부의 형성을 1회의 포토리소그래픽 공정(묘화, 레지스트 현상, 에칭)으로 수행할 수 있지만, 반투광부를 반투광막으로 한 경우, 반투광부의 형성과 차광부의 형성에 따로따로의 포토리소그래픽 공정을 이용할 필요가 있다. 이와 같이, 2회 묘화를 수행할 때에는 1회째의 묘화와 패턴 어긋남이 일어나지 않도록 얼라이먼트하여 2회째의 묘화를 수행하는데, 얼라이먼트 정밀도에는 한계가 있어 어긋남을 완전히 없애는 것은 곤란하다. 따라서, 반투광부를 반투광막으로 한 경우, 2회 묘화의 얼라이먼트 어긋남 등의 이유에 의해, 양호한 패턴을 얻을 수 없게 되는 경우가 있다는 문제점이 있었다.
도 15는 종래예 2의 그레이톤 마스크에 대하여, 반투광부(203)와 차광부(204)가 위치 어긋남을 일으킨 예를 나타내는 평면도이다. 이 예와 같이, 반투광부가 X방향 좌우로 위치 어긋남을 일으킨 경우, 채널부에 대응하는 투광부(205)의 폭이 설계치와 다르게 되어, TFT 기판의 특성이 변하게 되어 버리는 문제가 생기게 된다. 이와 같이, TFT에서 특히 중요한 채널부를 정밀도 높게 형성할 수 있는 그레이톤 마스크를 얻을 수 없는 경우가 있다는 문제점이 있었다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 상기 종래예 2의 그레이톤 마스크, 즉 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와, 소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와, 채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무(無)레지스트 영역 형성부를 가지며, 적어도 상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에 있어서 사용되는 그레이톤 마스크로서, 반투광부의 투과율 분포가 양호하고, 채널부에 대응하는 패턴의 패턴 정밀도가 양호한 그레이톤 마스크를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 종래예 2의 그레이톤 마스크, 즉 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와, 소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와, 채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무(無)레지스트 영역 형성부를 가지며, 적어도 상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크의 제조방법으로서, 반투광부의 투과율 분포가 양호하고, 채널부에 대응하는 패턴의 패턴 정밀도가 양호한 그레이톤 마스크의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여 본 발명은 다음과 같은 구성을 갖는다.
(구성 1)
피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無)레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부 및 무레지스트 영역 형성부를 가지며, 상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 네거티브형인지에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크에 있어서, 상기 그레이톤 마스크는 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와, 소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와, 채널부에 대응하는 부분을 포함하는 다른 영역에 형 성된 상기 무레지스트 영역 형성부를 가지며, 적어도 상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서, 상기 반투광부는 반투광막이 형성되고, 상기 차광부는 차광막이 형성되며, 상기 두꺼운 레지스트 패턴 형성부는 상기 소스 전극 및 드레인 전극의 대향부분으로서, 적어도 채널부측에 원하는 마진 영역을 남기고 형성되어 이루어지는 것을 특징으로 하는 그레이톤 마스크이다.
(구성 2) 상기 차광부는 적어도 반투광막과, 그 위에 적층된 차광막으로 이루어지는 것을 특징으로 하는 구성 1에 기재된 그레이톤 마스크이다.
(구성 3) 상기 차광부는 적어도 차광막과, 그 위에 적층된 반투광막으로 이루어지는 것을 특징으로 하는 구성 1에 그레이톤 마스크이다.
(구성 4) 피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無)레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부 및 무 레지스트 영역 형성부를 가지며, 상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 네거티브형인지에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크의 제조방법에 있어서, 상기 그레이톤 마스크는 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와, 소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외 의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와, 채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무레지스트 영역 형성부를 가지며, 적어도 상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서, 투명기판상에, 적어도 반투광막, 차광막이 적층된 마스크 블랭크를 준비하는 공정과, 차광막 패턴을 형성하기 위한 제 1 레지스트막에 제 1 묘화 패턴을 묘화, 현상하여 제 1 레지스트 패턴을 형성하고, 이 제 1 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 공정을 포함하는 차광막 패턴 형성공정과, 반투광막 패턴을 형성하기 위한 제 2 레지스트막에 제 2 묘화 패턴을 묘화, 현상하여 제 2 레지스트 패턴을 형성하고, 이 제 2 레지스트 패턴을 마스크로 하여 반투광막을 에칭하는 공정을 포함하는 반투광막 패턴 형성공정을 가지며, 상기 제 1 묘화 패턴은 상기 소스 전극 및 드레인 전극의 대향부분으로서, 적어도 채널부측에 원하는 마진 영역을 남긴 위치에 대응하는 두꺼운 레지스트 패턴 형성부를 형성하기 위한 패턴이고, 상기 제 2 묘화 패턴은 상기 소스 전극 및 드레인 전극에 대응하는 패턴인 것을 특징으로 하는 그레이톤 마스크의 제조방법이다.
(구성 5) 상기 마스크 블랭크의 반투광막과 차광막 사이에, 차광막을 에칭에 의해 제거할 때에 반투광막을 보호하기 위한 버퍼막을 설치하는 것을 특징으로 하는 구성 4에 기재된 그레이톤 마스크의 제조방법.
(구성 6) 피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無)레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스 트 패턴 형성부 및 무레지스트 영역 형성부를 가지며, 상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 네거티브형인지에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크의 제조방법에 있어서, 상기 그레이톤 마스크는 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와, 소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와, 채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무레지스트 영역 형성부를 가지며, 적어도 상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서, 투명기판상에, 적어도 투과율의 막두께 의존성을 갖는 차광막이 형성된 마스크 블랭크를 준비하는 공정과, 차광막 패턴을 형성하기 위한 제 1 레지스트막에 제 1 묘화 패턴을 묘화, 현상하여 제 1 레지스트 패턴을 형성하고, 이 제 1 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 공정을 포함하는 차광부 패턴 형성공정과, 반투광막 패턴을 형성하기 위한 제 2 레지스트막에 제 2 묘화 패턴을 묘화, 현상하여 제 2 레지스트 패턴을 형성하고, 이 제 2 레지스트 패턴을 마스크로 하여 차광막을 원하는 투과율이 되는 막두께로 에칭하는 공정을 포함하는 반투광막 패턴 형성공정을 가지며, 상기 제 1 묘화 패턴은 상기 소스 전극 및 드레인 전극의 대향부분으로서, 적어도 채널부측에 원하는 마진 영역을 남긴 위치에 대응하는 두꺼운 레지스트 패턴 형성부를 형성하기 위한 패턴이고, 상기 제 2 묘화 패턴은 상기 소스 전극 및 드레인 전극에 대응하는 패턴인 것을 특징으로 하는 그레이톤 마스크의 제조방법이다.
(구성 7) 피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無)레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부 및 무레지스트 영역 형성부를 가지며, 상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 네거티브형인지에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크의 제조방법에 있어서, 상기 그레이톤 마스크는 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와, 소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와, 채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무레지스트 영역 형성부를 가지며, 적어도 상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서, 투명기판상에, 적어도 차광막이 형성된 마스크 블랭크를 준비하는 공정과, 차광막 패턴을 형성하기 위한 제 1 레지스트막에 제 1 묘화 패턴을 묘화, 현상하여 제 1 레지스트 패턴을 형성하고, 이 제 1 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 공정을 포함하는 차광부 패턴 형성공정과, 다음으로, 상기 차광부가 형성된 투 명기판상에 반투광막을 형성하는 공정과, 이어서, 반투광막 패턴을 형성하기 위하여 상기 반투광막상에 형성한 제 2 레지스트막에 제 2 묘화 패턴을 묘화, 현상하여 제 2 레지스트 패턴을 형성하고, 이 제 2 레지스트 패턴을 마스크로 하여 반투광막을 에칭하는 공정을 포함하는 반투광막 패턴 형성공정을 가지며, 상기 제 1 묘화 패턴은 상기 소스 전극 및 드레인 전극의 대향부분으로서, 적어도 채널부측에 원하는 마진 영역을 남긴 위치에 대응하는 두꺼운 레지스트 패턴 형성부를 형성하기 위한 패턴이고, 상기 제 2 묘화 패턴은 상기 소스 전극 및 드레인 전극에 대응하는 패턴인 것을 특징으로 하는 그레이톤 마스크의 제조방법이다.
(실시예)
이하, 본 발명을 실시예에 의해 상세하게 설명한다. 또한, 이하의 실시예에서는 피전사 기판상의 레지스트로 포지티브형 레지스트를 이용하는 것을 전제로 하여, 두꺼운 레지스트 패턴 형성부를 차광부, 무(無)레지스트 영역 형성부를 투광부로 한 그레이톤 마스크에 대하여 설명한다.
(실시예 1)
도 1은 본 발명의 일실시예에 따른 그레이톤 마스크의, TFT 기판에서의 소스 전극 및 드레인 전극 부근의 패턴을 나타내는 단면도이고, 도 2는 그 평면도이다.
도 1 및 도 2에 나타나 있는 바와 같이, 실시예 1에서는 석영 등의 투명기판(11)상에, 소스 전극 및 드레인 전극에 대응하는 영역에 형성된 반투광막 패턴(12a)과, 소스 전극 및 드레인 전극의 대향부분에 대응하는 영역에 형성되며, 동시에 채널부에 대응하는 투광부(17)측으로, 원하는 마진 영역(18)을 남기고 상기 반 투광막 패턴(12a) 위에 형성된 차광막 패턴(13a)을 갖는다. 즉, 차광막 패턴(13a)이 반투광막 패턴(12a)과 적층된 부분이 차광부, 차광부 이외의 반투광막이 형성된 영역이 반투광부, 반투광막(12a)도 차광막(13a)도 형성되어 있지 않는 영역이 투광부이다.
다음으로, 상기 그레이톤 마스크를 제조하는 방법에 대하여 도 3을 이용하여 설명한다.
본 실시예에서 사용하는 마스크 블랭크(14)는 도 3(a)에 나타내는 바와 같이, 석영 등으로 이루어지는, 주표면의 사이즈가 450㎜×550㎜인 대형 투명기판(11)상에 반투광막(12) 및 차광막(13)을 순차적으로 형성한 것이다.
여기에서 차광막(13)의 재질로는 박막이며 높은 차광성을 얻을 수 있는 것이 바람직하며, 예를 들면 Cr, Si, W, Al 등을 들 수 있다. 또한, 차광막(13)은 표면 또는 표리면에, 예를 들면 상기 금속의 산화물로 이루어지는 반사 방지층을 갖는 것이어도 좋다. 또한, 반투광막(12)의 재질로는, 박막이며, 투광부의 투과율을 100%로 한 경우에 투과율 50% 정도의 반투과성을 얻을 수 있는 것이 바람직하며, 예를 들면 Cr 화합물(Cr의 산화물, 질화물, 질산화물, 불화물 등), MoSi, Si, W, Al 등을 들 수 있다. Si, W, Al 등은, 그 막 두께에 따라 높은 차광성도 얻을 수 있고, 혹은 반투과성도 얻을 수 있는 재질이다. 또한, 형성되는 마스크의 차광부는 반투광막(12)과 차광막(13)의 적층으로 되기 때문에, 차광막 단독으로는 차광성이 부족하다 하더라도 반투광막과 합친 경우에 차광성을 얻을 수 있으면 된다. 또한, 여기에서 투과율이라 함은, 그레이톤 마스크를 사용하는, 예를 들면 대형 LCD용 노 광기의 노광광의 파장에 대한 투과율을 말한다. 또한, 반투광막의 투과율은 50% 정도로 한정될 필요는 전혀 없다. 반투광부의 투과성을 어느 정도로 설정할 것인가는 설계상의 문제이다.
또한, 상기 차광막(13)과 반투광막(12)의 재질의 조합에 관해서는, 서로 막의 에칭 특성이 달라, 한 쪽 막의 에칭 환경에 있어서 다른 쪽 막은 내성을 갖는 것이 바람직하다. 예를 들면, 차광막(13)을 Cr, 반투광막(12)을 MoSi로 형성한 경우, Cr 차광막을 염소계 가스를 이용하여 드라이 에칭 또는 질산 제 2 세륨암모늄과 과산소염을 혼합시켜 희석한 에칭액을 이용하여 습식 에칭하면, 하지(下地)의 MoSi 반투광막과의 사이에서는 높은 에칭 선택비를 얻을 수 있기 때문에, MoSi 반투광막에 거의 손상을 입히지 않고 Cr 차광막만을 에칭에 의해 제거하는 것이 가능하다. 또한, 상기 차광막(13)과 반투광막(12)은 기판상에 성막했을 때에 밀착성이 양호한 것이 바람직하다.
상기 마스크 블랭크(14)는 투명기판(11)상에 반투광막(12) 및 차광막(13)을 순차적으로 성막함으로써 얻을 수 있는데, 그 성막 방법은, 증착법, 스퍼터법, CVD(화학적 기상성장)법 등, 막종류에 적합한 방법을 적절하게 선택하면 된다. 또한, 막두께에 관해서는 특별히 제약은 없지만, 양호한 차광성 혹은 반투광성이 얻어지도록 최적화된 막두께로 형성하는 것이 좋다.
다음으로, 이 마스크 블랭크 상에 예를 들면 전자선 혹은 레이저 묘화용의 포지티브형 레지스트를 도포하고 베이킹을 수행하여, 차광막 패턴을 형성하기 위한 제 1 레지스트막(15)을 형성한다(도 3(b) 참조). 다음으로, 전자선 묘화기 혹은 레 이저 묘화기 등을 이용하여 묘화를 수행한다. 묘화 데이터(제 1 묘화 데이터)는 도 1에 나타내는, 소스 전극과 드레인 전극의 대향부분에, 채널부측으로 원하는 마진 영역을 남긴 위치에 대응하는 차광막 패턴(13a)의 패턴 데이터이다. 묘화 후, 이것을 현상하여 마스크 블랭크 상에 차광부에 대응하는 제 1 레지스트 패턴(15a)을 형성한다(도 3(c) 참조). 또한, 이 마진 영역은 2회 묘화의 얼라이먼트 정밀도를 고려하여, 상정되는 얼라이먼트 어긋남보다도 큰 채널부측으로부터의 폭으로 하는 것이 바람직하며, 본 실시예의 경우에는 0.1~1㎛ 정도 폭의 마진 영역으로 하는 것이 바람직하다.
다음으로, 형성된 레지스트 패턴(15a)을 마스크로 하여, 차광막(13)을 건식 에칭하여 차광부에 대응하는 차광막 패턴(13a)을 형성한다(도 3(c) 참조). 차광막(13)이 Cr계 재료로 이루어지는 경우, 염소 가스를 이용한 건식 에칭을 이용할 수 있다. 차광부에 대응하는 영역 이외에는 차광막(13)의 에칭에 의해 하지의 반투광막(12)이 노출된 상태이다. 잔존하는 레지스트 패턴(15a)은 산소에 의한 애싱 혹은 진한 황산 등을 이용하여 제거한다(도 3(d) 참조).
다음으로, 다시 전체 표면에 상기 레지스트를 도포하여 제 2 레지스트막(16)을 형성한다(도 3(e) 참조). 그리고, 2회째의 묘화를 수행한다. 이 때의 묘화 데이터(제 2 묘화 데이터)는 도 1에 나타내는 소스 전극과 드레인 전극에 대응하는 패턴 데이터이다. 묘화 후 이것을 현상하여, 반투광막 패턴을 형성하기 위한 레지스트 패턴(16a)을 형성한다(도 3(f) 참조).
또한, 본 실시예의 그레이톤 마스크를 이용한 TFT 기판 제조공정에 있어서 는, 종래예 2의 그레이톤 마스크와 마찬가지로, 게이트 전극상에 소스 전극 및 드레인 전극을 소정의 간격으로 형성하기 위하여, 게이트 전극과 소스 및 드레인 전극의 얼라이먼트를 취할 필요가 있으므로, 게이트 전극과의 얼라이먼트에 관계되는 마크(노광시의 위치 맞춤 마크, 위치 정밀도 확인용 마크 등)를 마스크상에 설치할 필요가 있다. 그 경우, 소스 전극과 드레인 전극 사이에 끼어 있는 채널부를 게이트 전극과 정확하게 위치 맞춤하는 것이 중요하기 때문에, 소스 전극과 드레인 전극이 가장 채널부측으로 형성되는 박막 패턴과 상관 관계를 갖는 마크를 포토 마스크의 패턴 영역 외에 설치하는 것이 바람직하다. 본 발명에서는 소스 전극과 드레인 전극이 가장 채널부측으로 형성되는 박막 패턴은 반투광막 패턴이다. 따라서, 본 실시예에서는 상기 공정에 있어서, 반투광막 패턴을 형성하기 위한 묘화 데이터(제 2 묘화 데이터)에 게이트 전극과의 얼라이먼트에 관계되는 마크를 포함시켜, 반투광막 패턴의 형성과 마찬가지로 마크의 형성도 수행함으로써, 이후의 공정에 있어서, 반투광막 패턴과 마찬가지로 반투광막에 의해 형성된 마크 패턴을 형성할 수 있다.
다음으로, 형성된 레지스트 패턴(16a)을 마스크로 하여, 투광부가 되는 영역의 반투광막(12)을 에칭에 의해 제거한다. 이로 인해, 반투광부는 투광부와 구획되어, 반투광부 및 투광부가 형성된다(도 3(g) 참조). 그리고 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 3(h) 참조).
이상과 같이 하여 본 실시예의 도 1에 나타내는 그레이톤 마스크(10)가 완성된다.
도 4는 상기 방법에 있어서, 제 1 묘화 패턴에 의한 묘화와, 제 2 묘화 패턴에 의한 묘화가 얼라이먼트 어긋남을 일으킨 케이스를 상정한 예로서, 도 4(a)는 제 1 묘화 패턴에 대하여 제 2 묘화 패턴이 X방향 좌측으로, 도 4(b)는 제 1 묘화 패턴에 대하여 제 2 묘화 패턴이 X방향 우측으로 어긋난 예이다. 이들 도면에 나타난 바와 같이, 본 실시예에서의 그레이톤 마스크에서는 채널부측에 마진 영역을 설치하여 차광막 패턴(13a)을 형성하고 있기 때문에, 얼라이먼트 어긋남이 발생하여도 채널부에 대응하는 패턴 치수 정밀도를 악화시키는 일이 없다.
따라서, 본 실시예에 따르면, TFT 특성상 중요한 패턴을 고정밀도로 형성할 수 있기 때문에, 고품질의 그레이톤 마스크를 제공할 수 있다.
또한, 본 발명의 그레이톤 마스크의 차광부는 종래예 2의 제조방법에 이용되므로, 차광부에 의해 형성된 레지스트 패턴은 리플로우되어 버리기 때문에, 차광부의 위치가 종래예 2의 그레이톤 마스크에서의 위치와 다소 달라도 하등 문제가 되지 않는다.
또한, 본 실시예에서 사용하는 마스크 블랭크는 반투광막(12)과 차광막(13) 사이에 버퍼막을 형성한 것이어도 좋다. 즉, 반투광막(12)과 차광막(13) 사이에 에칭 스토퍼로서의 기능을 갖는 버퍼막을 설치함으로써, 1회째의 포토리소그래픽 공정에 있어서, 레지스트 패턴이 형성되어 있지 않은 영역의 차광막을 에칭에 의해 제거할 때에 하층의 반투광막의 막 감소 등의 손상을 방지할 수 있다. 이와 같이 버퍼막을 설치하고 있기 때문에, 차광막(13) 및 반투광막(12)은 에칭 특성이 비슷한 재질, 예를 들면 동일 재료의 막이나 주성분이 같은 재료의 막 등으로 구성하는 것이 가능하다. 또한, 버퍼막의 재질은 차광막(13)을 에칭하는 환경에 내성을 갖는 재질로부터 선택된다. 또한, 반투광부에서의 버퍼막을 제거할 필요가 있는 경우에는, 건식 에칭 등의 방법으로 하지의 반투광막(12)에 손상을 입히지 않고 제거할 수 있는 재질일 것도 요구된다. 버퍼막으로서 예를 들면 SiO2 또는 SOG(Spin On Glass) 등을 이용할 수 있다. 이들 재질은 차광막을 Cr계 재료로 구성하는 경우, 차광막과의 사이에서 높은 에칭 선택비를 취할 수 있다. 또한, 이들 재질은 투과성이 양호하고, 반투광부에 개재시켜도 그 투과 특성을 손상시키지 않기 때문에 제거하지 않고 두는 것도 가능하다.
또한, 마스크 블랭크로서 반투광막과 차광막이 적층된 것을 이용하는 것이 아니라, 투과율이 막두께 의존성을 갖는 차광막이 형성된 것을 이용하여, 차광막을 에칭하여 반투광막을 노출시키는 공정(도 3(c) 참조)으로서, 차광막을 원하는 투과율이 되는 막두께로 에칭하는 공정으로 치환할 수도 있다.
(실시예 2)
실시예 2는 실시예 1과 같은 그레이톤 마스크를 실시예 1과 다른 방법으로 제조한 예이다.
이하, 도 5를 이용하여 그 방법을 설명한다.
실시예 1에서 이용한 마스크 블랭크(14)를 준비한다(도 5(a) 참조).
다음으로, 마스크 블랭크(14)상에 예를 들면 전자선 혹은 레이저 묘화용의 포지티브형 레지스트를 도포하고 베이킹을 수행하여, 반투광막 패턴을 형성하기 위 한 레지스트막(16)을 형성한다(도 5(b) 참조). 다음으로, 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 수행한다. 묘화 데이터(제 1 묘화 데이터)는 도 1에 나타내는 소스 전극과 드레인 전극에 대응하는 패턴 데이터이다. 묘화 후, 이것을 현상하여 마스크 블랭크상에 레지스트 패턴(16a)을 형성한다(도 5(c) 참조).
또한, 게이트 전극과의 얼라이먼트에 관계하는 마크의 형성에 대해서는, 상기 공정에 있어서, 반투광막 패턴을 형성하기 위한 묘화 데이터(제 1 묘화 데이터)에 게이트 전극과의 얼라이먼트에 관계하는 마크를 포함시켜, 다음에 이어지는 차광막의 에칭 및 반투광막의 에칭에서 마크 패턴을 형성할 수 있다. 또한, 마크 패턴을 형성하는 반투광막상의 차광막은 후술하는 차광막 패턴을 형성하는 공정에서 제거하지 않고 남김으로써, 반투광막으로 이루어지는 마크보다도 검출감도가 높아지므로 바람직하다. 다음으로, 형성된 레지스트 패턴(16a)을 마스크로 하여 차광막(13)을 에칭하고, 이어서 반투광막(12)을 에칭한다(도 5(d) 참조). 잔존하는 레지스트 패턴(16a)은 산소에 의한 애싱 혹은 진한 황산 등을 이용하여 제거한다.
다음으로, 다시 전체 표면에 상기 레지스트를 도포하여 레지스트막(15)을 형성한다(도 5(e) 참조). 그리고, 2회째 묘화를 수행한다. 이 때의 묘화 데이터(제 2 묘화 데이터)는, 소스 전극과 드레인 전극의 대향부분에, 채널부측으로 원하는 마진 영역을 남긴 위치에 대응하는 차광막 패턴(13a)의 패턴 데이터이다. 묘화 후, 이것을 현상하여 차광막 패턴을 형성하기 위한 레지스트 패턴(15b)을 형성한다(도 5(f) 참조). 또한, 이 마진 영역의 폭은 실시예 1과 같다.
다음으로, 형성된 레지스트 패턴(15b)을 마스크로 하여, 노출된 반투광막 상 의 차광막을 건식 에칭에 의해 제거한다. 이로 인해, 차광부는 반투광부와 구분되어 반투광부 및 차광부가 형성된다(도 5(g) 참조). 그리고 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 5(h) 참조).
본 실시예에서도 실시예 1과 마찬가지로, TFT 특성상 중요한 패턴을 고정밀도로 형성할 수 있기 때문에, 고품질의 그레이톤 마스크를 제공할 수 있다.
또한, 본 실시예에서도 실시예 1과 마찬가지로, 반투광막(12)과 차광막(13) 사이에 버퍼막을 형성한 마스크 블랭크를 이용할 수도 있다.
또한, 마스크 브랭크로서, 반투광막과 차광막이 적층된 것을 이용하는 것이 아니라, 투과율의 막두께 의존성을 갖는 차광막이 형성된 것을 이용하여, 차광막을 에칭하여 반투광막을 노출시키는 공정(도 5(c) 참조)으로서, 차광막을 원하는 투과율이 되는 막두께로 에칭하는 공정으로 치환할 수도 있다.
(실시예 3)
실시예 3은 실시예 1의 그레이톤 마스크가 반투광막 패턴(12a)상에 차광막 패턴(13a)이 형성되고, 차광부가 반투광막과 그 위의 차광막에 의해 형성되어 있는 것에 비하여, 도 6에 나타내는 바와 같이, 차광막 패턴(13a)상에 반투광막 패턴(12a)이 형성되고, 차광부가 차광막과 그 위의 반투광막에 의해 형성되어 있는 그레이톤 마스크(20)이다. 또한, 본 실시예의 그레이톤 마스크(20)의 평면도는 차광부에 있어서 차광막 패턴(13a)과 반투광막 패턴(12a)의 상하가 역으로 되는 것 이외에는 도 2와 같으므로 생략한다.
이하, 도 7을 이용하여 본 실시예에 따른 그레이톤 마스크(20)의 제조방법을 설명한다.
본 실시예에서는 먼저 도 7(a)에 나타내는 바와 같이, 실시예 1과 동일한 투명기판(11)상에, 차광막(13)을 형성한 마스크 블랭크(24)를 이용한다.
이 마스크 블랭크상에, 예를 들면 레이저 또는 전자선 묘화용의 포지티브형 레지스트를 도포하고 베이킹을 수행하여, 차광막 패턴을 형성하기 위한 제 1 레지스트막(15)을 형성한다(도 7(b) 참조). 다음으로, 전자선 묘화기 혹은 레이저 묘화기 등을 이용하여 묘화를 수행한다. 묘화 데이터(제 1 묘화 데이터)는 도 2에 나타내는, 소스 전극과 드레인 전극의 대향 부분에, 채널부측으로 원하는 마진 영역을 남긴 위치에 대응하는 차광부(13a)의 패턴 데이터이다. 묘화 후, 이것을 현상하여 마스크 블랭크상에 차광부에 대응하는 제 1 레지스트 패턴(15a)을 형성한다. 또한, 이 마진 영역의 폭은 실시예 1과 같다.
다음으로, 형성된 제 1 레지스트 패턴(15a)을 마스크로 하여 차광막(13)을 웨트 또는 건식 에칭하여, 차광부에 대응하는 패턴(13a)을 형성한다(도 7(c) 참조). 차광막(13)이 Cr계 재료로 이루어지는 경우, 습식 에칭에는, 예를 들면 질산 제 2 세륨암모늄과 과산소염을 혼합시켜 희석한 에칭액 등을 이용할 수 있으며, 건식 에칭에는, Cl2+O2 등의 염소계 가스를 포함하는 건식 에칭 가스를 이용할 수 있다. 잔존하는 레지스트 패턴(15a)은 산소에 의한 애싱 혹은 진한 황산 등을 이용하여 제거한다(도 7(d) 참조).
다음으로 전체 표면에 반투광막(12)을 형성한다(도 7(e) 참조). 다음으로, 반투광막(12)상에 레지스트를 도포하여 반투광막 패턴을 형성하기 위한 제 2 레지스트막(16)을 형성한다(도 7(f) 참조). 그리고, 2회째 묘화를 수행한다. 이 때의 묘화 데이터(제 2의 묘화 데이터)는 도 1에 나타내는 소스 전극과 드레인 전극에 대응하는 패턴 데이터이다. 묘화 후, 이것을 현상하여 적어도 반투광부에 대응하는 제 2 레지스트 패턴(16a)을 형성한다(도 7(g) 참조).
또한, 게이트 전극과의 얼라이먼트에 관계하는 마크의 형성에 대해서는, 상기 공정에 있어서, 반투광막 패턴을 형성하기 위한 묘화 데이터(제 2 묘화 데이터)에 게이트 전극과의 얼라이먼트에 관계하는 마크를 포함시켜, 반투광막 패턴의 형성과 동시에 마크의 형성도 수행하여, 이후의 공정에서 반투광막 패턴과 마찬가지로, 반투광막에 의해 형성된 마크 패턴을 형성할 수 있다.
다음으로, 형성된 제 2 레지스트 패턴(16a)을 마스크로 하여 투광부가 되는 영역의 반투광막(12)을 웨트 또는 건식 에칭에 의해 제거한다. 이로 인해, 반투광부는 투광부와 구획되어 반투광부 및 투광부가 형성된다. 또한, 잔존하는 레지스트 패턴은 산소 애싱 등을 이용하여 제거한다(도 7(h) 참조).
본 실시예에서도 실시예 1과 마찬가지로, TFT 특성상 중요한 패턴을 고정밀도로 형성할 수 있기 때문에, 고품질의 그레이톤 마스크를 제공할 수 있다.
(실시예 4)
실시예 4에서는 도 8에 나타내는 바와 같이, Y방향의 얼라이먼트 어긋남에 대해서도 고려하여, 차광부의 Y방향측의 투광부와의 경계부에서도 마진 영역(19)을 설치한 예이다. 이 마진 영역(19)의 폭은, 실시예 1에서의 채널부측의 마진 영역 (18)의 폭과 같다. 이러한 구성으로 함으로써, Y방향으로 얼라이먼트 어긋남이 생긴 경우라도, 차광막이 소스 전극 및 드레인 전극의 설계 패턴보다 삐져 나오게 되는 것도 방지할 수 있다.
본 발명의 그레이톤 마스크에 따르면, 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와, 소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와, 채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무(無)레지스트 영역 형성부를 가지며, 적어도 상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서, 반투광부가, 반투광막이 형성되어 있음으로써 반투광부의 투과율 분포가 양호하며, 또한 반투광부를 반투광막으로 함으로써 문제가 되는 2회 묘화의 얼라이먼트 어긋남에 따른 채널부에 대응하는 패턴의 패턴 정밀도 악화의 문제를, 상기 소스 전극 및 드레인 전극의 대향부분이며, 적어도 채널부측으로 원하는 마진 영역을 남긴 두꺼운 레지스트 패턴 형성부로 함으로써 억제한 그레이톤 마스크를 제공할 수 있다.
또한, 본 발명의 그레이톤 마스크의 제조방법에 따르면, 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와, 소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와, 채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무(無)레지스트 영역 형성부를 가지며, 적어도 상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크의 제조방법으로서, 반투광부를 반투광막으로 형성함으로써 반투광부의 투과율 분포가 양호하며, 또한 반투광부를 반투광막으로 함으로써 문제가 되는 2회 묘화의 얼라이먼트 어긋남에 따른 채널부에 대응하는 패턴의 패턴 정밀도 악화의 문제를, 상기 소스 전극 및 드레인 전극의 대향 부분이며, 적어도 채널부측으로 원하는 마진 영역을 남긴 두꺼운 레지스트 패턴 형성부를 형성하여 차광부로 함으로써 억제할 수 있는 그레이톤 마스크의 제조방법을 제공할 수 있다.

Claims (19)

  1. 피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無)레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부 및 무레지스트 영역 형성부를 가지며, 상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 또는 네거티브형인지에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크에 있어서,
    상기 그레이톤 마스크는 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향 부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와,
    소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와,
    채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무레지스트 영역 형성부를 가지며,
    상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 단계를 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    상기 반투광부에는 반투광막이 형성되고, 상기 차광부에는 차광막이 형성되며, 상기 두꺼운 레지스트 패턴 형성부는 상기 소스 전극 및 드레인 전극의 대향 부분으로서, 채널부 측에 0.1㎛~1㎛ 폭의 마진 영역을 남기고 형성되어 이루어지는 것을 특징으로 하는 그레이톤 마스크.
  2. 제1항에 있어서,
    상기 차광부는 반투광막과, 그 위에 적층된 차광막으로 이루어지는 것을 특징으로 하는 그레이톤 마스크.
  3. 제1항에 있어서,
    상기 차광부는 차광막과, 그 위에 적층된 반투광막으로 이루어지는 것을 특징으로 하는 그레이톤 마스크.
  4. 피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無)레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부 및 무레지스트 영역 형성부를 가지며, 상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 네거티브형인 지에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크의 제조방법에 있어서,
    상기 그레이톤 마스크는 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와,
    소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와,
    채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무 레지스트 영역 형성부를 가지며,
    상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    투명기판상에, 반투광막과, 차광막이 적층된 마스크 블랭크를 준비하는 단계와,
    차광막 패턴을 형성하기 위한 제 1 레지스트막에 제 1 묘화 패턴을 묘화, 현상하여 제 1 레지스트 패턴을 형성하고, 이 제 1 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 공정을 포함하는 차광막 패턴 형성 단계와,
    반투광막 패턴을 형성하기 위한 제 2 레지스트막에 제 2 묘화 패턴을 묘화, 현상하여 제 2 레지스트 패턴을 형성하고, 이 제 2 레지스트 패턴을 마스크로 하여 반투광막을 에칭하는 공정을 포함하는 반투광막 패턴 형성 단계를 가지며,
    상기 차광막 패턴 형성 단계에서 묘화하는 상기 제 1 묘화 패턴은 상기 소스 전극 및 드레인 전극의 대향부분으로서, 채널부측에 0.1㎛~1㎛ 폭의 마진 영역을 남긴 위치에 대응하는 두꺼운 레지스트 패턴 형성부를 형성하기 위한 패턴이고,
    상기 반투광막 패턴 형성 단계에서 묘화하는 상기 제 2 묘화 패턴은 상기 소스 전극 및 드레인 전극에 대응하는 패턴인 것을 특징으로 하는 그레이톤 마스크의 제조방법.
  5. 제 4 항에 있어서, 상기 마스크 블랭크의 반투광막과 차광막 사이에, 차광막을 에칭에 의해 제거할 때에 반투광막을 보호하기 위한 버퍼막을 설치하는 것을 특징으로 하는 그레이톤 마스크의 제조방법.
  6. 피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無)레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부 및 무레지스트 영역 형성부를 가지며, 상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 네거티브형인 지에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크의 제조방법에 있어서,
    상기 그레이톤 마스크는 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와,
    소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와,
    채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무레지스트 영역 형성부를 가지며,
    상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    투명기판상에, 투과율의 막두께 의존성을 갖는 차광막이 형성된 마스크 블랭크를 준비하는 단계;
    차광막 패턴을 형성하기 위한 제 1 레지스트막에 제 1 묘화 패턴을 묘화, 현상하여 제 1 레지스트 패턴을 형성하고, 이 제 1 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 공정을 포함하는 차광부 패턴 형성 단계; 및
    반투광막 패턴을 형성하기 위한 제 2 레지스트막에 제 2 묘화 패턴을 묘화, 현상하여 제 2 레지스트 패턴을 형성하고, 이 제 2 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 단계를 포함하는 반투광막 패턴 형성 단계를 가지며,
    상기 차광부 패턴 형성 단계에서 묘화하는 상기 제 1 묘화 패턴은 상기 소스 전극 및 드레인 전극의 대향부분으로서, 채널부측에 0.1㎛~1㎛ 폭의 마진 영역을 남긴 위치에 대응하는 두꺼운 레지스트 패턴 형성부를 형성하기 위한 패턴이고,
    상기 반투광막 패턴 형성 단계에서 묘화하는 상기 제 2 묘화 패턴은 상기 소스 전극 및 드레인 전극에 대응하는 패턴인 것을 특징으로 하는 그레이톤 마스크의 제조방법.
  7. 피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴 및 무(無)레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부 및 무레지스트 영역 형성부를 가지며, 상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 및 무레지스트 영역 형성부는 각각 피전사 기판상의 레지스트가 포지티브형인지 네거티브형인지에 따라 결정된 차광부 또는 투광부로 이루어지는 그레이톤 마스크의 제조방법에 있어서,
    상기 그레이톤 마스크는 박막 트랜지스터 기판에서의 소스 전극 및 드레인 전극에 대응하는 패턴의 소스 전극 및 드레인 전극의 대향부분에 형성된 상기 두꺼운 레지스트 패턴 형성부와,
    소스 전극 및 드레인 전극의 두꺼운 레지스트 패턴 형성부 이외의 부분에 형성된 상기 얇은 레지스트 패턴 형성부와,
    채널부에 대응하는 부분을 포함하는 다른 영역에 형성된 상기 무레지스트 영역 형성부를 가지며,
    상기 두꺼운 레지스트 패턴 형성부에 의해 형성된 두꺼운 레지스트 패턴을 변형하는 공정을 갖는 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    투명기판상에, 차광막이 형성된 마스크 블랭크를 준비하는 단계;
    차광막 패턴을 형성하기 위한 제 1 레지스트막에 제 1 묘화 패턴을 묘화, 현상하여 제 1 레지스트 패턴을 형성하고, 이 제 1 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 공정을 포함하는 차광부 패턴 형성 단계; 및
    다음으로, 상기 차광부가 형성된 투명기판상에 반투광막을 형성하는 공정과,
    이어서, 반투광막 패턴을 형성하기 위하여 상기 반투광막상에 형성한 제 2 레지스트막에 제 2 묘화 패턴을 묘화, 현상하여 제 2 레지스트 패턴을 형성하고, 이 제 2 레지스트 패턴을 마스크로 하여 반투광막을 에칭하는 공정을 포함하는 반투광막 패턴 형성 단계를 가지며,
    상기 차광부 패턴 형성 단계에서 묘화하는 상기 제 1 묘화 패턴은 상기 소스 전극 및 드레인 전극의 대향부분으로서, 채널부측에 마진 영역을 남긴 위치에 대응하는 두꺼운 레지스트 패턴 형성부를 형성하기 위한 패턴이고,
    상기 반투광막 패턴 형성 단계에서 묘화하는 상기 제 2 묘화 패턴은 상기 소스 전극 및 드레인 전극에 대응하는 패턴인 것을 특징으로 하는 그레이톤 마스크의 제조방법.
  8. 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴, 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지며,
    상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 형성부는 차광부로 이루어지고, 상기 무 레지스트 영역 형성부는 투광부로 이루어진 그레이톤 마스크에 있어서,
    투명기판상에 있어서, 상기 반투광부에는 반투광막이 형성되고, 상기 차광부에는 차광막이 형성되고,
    상기 차광부의, 상기 투광부와의 경계부에 있어서, 반투광막 패턴에 의한 0.1㎛~1㎛ 폭의 마진 영역이 설치된 것을 특징으로 하는 그레이톤 마스크.
  9. 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴, 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지며,
    상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 형성부는 차광부로 이루어지고, 상기 무 레지스트 영역 형성부는 투광부로 이루어진 그레이톤 마스크로서,
    투명기판상에, 반투광막 패턴과 차광막 패턴이 적층된 차광부;
    상기 차광부 이외의 부분에서 반투광막 패턴이 형성된 반투광부; 및
    반투광막도 차광막도 형성되지 않은 투광부를 가지고,
    상기 차광부는 상기 반투광막 패턴의 위에, 투광부측에 0.1㎛~1㎛ 폭의 마진 영역을 남겨 형성된 차광막 패턴을 가지는 것을 특징으로 하는 그레이톤 마스크.
  10. 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴, 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지며,
    상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 형성부는 차광부로 이루어지고, 상기 무 레지스트 영역 형성부는 투광부로 이루어진 그레이톤 마스크로서,
    투명기판상에서, 차광막과 그 위에 적층된 반투광막에 의해 형성된 차광부;
    상기 차광부 이외의 부분에서 반투광막 패턴이 형성된 반투광부; 및
    반투광막도 차광막도 형성되지 않은 투광부를 가지고,
    상기 차광부는 상기 반투광막 패턴의, 투광부측에 0.1㎛~1㎛ 폭의 마진 영역을 남겨 형성된 차광막 패턴을 가지는 그레이톤 마스크.
  11. 삭제
  12. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 차광부가 Cr계 재료로 구성되는 것을 특징으로 하는 그레이톤 마스크.
  13. 제8항 또는 제9항에 있어서,
    상기 차광막과 반투광막은 한쪽의 막의 에칭 환경에 있어서, 다른 쪽이 내성을 갖는 것을 특징으로 하는 그레이톤 마스크.
  14. 제8항 또는 제9항에 있어서,
    상기 차광막은 Cr을 가지고, 상기 반투광막은 MoSi를 가지는 것을 특징으로 하는 그레이톤 마스크.
  15. 제8항 또는 제9항에 있어서,
    상기 반투광막과 차광막의 사이에, 에칭 스토퍼의 기능을 갖는 막을 가지는 것을 특징으로 하는 그레이톤 마스크.
  16. 제15항에 있어서,
    상기 에칭 스토퍼의 기능을 갖는 막에는 SiO2 또는 SOG를 이용하는 것을 특징으로 하는 그레이톤 마스크.
  17. 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴, 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지며,
    상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 형성부는 차광부로 이루어지고, 상기 무 레지스트 영역 형성부는 투광부로 이루어진 그레이톤 마스크의 제조방법에 있어서,
    투명기판상에, 반투광막, 차광막이 적층된 마스크 블랭크를 준비하는 공정과,
    차광막 패턴을 형성하기 위한 제1 레지스트막에 제1 묘화 패턴을 묘화, 현상하여 제1 레지스트 패턴을 형성하고, 상기 제1 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 공정을 포함하는 차광막 패턴 형성 공정과,
    반투광막 패턴을 형성하기 위한 제2 레지스트막에 제2 묘화 패턴을 묘화, 현상하여 제2 레지스트 패턴을 형성하고, 상기 제2 레지스트 패턴을 마스크로 하여 반투광막을 에칭하는 공정을 포함하는 반투광막 패턴 형성 공정을 가지고,
    상기 차광막 패턴 형성 공정에서 묘화하는 상기 제1 묘화 패턴은 투광부측에 마진 영역을 남긴 위치에 대응하는 차광부를 형성하기 위한 패턴이고,
    상기 반투광막 패턴 형성 공정에서 묘화하는 상기 제2 묘화 패턴은 상기 반투광부에 대응하는 패턴인 것을 특징으로 하는 그레이톤 마스크의 제조방법.
  18. 제17항에 있어서,
    상기 마스크 블랭크의 반투광막과 차광막의 사이에, 차광막을 에칭에 의해 제거할 때에 반투광막을 보호하기 위한 버퍼막을 설치한 것을 특징으로 하는 그레이톤 마스크의 제조방법.
  19. 박막 트랜지스터 기판의 제조공정에서 사용되는 그레이톤 마스크로서,
    피전사 기판상에, 두꺼운 레지스트 패턴, 얇은 레지스트 패턴, 및 무 레지스트 영역을 형성하기 위한 두꺼운 레지스트 패턴 형성부, 얇은 레지스트 패턴 형성부, 및 무 레지스트 영역 형성부를 가지며,
    상기 얇은 레지스트 패턴 형성부는 반투광부로 이루어지고, 두꺼운 레지스트 패턴 형성부는 차광부로 이루어지고, 상기 무 레지스트 형성부는 투광부로 이루어진 그레이톤 마스크의 제조방법에 있어서,
    투명기판상에, 차광막이 형성된 마스크 블랭크를 준비하는 공정과,
    차광막 패턴을 형성하기 위한 제1 레지스트막에 제1 묘화 패턴을 묘화, 현상하여 제1 레지스트 패턴을 형성하고, 상기 제1 레지스트 패턴을 마스크로 하여 차광막을 에칭하는 공정을 포함하는 차광부 패턴 형성 공정과,
    상기 차광부가 형성된 투명기판상에 반투광막을 형성하는 공정과,
    이어서, 반투광막 패턴을 형성하기 위하여 상기 반투광막상에 형성한 제2 레지스트 막에 제2 묘화 패턴을 묘화, 현상하여 제2 레지스트 패턴을 형성하고, 상기 제2 레지스트 패턴을 마스크로 하여 반투광막을 에칭하는 공정을 포함하는 반투광막 패턴 형성 공정을 가지고,
    상기 제1 묘화 패턴은 투광부측에 마진 영역을 남긴 위치에 대응하는 차광부를 형성하기 위한 패턴이고,
    상기 제2 묘화 패턴은 반투광부에 대응하는 패턴인 것을 특징으로 하는 그레이톤 마스크의 제조방법.
KR1020050062864A 2004-07-12 2005-07-12 그레이톤 마스크 및 그레이톤 마스크의 제조방법 KR100965181B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004205306A JP2006030319A (ja) 2004-07-12 2004-07-12 グレートーンマスク及びグレートーンマスクの製造方法
JPJP-P-2004-00205306 2004-07-12

Publications (2)

Publication Number Publication Date
KR20060050099A KR20060050099A (ko) 2006-05-19
KR100965181B1 true KR100965181B1 (ko) 2010-06-24

Family

ID=35896788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062864A KR100965181B1 (ko) 2004-07-12 2005-07-12 그레이톤 마스크 및 그레이톤 마스크의 제조방법

Country Status (4)

Country Link
JP (1) JP2006030319A (ko)
KR (1) KR100965181B1 (ko)
CN (2) CN101673049A (ko)
TW (1) TW200608579A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006030320A (ja) 2004-07-12 2006-02-02 Hoya Corp グレートーンマスク及びグレートーンマスクの製造方法
JP4786359B2 (ja) 2006-02-07 2011-10-05 株式会社エヌ・ティ・ティ・ドコモ 移動局、無線アクセスネットワーク装置およびリソース要求方法
JP2007248802A (ja) * 2006-03-16 2007-09-27 Hoya Corp パターン形成方法及びグレートーンマスクの製造方法
JP2008102465A (ja) * 2006-10-23 2008-05-01 Sk Electronics:Kk ハーフトーンマスク及びその製造方法
JP5429590B2 (ja) * 2007-07-10 2014-02-26 Ｎｌｔテクノロジー株式会社 ハーフトーンマスク
JP5336226B2 (ja) * 2008-02-26 2013-11-06 Ｈｏｙａ株式会社 多階調フォトマスクの製造方法
CN101546733B (zh) * 2008-03-28 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板和彩膜基板的制造方法
KR101295235B1 (ko) * 2008-08-15 2013-08-12 신에쓰 가가꾸 고교 가부시끼가이샤 그레이톤 마스크 블랭크, 그레이톤 마스크, 및 제품 가공 표지 또는 제품 정보 표지의 형성방법
CN101656233B (zh) * 2008-08-22 2012-10-24 群康科技(深圳)有限公司 薄膜晶体管基板的制造方法
CN101661907B (zh) * 2008-08-27 2011-12-28 北京京东方光电科技有限公司 液晶显示装置的阵列基板制造方法
JP5510947B2 (ja) * 2008-09-19 2014-06-04 Ｈｏｙａ株式会社 フォトマスクの製造方法およびフォトマスク
JP2010191310A (ja) * 2009-02-20 2010-09-02 Hoya Corp 多階調フォトマスクの製造方法、及び半導体トランジスタの製造方法
JP2009294682A (ja) * 2009-09-24 2009-12-17 Hoya Corp マスクブランク及びフォトマスク
JP5123349B2 (ja) * 2010-04-19 2013-01-23 Ｈｏｙａ株式会社 多階調マスクの製造方法
CN102331637A (zh) * 2011-09-28 2012-01-25 深圳市华星光电技术有限公司 一种专用遮光板及其制作方法、液晶面板的制作方法
TWI547751B (zh) * 2011-12-21 2016-09-01 Dainippon Printing Co Ltd 大型相位移遮罩及大型相位移遮罩之製造方法
CN104407496A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 一种掩模板
CN108563098A (zh) * 2018-01-17 2018-09-21 京东方科技集团股份有限公司 一种掩膜版及其制备方法
CN109634052A (zh) * 2018-12-05 2019-04-16 惠科股份有限公司 光罩及光罩的制作方法
CN111367142A (zh) * 2018-12-26 2020-07-03 聚灿光电科技（宿迁）有限公司 一种包含不同透光性的新型光学掩膜版

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179287A (ja) * 1995-12-21 1997-07-11 Oki Electric Ind Co Ltd 位相シフトマスク及びその製造方法
KR980003804A (ko) * 1996-06-29 1998-03-30 김주용 해프톤 위상반전 마스크
KR20000073727A (ko) * 1999-05-13 2000-12-05 윤종용 박막 트랜지스터 기판 및 그의 제조 방법
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917879B2 (ja) * 1995-10-31 1999-07-12 日本電気株式会社 フォトマスク及びその製造方法
JP3619664B2 (ja) * 1997-03-24 2005-02-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3178391B2 (ja) * 1997-10-24 2001-06-18 日本電気株式会社 フォトマスクの設計方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179287A (ja) * 1995-12-21 1997-07-11 Oki Electric Ind Co Ltd 位相シフトマスク及びその製造方法
KR980003804A (ko) * 1996-06-29 1998-03-30 김주용 해프톤 위상반전 마스크
KR20000073727A (ko) * 1999-05-13 2000-12-05 윤종용 박막 트랜지스터 기판 및 그의 제조 방법
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法

Also Published As

Publication number Publication date
TWI355080B (ko) 2011-12-21
TW200608579A (en) 2006-03-01
KR20060050099A (ko) 2006-05-19
CN101673049A (zh) 2010-03-17
JP2006030319A (ja) 2006-02-02
CN1721988A (zh) 2006-01-18
CN100562803C (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
KR100965181B1 (ko) 그레이톤 마스크 및 그레이톤 마스크의 제조방법
KR100609678B1 (ko) 그레이톤 마스크 및 그 제조방법
KR100663115B1 (ko) 그레이톤 마스크 및 그레이톤 마스크의 제조 방법
KR101215742B1 (ko) 그레이 톤 마스크의 제조 방법 및 그레이 톤 마스크
JP4393290B2 (ja) グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法
KR101016464B1 (ko) 그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법
KR100960746B1 (ko) 그레이 톤 마스크의 제조 방법
KR101036438B1 (ko) 그레이톤 마스크의 제조 방법 및 그레이톤 마스크
JP4968709B2 (ja) グレートーンマスクの製造方法
KR101269364B1 (ko) 그레이톤 마스크의 제조 방법, 그레이톤 마스크 및, 그레이톤 마스크 블랭크
KR20080069923A (ko) 그레이톤 마스크 및 패턴 전사 방법
KR101127376B1 (ko) 다계조 포토마스크, 패턴 전사 방법 및 다계조 포토마스크를 이용한 표시 장치의 제조 방법
KR20070094478A (ko) 패턴 형성방법 및 그레이톤 마스크의 제조 방법
JP2007279710A (ja) パターン形成方法及びグレートーンマスクの製造方法
JP2007248943A (ja) パターン形成方法及びグレートーンマスクの製造方法
JP4834206B2 (ja) グレートーンマスクの製造方法及び被処理体の製造方法
KR20080061192A (ko) 하프 톤 마스크와 이의 제조 방법
KR20080027812A (ko) 하프톤마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 10