CN104600030A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104600030A CN104600030A CN201510053343.9A CN201510053343A CN104600030A CN 104600030 A CN104600030 A CN 104600030A CN 201510053343 A CN201510053343 A CN 201510053343A CN 104600030 A CN104600030 A CN 104600030A
- Authority
- CN
- China
- Prior art keywords
- via hole
- patterned layer
- layer
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 239000012212 insulator Substances 0.000 claims description 67
- 238000009413 insulation Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 38
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 206010047571 Visual impairment Diseases 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法、显示装置，所述阵列基板包括依次设置在衬底基板上方的第一图案层和第二图案层，所述第一图案层和所述第二图案层之间设置有有机绝缘层；所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔；所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，每条所述数据线均对应有所述连接部，每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分。本发明能够减小源漏极与栅极的寄生电容、减小栅线和数据线的交叠电容，从而减小信号延迟，降低功耗，改善残像现象。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法，以及包括该阵列基板的显示装置。
背景技术
低温多晶硅(LTPS)材料由于具有极高的迁移率，广泛应用于高性能液晶显示设备(LCD)、发光二极管显示设备(AMOLED)中。并且，基于低温多晶硅材料的阵列基板可以将驱动电路集成在玻璃基板上，有利于实现窄边框设计和低功耗显示。
然而，低温多晶硅半导体材料本身漏电流较大，使得显示面板进行正负帧反转时电荷的不对称程度增加，最终导致残像现象。此外，栅线的信号延迟、薄膜晶体管区域的寄生电容都会加重残像现象。因此，在尽可能控制漏电流的同时，也需要改善信号延迟及寄生电容的情况，以协助改善残像，本发明正是基于此而产生的。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、显示装置，以降低寄生电容，减小信号延迟，改善残像不良，并降低功耗。
为解决上述技术问题，作为本发明的第一个方面，提供一种阵列基板，包括依次设置在衬底基板上方的第一图案层和第二图案层，所述第一图案层和所述第二图案层之间设置有有机绝缘层，
其中，所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔，
所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，每条所述数据线均对应有所述连接部，每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分。
优选地，所述源极通过所述连接部与所述数据线相连。
优选地，所述阵列基板还包括位于所述第一图案层和所述第二图案层之间的无机绝缘层，所述有机绝缘层位于所述无机绝缘层的上方，所述阵列基板还包括分别位于所述连接部两端的第一过孔和第二过孔，所述第一过孔和所述第二过孔均贯穿所述有机绝缘层和所述无机绝缘层，所述连接部通过所述第一过孔和所述第二过孔连接所述数据线位于所述栅线两侧的部分。
优选地，所述薄膜晶体管包括有源层，所述阵列基板还包括第三过孔和第四过孔，所述第三过孔和所述第四过孔均贯穿所述有机绝缘层和所述无机绝缘层，所述源极通过所述第三过孔与所述有源层相连，所述漏极通过所述第四过孔与所述有源层相连。
优选地，所述阵列基板还包括贯穿所述有机绝缘层和所述无机绝缘层的第五过孔，所述第一图案层还包括公共电极线，所述阵列基板还包括位于所述有机绝缘层上方的公共电极，所述公共电极通过所述第五过孔与所述公共电极线相连。
优选地，所述第二图案层还包括刻蚀阻挡部，所述刻蚀阻挡部由导电材料制成，且所述刻蚀阻挡部设置在所述第五过孔中，所述公共电极通过设置在所述第五过孔中的所述刻蚀阻挡部与所述公共电极线相连。
优选地，所述阵列基板还包括依次设置在所述公共电极上方的钝化层和像素电极，所述像素电极与所述漏极相连。
优选地，所述有机绝缘层的厚度为1-3μm。
优选地，所述阵列基板还包括位于所述衬底基板和所述薄膜晶体管之间的遮光层、以及位于所述遮光层和所述第一图案层之间的缓冲层。
作为本发明的第二个方面，还提供一种阵列基板的制作方法，包括以下步骤：
形成第一图案层，所述第一图案层包括薄膜晶体管的栅极、栅线和数据线，其中，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔；
在所述第一图案层上形成有机绝缘层；
在所述有机绝缘层上形成第二图案层，所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，所述连接部用于连接所述数据线位于所述栅线两侧的部分。
优选地，所述源极通过所述连接部与所述数据线相连。
优选地，所述制作方法还包括在形成所述第一图案层的步骤和形成所述有机绝缘层的步骤之间进行的：
在所述第一图案层上形成无机绝缘层。
优选地，所述制作方法还包括在形成所述第一图案层之前进行的：
依次形成遮光层、缓冲层、所述薄膜晶体管的有源层和栅绝缘层。
优选地，所述制作方法还包括在形成所述有机绝缘层之后进行的：
形成贯穿所述有机绝缘层和所述无机绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
其中，所述连接部通过所述第一过孔和所述第二过孔连接所述数据线位于所述栅线两侧的部分，所述源极通过所述第三过孔与所述有源层相连，所述漏极通过所述第四过孔与所述有源层相连。
优选地，形成所述第一图案层的步骤还包括形成公共电极线，所述制作方法还包括在形成所述有机绝缘层之后进行的：
形成贯穿所述有机绝缘层和所述无机绝缘层的第五过孔；
在所述有机绝缘层上方形成公共电极，所述公共电极通过所述第五过孔与所述公共电极线相连。
优选地，所述第五过孔与所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔同步形成，所述第二图案层还包括刻蚀阻挡部，所述刻蚀阻挡部由导电材料制成，且所述刻蚀阻挡部设置在所述第五过孔中，所述公共电极通过设置在所述第五过孔中的所述刻蚀阻挡部与所述公共电极线相连。
优选地，所述制作方法还包括在形成所述公共电极之后进行的：
在所述公共电极的上方依次形成钝化层和像素电极，其中，所述像素电极与所述漏极相连。
作为本发明的第三个方面，还提供一种显示装置，所述显示装置包括本发明所提供的上述阵列基板。
本发明在源漏极和栅极之间、以及在栅线和数据线的交叠部位设置了有机绝缘层，与无机绝缘层相比，有机绝缘层能够制作得比较厚，从而增加了栅极与源漏极之间的距离，降低了寄生电容；同时，有机绝缘层也增大了栅线与数据线在交叠部位的距离，从而降低了交叠电容，减小了信号延迟，降低了功耗，同时改善了残像不良。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1是本发明实施例中阵列基板的结构示意图；
图2是本发明实施例中第一图案层的平面示意图；
图3是本发明实施例中第一图案层和第二图案层的平面示意图；
图4a-图4f是本发明实施例中阵列基板的制作过程示意图。
在附图中，1-衬底基板；2-遮光层；3-缓冲层；4-有源层；5-栅绝缘层；601-栅极；602-栅线；603-数据线；604-公共电极线；7-无机绝缘层；8-有机绝缘层；901-源极；902-漏极；903-连接部；904-刻蚀阻挡部；10-公共电极；11-钝化层；12-像素电极；131-第一过孔；132-第二过孔；133-第三过孔；134-第四过孔；135-第五过孔。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明首先提供一种阵列基板，如图1-图3所示，所述阵列基板包括依次设置在衬底基板1上方的第一图案层和第二图案层，所述第一图案层和所述第二图案层之间设置有有机绝缘层。其中，所述第一图案层(参考图2)包括薄膜晶体管的栅极601、栅线602、以及数据线603，栅极601与栅线602相连，数据线603被栅线602断开，且数据线603与栅线602绝缘间隔。所述第二图案层(参考图3)包括所述薄膜晶体管的源极901和漏极902、以及连接部903，源极901与数据线603相连，每条数据线603均对应有连接部903，每个连接部903均用于连接数据线603位于栅线602两侧的部分。
本发明在薄膜晶体管的源极901、漏极902与栅极601之间设置了有机绝缘层8，与采用无机材料制作的绝缘层相比，采用有机材料能够将绝缘层的厚度制作得比较厚，从而增加了栅极601与源极901、漏极902之间的距离，降低了寄生电容，改善了由于寄生电容较大而导致的残像现象。
同时，本发明在栅线602和数据线603的交叠部位也设置了有机绝缘层8，即连接部903跨越有机绝缘层8连接被断开的数据线603，增大了栅线602与数据线603在交叠部位的距离，降低了两者的交叠电容，对于栅线602来说，减小了信号延迟，对于数据线603来说，降低了功耗，同时，交叠电容的减小，还能够协助改善残像不良，提升显示品质。
此外，本发明中数据线603与像素电极12的竖直距离较远，像素电极12可以制作为与数据线603至少部分重叠的结构，从而能够提高像素的开口率，提高了显示面板的亮度。
具体地，如图3所示，源极901通过连接部903与数据线603相连，以接收数据线603中传输的灰阶信号。
在本发明中，有机绝缘层8可以通过旋涂、喷涂之类方法形成，以使得有机绝缘层8具有相对较大的厚度，并且这种工艺简单，成本较低。
进一步地，所述阵列基板还包括位于所述第一图案层和所述第二图案层之间的无机绝缘层7，有机绝缘层8位于无机绝缘层7的上方(本发明中的“上、下”均是指图1中所标的“上、下”方向)。
通常，无机绝缘层7的厚度在1μm以下，而有机绝缘层8的厚度可以做到1-3μm，本发明中采用无机绝缘层7与有机绝缘层8相配合的方式，同时利用了无机绝缘层7和有机绝缘层8的优点，在维持结构强度的同时，增大了绝缘层的整体厚度，减小了寄生电容和交叠电容，降低了功耗，减小了信号延迟，有利于改善残像现象。
具体地，所述阵列基板包括分别位于连接部903两端的第一过孔131和第二过孔132，第一过孔131和第二过孔132均贯穿有机绝缘层8和无机绝缘层7，连接部903通过第一过孔131和第二过孔132连接数据线603位于栅线602两侧的部分。
进一步地，所述薄膜晶体管包括有源层4，所述阵列基板还包括第三过孔133和第四过孔134，第三过孔133和第四过孔134均贯穿有机绝缘层8和无机绝缘层7，源极901通过第三过孔133与有源层4相连，漏极902通过第四过孔134与有源层4相连。
进一步地，所述阵列基板还包括贯穿有机绝缘层8和无机绝缘层7的第五过孔135，所述第一图案层还包括公共电极线604，所述阵列基板还包括位于所述有机绝缘层8上方的公共电极10，公共电极10通过第五过孔135与公共电极线604相连。
需要说明的是，第一过孔131、第二过孔132、第三过孔133、第四过孔134和第五过孔135可以采用同步工艺形成。
此外，所述第二图案层还包括刻蚀阻挡部904，以防止后续工艺中公共电极线604被刻蚀掉。刻蚀阻挡部904由导电材料制成(这里可以采用与源漏极相同的金属材料同步制成)，且刻蚀阻挡部904设置在第五过孔135中，公共电极10通过设置在第五过孔135中的刻蚀阻挡部904与公共电极线604相连。
进一步地，所述阵列基板还包括依次设置在公共电极10上方的钝化层11和像素电极12，像素电极12与薄膜晶体管的漏极902相连。
如上所述，有机绝缘层8使得数据线603与像素电极12之间的层距离增大，从而使得像素电极12可以覆盖数据线603设置，以提高产品的开口率。
此外，所述阵列基板还包括位于衬底基板1和所述薄膜晶体管之间的遮光层2、以及位于遮光层2和所述第一图案层之间的缓冲层3。其中，遮光层2用于防止光线进入所述薄膜晶体管而影响其性能，缓冲层3用于防止玻璃衬底中的金属离子扩散到上层结构中。
本发明还提供了一种阵列基板的制作方法，所述制作方法包括以下步骤：
形成第一图案层，所述第一图案层包括薄膜晶体管的栅极、栅线和数据线，其中，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔；
在所述第一图案层上形成有机绝缘层；
在所述有机绝缘层上形成第二图案层，所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，所述连接部用于连接所述数据线位于所述栅线两侧的部分。优选地，所述源极通过所述连接部与所述数据线相连。
在本发明中，可以利用传统的光刻构图工艺形成所述第一图案层，具体地，形成所述第一图案层的步骤可以包括：
形成金属层；
在所述金属层上形成光刻胶；
对所述光刻胶进行曝光显影；
对所述金属层进行刻蚀，以获取所需的第一图案层。
在上述步骤中，可以通过溅射的方法形成金属层，对所述金属层进行刻蚀时，既可以采用干刻法也可以采用湿刻法。
相应地，形成所述第二图案层的步骤与形成所述第一图案层的步骤相类似，在此不再赘述。
在本发明中，形成所述第一图案层的材料可以采用常规的栅极金属材料，并且，所述第一图案层中的各个图案均同步形成。相应地，形成所述第二图案层的材料可以采用常规的源漏极金属材料，并且，所述第二图案层中的各个图案均同步形成。
本发明在薄膜晶体管的源漏极与栅极之间设置了有机绝缘层，与采用无机材料制作的绝缘层相比，采用有机材料能够将绝缘层的厚度制作得比较厚，从而增加了栅极与源漏极之间的距离，降低了寄生电容，改善了由于寄生电容较大而导致的残像现象。
同时，本发明在栅线和数据线的交叠部位也设置了有机绝缘层，即所述连接部跨越有机绝缘层连接被断开的数据线，增大了栅线与数据线在交叠部位的距离，降低了两者的交叠电容，对于栅线来说，这种设置能够减小其信号延迟，对于数据线来说，这种设置能够降低其功耗，同时，交叠电容的减小，还能够协助改善残像不良，提升显示品质。
本发明对于形成所述有机绝缘层的具体工艺不做限定，例如，可以使用旋涂、喷涂等方法来形成所述有机绝缘层，工艺简单，成本低廉。
进一步地，所述制作方法还包括在形成所述第一图案层的步骤和形成所述有机绝缘层的步骤之间进行的：
在所述第一图案层上形成无机绝缘层。
如上所述，本发明采用无机绝缘层与有机绝缘层相配合的方式，在维持结构强度的同时，增大了绝缘层的整体厚度，减小了寄生电容和交叠电容，降低了功耗，减小了信号延迟，有利于改善残像现象。
进一步地，所述制作方法还包括在形成所述第一图案层之前进行的：
依次形成遮光层、缓冲层、所述薄膜晶体管的有源层和栅绝缘层。
以及，所述制作方法还包括在形成所述有机绝缘层之后进行的：
形成贯穿所述有机绝缘层和所述无机绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
其中，所述连接部通过所述第一过孔和所述第二过孔连接所述数据线位于所述栅线两侧的部分，所述源极通过所述第三过孔与所述有源层相连，所述漏极通过所述第四过孔与所述有源层相连。
进一步地，形成所述第一图案层的步骤还包括形成公共电极线，所述制作方法还包括在形成所述有机绝缘层之后进行的：
形成贯穿所述有机绝缘层和所述无机绝缘层的第五过孔；
在所述有机绝缘层上方形成公共电极，所述公共电极通过所述第五过孔与所述公共电极线相连。
需要说明的是，所述第五过孔可以与所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔同步形成，并且，所述第二图案层还包括刻蚀阻挡部，所述刻蚀阻挡部由导电材料制成，且所述刻蚀阻挡部设置在所述第五过孔中，所述公共电极通过设置在所述第五过孔中的所述刻蚀阻挡部与所述公共电极线相连。
进一步地，所述制作方法还包括在形成所述公共电极之后进行的：
在所述公共电极的上方依次形成钝化层和像素电极，其中，所述像素电极与所述漏极相连。
在本发明中，形成多个过孔的方法可以采用干刻法，也可以采用湿刻法。
下面结合图4a-图4f对本发明所提供的制作方法进行详细的阐述。
首先，在衬底基板1(主要指玻璃基板)上依次形成遮光层2、缓冲层3、有源层4、栅绝缘层5，然后在栅极绝缘层5上形成第一图案层和无机绝缘层7，如图4a所示。
其中，有源层4为由非晶硅层去氢并退火得到的低温多晶硅层。所述第一图案层包括薄膜晶体管的栅极601、与栅极601相连的栅线602、以及数据线603，数据线603被栅线602断开，且数据线603与栅线602绝缘间隔。并且，所述第一图案层还可以包括公共电极线604。
之后，在无机绝缘层7上形成有机绝缘层8，并刻蚀出多个过孔，如图4b所示。其中，多个过孔包括与位于栅线602两侧的数据线603相通的第一过孔131和第二过孔132、与有源层4相通的第三过孔133和第四过孔134、以及与公共电极线604相通的第五过孔135。
然后，在有机绝缘层8上形成第二图案层，如图4c所示，所述第二图案层包括所述薄膜晶体管的源极901和漏极902、以及连接部903。
其中，源极901与数据线603相连，每条数据线603均对应有连接部903，每个连接部903均用于连接数据线603位于栅线602两侧的部分。所述第二图案层还可以包括形成在第五过孔135中的金属材质的刻蚀阻挡部904，以防止后续工艺中公共电极线604被刻蚀掉。
具体地，连接部903通过第一过孔131和第二过孔132连接数据线603位于栅线602两侧的部分，源极901通过第三过孔133与有源层4相连，漏极902通过第四过孔134与有源层4相连。
之后，在所述第二图案层上形成公共电极10，如图4d所示，并且，公共电极10通过第五过孔135与公共电极线604相连。
之后，在公共电极10上依次形成钝化层11和像素电极12，如图4e和图4f所示，完成阵列基板的制作。其中，像素电极12与薄膜晶体管的漏极902相连。
本发明还提供了一种显示装置，所述显示装置包括本发明所提供的上述阵列基板。进一步地，所述显示装置还可以包括与所述阵列基板对盒设置的彩膜基板，以及背光源等。
本发明在源漏极和栅极之间、以及在栅线和数据线的交叠部位设置了有机绝缘层，从而增加了栅极与源漏极之间的距离、以及栅线与数据线在交叠部位的距离，降低了交叠电容，减小了信号延迟，降低了功耗，同时改善了残像不良。因此，本发明所提供的显示装置具有功耗低且画质优良的优点。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (18)
1.一种阵列基板，包括依次设置在衬底基板上方的第一图案层和第二图案层，其特征在于，所述第一图案层和所述第二图案层之间设置有有机绝缘层，
其中，所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔，
所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，每条所述数据线均对应有所述连接部，每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分。
2.根据权利要求1所述的阵列基板，其特征在于，所述源极通过所述连接部与所述数据线相连。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括位于所述第一图案层和所述第二图案层之间的无机绝缘层，所述有机绝缘层位于所述无机绝缘层的上方，所述阵列基板还包括分别位于所述连接部两端的第一过孔和第二过孔，所述第一过孔和所述第二过孔均贯穿所述有机绝缘层和所述无机绝缘层，所述连接部通过所述第一过孔和所述第二过孔连接所述数据线位于所述栅线两侧的部分。
4.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管包括有源层，所述阵列基板还包括第三过孔和第四过孔，所述第三过孔和所述第四过孔均贯穿所述有机绝缘层和所述无机绝缘层，所述源极通过所述第三过孔与所述有源层相连，所述漏极通过所述第四过孔与所述有源层相连。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括贯穿所述有机绝缘层和所述无机绝缘层的第五过孔，所述第一图案层还包括公共电极线，所述阵列基板还包括位于所述有机绝缘层上方的公共电极，所述公共电极通过所述第五过孔与所述公共电极线相连。
6.根据权利要求5所述的阵列基板，其特征在于，所述第二图案层还包括刻蚀阻挡部，所述刻蚀阻挡部由导电材料制成，且所述刻蚀阻挡部设置在所述第五过孔中，所述公共电极通过设置在所述第五过孔中的所述刻蚀阻挡部与所述公共电极线相连。
7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括依次设置在所述公共电极上方的钝化层和像素电极，所述像素电极与所述漏极相连。
8.根据权利要求1至7中任意一项所述的阵列基板，其特征在于，所述有机绝缘层的厚度为1-3μm。
9.根据权利要求1至7中任意一项所述的阵列基板，其特征在于，所述阵列基板还包括位于所述衬底基板和所述薄膜晶体管之间的遮光层、以及位于所述遮光层和所述第一图案层之间的缓冲层。
10.一种阵列基板的制作方法，其特征在于，包括以下步骤：
形成第一图案层，所述第一图案层包括薄膜晶体管的栅极、栅线和数据线，其中，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔；
在所述第一图案层上形成有机绝缘层；
在所述有机绝缘层上形成第二图案层，所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，所述连接部用于连接所述数据线位于所述栅线两侧的部分。
11.根据权利要求10所述的方法，其特征在于，所述源极通过所述连接部与所述数据线相连。
12.根据权利要求10所述的制作方法，其特征在于，所述制作方法还包括在形成所述第一图案层的步骤和形成所述有机绝缘层的步骤之间进行的：
在所述第一图案层上形成无机绝缘层。
13.根据权利要求12所述的制作方法，其特征在于，所述制作方法还包括在形成所述第一图案层之前进行的：
依次形成遮光层、缓冲层、所述薄膜晶体管的有源层和栅绝缘层。
14.根据权利要求13所述的制作方法，其特征在于，所述制作方法还包括在形成所述有机绝缘层之后进行的：
形成贯穿所述有机绝缘层和所述无机绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
其中，所述连接部通过所述第一过孔和所述第二过孔连接所述数据线位于所述栅线两侧的部分，所述源极通过所述第三过孔与所述有源层相连，所述漏极通过所述第四过孔与所述有源层相连。
15.根据权利要求14所述的制作方法，其特征在于，形成所述第一图案层的步骤还包括形成公共电极线，所述制作方法还包括在形成所述有机绝缘层之后进行的：
形成贯穿所述有机绝缘层和所述无机绝缘层的第五过孔；
在所述有机绝缘层上方形成公共电极，所述公共电极通过所述第五过孔与所述公共电极线相连。
16.根据权利要求15所述的制作方法，其特征在于，所述第五过孔与所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔同步形成，所述第二图案层还包括刻蚀阻挡部，所述刻蚀阻挡部由导电材料制成，且所述刻蚀阻挡部设置在所述第五过孔中，所述公共电极通过设置在所述第五过孔中的所述刻蚀阻挡部与所述公共电极线相连。
17.根据权利要求15或16所述的制作方法，其特征在于，
所述制作方法还包括在形成所述公共电极之后进行的：
在所述公共电极的上方依次形成钝化层和像素电极，其中，所述像素电极与所述漏极相连。
18.一种显示装置，其特征在于，包括权利要求1至9中任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510053343.9A CN104600030B (zh) | 2015-02-02 | 2015-02-02 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510053343.9A CN104600030B (zh) | 2015-02-02 | 2015-02-02 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104600030A true CN104600030A (zh) | 2015-05-06 |
| CN104600030B CN104600030B (zh) | 2017-08-29 |
Family
ID=53125713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510053343.9A Active CN104600030B (zh) | 2015-02-02 | 2015-02-02 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104600030B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104966721A (zh) * | 2015-07-15 | 2015-10-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN105093763A (zh) * | 2015-08-19 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、液晶显示面板及显示装置 |
| CN105336684A (zh) * | 2015-10-22 | 2016-02-17 | 京东方科技集团股份有限公司 | 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板 |
| CN106229310A (zh) * | 2016-08-04 | 2016-12-14 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN106842741A (zh) * | 2017-01-18 | 2017-06-13 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
| CN107996002A (zh) * | 2016-12-30 | 2018-05-04 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板制造方法 |
| CN108803170A (zh) * | 2018-06-22 | 2018-11-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN109147660A (zh) * | 2018-09-19 | 2019-01-04 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN110797380A (zh) * | 2019-11-06 | 2020-02-14 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| WO2020210939A1 (zh) * | 2019-04-15 | 2020-10-22 | 京东方科技集团股份有限公司 | 触控显示基板及其制作方法、显示装置 |
| CN112951846A (zh) * | 2021-01-28 | 2021-06-11 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| WO2021196999A1 (zh) * | 2020-04-03 | 2021-10-07 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102707523A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| US8563980B2 (en) * | 2009-09-25 | 2013-10-22 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method |
| CN102854686B (zh) * | 2012-09-26 | 2014-11-12 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物边缘场开关型液晶显示面板及其制造方法 |
-
2015
- 2015-02-02 CN CN201510053343.9A patent/CN104600030B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8563980B2 (en) * | 2009-09-25 | 2013-10-22 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method |
| CN102707523A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN102854686B (zh) * | 2012-09-26 | 2014-11-12 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物边缘场开关型液晶显示面板及其制造方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104966721B (zh) * | 2015-07-15 | 2018-10-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN104966721A (zh) * | 2015-07-15 | 2015-10-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN105093763A (zh) * | 2015-08-19 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、液晶显示面板及显示装置 |
| CN105336684A (zh) * | 2015-10-22 | 2016-02-17 | 京东方科技集团股份有限公司 | 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板 |
| CN106229310A (zh) * | 2016-08-04 | 2016-12-14 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN106229310B (zh) * | 2016-08-04 | 2019-01-29 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN107996002A (zh) * | 2016-12-30 | 2018-05-04 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板制造方法 |
| WO2018133134A1 (zh) * | 2017-01-18 | 2018-07-26 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
| CN106842741B (zh) * | 2017-01-18 | 2018-09-04 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
| CN106842741A (zh) * | 2017-01-18 | 2017-06-13 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
| CN108803170A (zh) * | 2018-06-22 | 2018-11-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN108803170B (zh) * | 2018-06-22 | 2021-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US11448929B2 (en) | 2018-06-22 | 2022-09-20 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate with light shielding metal portions and manufacturing method thereof, display device |
| CN109147660A (zh) * | 2018-09-19 | 2019-01-04 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN109147660B (zh) * | 2018-09-19 | 2021-01-29 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| WO2020210939A1 (zh) * | 2019-04-15 | 2020-10-22 | 京东方科技集团股份有限公司 | 触控显示基板及其制作方法、显示装置 |
| CN110797380A (zh) * | 2019-11-06 | 2020-02-14 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| WO2021196999A1 (zh) * | 2020-04-03 | 2021-10-07 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN112951846A (zh) * | 2021-01-28 | 2021-06-11 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| WO2022160807A1 (zh) * | 2021-01-28 | 2022-08-04 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| CN112951846B (zh) * | 2021-01-28 | 2023-04-18 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104600030B (zh) | 2017-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104600030A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103472646B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| CN105161495B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN103681659B (zh) | 一种阵列基板、制备方法以及显示装置 | |
| WO2016026246A1 (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置 | |
| CN106158882A (zh) | 一种显示装置、显示面板、阵列基板及其制作方法 | |
| CN104022126A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| JP6227674B2 (ja) | 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル | |
| CN102636927A (zh) | 阵列基板及其制造方法 | |
| KR20140067926A (ko) | 어레이 기판, 어레이 기판 제조 방법 및 디스플레이 장치 | |
| CN103928399B (zh) | Tft阵列基板的制作方法、tft阵列基板以及显示装置 | |
| CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN203871327U (zh) | 一种阵列基板及显示装置 | |
| CN108376688A (zh) | 一种感光组件及其制备方法、阵列基板、显示装置 | |
| CN104793420A (zh) | 阵列基板及制作方法、显示装置 | |
| CN105304643A (zh) | 一种tft阵列基板及其制作方法 | |
| WO2017219827A1 (zh) | 一种amoled显示基板及其制作方法、显示装置 | |
| CN104009043B (zh) | 像素结构及其制作方法 | |
| CN105428313A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105185792A (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| WO2020124915A1 (zh) | 一种具有电容的阵列基板及其制备方法 | |
| KR101467711B1 (ko) | 트랜지스터 제조 방법, 트랜지스터, 어레이 기판 및 디스플레이 장치 | |
| CN104538354B (zh) | 一种ltps tft像素单元及其制造方法 | |
| CN104701254B (zh) | 一种低温多晶硅薄膜晶体管阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |