CN106229310A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN106229310A
CN106229310A CN201610632511.4A CN201610632511A CN106229310A CN 106229310 A CN106229310 A CN 106229310A CN 201610632511 A CN201610632511 A CN 201610632511A CN 106229310 A CN106229310 A CN 106229310A
Authority
CN
China
Prior art keywords
insulating barrier
layer
pad
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610632511.4A
Other languages
English (en)
Other versions
CN106229310B (zh
Inventor
李亚锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610632511.4A priority Critical patent/CN106229310B/zh
Publication of CN106229310A publication Critical patent/CN106229310A/zh
Application granted granted Critical
Publication of CN106229310B publication Critical patent/CN106229310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明提供一种阵列基板及其制作方法，所述阵列基板包括显示区域及驱动区域，所述驱动区域包括一具有多个焊盘的焊盘区域，所述焊盘用于与外部柔性线路板电连接，其特征在于，所述焊盘区域包括自下而上依次设置的玻璃基板、第一绝缘层、第二绝缘层及第三绝缘层，在所述第三绝缘层表面设置有所述焊盘，在相邻的两个焊盘之间的区域，所述第二绝缘层及所述第三绝缘层均具有一过孔。本发明的优点在于，段显明显增加，在有限的空间内就会增加ACF胶的附着面积，提高ACF胶的附着能力，减小FOG和FPC的接触阻抗，ACF胶中导电离子的压缩范围就会变大，压缩率会增加，也会减小FOG和FPC的接触阻抗。

Description

阵列基板及其制作方法
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板及其制作方法。
背景技术
由于LTPS具有高迁移率的优点，那么在进行像素设计时TFT开关的W/L就可以设计的很小，这样一来像素对应的开口率相对就比较高，具有极大的市场竞争优势。传统的LTPS像素截面参见图1，从图1中可以看出，在玻璃基板10上依次设置有遮光层(LSM)11、第一绝缘层12，多晶硅层13、第二绝缘层14、栅极层15、第三绝缘层16、源极17、漏极18、有机平坦层19、公共电极层20、钝化层21及像素电极层22。可见，LTPS的膜层较多，目前普遍使用的为11层。
目前，LTPS LCD面板还是通过Bonding COG(Chip on Glass)或FOG(FPC onGlass)的方式提供面板的驱动方式。现有的FOG Pad设计参见图2及图3，在现有的FOG Pad30设计时，都会将FOG Pad 30的所在区域的整片有机平坦层19挖掉，形成有机平坦层孔31，通过钝化层21的钝化层孔32将底层的源/漏极层33和顶层的透明电极层34连接。当进行连接制程时，需要在FOG Pad 30上涂覆ACF(Anisotropic Conductive Film)胶，FPC(柔线路板)的Pad通过ACF胶与FOG Pad实现电连接。
一般，在涂布ACF胶时，所述ACF胶会覆盖整个有机平坦层孔31。当面板对应的分辨率增加时，FOG Pad的数目就会增加，在同样的空间下，当FOG Pad的数目增加时，FOG Pad的大小(长、宽)就会减小，对于每一个FOG Pad来说，ACF胶的涂布面积就会减小，会直接导致FOG Pad和FPC接触阻抗的增加，影响显示。
因此，亟需一种新的FOG Pad区域的设计方法来克服上述缺点。
发明内容
本发明所要解决的技术问题是，提供一种阵列基板及其制作方法，其能够提高ACF胶的附着能力，减小FOG和FPC的接触阻抗。
为了解决上述问题，本发明提供了一种阵列基板，包括显示区域及驱动区域，所述驱动区域包括一具有多个焊盘的焊盘区域，所述焊盘用于与外部柔性线路板电连接，所述焊盘区域包括自下而上依次设置的玻璃基板、第一绝缘层、第二绝缘层及第三绝缘层，在所述第三绝缘层表面设置有所述焊盘，在相邻的两个焊盘之间的区域，所述第二绝缘层及所述第三绝缘层均具有一过孔。
进一步，所述第二绝缘层的过孔与所述第三绝缘层的过孔叠加，所述第二绝缘层的过孔小于所述第三绝缘层的过孔，以在相邻的两个焊盘之间的区域形成台阶式沟槽。
进一步，所述第一绝缘层也具有一过孔，所述第一绝缘层的过孔与所述第二绝缘层的过孔及第三绝缘层的过孔叠加。
进一步，所述第一绝缘层的过孔小于所述第二绝缘层的过孔，所述第二绝缘层的过孔小于所述第三绝缘层的过孔，以在相邻的两个焊盘之间的区域形成台阶式沟槽。
进一步，所述焊盘自下而上包括源/漏极层、钝化层及透明电极层，所述透明电极层穿过钝化层的一过孔与所述源/漏极层电连接。
进一步，在显示区域，所述第一绝缘层为遮光层与多晶硅层之间的介质层，所述第二绝缘层为多晶硅层与栅极之间的介质层；所述第三绝缘层为栅极与源/漏极之间的介质层。
本发明还提供一种上述阵列基板的制作方法，其中，在显示区域，所述第一绝缘层为遮光层与多晶硅层之间的介质层，所述第二绝缘层为多晶硅层与栅极之间的介质层；所述第三绝缘层为栅极与源/漏极之间的介质层，所述方法包括如下步骤：在制作完第三绝缘层后，在驱动区域及显示区域同时进行一过孔制作过程：在驱动区域的相邻的两个焊盘之间的区域，在所述第二绝缘层及所述第三绝缘层上形成所述过孔，在显示区域，在多晶硅对应位置形成一源/漏极过孔，所述源/漏极过孔用于将源/漏极与多晶硅层电连接。
进一步，在所述第二绝缘层及所述第三绝缘层形成所述过孔的步骤之后，在驱动区域的相邻的两个焊盘之间的区域，在所述第一绝缘层上形成一过孔。
进一步，所述第二绝缘层的过孔与所述第三绝缘层的过孔叠加，所述第二绝缘层的过孔小于所述第三绝缘层的过孔，以在相邻的两个焊盘之间的区域形成台阶式沟槽。
进一步，还包括一在驱动区域的相邻的两个焊盘之间的区域形成钝化层过孔的步骤。
本发明的优点在于，形成第二绝缘层过孔441及第三绝缘过孔451，焊盘与中间区域的厚度差增大，段显明显增加，使得在焊垫区域40涂覆ACF胶时，在有限的空间内就会增加ACF胶的附着面积，提高ACF胶的附着能力，减小FOG和FPC的接触阻抗。另一方面，当形成第二绝缘层过孔441及第三绝缘过孔451后，ACF胶中导电离子的压缩范围就会变大，压缩率会增加，也会减小FOG和FPC的接触阻抗。
本发明的另一优点在于，在没有增加额外制程的基础上，在驱动区域的相邻的两个焊盘之间的区域，在所述第二绝缘层及所述第三绝缘层制作所述第二绝缘层过孔及第三绝缘层过孔。
附图说明
图1是现有的液晶显示面板阵列基板的显示区域的结构示意图；
图2及图3是现有的FOG Pad的结构示意图；
图4及图5是本发明阵列基板的焊垫区域的结构示意图。
具体实施方式
下面结合附图对本发明提供的阵列基板及其制作方法的具体实施方式做详细说明。
本发明阵列基板包括显示区域及驱动区域。由于本发明需要重点说明的结构并不在显示区域，因此，显示区域并没有在附图中显示，所述阵列基板显示区域的结构可参见图1。
参见图4及图5，所述驱动区域包括一具有多个焊盘41的焊盘区域40，所述焊盘41用于与外部柔性线路板(附图中未标示)电连接。所述焊盘区域40包括自下而上依次设置的玻璃基板42、第一绝缘层43、第二绝缘层44及第三绝缘层45，在所述第三绝缘层45表面设置有所述焊盘41。与图1对比，驱动区域的第一绝缘层43与显示区域的第一绝缘层12为同一层，驱动区域的第二绝缘层44与显示区域的第二绝缘层14为同一层，驱动区域的第三绝缘层45与显示区域的第三绝缘层16为同一层。在显示区域，所述第一绝缘层12为遮光层与多晶硅层之间的介质层，所述第二绝缘层14为多晶硅层与栅极之间的介质层；所述第三绝缘层16为栅极与源/漏极之间的介质层。
再参见图4及图5，在相邻的两个焊盘41之间的区域，这里称为中间区域46，所述第二绝缘层44及所述第三绝缘层45均具有一过孔，所述第二绝缘层44的过孔称为第二绝缘层过孔441，所述第三绝缘层的过孔称为第三绝缘过孔451。优选地，所述第二绝缘层过孔441与所述第三绝缘层过孔451叠加，所述第二绝缘层过孔441小于所述第三绝缘层过孔451，进而在中间区域46形成台阶式沟槽。
进一步，在本发明其他具体实施方式中，所述第一绝缘层43也具有一过孔，称为第一绝缘层过孔(附图中未标示)，所述第一绝缘层过孔与所述第二绝缘层过孔441及第三绝缘层过孔451叠加，所述第一绝缘层,过孔小于所述第二绝缘层过孔441，所述第二绝缘层过孔441小于所述第三绝缘层过孔451，以在中间区域46形成台阶式沟槽。
所述焊盘41自下而上包括源/漏极层411、钝化层412及透明电极层413，所述透明电极层413穿过钝化层412的一过孔4121与所述源/漏极层411电连接。
在本具体实施方式中，所述焊盘41与中间区域46具有厚度差，所述厚度差主要来源于第二绝缘层44、第三绝缘层45、源/漏极层411、钝化层412及透明电极层413的厚度，从现有的数据出发，该些层的总厚度约为2微米。即所述中间区域46没有第二绝缘层44、第三绝缘层45、源/漏极层411、钝化层412及透明电极层413的存在，使得中间区域比焊盘41的厚度减小2微米左右。在本发明另一具体实施方式中，所述中间区域46还没有第一绝缘层43的存在，两者之间的厚度差进一步增大。参见图3，在现有的焊盘设计中，其中间区域与焊盘的厚度差主要来源于源/漏极层33、钝化层21及透明电极层34的厚度，从现有的数据出发，该些层的总厚度约为0.3～0.4微米。即中间区域比焊盘41的厚度减小0.3～0.4微米。
可见，与现有技术相比，由于第二绝缘层过孔441及第三绝缘过孔451的存在，本发明焊盘与中间区域的厚度差增大，段显明显增加，使得在焊垫区域40涂覆ACF胶时，在有限的空间内就会增加ACF胶的附着面积，提高ACF胶的附着能力，减小FOG和FPC的接触阻抗。另一方面，当形成第二绝缘层过孔441及第三绝缘过孔451后，ACF胶中导电离子的压缩范围就会变大，压缩率会增加，也会减小FOG和FPC的接触阻抗。
本发明还提供一种上述的阵列基板的制作方法。现有技术中，在阵列基板的制作工艺过程中，制作完第三绝缘层后，在显示区域，会进行一过孔的制作过程，在多晶硅层对应位置形成一源/漏极过孔，所述源/漏极过孔用于将源/漏极与多晶硅层电连接。而本发明阵列基板的制作方法利用现有技术的这一制程，在该制程中，在显示区域制作过孔的同时，在驱动区域的相邻的两个焊盘41之间的区域，在所述第二绝缘层44及所述第三绝缘层45上制作所述第二绝缘层过孔441及第三绝缘层过孔451。
本发明阵列基板的制作方法，无需变更制程条件，在没有增加额外制程的基础上，在驱动区域的相邻的两个焊盘41之间的区域，在所述第二绝缘层44及所述第三绝缘层45制作所述第二绝缘层过孔441及第三绝缘层过孔451。进一步，在所述第二绝缘层44及所述第三绝缘层45上形成所述过孔的步骤之后，在驱动区域的相邻的两个焊盘之间的区域，在所述第一绝缘层43上形成一过孔。
进一步，还包括一在中间区域46形成钝化层412的过孔4122的步骤，以暴露出所述第二绝缘层过孔441及第三绝缘层过孔451。
本发明阵列基板的焊盘的设计可应用于集成在阵列基板上的液晶显示器行扫描(Gate)驱动电路、手机，显示器，电视的栅极驱动领域，同时，本电路的稳定性适用于高解析度的面板设计当中。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括显示区域及驱动区域，所述驱动区域包括一具有多个焊盘的焊盘区域，所述焊盘用于与外部柔性线路板电连接，其特征在于，所述焊盘区域包括自下而上依次设置的玻璃基板、第一绝缘层、第二绝缘层及第三绝缘层，在所述第三绝缘层表面设置有所述焊盘，在相邻的两个焊盘之间的区域，所述第二绝缘层及所述第三绝缘层均具有一过孔。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二绝缘层的过孔与所述第三绝缘层的过孔叠加，所述第二绝缘层的过孔小于所述第三绝缘层的过孔，以在相邻的两个焊盘之间的区域形成台阶式沟槽。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层也具有一过孔，所述第一绝缘层的过孔与所述第二绝缘层的过孔及第三绝缘层的过孔叠加。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一绝缘层的过孔小于所述第二绝缘层的过孔，所述第二绝缘层的过孔小于所述第三绝缘层的过孔，以在相邻的两个焊盘之间的区域形成台阶式沟槽。
5.根据权利要求1所述的阵列基板，其特征在于，所述焊盘自下而上包括源/漏极层、钝化层及透明电极层，所述透明电极层穿过钝化层的一过孔与所述源/漏极层电连接。
6.根据权利要求1所述的阵列基板，其特征在于，在显示区域，所述第一绝缘层为遮光层与多晶硅层之间的介质层，所述第二绝缘层为多晶硅层与栅极之间的介质层；所述第三绝缘层为栅极与源/漏极之间的介质层。
7.一种权利要求1所述的阵列基板的制作方法，其中，在显示区域，所述第一绝缘层为遮光层与多晶硅层之间的介质层，所述第二绝缘层为多晶硅层与栅极之间的介质层；所述第三绝缘层为栅极与源/漏极之间的介质层，所述方法包括如下步骤：
在制作完第三绝缘层后，在驱动区域及显示区域同时进行一过孔制作过程：在驱动区域的相邻的两个焊盘之间的区域，在所述第二绝缘层及所述第三绝缘层上形成所述过孔，在显示区域，在多晶硅对应位置形成一源/漏极过孔，所述源/漏极过孔用于将源/漏极与多晶硅层电连接。
8.根据权利要求7所述的制作方法，其特征在于，在所述第二绝缘层及所述第三绝缘层形成所述过孔的步骤之后，在驱动区域的相邻的两个焊盘之间的区域，在所述第一绝缘层上形成一过孔。
9.根据权利要求7所述的制作方法，其特征在于，所述第二绝缘层的过孔与所述第三绝缘层的过孔叠加，所述第二绝缘层的过孔小于所述第三绝缘层的过孔，以在相邻的两个焊盘之间的区域形成台阶式沟槽。
10.根据权利要求7所述的制作方法，其特征在于，还包括一在驱动区域的相邻的两个焊盘之间的区域形成钝化层过孔的步骤。
CN201610632511.4A 2016-08-04 2016-08-04 阵列基板及其制作方法 Active CN106229310B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610632511.4A CN106229310B (zh) 2016-08-04 2016-08-04 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610632511.4A CN106229310B (zh) 2016-08-04 2016-08-04 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN106229310A true CN106229310A (zh) 2016-12-14
CN106229310B CN106229310B (zh) 2019-01-29

Family

ID=57548193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610632511.4A Active CN106229310B (zh) 2016-08-04 2016-08-04 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN106229310B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093610A (zh) * 2017-05-24 2017-08-25 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN109410751A (zh) * 2018-10-30 2019-03-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
WO2019223204A1 (zh) * 2018-05-22 2019-11-28 武汉华星光电技术有限公司 异形屏面板
CN113054075A (zh) * 2021-03-09 2021-06-29 深圳市华星光电半导体显示技术有限公司 一种acf的贴合方法
CN113470521A (zh) * 2021-06-23 2021-10-01 武汉华星光电技术有限公司 支撑层及柔性显示模组

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2347267B (en) * 1998-02-20 2001-05-02 Lg Lcd Inc A liquid crystal display
US20040075782A1 (en) * 2000-01-11 2004-04-22 Kyoung-Su Ha Array substrate for transflective LCD device and method of fabricating the same
KR20050054280A (ko) * 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
CN100451781C (zh) * 2003-11-11 2009-01-14 乐金显示有限公司 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN201188422Y (zh) * 2008-04-07 2009-01-28 北京京东方光电科技有限公司 薄膜晶体管基板结构
CN102148196A (zh) * 2010-04-26 2011-08-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20110254005A1 (en) * 2010-04-16 2011-10-20 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
CN103943632A (zh) * 2013-12-31 2014-07-23 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
CN104360558A (zh) * 2014-12-08 2015-02-18 重庆京东方光电科技有限公司 一种阵列基板、显示面板及显示装置
CN104600030A (zh) * 2015-02-02 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2347267B (en) * 1998-02-20 2001-05-02 Lg Lcd Inc A liquid crystal display
US20040075782A1 (en) * 2000-01-11 2004-04-22 Kyoung-Su Ha Array substrate for transflective LCD device and method of fabricating the same
CN100451781C (zh) * 2003-11-11 2009-01-14 乐金显示有限公司 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
KR20050054280A (ko) * 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
CN201188422Y (zh) * 2008-04-07 2009-01-28 北京京东方光电科技有限公司 薄膜晶体管基板结构
US20110254005A1 (en) * 2010-04-16 2011-10-20 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
CN102148196A (zh) * 2010-04-26 2011-08-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103943632A (zh) * 2013-12-31 2014-07-23 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
CN104360558A (zh) * 2014-12-08 2015-02-18 重庆京东方光电科技有限公司 一种阵列基板、显示面板及显示装置
CN104600030A (zh) * 2015-02-02 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093610A (zh) * 2017-05-24 2017-08-25 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN107093610B (zh) * 2017-05-24 2020-09-25 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
WO2019223204A1 (zh) * 2018-05-22 2019-11-28 武汉华星光电技术有限公司 异形屏面板
CN109410751A (zh) * 2018-10-30 2019-03-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN109410751B (zh) * 2018-10-30 2021-04-27 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN113054075A (zh) * 2021-03-09 2021-06-29 深圳市华星光电半导体显示技术有限公司 一种acf的贴合方法
CN113470521A (zh) * 2021-06-23 2021-10-01 武汉华星光电技术有限公司 支撑层及柔性显示模组

Also Published As

Publication number Publication date
CN106229310B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
CN105372859B (zh) 液晶显示器件及其制造方法
US9184409B2 (en) Flexible organic light emitting display and method in an in-cell structure having a touch electrode array for manufacturing the same
CN106229310A (zh) 阵列基板及其制作方法
CN106062618B (zh) 液晶显示装置
KR20230171416A (ko) 터치 패널 및 터치 패널 일체형 유기 발광 표시 장치
CN103887315B (zh) 柔性显示装置及其制造方法
CN100454122C (zh) 能够减小漏电流的液晶显示装置及其制造方法
CN106324927A (zh) 显示装置
CN106873212A (zh) 包括盒内式触摸板的背板基板、液晶显示装置及制造方法
CN100438048C (zh) 一种平板显示器中的电极结构及其制造方法
CN104716196B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104020604B (zh) 一种双面透明显示装置
CN104900655A (zh) 阵列基板及其制备方法、显示装置
CN104914640A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
WO2021196362A1 (zh) 低温多晶硅显示面板及其制作方法、液晶显示装置
CN106292036A (zh) 一种阵列基板、显示装置及其制作方法
CN105096753A (zh) 一种阵列基板、其制作方法及显示装置
CN103293807A (zh) 一种阵列基板及其制作方法和显示面板
KR101182318B1 (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
CN1637551B (zh) 透射反射式液晶显示器件及其制造方法
CN110518055A (zh) 一种显示面板和显示装置
CN105977267A (zh) 阵列基板及其制作方法、显示装置
CN105870136A (zh) 一种阵列基板及其制作方法、显示装置
CN101470307B (zh) 液晶显示装置及其制造方法
CN107367862A (zh) 一种具有超窄下边框的液晶显示面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant