CN101802987B - 电子器件的制造方法 - Google Patents

电子器件的制造方法 Download PDF

Info

Publication number
CN101802987B
CN101802987B CN200880106579.2A CN200880106579A CN101802987B CN 101802987 B CN101802987 B CN 101802987B CN 200880106579 A CN200880106579 A CN 200880106579A CN 101802987 B CN101802987 B CN 101802987B
Authority
CN
China
Prior art keywords
film
coated film
electronic device
manufacturing approach
transparent resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880106579.2A
Other languages
English (en)
Other versions
CN101802987A (zh
Inventor
大见忠弘
藤村诚
小池匡
番场昭典
小林章洋
绵贯耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Ube Exsymo Co Ltd
Ube Corp
Original Assignee
Tohoku University NUC
Ube Industries Ltd
Ube Nitto Kasei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Ube Industries Ltd, Ube Nitto Kasei Co Ltd filed Critical Tohoku University NUC
Publication of CN101802987A publication Critical patent/CN101802987A/zh
Application granted granted Critical
Publication of CN101802987B publication Critical patent/CN101802987B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

电子器件的制造方法，在基板上形成的透明树脂膜中，选择性地埋设用于形成栅极的金属膜，在栅极部分通过溅射将金属膜直接形成在基板上，而在栅极部分以外的部分则通过溅射将金属膜形成在绝缘性涂布膜上。随着绝缘性涂布膜被蚀刻去除，绝缘性涂布膜上的金属膜通过化学剥离被去除。本发明提供一种在具有超大面积的基板上均匀形成导体层的制造电子器件的方法。

Description

电子器件的制造方法
技术领域
本发明涉及包括薄膜晶体管(TFT)等的电子器件及其制造方法，进一步涉及采用TFT的显示器件(有机EL器件、无机EL器件、液晶显示器件等)、电路板、其它电子器件及其制造方法。
背景技术
一般来说，液晶显示器件、有机EL器件、无机EL器件等显示器件，在具有平坦主面的基板上，具有成膜的、图形化的布线图形、电极图形等导电图形。进一步地，在基板上也配置构成显示器件的元件所必需的各种膜和电极膜等。
近年来，对于这类显示器件，大型化的要求在加强。为形成大型的显示器件，需要将更多的显示元件以高精度形成在基板上，并将这些元件与布线图形电连接。这样的情况下，基板上除布线图形以外，绝缘膜、TFT(薄膜晶体管)、发光元件等以多层化的状态而形成。其结果是，基板上普遍有着阶梯状的级差，布线图形越过这些级差而布线。
布线有级差的情况下，布线宽度需要增大。布线宽度增大的情况下，会产生由布线寄生电容而使驱动负荷增大的缺陷。由此，就希望能消除这些级差。
进一步地，显示器件大型化时，由于布线图形自身变长，就需要将该布线图形的电阻降低。作为消除布线图形的级差和低电阻化的方法，在专利文献1，特愿2005-173050号(称作相关文献1)和专利文献2中提出。这些专利文献中，公开了为形成如液晶显示器件的平面显示器件用的布线，在透明的基板表面形成布线和与之相同高度的透明绝缘材料，并使透明绝缘材料与布线图形相接。
其中，专利文献1中，作为布线形成的方法，提出了采用如喷墨法、丝网印刷法等。另外，相关文献1中还公开了栅极等的导电性金属层由铜等化学镀而形成的方法，专利文献2中公开了由热压、化学机械抛光(CMP)等而使得布线更为平坦化的方法。
进一步地，特愿2006-313492号(以下称作相关文献2)公开了一种在基板上形成设有槽的绝缘层，使与绝缘层表面大致平齐地在槽中采用化学镀设置栅极后，在该栅极上设置栅绝缘膜和半导体层的TFT及其制造方法。另外，专利文献3中，栅极由铜等化学镀形成的同时，栅绝缘膜的一部分，由将绝缘性涂布膜旋转涂布而形成。根据这样的构造，由旋转涂布而形成的绝缘性涂布膜，由于能确保表面极度平坦，就能获取平坦性优异的TFT等电子器件。
专利文献1：WO2004/110117号
专利文献2：JP特开2005-210081号公报
专利文献3：JP特开2007-43131号公报
如专利文献1所述，由喷墨法或是丝网印刷法而形成布线的情况下，布线表面变得粗糙，布线上形成的绝缘层等的平坦性会变得恶化。另外，如相关文献1和2所述，使用化学镀的情况下，对于实用水准的显示器件的大型化无法适应。也就是说，玻璃基板达到3m见方左右的超大型化的情况下，为将超大型化的玻璃基板化学镀，至少需要那样大的电镀设备(镀槽)。然而作为现实问题，由于不存在可将超大型化的玻璃基板电镀的那样大的电镀设备，则使用电镀设备，将超大型玻璃基板电镀是不可能的。另外，将那样的超大面积均匀地化学镀，实际上是困难的。进一步地，化学镀难以控制，会频发在金镀层(金めつき)之上的镍镀层(ニツケルめつき)中，出现圆形的未镀区域的问题。另外，由化学镀形成导电性图形的情况下，为提高贴紧性，还需要设置作为镀层底子的底层。
进一步地，如专利文献2所述，使用热压、化学机械抛光(CMP)等，将超大型玻璃基板上的布线在很大的面积上均匀地平坦化，是极为困难的，并且从经济上考虑其实用也很困难。
发明内容
这样，本发明的目的之一，是提供具有在超大型基板上均匀形成的导电性图形的电子器件及其制造方法。
本发明的另一目的，是提供一种不用CMP等就能制造、从而提供低价且大型的显示器件。
本发明的再一目的，是提供平坦性优异、漏电流小的半导体器件。
根据本发明第1实施方式，能获得一种电子器件的制造方法，此电子器件具有基板、该基板上形成的透明树脂膜、和选择性埋设于该透明树脂膜的金属膜，其特征在于，包括：在所述透明树脂膜上形成绝缘性涂布膜的工序；在所述涂布膜和所述透明树脂膜上选择性形成槽的工序；通过溅射，在包括所述槽内和所述涂布膜上整个面上形成金属膜的工序；和由蚀刻去除所述涂布膜，剥离所述涂布膜上的金属膜，获得所述金属膜埋设于所述槽的构造的工序。
根据本发明第2实施方式，能获得一种电子器件的制造方法，其特征在于，第1实施方式中，所述涂布膜为多孔质性质。
根据本发明第3实施方式，能获得一种电子器件的制造方法，其特征在于，第1实施方式中，所述涂布膜包括含有Si、Ti、Al、Zr的氧化物中的一种或两种以上的多孔质涂布膜。
根据本发明第4实施方式，能获得一种电子器件的制造方法，其特征在于，第1实施方式中，所述涂布膜为包括由((CH3)nSiO2-n/2)x(SiO2)1-x(n＝1～3，x≤1)所表示的组合物中的一种或是两种以上的薄膜。
根据本发明第5实施方式，能获得一种电子器件的制造方法，其特征在于，第1实施方式中，形成绝缘性涂布膜的工序，包括形成多孔质涂布膜的工序，和在该多孔质涂布膜上形成无孔质涂布膜的工序。
根据本发明第6实施方式，能获得一种电子器件的制造方法，其特征在于，第1至第5的任一实施方式中，在所述涂布膜和所述透明树脂膜上选择性形成槽的工序，包括：在所述涂布膜上设置光抗蚀剂膜的工序，由曝光、显影选择性去除所述光抗蚀剂膜而形成指定图形的工序，和将该指定图形的光抗蚀剂膜作为掩模，将所述涂布膜选择性蚀刻去除的工序。
根据本发明第7实施方式，能获得一种电子器件的制造方法，其特征在于，第6实施方式中，在所述涂布膜和所述透明树脂膜上选择性形成槽的工序，进一步包括，该指定图形的光抗蚀剂膜，和选择性蚀刻去除的剩余的涂布膜中，至少有一个作为掩模将所述透明树脂膜选择性蚀刻去除的工序。
根据本发明第8实施方式，能获得一种电子器件的制造方法，其特征在于，第6实施方式中，所述指定图形的光抗蚀剂膜作为掩模将所述涂布膜选择性蚀刻去除的工序，包括利用腐蚀性气体的干性蚀刻工序。
根据本发明第9实施方式，能获得一种电子器件的制造方法，其特征在于，第8实施方式中，在所述涂布膜和所述透明树脂膜选择性形成槽的工序，进一步包括，所述指定图形的光抗蚀剂膜，和选择性蚀刻去除的剩余的涂布膜中，至少一个作为掩模，利用所述腐蚀性气体的干性蚀刻，将所述透明树脂膜选择性蚀刻去除的工序。
根据本发明第10实施方式，能获得一种电子器件的制造方法，其特征在于，第8或第9实施方式中，所述腐蚀性气体包括CxFy气体。
根据本发明第11实施方式，能获得一种电子器件的制造方法，其特征在于，第10实施方式中，所述腐蚀性气体包括CF4气体。
根据本发明第12实施方式，能获得一种电子器件的制造方法，其特征在于，第10实施方式中，所述腐蚀性气体包括C5F8气体和O2气体。
根据本发明第13实施方式，能获得一种电子器件的制造方法，其特征在于，第1至第12任一实施方式中，进一步包括在形成所述金属膜的工序之后，所述涂布膜蚀刻去除之前，去除所述涂布膜的所述槽的侧壁附着的金属膜的工序。
根据本发明第14实施方式，能获得一种电子器件的制造方法，其特征在于，第1至第13任一实施方式中，由蚀刻去除所述涂布膜，剥离所述涂布膜上的金属膜，获得所述金属膜埋设于所述槽的构造的工序，还包括利用包括氢氟酸的蚀刻液将所述涂布膜蚀刻去除的工序。
根据本发明第15实施方式，能获得一种电子器件的制造方法，其特征在于，第1至第14任一实施方式中，还包括所述基板上形成1～2μm厚的所述透明树脂膜的工序。
根据本发明第16实施方式，能获得一种电子器件的制造方法，其特征在于，第1至第15任一实施方式中，所述透明树脂膜上形成绝缘性涂布膜的工序中，包括形成厚度为300～2000nm的所述绝缘性涂布膜的工序。
根据本发明第17实施方式，能获得一种电子器件的制造方法，其特征在于，第1实施方式中，所述透明树脂膜上形成绝缘性涂布膜的工序，包括形成厚度为700～1600nm的多孔质涂布膜的工序，和在该多孔质涂布膜上形成100～300nm厚的无孔质涂布膜的工序。
根据本发明第18实施方式，能获得一种电子器件的制造方法，其特征在于，第1至第17任一实施方式中，包括所述选择性埋设的金属膜上，介有绝缘层地形成半导体层的工序。
根据本发明，可获得具有均匀导体层的超大面积、低价的布线基板和显示器件。另外，根据本发明，可获得具有消除了TFT沟道栅部(channelgate portion)的由栅布线引起的级差的构造的半导体器件及其制造方法。
附图说明
图1为表示本发明的薄膜晶体管(TFT)的构造的一例的截面图。
图2为表示相关文献2所记载的磁控管溅射设备的视图。
图3A为表示本发明的薄膜晶体管的制造工序概况的视图。
图3B为表示本发明的薄膜晶体管的制造工序概况的视图。
图3C为表示本发明的薄膜晶体管的制造工序概况的视图。
图3D为表示本发明的薄膜晶体管的制造工序概况的视图。
图3E为表示本发明的薄膜晶体管的制造工序概况的视图。
图3F为表示本发明的薄膜晶体管的制造工序概况的视图。
图3G为表示本发明的薄膜晶体管的制造工序概况的视图。
图4A是为说明本发明所采用的剥离简易实验所提供的截面图。
图4B是为说明本发明所采用的剥离简易实验所提供的截面图。
图4C是为说明本发明所采用的剥离简易实验所提供的截面图。
图4D是为说明本发明所采用的剥离简易实验所提供的截面图。
图4E是为说明本发明所采用的剥离简易实验所提供的截面图。
图4F是为说明本发明所采用的剥离简易实验所提供的截面图。
图5为表示玻璃基板10在剥离液中浸泡时表面随时间变化的光学显微镜照片。
图6为表示多孔类型的绝缘性涂布膜的膜厚，与100μm的铝布线被剥离为止的时间的关系的示意图。
图7A为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7B为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7C为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7D为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7E为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7F为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7G为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7H为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7I为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7J为表示本发明的薄膜晶体管的制造工序的概略的视图。
图7K为表示本发明的薄膜晶体管的制造工序的概略的视图。
图中：
10 玻璃基板(绝缘基板)
11 透明树脂膜(透明抗蚀剂)
12 铝膜(栅极)
12a槽
14 栅绝缘膜
141、14a、14b  绝缘性涂布膜
15 g射线抗蚀剂膜(g線レジスト膜)
161半导体层
162半导体层
17 源极
18 漏极
19 布图用抗蚀剂
20 绝缘膜(Si3N4)
50 磁控管溅射设备
51 靶心(target)
52 柱状旋转轴
53 螺旋状板磁铁群(旋转磁铁群)
54 固定外周板磁铁
55 外周顺磁体
56 支撑板
58 通路
59 绝缘材料
60 被处理基板
61 处理室内空间
62 馈线
63 罩子
64 外壁
65 顺磁体
66 等离子遮蔽部件
71 垂直可动机械装置
112 铜(Cu)膜
112-1 铜(Cu)膜
112-2 铜(Cu)膜
112-3 同(Cu)膜
114 多孔质绝缘性涂布膜
124 无孔质绝缘性涂布膜
具体实施方式
以下说明本发明的实施方式。
图1为表示本发明所涉及的TFT的构造的一例的断面图。图示的TFT具有玻璃基板(绝缘基板)10，由玻璃基板10上形成的透明光敏树脂构成的透明树脂膜(透明抗蚀剂)11，和在透明树脂膜11中选择性形成至玻璃基板10的槽内形成的、与透明树脂膜11大体相同高度的栅极12。此外，透明树脂膜11优选为具有1～2μm的膜厚、由专利文献3中记载的透明树脂膜所构成。图示的例中，透明树脂膜11直接在玻璃基板10的表面形成，与玻璃基板10之间没有设置衬底层。
图1的栅极12为由溅射形成的铝(Al)电极，它不是由利用后述的溅射设备成膜后实施化学机械抛光CMP而形成，而是由本发明涉及的剥离方法、将槽内部以外(也就是说透明树脂膜11上部)的铝进行选择性除去而形成的。这样一来，由于本发明利用溅射使栅极12成膜，与利用化学镀形成的电极相比，就能形成贴紧性高的栅极。进一步地，由于本发明使用可大面积溅射的溅射设备使栅极12成膜，所以即使玻璃基板增大至3m×3m左右，也可以在玻璃基板上均匀形成栅极12，进一步地，通过剥离将槽内以外的多余的铝去除。此外，栅极12也可以是由溅射形成的Cu。
图示TFT具有跨越透明树脂膜11和栅极12上一致地形成的绝缘性涂布膜141。该绝缘性涂布膜141由相关文献2中公开的涂布膜而形成。该绝缘性涂布膜141，是由将聚硅氧烷(ポリメチルシルセスキオキサン)、二氧化硅的合成物(シリカの複合体)及溶剂混合而成的涂布液作旋转涂布之后干燥而形成的。这样，由于旋转涂布的状态下所述涂布液为液体，所以在玻璃基板10为维持水平的状态下，那么涂布后的液面也保持为水平。进一步地，即使在透明树脂膜11和栅极12之间存在间隙，该涂布液也能流入间隙中，结果涂布后的液面也能维持水平。即使这样的状态下干燥，由于绝缘性涂布膜(以下也有将所述绝缘性涂布膜及其组成分别简化说明为SiCO膜的情况。)141保持了很高的平坦性，所以绝缘性涂布膜141也可称为平坦化膜。涂布干燥后的绝缘性涂布膜141，在平均表面粗糙度Ra为0.27μm以下的同时，还具有2.0～5.0的介电常数εr。
该绝缘性涂布膜141上，形成了由CVD而成的氮化硅膜等电介质膜142。其结果，图示TFT具有了包括由绝缘性涂布膜141和电介质膜142形成的栅绝缘膜的绝缘层14。
进一步地，图示TFT具有：在绝缘层14上形成的由非晶硅(a-Si)形成的半导体层161、在该半导体层161上形成的由n+a-Si构成的半导体层162、在该半导体层162上形成的由金属构成的源极17和漏极18。半导体层161形成了沟道区。进一步地，这些源极17、漏极18和沟道区上，形成由氮化硅(Si3N4)构成的绝缘膜20。
此种构成由于栅极12由溅射而形成，得以形成与玻璃基板10贴紧性好的栅极，进一步地，由剥离(化学剥离)方法去除透明树脂膜11上方的铝，所以与采用CMP去除的情况相比，能大幅降低制造成本。
接下来，参照图2，说明本发明所涉及的栅极12的溅射成膜方法。此处就栅极12由铝形成的情况进行说明。图2表示了具有与特愿2007-92058号(以下称为相关文献3)中记载的磁控管溅射设备相同构造的磁控管溅射设备。
图2所示的磁控管溅射设备50具有：靶心51，柱状旋转轴52，在旋转轴52的表面以螺旋状配置的多个螺旋状板磁铁群(即，旋转磁铁群)53，在旋转磁铁群的外周配置的固定外周板磁铁54、在靶心51的相反侧与固定外周板磁铁54相对配置的外周顺磁体55，粘接有靶心51的由铜构成的支撑板56，具有除所述靶心侧以外的部分覆盖柱状旋转轴52和螺旋状板磁铁群53的构造的顺磁体65，通过制冷剂的通路58，绝缘材料59，被处理基板60，设置被处理基板60的设置台69，处理室内空间61，馈线62，与处理室电连接的罩子63，形成处理室的外壁64，在外壁64上设置并电连接的等离子遮蔽部件66，和抗等离子性优良的绝缘材料67。
等离子遮蔽部件66，具有沿柱状旋转轴52的轴方向延伸，使靶心51相对被处理基板60开口的缝隙。这样的情况下，如下设置等离子遮蔽部件66的缝隙的宽度和长度，即：旋转磁铁群53在以一定的频率旋转时，在靶心51表面形成的磁场当中，与靶心51的面平行的分量的磁场强度的时间平均分布中，使得最大值的75％以上的区域从被处理基板60看来为开口。同时，靶心51的端部未被遮蔽的情况下，使等离子遮蔽部件66遮蔽在被处理基板60上单位时间成膜的最大膜厚的80％以下的区域。未被等离子遮蔽部件66遮蔽的区域，磁场强度强而密度高生成低电子温度的等离子，是充电损伤及离子照射损伤不进入被处理基板60的区域，同时，还是成膜速率快的区域。该区域之外由等离子遮蔽部件66所遮蔽，可以进行成膜速率无实质性降低、损害不进入的成膜。
另一方面，馈线62连接直流电源、射频电源，和匹配器。由该直流电源和射频电源，通过匹配器，进一步通过馈线62和壳体，向支撑板56和靶心51供给等离子激励电力，在靶心表面等离子被激励。仅有直流电或是只有射频电也可以激励等离子，但从膜质的控制性和成膜速度的控制性考虑，优选为应用两者。
另外，射频电的频率，通常从数100kHz到数100MHz之间选取，而从等离子的高密度低电子温度化的角度来考虑，优选为高频率。本实施方式设为13.56MHz。等离子遮蔽部件66对于射频电也起到接地板的作用，有了该接地板，被处理基板60即使在电悬浮状态下也能高效地激励等离子。顺磁体65具有对磁铁产生的磁场的磁屏蔽的效果，和减少靶心近旁由外部干扰引起的磁场变动的效果。另外，虚线71内侧的区域，具有由图中未示的电动机而垂直可动构造。
作为图示磁控管溅射设备50的靶心51，设置铝靶心。另一方面，作为被处理基板60，如图1所示，通过设置具有选择性形成槽的透明树脂膜11的玻璃基板10，栅极(和栅布线)12用的铝被成膜。由于图示的磁控管溅射设备50适合于在大面积的被处理基板60上将靶心51的材料均匀成膜，所以透明树脂膜11上方和槽内的玻璃基板10上铝膜能均匀成膜。
接下来，如图1所示，玻璃基板10上形成透明树脂膜11之后，形成绝缘性涂布膜141和电介质膜142，到绝缘层14成膜为止的工序，参照图2和图3进行说明。
如图3A所示，首先将玻璃基板10洗净，然后如图3B所示，在玻璃基板10上涂布透明树脂膜，进行热处理，设置厚度1000nm的透明树脂膜11。厚度为2000nm左右也是可以的。
接下来如图3C所示，透明树脂膜11上涂布绝缘性涂布膜14a并进行热处理。这样的情况下，图示绝缘性涂布膜14a优选为包括由((CH3)nSiO2-n/2)x(SiO2)1-x(其中，n＝1～3，x≤1)所表示的化合物构成的涂布膜。绝缘性涂布膜14a也可称为第1涂布膜。或者，绝缘性涂布膜14a也可以是包括Si、Ti、Al、Zr的氧化物中的一种或两种以上的多孔质涂布膜。绝缘性涂布膜14a厚度适宜为300～2000nm。本例中设为700nm。进一步地其上设置400～2000nm厚的g射线抗蚀剂膜15。将g射线抗蚀剂膜15曝光、显影，让应成为槽的部分的绝缘性涂布膜14a的表面露出。
接下来，如图3D所示，以g射线抗蚀剂膜15作为掩模，将绝缘性涂布膜14a和透明树脂模11选择性蚀刻，在透明树脂膜11和绝缘性涂布膜14a中形成达到玻璃基板10的槽12a。蚀刻也可以是湿法蚀刻，但本例中是由等离子蚀刻设备经干法蚀刻进行。在使用CF4气体的干法蚀刻中，绝缘性涂布膜14a和透明树脂模11的蚀刻可以以选择比1.5进行。在使用O2/C5F8气体的干法蚀刻中，绝缘性涂布膜14a和透明树脂模11的蚀刻可以以选择比1.7进行。任何一种都是槽侧壁被垂直地蚀刻，在绝缘性涂布膜14a为多孔质类型的情况下，侧壁上可见凹凸，而在厚700nm的多孔质类型的涂布膜上设置厚100～300nm的无孔质类型的涂布膜形成绝缘性涂布膜14a，则可获得光滑的侧壁。g射线抗蚀剂膜15在槽形成之后，优选进行灰化去除。
形成了槽12a的玻璃基板10，导入图2所示的磁控管溅射设备。在具有以铝靶作为靶心51的磁控管溅射设备内，如图3E所示，通过溅射在整个槽12a内和绝缘性涂布膜14a的表面形成铝膜12。这样的由溅射形成的铝膜12对于玻璃基板10具有良好的贴紧性。另外，通过使用图2所示的磁控管溅射设备，对于3m见方的超大型基板也能将铝膜12均匀成膜。
铝膜12成膜后的玻璃基板10被从磁控管溅射设备50中取出，导入化学剥离设备。化学剥离中，由SiO2系列的选择蚀刻液(包含氢氟酸)将绝缘性涂布膜14a蚀刻，与此同时也将该绝缘性涂布膜14a上的铝膜12剥离而去除。其结果如图3F所示，仅在透明树脂模11的槽12a内才剩有铝膜12，形成了栅极(和栅布线)12。这样的情况下，透明树脂模11的表面与栅极(和栅布线)12的表面，实际上形成了同一平面。也就是说，透明树脂模11和栅极(和栅布线)12，实际上具有相同的膜厚。
接下来，如图3G所示，绝缘性涂布膜141作为第2涂布膜由旋转涂布而涂布，然后电介质膜142成膜，形成作为栅绝缘膜的绝缘层14。作为电介质膜142，氮化硅膜(Si3N4)由化学气相沉积(CVD)形成，之后进行TFT的制造工艺。此外，第2涂布膜141也可以使用与第1涂布膜14a相同的东西。
此处，上面的例子中，绝缘性涂布膜14a上设置普通的光阻剂，将其作掩模，将绝缘性涂布膜14a和透明树脂膜11由干法蚀刻而蚀刻、图形化。但使得绝缘性涂布膜14a具有光敏性，由掩模曝光将该绝缘性涂布膜14a自身图形化之后，以图形化的绝缘性涂布膜14a作为掩模将透明树脂膜11图形化，也是可以的。
本发明不限于这一方法，例如，在绝缘性涂布膜14a上设置普通的光阻剂，以此为掩模，将绝缘性涂布膜14a由蚀刻液进行湿法蚀刻，接下来将蚀刻过的绝缘性涂布膜14a作为掩模，将透明树脂模11由湿法蚀刻图形化，也是可以的。
就这样，用任何一种方法形成图3D所示的槽12a都是可以的。
参照图3E和F所说明的剥离工序，是就透明树脂膜11上涂布绝缘性涂布膜14a，该绝缘性涂布膜14a与铝膜12一同剥离的情况进行说明的。
接下来，参照图4，对随绝缘性涂布膜的剥离的铝膜的蚀刻速度进行说明。为此，准备了样本，样本如图4A所示的，绝缘性涂布膜14b涂布在玻璃基板10上，如图4B所示，绝缘性涂布膜14b上形成铝膜12。图示绝缘性涂布膜14b具有400nm的膜厚，为无孔质类型的涂布膜。该绝缘性涂布膜14b在300℃氮气(N2)的环境中，进行1个小时的热处理(烧制和退火)。
在绝缘性涂布膜14b上，利用图2所示磁控管溅射设备形成铝膜12(图4B)。接下来，如图4C所示，铝膜12上，涂布布图用抗蚀剂19，进行图形化，如图4D所示，布图用抗蚀剂19作为掩模，在磷酸/硝酸/醋酸混合液中，铝膜12被图形化为100μm宽度。
然后如图4E所示，图形化阻剂剥离之后，将具有绝缘性涂布膜14b和图形化的铝膜12的玻璃基板10在剥离溶液中浸泡(23℃)。剥离溶液使用对铝表面的微小粗糙有抑制效果的HF系列的蚀刻液。其结果如图4F所示，绝缘性涂布膜14b上的铝膜12与绝缘性涂布膜14b一同由蚀刻而去除。
图5为表示在剥离液中浸泡时的表面随时间变化的光学显微镜照片。剥离液中浸泡之后，浸泡过0分钟、1分钟、2分钟、5分钟、10分钟、23分钟之后，用500倍的光学显微镜观察的结果如图5所示。由图5可以清楚地知道，浸泡23分钟之后，100μm的铝布线被剥离。由此，铝布线的蚀刻速度为0.07μm/s。
接下来，为提高蚀刻速度，进行对绝缘性涂布膜的由((CH3)nSiO2-n/2)x(SiO2)1-x(n＝1～3，x≤1)所表示的组合物的改良。这样的情况下，将包括由((CH3)nSiO2-n/2)x(SiO2)1-x(n＝1～3，x≤1)所表示的组合物的绝缘性涂布膜变为多孔质类型的涂布膜。也就是说，绝缘性涂布膜为包括Si、Ti、Al、Zr的氧化物中的一种或两种以上的多孔质涂布膜(以下简称为多孔质类型)。比较的结果表明，多孔质类型的SiCO膜的蚀刻速度为0.5μm/s，是未进行多孔质化的情况下SiCO膜的蚀刻速度的7倍。
参照图6，是表示宽度为100μm的铝布线剥离所需要时间，与多孔质类型的绝缘性涂布膜的厚度之间的关系的图表。如图所示，多孔质类型的绝缘性涂布膜的膜厚为0.74μm、0.92μm和0.98μm，测定将具有100μm宽度的铝布线剥离所需要的时间，结果与绝缘性涂布膜的膜厚无关，都能在2分钟去除。由此可见，将绝缘性涂布膜多孔质化，对于加快蚀刻速度是极为有效的。
接下来，对于图1所示构造当中，玻璃基板10上，形成透明树脂膜11之后，形成绝缘性涂布膜141和电介质膜142，直到绝缘层14成膜为止的工序的其它的实施方式，参照图7进行说明。
首先，如图7A所示将玻璃基板10洗净，然后如图7B所示，在玻璃基板10上涂布耐高温高热的透明树脂(例如，环烯烃聚合物)，进行热硬化，设置厚1000nm～2000nm(例如1000nm)的耐热性透明有机膜11。
接下来，如图7C所示，透明树脂膜11上，涂布多孔质绝缘性涂布膜114并热硬化，紧接着其上涂布无孔质绝缘性涂布膜124并热硬化。多孔质绝缘性涂布膜114，由旋转涂布或狭缝涂布机而涂布，120℃下进行90秒预烘，紧接着在氮环境中300℃下烘烤1小时。厚度在700～1600nm为宜。本例为750nm。无孔质绝缘性涂布膜124，由旋转涂布或狭缝涂布机而涂布，120℃下进行90秒预烘，紧接着在氮环境中300℃下烘烤2小时。厚度在100～300nm为宜。本例设为140nm。通过设置无孔质绝缘性涂布膜124，可以使得表面更加平滑，并防止其上所设抗蚀剂膜的边缘的图形滋生粗糙(凹凸)。也就是说，可以实现更加精细的图形化。
接下来，如图7D所示，无孔质绝缘性涂布膜124上设置厚度为400～2000nm的g射线抗蚀剂膜15。对g射线抗蚀剂膜15进行曝光、显影，让应成为槽部分的无孔质绝缘性涂布膜124的表面露出。
接下来，如图7E所示，g射线抗蚀剂膜15作为掩模，将无孔质绝缘性涂布膜124、多孔质绝缘性涂布膜114和透明树脂膜11进行选择性蚀刻，在剥离层(无孔质绝缘性涂布膜124+多孔质绝缘性涂布膜114)和透明树脂模11上，形成到达剥离基板10的槽12a。蚀刻由等离子蚀刻设备进行干法蚀刻。紧接着如图7F所示，g射线抗蚀剂膜15被灰化去除。
形成了槽12a的图7F的玻璃基板10，导入图2所示的磁控管溅射设备。在具有以铜靶作为靶心51的磁控管溅射设备内，通过连续溅射，如图7G所示，在跨越如112-3所示的在槽12a内的玻璃基板表面与透明树脂膜11以相同程度的厚度、如112-2所示的在剥离层(无孔质绝缘性涂布膜124+多孔质绝缘性涂布膜114)的槽12a的侧壁上、和如112-1所示的在无孔质绝缘性涂布膜124的表面全体上形成Cu膜112。适当选择溅射的直流电压、射频频率等，通过促进铜的转移，可以将槽12内的Cu膜112-3从中间部分至端部设置为大体相等的厚度，但也不可避免地在剥离层的侧壁上形成了Cu膜112-2。由此，如图7H所示，作为接下来的工序，是将剥离层侧壁上的Cu膜112-2蚀刻去除。也就是说，将Cu膜112成膜的玻璃基板10，从磁控管溅射设备50中取出，搬入湿法蚀刻的设备中，由包括体积比为1∶1∶38的硫酸、过氧化氢、纯水的蚀刻液而将剥离层侧壁上的Cu膜112-2蚀刻去除。此处，溅射金属为铝的情况下，使用包括磷酸、硝酸、醋酸、纯水的蚀刻液。
紧接着，如图7I所示，在23℃的缓冲氢氟酸中浸泡4分钟，将剥离层(无孔质绝缘性涂布膜124+多孔质绝缘性涂布膜114)蚀刻，由此，将其上的Cu膜112-1剥离去除。其结果，如图7I所示，仅在透明树脂模11的槽12a内剩有Cu膜112-3，它被采用作为栅极(和栅布线)。此处，透明树脂模11的表面，与Cu膜112-3的表面，实际上形成了同一平面。也是就是，两者实际上具有相同的膜厚。
接下来，如图7J所示，绝缘性平坦化涂布膜141由旋转涂布或狭缝涂布机而涂布，接着如图7K所示，氮化硅膜(SiNx)142由化学气相沉积(CVD)形成，栅绝缘膜14的形成就结束了。之后进行TFT的制造工艺。
如以上所述，根据本发明，由于采用了剥离工艺，就可以制成具有无级差的栅极的平坦TFT。由此，本发明可实现彻底降低截止漏电流，另外，可提高沟道的移动性，进一步地，由于可增加栅布线膜的厚度，因此可减小布线宽度，还可以实现由布线寄生电容的降低而降低驱动负荷。
进一步地，根据本发明，在能够抑制TFT阈值电压的离差的同时，可以获得低功耗的TFT。另外，本发明还能够获得电流驱动能力强的TFT，能够实现显示器件的大画面高画质。
正如以上的说明，本发明的薄膜电子器件及其制造方法，适用于有机EL元件、无机EL元件、液晶显示器等及其制造。

Claims (16)

1.一种电子器件的制造方法，所述电子器件具有：
基板、
在该基板上形成的透明树脂膜、和
选择性地埋设于该透明树脂膜中的金属膜，其特征在于，
所述制造方法包括：
工序1，在所述透明树脂膜上形成多孔质涂布膜；
工序2，在所述多孔质涂布膜上形成无孔质涂布膜；
工序3，在所述透明树脂膜、所述多孔质涂布膜及所述无孔质涂布膜上选择性地形成槽；
工序4，通过溅射，在包括所述槽内和所述无孔质涂布膜上的整个面上形成金属膜；和
工序5，通过蚀刻所述多孔质涂布膜及所述无孔质涂布膜双方，剥离所述无孔质涂布膜上的金属膜，获得所述金属膜埋设于所述槽的构造。
2.根据权利要求1所述的电子器件的制造方法，其特征在于：
所述涂布膜包括含有Si、Ti、Al、Zr的氧化物中的一种或两种以上的多孔质涂布膜。
3.根据权利要求1所述的电子器件的制造方法，其特征在于：
所述涂布膜，包括由((CH3)nSiO2-n/2)x(SiO2)1-x表示的组合物中的一种或是两种以上，n＝1～3，x≤1。
4.根据权利要求1所述的电子器件的制造方法，其特征在于：
在所述涂布膜和所述透明树脂膜上选择性地形成槽的工序，包括：
在所述涂布膜上设置光抗蚀剂膜的工序，
通过曝光、显影而选择性地去除所述光抗蚀剂膜后形成指定图形的工序，和
以该指定图形的光抗蚀剂膜作为掩模，将所述涂布膜选择性地蚀刻去除的工序。
5.根据权利要求4所述的电子器件的制造方法，其特征在于：
在所述涂布膜和所述透明树脂膜上选择性地形成槽的工序，进一步包括，以所述指定图形的光抗蚀剂膜和选择性地蚀刻去除后剩余的涂布膜中的至少一个作为掩模，将所述透明树脂膜选择性地蚀刻去除的工序。
6.根据权利要求4所述的电子器件的制造方法，其特征在于：
以所述指定图形的光抗蚀剂膜作为掩模将所述涂布膜选择性地蚀刻去除的工序，包括利用腐蚀性气体的干法蚀刻工序。
7.根据权利要求5所述的电子器件的制造方法，其特征在于：
在所述涂布膜和所述透明树脂膜上选择性地形成槽的工序，进一步包括以所述指定图形的光抗蚀剂膜和选择性地蚀刻去除后剩余的涂布膜的至少一个作为掩模、利用所述腐蚀性气体的干法蚀刻，将所述透明树脂膜选择性地蚀刻去除的工序。
8.根据权利要求6所述的电子器件的制造方法，其特征在于：
所述腐蚀性气体，包括CxFy气体。
9.根据权利要求8所述的电子器件的制造方法，其特征在于：
所述腐蚀性气体，包括CF4气体。
10.根据权利要求8所述的电子器件的制造方法，其特征在于：
所述腐蚀性气体包括C5F8气体和O2气体。
11.根据权利要求1～10中的任意一项所述的电子器件的制造方法，其特征在于：
进一步包括：在形成所述金属膜的工序之后且在所述涂布膜蚀刻去除之前，去除所述涂布膜的所述槽的侧壁上附着的金属膜的工序。
12.根据权利要求1～10中的任意一项所述的电子器件的制造方法，其特征在于：
通过蚀刻去除所述涂布膜，剥离所述涂布膜上的金属膜，获得所述金属膜埋设于所述槽的构造的工序，包括利用包括氢氟酸的蚀刻液将所述涂布膜蚀刻去除的工序。
13.根据权利要求1～10中的任意一项所述的电子器件的制造方法，其特征在于：
包括所述基板上形成1～2μm厚的所述透明树脂膜的工序。
14.根据权利要求1～10中的任意一项所述的电子器件的制造方法，其特征在于：
在所述透明树脂膜上形成绝缘性涂布膜的工序中，包括形成厚度为300～2000nm的所述绝缘性涂布膜的工序。
15.根据权利要求1所述的电子器件的制造方法，其特征在于：
在所述透明树脂膜上形成绝缘性涂布膜的工序，包括：
形成厚度为700～1600nm的多孔质涂布膜的工序，和
在该多孔质涂布膜上形成100～300nm厚的无孔质涂布膜的工序。
16.根据权利要求1～10中的任意一项所述的电子器件的制造方法，其特征在于：
包括在所述选择性地埋设的金属膜上，隔着绝缘层形成半导体层的工序。
CN200880106579.2A 2007-09-11 2008-09-05 电子器件的制造方法 Expired - Fee Related CN101802987B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007234974 2007-09-11
JP2007-234974 2007-09-11
PCT/JP2008/066080 WO2009034926A1 (ja) 2007-09-11 2008-09-05 電子装置の製造方法

Publications (2)

Publication Number Publication Date
CN101802987A CN101802987A (zh) 2010-08-11
CN101802987B true CN101802987B (zh) 2012-03-21

Family

ID=40451934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880106579.2A Expired - Fee Related CN101802987B (zh) 2007-09-11 2008-09-05 电子器件的制造方法

Country Status (6)

Country Link
US (1) US20100203713A1 (zh)
JP (1) JP5354383B2 (zh)
KR (1) KR20100072191A (zh)
CN (1) CN101802987B (zh)
TW (1) TW200929377A (zh)
WO (1) WO2009034926A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201037436A (en) * 2009-04-10 2010-10-16 Au Optronics Corp Pixel unit and fabricating method thereof
US8669187B2 (en) * 2009-05-08 2014-03-11 1366 Technologies, Inc. Porous lift-off layer for selective removal of deposited films
KR101241642B1 (ko) 2010-07-27 2013-03-11 순천향대학교 산학협력단 멀티-패스 압출공정을 이용한 인공골의 제조방법
JP6278383B2 (ja) * 2013-10-24 2018-02-14 国立研究開発法人産業技術総合研究所 高コントラスト位置合わせマークを備えたモールドの製造方法
JP2016072334A (ja) * 2014-09-29 2016-05-09 日本ゼオン株式会社 積層体の製造方法
CN111727508B (zh) * 2018-02-23 2023-09-29 株式会社钟化 太阳能电池的制造方法
JPWO2019163646A1 (ja) * 2018-02-23 2021-02-04 株式会社カネカ 太陽電池の製造方法
CN114843067B (zh) * 2022-04-18 2023-06-23 电子科技大学 一种柔性电感及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
JPS5272571A (en) * 1975-12-15 1977-06-17 Fujitsu Ltd Production of semiconductor device
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
JPH01297825A (ja) * 1988-05-26 1989-11-30 Casio Comput Co Ltd 電極形成方法
JP3093408B2 (ja) * 1992-01-07 2000-10-03 沖電気工業株式会社 電極と配線との組み合わせ構造の形成方法
JPH0621052A (ja) * 1992-06-30 1994-01-28 Sanyo Electric Co Ltd 導電膜の製造方法
JPH0778820A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 薄膜パターンの形成方法
TW364275B (en) * 1996-03-12 1999-07-11 Idemitsu Kosan Co Organic electroluminescent element and organic electroluminescent display device
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
JP2002025979A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
CN1799292B (zh) * 2003-06-04 2012-02-08 日本瑞翁株式会社 基板制造方法
KR101124999B1 (ko) * 2003-12-02 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제조 방법

Also Published As

Publication number Publication date
KR20100072191A (ko) 2010-06-30
JP5354383B2 (ja) 2013-11-27
US20100203713A1 (en) 2010-08-12
WO2009034926A1 (ja) 2009-03-19
TW200929377A (en) 2009-07-01
JPWO2009034926A1 (ja) 2010-12-24
CN101802987A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
CN101802987B (zh) 电子器件的制造方法
CN104102059B (zh) Tft阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
KR100400765B1 (ko) 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
CN103700706B (zh) 薄膜晶体管制备方法和阵列基板制备方法
CN100481512C (zh) 半导体器件及其制造方法
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN102830560A (zh) 一种阵列基板及其制作方法
CN103700628B (zh) 阵列基板制作方法、阵列基板及显示装置
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN108198825A (zh) 一种阵列基板及其制备方法、显示面板
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104392990B (zh) 一种阵列基板及显示装置
JP3217586B2 (ja) 陽極酸化装置及び陽極酸化方法
CN104037127A (zh) 一种多晶硅层及显示基板的制备方法、显示基板
CN202735644U (zh) 一种阵列基板
CN102779942A (zh) 一种有机薄膜晶体管阵列基板及其制作方法
JPH053136B2 (zh)
CN105304651A (zh) 阵列基板、显示器及阵列基板的制备方法
CN105047675B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
KR100743105B1 (ko) 유기 전계발광표시소자 및 그 제조방법
CN203480181U (zh) 阵列基板及显示装置
CN109712931A (zh) 一种薄膜晶体管及其制作方法、显示面板
CN109192668A (zh) 薄膜晶体管及其制造方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20140905

EXPY Termination of patent right or utility model