KR100743105B1 - 유기 전계발광표시소자 및 그 제조방법 - Google Patents

유기 전계발광표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100743105B1
KR100743105B1 KR1020010065027A KR20010065027A KR100743105B1 KR 100743105 B1 KR100743105 B1 KR 100743105B1 KR 1020010065027 A KR1020010065027 A KR 1020010065027A KR 20010065027 A KR20010065027 A KR 20010065027A KR 100743105 B1 KR100743105 B1 KR 100743105B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
transparent substrate
insulating layer
electrodes
Prior art date
Application number
KR1020010065027A
Other languages
English (en)
Other versions
KR20030034325A (ko
Inventor
박재용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010065027A priority Critical patent/KR100743105B1/ko
Publication of KR20030034325A publication Critical patent/KR20030034325A/ko
Application granted granted Critical
Publication of KR100743105B1 publication Critical patent/KR100743105B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Abstract

본 발명은 투명 화소전극의 가장자리부의 저항을 크게 하여 패널의 성능을 향상시킴과 아울러 가장자리부의 열화를 방지하도록 한 유기 전계발광표시소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 유기 전계발광표시소자는 투명 기판 상에 투명전극물질로 형성되는 다수의 제1 전극과; 적색, 녹색 및 청색의 발광물질로 상기 다수의 제1 전극 전면을 덮도록 형성되는 유기 전계발광층과; 유기 발광층을 덮도록 상기 투명기판 전면에 증착되며 금속물질로 형성되는 다수의 제2 전극을 구비하며; 상기 다수의 제1 전극의 가장자리는 열처리 또는 플라즈마 처리에 의해 고저항 특성을 갖는 다.
본 발명에 의하면, 양극전극으로 사용되는 화소전극의 가장자리에 열처리 또는 플라즈마 처리를 하여 저항특성을 높게 함으로써 전계에 의한 열화를 방지함과 아울러 격벽층을 형성하지 않아도 됨으로 비용 절감 및 생산성을 향상시킬 수 있다.

Description

유기 전계발광표시소자 및 그 제조방법{Organic Electro-Luminescence Display Device and Fabricating Method Thereof}
도 1은 일반적인 유기 전계발광표시소자를 개략적으로 도시하는 도면.
도 2는 종래기술에 따른 유기 전계발광표시소자의 평면도.
도 3은 도 2에 도시된 유기 전계발광표시소자에서 "A-A'"로 절단한 단면도.
도 4a 내지 도 4j는 도 3에 도시된 유기 전계발광표시소자의 제조방법을 나타내는 단면도.
도 5는 본 발명에 따른 유기 전계발광표시소자의 평면도.
도 6은 도 5에 도시된 유기 전계발광표시소자에서 "B-B'"로 절단한 단면도.
도 7a 내지 도 7i는 도 6에 도시된 유기 전계발광표시소자의 제조방법을 나타내는 단면도.
도 8a 내지 도 8d는 도 7g에서의 화소전극에 플라즈마 처리하는 방법을 상세히 나타내는 도면.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10,50 : 투명기판 12 : 게이트 드라이버
14 : 데이터 드라이버 22,62 : 버퍼절연층
30,34,70,74 : 층간절연층 24,64 : 활성층
26,66 : 게이트절연층 28,68 : 게이트전극
32,72 : 전압공급라인 39,79 ; 접촉홀
36a,76a : 드레인전극 36b,76b : 소스 전극
38,78 : 보호층 40,80 : 화소전극
42 : 격벽층 44,84 : 유기 발광층
46,86 : 금속전극 48,98 : EL 셀 구동회로
88 : 포토레지스트
본 발명은 유기 전계발광표시소자에 관한 것으로, 특히 투명 화소전극의 가장자리부의 저항을 크게 하여 패널의 성능을 향상시킴과 아울러 가장자리부의 열화를 방지하도록 한 유기 전계발광표시소자 및 그 제조방법에 관한 것이다.
최근 표시장치의 대형화에 따라 공간 점유가 적은 평면표시소자의 요구가 증대되고 있는데, 이러한 평면표시소자 중 하나로서 전계발광(Electro Luminescene ; 이하 "EL"라 함) 표시소자가 주목되고 있다.
이 EL표시소자는 사용하는 재료에 따라 무기 EL표시소자와 유기 EL표시소자 로 크게 나뉘어진다. 무기 EL표시소자는 일반적으로 발광부에 높은 전계를 인가하고 전자를 이 높은 전계 중에서 가속하여 발광 중심으로 충돌시켜 이에 의해 발광 중심을 여기함으로써 발광하는 소자이다. 또한, 유기 EL표시소자는 전자주입전극(Cathode)과 정공주입전극(Anode)으로부터 각각 전자와 정공을 발광부 내로 주입시켜 주입된 전자와 정공이 결합하여 생성된 엑시톤(Exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
상기와 같은 동작원리를 갖는 무기 EL표시소자는 높은 전계가 필요하기 때문에 구동전압으로서 100∼200V의 높은 전압을 필요로 하는 반면에 유기 EL표시소자는 5∼20V 정도의 낮은 전압으로 구동할 수 있다는 장점이 있어 연구가 활발하게 진행되고 있다.
또한, 유기 EL표시소자는 넓은 시야각, 고속 응답성, 고 콘트라스트(contrast) 등의 뛰어난 특징을 갖고 있으므로 그래픽 디스플레이의 픽셀(pixel), 텔레비젼 영상 디스플레이나 표면 광원(Surface Light Source)의 픽셀로서 사용될 수 있으며, 얇고 가벼우며 색감이 좋기 때문에 차세대 평면 디스플레이에 적합한 소자이다.
유기 EL 표시소자는 도 1과 같이 투명유리기판(10) 상에 서로 교차되게 배열되어진 게이트 라인들(GL1 내지 GLm) 및 데이터라인들(DL1 내지 DLn)과, 게이트라인들(GL1 내지 GLm)과 데이터 라인들(DL1 내지 DLn))의 교차부들 각각에 배열되어진 화소 소자들(PE)을 구비한다.
화소 소자들(PE) 각각은 게이트라인들(GL1 내지 GLn)의 게이트 신호들이 인 에이블될 때에 구동되어 데이터라인(DL)상의 화소 신호의 크기에 상응하는 빛을 발생하게 된다.
이러한 EL 표시소자를 구동하기 위하여, 게이트 드라이버(12)가 게이트 라인들(GL1 내지 GLm)에 접속됨과 아울러 데이터 드라이버(14)가 데이터 라인들(DL1 내지 DLn)에 접속되게 된다. 게이트 드라이버(12)는 게이트 라인들(GL1 내지 GLm)을 순차적으로 구동시키게 된다. 데이터 드라이버(14)는 데이터 라인들(DL1 내지 DLn)을 통해 화소들(PE)에 화소신호를 공급하게 된다.
도 2는 종래 기술에 따른 유기 전계발광표시소자의 평면도로서, 게이트 라인(GL)과 데이터 라인(DL)의 교차부에 적용된 구동회로로 4개의 TFT(T1, T2, T3, T4)로 구성된다.
도 2를 참조하면, 화소 소자(PE)는 기저전위원(GND)에 접속되어진 EL 셀(40)과, EL 셀(40) 및 데이터 라인(DL) 사이에 접속되어진 EL 셀 구동회로(48)를 구비한다.
EL 셀 구동회로(48)는 EL 셀(40), 공급전압라인(VDD)에 전류 미러를 형성하게 접속되어진 제1 및 제2 PMOS TFT(T1, T2)와; 제2 PMOS TFT(T2), 데이터 라인(DL) 및 게이트 라인(GL)에 접속되어 게이트 라인(GL) 상의 신호에 응답되는 제3 PMOS TFT(T3)와; 제1 PMOS TFT(T1) 및 제2 PMOS TFT(T2)의 게이트 전극, 게이트 라인(GL) 및 제3 PMOS TFT(T3)에 접속되는 제4 PMOS TFT(T4); 제1 PMOS TFT(T1) 및 제2 PMOS TFT(T2)의 게이트 전극과 공급전압라인(VDD) 사이에 접속되어진 캐패시터(Cst)를 구비한다.
도 3은 도 2에 도시된 유기 전계발광표시소자에서 "A-A'" 방향의 단면을 나타내는 도면이다.
도 3을 참조하면, 유기 EL표시소자는 투명기판(10) 상에 형성된 버퍼절연층(22)과 층간절연층(30) 사이에 적층된 활성층(24), 게이트절연층(26), 게이트전극(28)과; 층간절연층(30) 위에 형성된 전압공급라인(32)과; 층간절연층(30,34) 위의 접촉홀(39)를 통해 활성층(24)과 전기적으로 연결되게 형성된 드레인 전극 및 소스 전극(36a)(36b)과; 드레인 전극 및 소스 전극(36a)(36b)과 동시에 형성된 데이터 전극(도시하지 않음)을 구비한다. 드레인 전극 및 소스 전극(36a)(36b) 및 층간절연층(34)에는 보호층(38)이 형성된다. 보호층(38) 표면에는 접촉홀(39)을 통해 드레인 전극 및 소스 전극(36a)(36b)에 전기적으로 연결되도록 투명물질로 형성된 화소전극(40)을 구비한다. 화소전극(40)의 가장자리에 절연물질로 형성된 격벽층(42)과, 격벽 사이의 화소전극(40)의 전면에 적, 녹, 청색의 발광물질로 형성된 유기 발광층(이하, "EL층"라 함)(44)과, 투명기판(10) 전면에 도포된 금속전극(46)을 구비한다.
도 4a 내지 도 4j는 도 3에 도시된 유기 전계발광표시소자의 제조방법을 나타내는 단면도이다.
도 4a를 참조하면, 투명기판(10) 상에 버퍼절연층(22) 및 활성층(24a,24b)을 순차적으로 형성한다.
버퍼절연층(22)은 투명기판(10) 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 절연물질을 증착하여 형성하고, 활성층(24a,24b)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라 함)을 이용하여 형성한 후 포토레지스트(Photo Resist : 이하 "PR"라 함)를 증착하고 패터닝한다. 이후 PR 패턴과 대응되도록 습식방법을 포함하는 포토리쏘그래피방법으로 에칭된다. 이때, 식각액으로는 (NH4)2S2O8 수용액 등이 사용된다. 이후 스트립 장비를 이용하여 에칭되지 않는 활성층(24a,24b) 상에 형성된 PR을 제거한다.
도 4b를 참조하면, 활성층(24a) 상에 게이트 절연층(26), 게이트 전극(28) 및 게이트라인(16)을 순차적으로 형성한다.
게이트절연층(26)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성한다. 또한 투명기판(10) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박층을 형성하고, 금속박층을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(10) 상에 게이트전극(28) 및 게이트라인(16)을 형성한다.
도 4c를 참조하면, 투명기판(10) 상에 게이트전극(28) 및 게이트라인(16)을 덮도록 층간절연층(30)을 형성한다. 이 층간절연층(30)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성된다.
도 4d를 참조하면, 활성층(24b) 및 층간절연층(30) 상에 전압공급라인(32)을 형성한다.
이 전압공급라인(32)도 게이트라인(16)과 동일하게 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박층을 형성하고, 금속박층을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 형성한다.
도 4e를 참조하면, 층간절연층(34), 드레인 전극(36a) 및 소스 전극(36b)을 순차적으로 형성한다.
층간절연층(34)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성된다. 이후 활성층(24a) 및 전압공급라인(32)의 일부가 드러나도록 층간절연층(30,34) 상에 접촉홀들을 형성한다.
접촉홀이 형성된 후 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 활성층(24) 및 전압공급라인(32)의 일부를 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 활성층(34)과 전압공급라인(32)에 전기적 접촉을 이룬다.
그리고, 금속 또는 금속합금을 층간절연층(30)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인과 수직되는 데이터라인(18)과 드레인 전극 및 소스 전극(36a,36b)을 형성한다. 상기에서 활성층(24a)의 드레인 전극 및 소스 전극(36a,36b) 사이의 게이트전극과 대응하는 부분은 채널이 된다.
도 4f를 참조하면, 층간절연층(34) 상에 드레인 전극 및 소스 전극(36a,36b)을 덮도록 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물을 증착하여 보호층(38)을 형성한다. 보호층(38)을 포토리쏘그래피방법으로 패터닝하여 드레인 전극(36b)을 노출시키도록 접촉홀(39)을 형성한다.
도 4g를 참고하면, 보호층(38) 상에 투명한 전도성물질인 인듐-틴-옥사이드(Indium-Tin-Oxide ; 이하 "ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하 "IZO"라 함) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide ; 이하 "ITZO"라 함)를 증착하여 보호층(38) 상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(40)을 형성한다. 화소전극(40)은 소스 전극(36b)과 접촉홀(39)을 통해 전기적으로 접촉한다. 여기서 화소전극(40)은 애노드전극(Anode)으로 사용된다.
도 4h를 참조하면, 보호층(38) 상에 화소전극(40)의 가장자리를 제외한 부분이 드러나도록 격벽층(42)을 형성한다.
격벽층(42)은 보호층(38) 상에 절연물질을 증착한 후 패터닝함으로써 형성된다. 격벽층(42)은 SiNx, SiO2 등의 무기물이나 폴리이미드, 아크릴계 등의 유기물 중 어느 하나로 형성된다.
도 4i를 참조하면, 상기 화소전극(40) 상에 EL층(44)을 형성한다.
이는 화소전극(40) 전면에 정공주입층, 발광층 및 전자수송층이 순차적으로 형성된 EL층(44)을 전면 증착하여 형성된다.
도 4j를 참조하면, EL층(42) 상 투명기판(10) 전면에 금속전극(46)을 증착하여 형성한다. 이 금속전극(46)은 유기 EL표시소자에서 캐소드전극으로 사용되며, Al 등의 전도성물질로 형성된다.
이들의 동작원리를 설명하면, 화소전극(40)과 금속전극(46)에 수 내지 수십 볼트(V)의 전압을 일정하게 인가하면, 화소전극(40) 및 금속전극(46)으로부터 주입된 정공과 전자의 결합에 의하여 EL층(44)에서 가시광선을 방사하게 된다. 이러한 가시광선은 EL층(42)의 종류에 따라 여러 파장의 빛을 방사하므로 선택된 한 파장범위의 빛을 이용하여 컬러 유기 EL표시소자를 구현할 수 있다.
그러나, 종래기술에 따른 유기 EL표시소자는 화소전극(40)과 금속전극(46) 간의 전계가 화소전극(40) 가장자리부에서 많이 걸리기 때문에 오랫동안 사용하게 되면, 화소전극(40)의 가장자리에 열화가 생기는 문제점이 발생하게 된다. 이를 방지하기 위해 종래기술에서는 화소전극 가장자리영역에 절연체를 삽입하여 열화를 억제하여 왔다. 그러나 이 절연체로 구성된 격벽층을 형성하기 위해 한번의 마스크와 포토리쏘그래피법을 더 수행해야 하므로 경제성 및 생산성 등 여러가지 면에서 불리한 단점이 있다.
따라서, 본 발명의 목적은 화소전극의 가장자리를 중앙부보다 저항을 크게 하여 화소전극 가장자리의 열화를 방지하도록 한 유기 전계발광표시소자 및 제조방법을 제공하는 데 있다.
상기 목적들을 달성하기 위하여, 본 발명에 따른 유기 전계 발광소자는 투명 기판 상에 투명전극물질로 형성되는 다수의 제1 전극과, 적색, 녹색 및 청색의 발광물질로 상기 다수의 제1 전극 전면을 덮도록 형성되는 유기 전계발광층과, 상기 유기 발광층을 덮도록 상기 투명기판 전면에 증착되며 금속물질로 형성되는 다수의 제2 전극을 구비하며, 상기 다수의 제1 전극의 가장자리는 열처리 또는 플라즈마 처리에 의해 고저항 특성을 갖는다.
상기 투명기판과 제1 전극 사이에는, 상기 투명기판 상에 형성된 버퍼절연층및 제1 층간절연층과, 상기 버퍼 절연층 및 제1 층간절연층 사이에 형성된 순차적으로 형성된 활성층, 게이트절연층 및 게이트절연막과, 상기 제1 층간절연층 상에 형성된 전압공급라인과, 상기 전압공급라인을 덮도록 상기 투명기판 전면에 형성되는 제2 층간절연층과, 상기 제1 및 제2 절연층 위에 형성된 접촉홀을 통해 상기 활성츠과 전기적으로 형성된 드레인 및 소스전극과, 상기 드레인 및 소스전극과 동시에 형성되는 데이터 라인과, 상기 데이터 라인, 드레인 및 소스전극을 덮도록 상기 투명기판 전면에 형성되는 보호층을 추가로 구비한다.
본 발명에 따른 유기 전계발광표시소자의 제조방법은 투명 기판 상에 투명전극물질의 다수의 제1 전극을 형성하는 단계와, 상기 다수의 제1 전극 전면을 덮도록 적색, 녹색 및 청색의 발광물질로 구성되는 유기 전계발광층을 형성하는 단계와, 상기 유기 발광층을 덮도록 상기 투명기판 전면에 금속물질의 다수의 제2 전극을 형성하는 단계와, 상기 제1 전극의 가장자리부가 상기 제1 전극의 중앙부보다 고저항 특성을 가지도록 고저항처리 하는 단계를 포함한다.
상기 고저항처리 하는 단계는, 상기 제1 전극 전면에 포토레지스트를 증착하는 단계와, 상기 포토레지스트가 증착된 투명기판을 02 플라즈마(PLASMA)의 애싱공정으로 상기 제1 전극 가장자리부가 드러나도록 하는 단계와, 상기 가장자리부가 드러난 제1 전극을 수소(H2) 및 산소(O2) 분위기 하에서 열처리 또는 H2 플라즈마 처리하는 단계와, 상기 제1 전극의 가장자리부를 제외한 영역의 포토레지스트를 스트립장비에 의해 제거하는 단계를 포함한다.
상기 투명기판과 제1 전극 사이에는, 상기 투명기판 상에 버퍼절연층 및 활성층을 순차적으로 형성하는 단계와, 상기 활성층 상에 게이트 절연층, 게이트 전극 및 게이트라인을 순차적으로 형성하는 단계와, 상기 투명기판 상에 게이트전극 및 게이트라인을 덮도록 제1 층간절연층을 형성하는 단계와, 상기 제1 층간절연층 상에 전압공급라인을 형성하는 단계와, 상기 제1 전압공급라인을 덮도록 상기 투명기판 상에 제2 층간절연층을 형성하는 단계와, 상기 활성층 및 전압공급라인과 전기적으로 접촉하기 위하여 제1 및 제2 절연층에 접촉홀들을 형성하는 단계와, 상기 접촉홀들에 의해 상기 활성층 및 전압공급라인에 전기적으로 접촉되도록 소스전극 및 드레인전극을 형성하는 단계와, 상기 소스전극 및 드레인전극과 동시에 데이터라인을 형성하는 단계와, 상기 제2 층간절연층 상에 소스전극 및 드레인전극을 덮도록 보호층을 형성하는 단계를 추가로 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 8d를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명에 따른 유기 전계발광표시소자의 평면도로서, 게이트 라인(GLn)과 데이터 라인(DLn)의 교차부에 적용된 구동회로로 4개의 TFT(T1, T2, T3, T4)로 구성된다.
도 5를 참조하면, 화소 소자(PE)는 기저전위원(GND)에 접속되어진 EL 셀(OLED)과, EL 셀(OLED) 및 데이터 라인(DL) 사이에 접속되어진 EL 셀(OLED) 구동회로(98)를 구비한다.
EL 셀 구동회로(98)는 EL 셀(80), 공급전압라인(VDD)에 전류 미러를 형성하게 접속되어진 제1 및 제2 PMOS TFT(T1, T2)와; 제2 PMOS TFT(T2), 데이터 라인(DL) 및 게이트 라인(GL)에 접속되어 게이트 라인(GL) 상의 신호에 응답되는 제3 PMOS TFT(T3)와; 제1 PMOS TFT(T1) 및 제2 PMOS TFT(T2)의 게이트 전극, 게이트 라인(GL) 및 제3 PMOS TFT(T3)에 접속되는 제4 PMOS TFT(T4); 제1 PMOS TFT(T1) 및 제2 PMOS TFT(T2)의 게이트 전극과 공급전압라인(VDD) 사이에 접속되어진 캐패시터(Cst)를 구비한다. 또한 EL 셀(80)의 가장자리부에 H2 또는 O2 분위기 하에서 열처리 또는 플라즈마 처리를 하여 저항을 높이도록 하였다.
도 6은 도 5에 도시된 유기 전계발광표시소자에서 "B-B'" 방향의 단면을 나타내는 도면이다.
도 6을 참조하면, 유기 EL표시소자는 투명기판(50) 상에 N개의 게이트라인(GLn)과 M개의 데이터라인(DLm)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 유기 EL표시소자는 투명기판(50) 상에 형성된 버퍼절연층(62)과 층간절연층(70) 사이에 적층된 활성층(64), 게이트절연층(66), 게이트전극(68)과; 층간절연층(70) 위에 형성된 전압공급라인(72)과; 층간절연층(70,74) 위의 접촉홀(79)를 통해 활성층(64)과 전기적으로 연결되게 형성된 소스 전극 및 드레인 전극(76a)(76b)과; 소스 전극 및 드레인 전극(76a)(76b)과 동시에 형성된 데이터 전극(도시하지 않음)을 구비한다. 소스 전극 및 드레인 전극(76a)(76b) 및 층간절연층(74)에는 보호층(78)이 형성된다. 보호층(78) 표면에는 접촉홀(79)을 통해 소스 전극 및 드레인 전극(76a)(76b)에 전기적으로 연결되도록 투명물질로 형성되고 가장자리 영역에 플라즈마 처리한 화소전극(80)을 구비한다. 또한 투명기판(50) 상에 화소전극(80)을 덮도록 적, 녹, 청색의 발광물질 등이 형성된 EL층(82)과, 투명기판(50) 전면에 도포된 금속물질의 금속전극(84)을 구비한다.
도 7a 내지 도 7i는 도 6에 도시된 유기 전계발광표시소자의 제조방법을 나타내는 단면도이다.
도 7a를 참조하면, 투명기판(50) 상에 버퍼절연층(62) 및 활성층(64a,64b)을 순차적으로 형성한다.
버퍼절연층(62)은 투명기판(50) 전면에 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성하고, 활성층(64a,64b)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘을 CVD방법을 이용하여 형성한 후 PR을 증착하고 패터닝한다. 이 후 PR 패턴과 대응되도록 습식방법을 포함하는 포토리쏘그래피방법으로 에 칭된다. 이때, 식각액으로는 (NH4)2S2O8 수용액 등이 사용된다. 이후 스트립 장비를 이용하여 에칭되지 않는 활성층(64a,64b) 상에 형성된 PR을 제거한다.
도 7b를 참조하면, 활성층(64a) 상에 게이트 절연층(66), 게이트 전극(68) 및 게이트라인(56)을 순차적으로 형성한다.
게이트절연층(66)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성한다. 또한 투명기판(50) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박층을 형성하고, 금속박층을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(50)상에 게이트전극(68) 및 게이트라인(56)을 형성한다.
도 7c를 참조하면, 투명기판(50) 상에 게이트전극(68) 및 게이트라인(56)을 덮도록 층간절연층(70)을 형성한다. 이 층간절연층(70)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성된다.
도 7d를 참조하면, 활성층(64b) 및 층간절연층(70) 상에 전압공급라인(72)을 형성한다.
이 전압공급라인(72)도 게이트라인(56)과 동일하게 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박층을 형성하고, 금속박층을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 형성된다.
도 7e를 참조하면, 층간절연층(74), 드레인전극(76a) 및 소스전극(76b)를 순차적으로 형성한다.
층간절연층(74)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성된다. 이후 활성층(64a) 및 전압공급라인(72)의 일부가 드러나도록 층간절연층(70,74) 상에 접촉홀들을 형성한다.
접촉홀들이 형성된 후 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 활성층(64) 및 전압공급라인(72)의 일부를 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 활성층(74)과 전압공급라인(72)에 전기적 접촉을 이룬다.
그리고, 금속 또는 금속합금을 층간절연층(70)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(56)과 수직되는 데이터라인(58)과 소스 전극 및 드레인전극(76a,76b)을 형성한다. 상기에서 활성층(64a)의 소스 전극 및 드레인전극(76a,76b) 사이의 게이트전극과 대응하는 부분은 채널이 된다.
도 7f를 참조하면, 층간절연층(74) 상에 소스 전극 및 드레인전극(76a,76b)을 덮도록 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물을 증착하여 보호층(78)을 형성한다. 보호층(78)을 포토리쏘그래피방법으로 패터닝하여 드레인전극(76b)을 노출시키도록 접촉홀(79)을 형성한다.
도 7g를 참고하면, 보호층(78) 상에 투명한 전도성물질인 ITO, IZO 또는 ITZO를 증착하여 보호층(78) 상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(80)을 1000∼1300Å의 두께로 형성한다. 화소전극(80)은 소스전극(76b) 과 접촉홀(79)을 통해 전기적으로 접촉한다. 여기서 화소전극(80)은 애노드전극(Anode)으로 사용된다. 또한 화소전극(80)의 가장자리 영역을 플라즈마 처리를 하여 가장자리영역에 높은 저항을 가지도록 한다.
도 7h를 참고하면, 상기 화소전극(80) 상에 EL층(84)을 형성한다.
이는 화소전극(80) 전면에 정공주입층, 발광층 및 전자수송층이 순차적으로 형성된 EL층(84)을 전면 증착하여 형성된다. EL층(84)의 두께도 1000∼1300Å의 두께로 형성된다.
도 7i를 참조하면, EL층(82) 상 투명기판(50) 전면에 금속전극(86)을 증착하여 형성한다. 이 금속전극(86)은 유기 EL표시소자에서 캐소드전극으로 사용되며, Al 등의 전도성물질로 형성된다. 이때 금속전극(86)의 두께는 2000∼2600Å의 두께로 형성된다.
도 8a 내지 도 8d는 도 7g에서의 화소전극에 플라즈마 처리하는 방법을 상세히 나타내는 도면이다.
도 8a를 참조하면, 투명기판(50) 상에 형성된 화소전극(80) 상에 PR(88)을 증착한다.
도 8b를 참조하면, 화소전극(80) 상에 PR(88)이 증착된 투명기판(50)을 02 플라즈마(PLASMA) 처리로 애싱공정을 수행한다.
애싱공정은 화소전극(80)의 가장자리 영역을 제거하기 위해 수행된다. 애싱공정은 O2 가스를 공급하면서 고주파(Radio Frequency)를 인가하여 플라즈마 분 위기를 설정하며, 이러한 분위기에서 가장자리 영역 만큼의 PR(88)을 제거하여 투명전극성 물질의 화소전극(80)이 오픈되도록 한다.
도 8c를 참조하면, 화소전극(80) 상에 PR(88)이 증착된 투명기판(50)에 애싱공정을 수행한 후 수소(H2) 및 산소(O2) 분위기 하에서 열처리를 하거나 H2 플라즈마 처리를 한다.
도 8b에서 애싱공정을 수행한 투명기판(50) 상을 수소(H2) 및 산소(O2) 분위기 하에서 열처리(recuring)를 하거나 H2 플라즈마 처리를 하게 되면, PR(88)에 의해 노출된 화소전극(80) 가장자리 영역의 투명전극막(80a,80b)이 고저항 특성을 갖게 된다.
고저항을 가질 경우 화소전극(80)과 금속전극(86) 사이에 수 내지 수십 V의 전압을 인가하여 EL층(84)을 통해 빛을 발광시켜도 화소전극(80)의 가장자리영역에 전계에 의한 열화 현상이 발생하여 발광영역이 줄어드는 것을 방지할 수 있다.
도 8d를 참조하면, 화소전극(80)의 가장자리 영역에 열처리 및 플라즈마 처리를 행한 뒤 PR(88)을 제거한다.
이는 스트립 장비를 이용하여 열처리 및 플라즈마 처리되지 않는 화소전극(80) 중앙부의 PR(88)을 제거하게 된다.
PR(84)이 스트립되는 과정은 투명기판(50) 상의 이물질을 제거하기 위해 PR 패턴(88)을 세정하고 노즐을 이용하여 스트리퍼 용액을 분사하여 기판 상의 PR(88)을 제거한다. PR(88)이 제거된 후 IPA 용액을 분사하여 스트리퍼 용액을 중화시키 고, DI를 소정압력으로 분사하여 기판(50) 상의 스트리퍼 및 IPA 용액을 세정한다. 이후 스핀 드라이 방식으로 회전시켜 기판(50)을 건조시킴으로써 기판(50) 상의 DI를 제거한다. 이로써 투명기판(50)의 화소전극(80) 상에 형성된 PR(88)을 제거하게 된다.
상술한 바와 같이, 본 발명에 따른 유기 전계발광표시소자 및 그 제조방법은 양극전극으로 사용되는 화소전극의 가장자리에 열처리 또는 플라즈마 처리를 하여 저항특성을 높게 함으로써 전계에 의한 열화를 방지함과 아울러 종래기술에 따른 격벽층을 형성하지 않아도 됨으로 비용 절감 및 생산성을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (15)

  1. 투명 기판 상에 투명전극물질로 형성되는 다수의 제1 전극과,
    적색, 녹색 및 청색의 발광물질로 상기 다수의 제1 전극 전면을 덮도록 형성되는 유기 전계발광층과,
    상기 유기 발광층을 덮도록 상기 투명기판 전면에 증착되며 금속물질로 형성되는 다수의 제2 전극을 구비하며,
    상기 다수의 제1 전극의 가장자리는 열처리 또는 플라즈마 처리에 의해 고저항 특성을 갖는 것을 특징으로 하는 유기 전계발광표시소자.
  2. 제 1 항에 있어서,
    상기 투명기판과 제1 전극 사이에는,
    상기 투명기판 상에 형성된 버퍼절연층및 제1 층간절연층과,
    상기 버퍼 절연층 및 제1 층간절연층 사이에 형성된 순차적으로 형성된 활성층, 게이트절연층 및 게이트절연막과,
    상기 제1 층간절연층 상에 형성된 전압공급라인과,
    상기 전압공급라인을 덮도록 상기 투명기판 전면에 형성되는 제2 층간절연층과,
    상기 제1 및 제2 절연층 위에 형성된 접촉홀을 통해 상기 활성층과 전기적으로 형성된 드레인 및 소스전극과,
    상기 드레인 및 소스전극과 동시에 형성되는 데이터 라인과,
    상기 데이터 라인, 드레인 및 소스전극드레인 및 소스전극기판 전면에 형성되는 보호층을 추가로 구비하는 것을 특징으로 하는 유기 전계발광표시소자.
  3. 제 1 항에 있어서,
    상기 제1 전극은 ITO, IZO 및 ITZO 중 어느 하나를 구비하는 것을 특징으로 하는 유기 전계발광표시소자.
  4. 제 3 항에 있어서,
    상기 제1 전극은 1000∼1300Å의 두께로 형성되는 것을 특징으로 하는 유기 전계발광표시소자.
  5. 제 1 항에 있어서,
    상기 유기 전계발광층은 정공주입층, 발광층 및 전자수송층을 구비하는 것을 특징으로 하는 유기 전계발광표시소자.
  6. 제 5 항에 있어서,
    상기 유기 전계발광층은 1000∼1300Å의 두께로 형성되는 것을 특징으로 하는 유기 전계발광표시소자.
  7. 제 1 항에 있어서,
    상기 제2 전극은 Al 등의 전도성 금속물질로 형성되는 것을 특징으로 하는 유기 전계발광표시소자.
  8. 제 7 항에 있어서,
    상기 제2 전극은 2000∼2600Å의 두께로 형성되는 것을 특징으로 하는 유기 전계발광표시소자.
  9. 투명 기판 상에 투명전극물질의 다수의 제1 전극을 형성하는 단계와,
    상기 다수의 제1 전극 전면을 덮도록 적색, 녹색 및 청색의 발광물질로 구성되는 유기 전계발광층을 형성하는 단계와,
    상기 유기 발광층을 덮도록 상기 투명기판 전면에 금속물질의 다수의 제2 전극을 형성하는 단계와,
    상기 제1 전극의 가장자리부가 상기 제1 전극의 중앙부보다 고저항 특성을 가지도록 고저항처리 하는 단계를 포함하는 것을 특징으로 하는 유기 전계발광표시소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 고저항처리 하는 단계는,
    상기 제1 전극 전면에 포토레지스트를 증착하는 단계와,
    상기 포토레지스트가 증착된 투명기판을 02 플라즈마(PLASMA)의 애싱공정으로 상기 제1 전극 가장자리부가 드러나도록 하는 단계와,
    상기 가장자리부가 드러난 제1 전극을 수소(H2) 및 산소(O2) 분위기 하에서 열처리 또는 H2 플라즈마 처리하는 단계와,
    상기 제1 전극의 가장자리부를 제외한 영역의 포토레지스트를 스트립장비에 의해 제거하는 단계를 포함하는 것을 특징으로 하는 유기 전계발광표시소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 애싱공정은,
    진공챔버 내에 상기 제1 전극이 부착된 투명기판을 배치하는 단계와,
    상기 진공챔버 내에 산소(O2) 가스를 공급하는 단계와,
    상기 진공챔버에 고주파를 인가하여 플라즈마 처리하는 단계를 포함하는 것을 특징으로 하는 유기 전계발광표시소자의 제조방법.
  12. 제 9 항에 있어서,
    상기 투명기판과 제1 전극 사이에는,
    상기 투명기판 상에 버퍼절연층 및 활성층을 순차적으로 형성하는 단계와,
    상기 활성층 상에 게이트 절연층, 게이트 전극 및 게이트라인을 순차적으로 형성하는 단계와,
    상기 투명기판 상에 게이트전극 및 게이트라인을 덮도록 제1 층간절연층을 형성하는 단계와,
    상기 제1 층간절연층 상에 전압공급라인을 형성하는 단계와,
    상기 제1 전압공급라인을 덮도록 상기 투명기판 상에 제2 층간절연층을 형성하는 단계와,
    상기 활성층 및 전압공급라인과 전기적으로 접촉하기 위하여 제1 및 제2 절연층에 접촉홀들을 형성하는 단계와,
    상기 접촉홀들에 의해 상기 활성층 및 전압공급라인에 전기적으로 접촉되도록 소스전극 및 드레인전극을 형성하는 단계와,
    상기 소스전극 및 드레인전극과 동시에 데이터라인을 형성하는 단계와,
    상기 제2 층간절연층 상에 소스전극 및 드레인전극을 덮도록 보호층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 전계발광표시소자의 제조방법.
  13. 제 9 항에 있어서,
    상기 다수의 제1 전극은 ITO, IZO 및 ITZO 중 어느 하나로 형성되는 것을 특징으로 하는 유기 전계발광표시소자의 제조방법.
  14. 제 9 항에 있어서,
    상기 유기 전계발광층은 정공주입층, 발광층 및 전자수송층을 포함하는 것을 특징으로 하는 유기 전계발광표시소자의 제조방법.
  15. 제 9 항에 있어서,
    상기 다수의 제2 전극은 Al 등의 전도성 금속물질로 형성되는 것을 특징으로 하는 유기 전계발광표시소자의 제조방법.
KR1020010065027A 2001-10-22 2001-10-22 유기 전계발광표시소자 및 그 제조방법 KR100743105B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010065027A KR100743105B1 (ko) 2001-10-22 2001-10-22 유기 전계발광표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010065027A KR100743105B1 (ko) 2001-10-22 2001-10-22 유기 전계발광표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030034325A KR20030034325A (ko) 2003-05-09
KR100743105B1 true KR100743105B1 (ko) 2007-07-27

Family

ID=29565717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010065027A KR100743105B1 (ko) 2001-10-22 2001-10-22 유기 전계발광표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100743105B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546668B1 (ko) 2003-09-08 2006-01-26 엘지전자 주식회사 유기 ｅｌ 디스플레이 패널 제조 방법
US8188315B2 (en) 2004-04-02 2012-05-29 Samsung Mobile Display Co., Ltd. Organic light emitting device and flat panel display device comprising the same
JP4706287B2 (ja) * 2005-03-11 2011-06-22 セイコーエプソン株式会社 有機ｅｌ装置および電子機器
KR100761112B1 (ko) * 2006-01-13 2007-09-21 엘지전자 주식회사 전계발광소자의 제조방법
KR100759692B1 (ko) * 2006-05-03 2007-09-17 삼성에스디아이 주식회사 유기전계발광 소자 및 그의 제조 방법
KR102323250B1 (ko) * 2015-05-27 2021-11-09 삼성전자주식회사 반도체 발광소자 제조방법
KR102467775B1 (ko) * 2015-07-20 2022-11-16 엘지디스플레이 주식회사 어레이 기판, 유기발광표시장치 및 그 제조방법
KR102321663B1 (ko) 2017-07-11 2021-11-03 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치 및 그 제조방법
KR102321724B1 (ko) 2017-07-11 2021-11-03 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010050933A (ko) * 1999-10-12 2001-06-25 야마자끼 순페이 전기광학장치 및 그 제작 방법
KR20010062490A (ko) * 1999-12-15 2001-07-07 야마자끼 순페이 Ｅｌ 디스플레이 장치
KR20010082546A (ko) * 1999-11-08 2001-08-30 야마자끼 순페이 전자장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010050933A (ko) * 1999-10-12 2001-06-25 야마자끼 순페이 전기광학장치 및 그 제작 방법
KR20010082546A (ko) * 1999-11-08 2001-08-30 야마자끼 순페이 전자장치
KR20010062490A (ko) * 1999-12-15 2001-07-07 야마자끼 순페이 Ｅｌ 디스플레이 장치

Also Published As

Publication number Publication date
KR20030034325A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
US9653520B2 (en) Organic light emitting display panel and method of manufacturing the same
JP4049330B2 (ja) 電界発光ディスプレイ装置及びその製造方法
JP4208854B2 (ja) 電界発光ディスプレイ装置及びその製造方法
KR101622645B1 (ko) 유기발광 표시장치의 제조방법
KR100533719B1 (ko) 유기 전계발광소자 및 그 제조방법
CN103035848B (zh) 有机发光显示装置及其制造方法
JP2004103488A (ja) 有機ｅｌ表示装置及びその製造方法
CN101924140B (zh) 薄膜晶体管及包括薄膜晶体管的平板显示器
US9773823B2 (en) Display device and method of manufacturing the same
WO2019012769A1 (ja) 表示装置、および表示装置の製造方法
JP2006286600A (ja) 発光表示装置及び発光表示装置の製造方法
JP2006072308A (ja) 有機電界発光素子及びその製造方法
US20050110021A1 (en) Active matrix organic light emitting display (OLED) and method of fabrication
JP4315902B2 (ja) 有機電界発光装置
JP2005045242A (ja) 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法
KR20130015251A (ko) 유기 전계 발광 표시 패널 및 그의 제조방법
EP1890333A2 (en) Display device and method of making the same
KR100743105B1 (ko) 유기 전계발광표시소자 및 그 제조방법
US6610554B2 (en) Method of fabricating organic electroluminescent display
KR20090021443A (ko) 유기전계발광표시장치 및 그 제조방법
KR102234318B1 (ko) 표시 장치의 제조 방법
KR20090021442A (ko) 유기전계발광표시장치 및 그 제조방법
KR101212153B1 (ko) 유기 전계발광소자 및 그 제조방법
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR100768715B1 (ko) 유기 전계 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 13