KR20010050933A - 전기광학장치 및 그 제작 방법 - Google Patents

전기광학장치 및 그 제작 방법 Download PDF

Info

Publication number
KR20010050933A
KR20010050933A KR1020000059409A KR20000059409A KR20010050933A KR 20010050933 A KR20010050933 A KR 20010050933A KR 1020000059409 A KR1020000059409 A KR 1020000059409A KR 20000059409 A KR20000059409 A KR 20000059409A KR 20010050933 A KR20010050933 A KR 20010050933A
Authority
KR
South Korea
Prior art keywords
electro
layer
optical device
pixel electrodes
pixel
Prior art date
Application number
KR1020000059409A
Other languages
English (en)
Other versions
KR100736416B1 (ko
Inventor
야마자키순페이
야마모토쿠니타카
아라이야스유키
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR20010050933A publication Critical patent/KR20010050933A/ko
Application granted granted Critical
Publication of KR100736416B1 publication Critical patent/KR100736416B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 잉크 제트 방법에 의해 EL 층의 형성을 위해 간단하고 고속의 제작 공정을 제공한다. 우수한 동작 성능 및 높은 신뢰도를 갖는 전기광학장치를 제작하는 방법, 특히 EL 표시장치를 제작하는 방법이 제공된다. 본 발명은 상기 EL 층들이 상기 잉크 제트 방법에 의해 형성될 때 다수의 화소를 가로질러 연속적으로 EL 층들을 형성한다. 구체적으로 설명하면, 매트릭스 상태로 배열되는 m개의 열과 n개의 행으로 이루어진 화소전극에 대해 상기 EL 층들이 형성되어 하나의 선택된 행 또는 하나의 열에 대해 스트라이프(stripe)를 형성하게 된다. 상기 EL 층들은 각각의 화소전극에 대해 직사각형 또는 장방형 형태를 갖도록 형성될 수도 있다.

Description

전기광학장치 및 그 제작 방법{Electro-optical device and manufacturing method thereof}
본 발명은 기판상에 반도체 소자들(반도체 박막을 이용한 소자들)을 제작하여 형성된 EL(Electroluminescence) 표시장치로 대표되는 전기광학장치 및 그 전기광학장치를 화면 표시부로서 구비하는 전자 장치, 특히, 상기 전기광학장치를 제작하는 방법에 관한 것이다.
최근, 기판상에 박막 트랜지스터(이하는, "TFT" 라 칭한다)를 형성하기 위한 기술은 주목할 정도로 진보되었고, 그러한 기술을 액티브 매트릭스형의 표시장치에 응용하기 위한 개발은 계속되고 있다. 특히, 결정 구조(예, 폴리실리콘 막)를 구비한 반도체 막을 이용하는 TFT는 종래의 비정질 규소막을 이용한 TFT보다 더 높은 전계 효과 이동도를 갖기 때문에, 고속의 동작을 실현할 수 있다. 따라서, 상기 TFT로부터 화소부에 연결되는 구동회로를 형성하고, 동일 기판상에 상기 구동회로를 형성할 수 있게 된다.
상기한 액티브 매트릭스형의 표시장치는, 동일한 기판상에 다양한 회로 및 소자들을 제작함으로써 제작 비용의 절감, 표시장치의 소형화 및 경박(輕薄)화, 수율의 증가, 스루풋(throughput)의 증가등과 같은 여러 가지 장점들을 실현할 수 있기 때문에 많은 관심을 끌어왔다.
액티브 매트릭스형의 EL 표시장치에 있어서, 각각의 화소는 TFT로 제작된 스위칭용 소자를 구비하고 있고, 전류를 제어하는 구동 소자가 상기 스위칭 소자에 의해 작동되어 EL 층(발광층)에서 광을 방사시키게 된다. 예컨대, 상기 EL 표시장치는 미국 특허 제5,684,365호(일본 공개특허공고 특개평8-234683호 참조) 또는 일본 공개특허공고 특개평10-189252호에 개시되어 있다.
이들 EL 표시장치에 의한 컬러 디스플레이 방법의 경우, 각 화소에서 삼원색, 즉, 적색(R), 녹색(G), 및 청색(B)의 광을 방사하는 EL 층을 배열하려는 노력을 시도해 왔다. 그러나, 일반적으로 EL 층의 재료로 사용된 거의 모든 물질들은 유기 물질이고, 미세가공(micro-machining)에 사용되는 포토리소그래피법을 적용하기가 쉽지 않다. 그 이유는 상기 EL 층 자체가 습기에 매우 약하고, 상기 EL 층이 현상액속에서도 쉽게 용해될 수 있다는 점에서 상기 EL 층을 다루기가 어렵다.
잉크 제트 방법에 의해 상기 EL 층을 형성하는 기술은 전술한 문제점을 해결할 수 있는 기술로서 제안되었다. 예컨대, 일본 공개특허공고 특개평10-012377호에는, 잉크 제트 방법에 의해 상기 EL 층이 형성되는 액티브 매트릭스형의 EL 표시장치가 개시되어 있다. 또한, 이와 유사한 기술이 Shimada, T.등의 "Multicolor Pixel Pattern of Light-Emitting Polymers by Ink-jet Printing" SID 99 DIGEST, pp 376-379 에 개시되어 있다.
잉크 제트 방법으로 각 단일 화소를 위해 EL 층을 형성하는 것이 가능하고, 상기 EL 층을 형성한 후 패터닝하는 공정을 생략할 수 있다. 그러나, 액티브 매트릭스형의 EL 표시장치및 패시브 매트릭스형의 EL 표시장치의 경우, 화면 크기가 점점 커지고 화소 밀도가 증감함에 따라 높은 위치정밀도 및 고속 처리 동작이 요구된다.
따라서, 본 발명의 목적은 잉크 제트 방법에 의해 EL 층의 형성 공정을 단순화하고, 고속 처리 동작을 수행하는데 있다.
본 발명의 또 다른 목적은 고속 동작 성능및 높은 신뢰도를 갖는 전기광학장치를 제작하는 방법, 특히, EL 표시장치를 제작하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 전기광학장치의 화상의 품질을 향상시켜 EL 표시장치를 화소부로서 구비한 전자 장치의 품질을 향상시키는데 있다.
도 1(A) 내지 (C)는 본 발명에 따른 잉크 제트 방법(ink-jet method)에 의해 EL 층을 연속적으로 형성하는 과정을 도시한 종단면도.
도 2(A) 및 (B)는 본 발명의 매트릭스 상태로 배열된 화소전극에 대해 스트라이프(stripe)를 형성하기 위해 상기 EL 층을 형성하거나 상기 EL 층을 연속적으로 형성하는 과정을 도시한 도면.
도 3(A) 및 (B)는 본 발명의 잉크 제트 방법을 설명하기 위한 도면.
도 4는 본 발명에 따른 잉크 제트 방법에 의해 EL 층을 연속적으로 형성하기 위한 구성을 도시한 도면.
도 5는 본 발명의 EL 표시장치의 화소부의 구조를 도시한 종단면도.
도 6(A) 및 (B)는 본 발명의 EL 표시장치의 화소부의 상부 구조및 구성을 각각 도시한 도면.
도 7(A) 내지 (E)는 실시예 1의 액티브 매트릭스형의 EL 표시장치의 제작 공정을 도시한 단면도.
도 8(A) 내지 (D)는 실시예 1의 액티브 매트릭스형의 EL 표시장치의 제작 공정을 도시한 단면도.
도 9(A) 내지 (C)는 실시예 1의 액티브 매트릭스형의 EL 표시장치의 제작 공정을 도시한 단면도.
도 10은 실시예 1의 EL 모듈의 외관을 도시한 사시도.
도 11은 실시예 1의 EL 표시장치의 회로 블록 구성도.
도 12는 본 발명의 EL 표시장치의 화소부를 확대 도시한 도면.
도 13은 실시예 1의 EL 표시장치의 샘플링 회로의 구조를 도시한 도면.
도 14는 실시예 1의 EL 모듈을 도시한 평면도.
도 15(A) 및 (B)는 실시예 1의 EL 표시장치의 밀봉 구조를 도시한 종단면도.
도 16(A) 내지 (E)는 실시예 3의 패시브(passive)형의 EL 표시장치의 제작 공정을 도시한 단면도.
도 17은 실시예 4의 EL 표시장치를 제작하기 위한 장치의 구조를 도시한 도면.
도 18은 실시예 2의 EL 표시장치의 화소부를 도시한 종단면도.
도 19(A) 내지 (F)는 실시예 6의 전자 장치의 특정 실례들을 도시한 도면.
도 20(A) 및 (B)는 전자 장치의 특정 실례들을 각각 도시한 도면.
도 21(A) 및 (B)는 실시예 6의 화소부의 화소 배열을 도시한 도면.
도 22는 실시예 7의 잉크 제트 방법에 의해 표면상에 EL 층들이 연속적으로 형성되는 시험편의 현미경 사진을 도시한 도면.
전술한 목적을 달성하기 위해, EL 층이 잉크 제트 방법에 의해 형성될 때 다수의 화소위에 상기 EL 층이 연속적으로 형성된다. 특히, 상기 EL 층들은 m-열 ×n-행 매트릭스 상태로 배열되는 일정하게 선택된 화소전극의 행 또는 열에 대응하는 스트라이프 패턴(stripe pattern)으로 연속하여 형성된다. 이와는 달리, 각각의 화소전극에 대해 직사각형 형태 또는 장방형의 EL 층이 형성된다.
잉크(EL 층이 형성될 때 EL 층 물질을 함유한 액체)의 배출 및 잉크 헤드의 위치 제어를 반복적으로 수행함으로써 잉크 제트 방법을 통해 소정의 패턴이 형성된다. 만약, 화면 크기가 커지거나, 화소 밀도가 높아지면, 각 화소전극에 대응하는 EL 층을 형성하기 위한 상기 방법을 수행하는 처리 시간 양이 엄청나게 커진다는 것을 유념해야 한다. 그러나, 상기 스트라이프 상태 또는 직사각형 또는 장방형의 EL층을 형성하는 상기 방법을 통해, 잉크 헤드를 연속적으로 스케닝하여 상기 EL 층을 형성할 수 있고, 그 처리 시간이 단축될 수 있다.
컬러 EL 표시장치를 제작함에 있어, 각각의 적색, 녹색, 또는 청색 또는 적색, 녹색, 및 청색에 대응하는 EL 층이 형성되어 스트라이프 형태, 또는 직사각형 또는 장방형 모양을 형성할 수도 있다. 이러한 타입의 EL 층 및 EL 층 제작 방법은 액티브 매트릭스형 표시장치 및 패시브 매트릭스형 표시장치에 적용될 수 있다.
또한, 잉크 제트 방법에 의해 형성된 EL 소자로부터 알칼리 금속이 확산되는 현상은 본 발명에 따라 상기 EL 소자들과 TFT들 사이에 형성된 절연막(패시베이션 막)에 의해 방지된다. 특히, 알칼리 금속의 투과를 방지하기 위한 절연막은 상기 TFT를 덮는 평탄화 막(leveling film)위에 형성된다.
환언하면, EL 표시장치의 작동 온도에서 상기 절연막을 통해 알칼리 금속의 확산 속도가 충분히 낮은 물질이 사용될 수도 있다.
습기 및 알칼리 금속이 투과하지 않고 높은 열 전도도(높은 열 방사 효과)를 갖는 절연막을 선택하는 것이 바람직하고, 상기 절연막은 상기 EL 소자들과 접촉하면서 형성되거나, 상기 타입의 절연막이 상기 EL 소자들을 에워싸는 상태를 갖는 것이 더욱 바람직하다. 즉, 습기 및 알칼리 금속 차단 효과 및 열 방사 효과를 갖는 절연막은 상기 EL 소자에 가능한 한 가까운 위치에 형성되고, 상기 EL 소자들의 품질 저하는 상기 절연막에 의해 억제된다.
또한, 단일층이 상기 타입의 절연막으로서 사용될 수 없는 경우, 습기 및 알칼리 금속 차단 효과를 갖는 절연막, 및 열 방사 효과를 갖는 절연막이 적층되어 사용될 수 있다. 또한, 습기 금속 차단 효과를 갖는 절연막, 알칼리 금속 차단 효과를 갖는 절연막, 및 열 방사 효과를 갖는 절연막이 적층되어 사용될 수 있다.
이하, 도 1을 참조하여 본 발명을 설명한다.
〔실시형태 1〕
도 1(A) 내지 (C)는 본 발명의 개념을 설명하기 위한 도면이다. 도 1(A)는 화소(102), 주사선측 구동회로(103), 및 데이터선측 구동회로(104)가 기판(101)상에 형성되는 구조를 도시하고 있다. 상기 화소부(102)에 스트라이프를 형성하기 위해 분리층(105)이 형성되고, 각각의 분리층 사이에 EL 층이 형성된다. 상기 분리층은 상기 EL 층을 잉크 제트 방법에 의해 형성할 때 인접 EL 층들이 상호간에 혼합되지 않도록 형성된다.
EL 층(106)은 잉크 헤드(107)로부터 EL 물질을 함유하는 액체를 방출함으로써 형성된다. 상기 EL 층의 물질에 대해 특별히 제한하지는 않지만, 컬러 디스플레이를 형성하기 위해 적색, 녹색, 및 청색에 각각 대응하는 EL 층(106R,106G, 106B)이 형성될 수도 있다.
도 2(A) 및 (B)는 상기 화소부에 EL 층을 형성하는 과정을 상세히 도시한 도면이다. 도 2(A)에서, 다수의 전류 제어용 TFT(122) 및 상기 전류 제어용 TFT(122)에 연결되는 다수의 화소전극(123)이 각 화소에 대응하여 형성되고, 상기 화소부(120)에 매트릭스 형태로 배열되고, 선택된 행 또는 열로 이루어진 화소전극에 대응하는 스트라이프를 형성하도록 형성된 EL 층(121)의 상태가 도시된다. 적색, 녹색, 및 청색에 각각 대응하는 EL 층(121R, 121G, 121B)이 도면에 도시된 바와 같이 형성되어 컬러 디스플레이 기능을 수행할 수도 있다.
또한, EL 층(124)은, 화소부(120)에 매트릭스 상태로 배열된 전류 제어용 TFT(125)및 상기 전류 제어용 TFT(125)에 연결되는 화소전극(126)에 대응하는 직사각형 또는 장방형의 형태를 갖도록 형성될 수도 있다. 컬러 디스플레이 기능을 수행하기 위해, 상기와 유사한 EL 층(124R, 124G, 124B)이 도면에 도시된 바와 같이 형성된다.
도 1(B)는 도 1(A)에 도시된 도면에 대한 종단면도로서, 상기 주사선측 구동회로(103) 및 상기 화소부(102)가 상기 기판(101)상에 형성되는 상태를 도시한 것이다. 상기 분리층(105)은 상기 화소부(102)에 형성되고, 상기 EL 층(106R, 106G, 106B)은 상기 분리층(105)사이에 형성된다. 상기 잉크 헤드(107)는 잉크 제트 방법의 일부이고, 적색, 녹색, 및 청색에 각각 대응하는 잉크 도트(108R, 108G, 108B)는 제어 신호에 대응하여 방출된다. 상기 방출된 잉크 도트(108R, 108G, 108B)는 상기 기판에 부착되고, 나중에 건조과정 또는 연소과정을 거친후 EL 층 역할을 수행한다. 도 2(A) 및 (B)에 도시된 바와 같이, 본 발명은 상기 잉크 도트가 상기 기판상에서 연속적인 스트라이프 형태, 또는 직사각형 또는 장방형 형태를 갖도록 형성되는 것을 특징으로 한다. 상기 잉크 헤드는 모든 행 또는 열에 대해 한쪽 방향으로 주사되고, 그에 따라, 상기 EL 층을 형성하는 처리 시간이 줄어들 수 있다.
도 1(C)는 상기 화소부를 보다 상세히 나타내기 위한 도면으로서, 전류 제어용 TFT(110) 및 상기 전류 제어용 TFT(110)에 연결되는 화소전극(112)은 상기 기판상에 형성되고, 상기 EL 층(106R,106G, 106B)은 각각의 화소전극위의 상기 분리층(105)사이에 형성된다. 또한, 상기 화소전극(112)과 상기 전류 제어용 TFT(110)사이에 알칼리 금속 차단 효과를 갖는 절연막(111)을 형성하는 것이 바람직하다.
도 3(A) 및 (B)는 상기 잉크 헤드의 구조를 설명하기 위한 도면으로서, 피에조 방법(piezo method)이 사용되는 실례를 도시한 것이다. 부호 131은 피에조 소자(압전 소자)를 나타내고, 132는 케이스를 나타내며, 133은 EL 형성 용액을 나타낸다. 전압이 가해지면, 상기 압전 소자는 변형되고, 상기 케이스(132)역시 변형된다. 그 결과, 도 3(B)에 도시된 바와 같이, 상기 케이스내에 있는 EL 형성 용액(133)이 소적(小滴)(droplet) 형태로 배출되다. 이와 같이, 상기 압전 소자에 인가된 전압을 제어함으로써, 상기 EL 형성 용액이 적용될 수 있다. 이 경우, 상기 EL 형성 용액(133)은 물리적 외압에 의해 밖으로 밀리기 때문에, 그 조성등은 전혀 영향을 받지 않는다.
도 4는 본 발명의 개념을 설명하기 위한 도면으로서, 제 1 분리층(145), 상기 제 1 분리층(145)에 직각으로 형성되는 제 2 분리층(146)은 기판(141)상의 화소부(142)에 형성된다. EL층(147)은 상기 제 1 분리층(145)과 상기 제 2 분리층(146)사이에 에워싸인 부분에 형성된다. 상기 제 1 분리층(145) 및 상기 제 2 분리층(146)은 각각의 화소전극에 대응하여 형성된다. 상기 EL 층은 잉크 헤드(148)로 부터 EL 물질을 함유한 EL 형성 액체를 방출함으로써 형성된다. EL 층(147R, 147G, 147B)은 적색, 녹색, 및 청색에 각각 대응하여 형성되어 컬러 디스플레이 기능을 수행할 수 있다.
〔실시형태 2〕
본 발명의 액티브 매트릭스형의 EL 표시장치를 도 5, 도 6(A) 및 도 6(B)를 참조하여 설명한다.
도 5에는 본 발명의 액티브 매트릭스형의 EL 표시장치의 화소의 종단면도가 도시되고, 도 6(A)에는 그 평면도가 도시되며, 도 6(B)에는 상기 액티브 매트릭스형의 EL 표시장치의 회로 구조가 도시된다. 실제로, 다수의 이들 타입의 화소는 매트릭스 상태로 배열되어, 화소부(영상 표시부)를 형성하게 된다.
도 5의 종단면도는 도 6(A)에 도시된 평면도의 선 A-A'를 따라 절취한 단면도이다. 도 5, 도 6(A) 및 도 6(B)에는 공통적인 참조 부호가 사용되고, 따라서, 이들 도면은 적절하게 참조될 수 있다.
도 5에서, 부호 11은 기판을 나타내고, 12는 베이스막의 역할을 수행하는 절연막을 나타낸다. 상기 기판(11)으로서, 유리 기판, 유리 세라믹 기판, 석영 기판, 실리콘 기판, 세라믹 기판, 금속 기판, 또는 (플라스틱막을 포함하는) 플라스틱 기판이 사용될 수 있다.
또한, 상기 베이스막(12)은 특히, 이동 이온을 포함하는 기판 또는 전도율을 갖는 기판이 사용되는 경우에 유리하지만, 반드시 석영 기판에 형성될 필요는 없다. 상기 베이스막(12)으로는, 실리콘을 함유한 절연막이 사용될 수도 있다. 본 발명에서, "실리콘을 함유한 절연막"이란 용어는 소정 비율의 실리콘과 산소 또는 질소를 함유한 산화 실시콘막, 질화 규소막, 또는 산화질화 규소막(SiOxNy)을 의미한다.
또한, 상기 베이스막(12)이 열 방사 효과을 갖도록 하는 것은, 상기 TFT에 의해 발생되는 열의 방사로 인해 상기 TFT의 기능 저하 및 EL 소자의 기능 저하를 방지하는데 있어 효과적이다. 이 경우, 산화 또는 질화 알루미늄(Al)과 같이 Al을 함유한 합금 물질이 형성될 수도 있다.
2개의 TFT가 상기 화소내에 형성된다. 부호 201은 스위칭 소자(이하는, "스위칭용 TFT"라 칭함)의 역할을 수행하는 TFT이고, 부호 202는 상기 EL 소자를 통해 흐르는 전류의 양을 제어하기 위한 전류 제어 소자(이하는, "전류 제어용 TFT"라 칭함)의 역할을 수행하는 TFT이다. 이들 2개의 TFT (201, 202)는 n채널형 TFT로 제작된다.
상기 스위칭용 TFT 및 상기 전류 제어용 TFT를 n채널형 TFT로 제한할 필요는 없고, 상기 스위칭용 TFT 또는 상기 전류 제어용 TFT, 또는 스위칭용 TFT 및 상기 전류 제어용 TFT를 위해 p채널형 TFT를 사용하는 것이 가능하다는 것을 유념해야 한다. 어떤 경우에는, TFT타입은 상기 전류 제어용 TFT에 연결되는 상기 EL 소자에 인가된 바이어스 전압의 극성에 기초하여 선택된다.
상기 스위칭용 TFT(201)는 소스 영역(13), 드레인 영역(14), LDD 영역(15a-15d)과 고농도의 불순물 영역(16) 및 채널 형성 영역(17a, 17b)을 포함하는 활성층; 게이트 절연막(18); 게이트 전극(19a, 19b); 제 1 층간절연막(20); 소스 배선(21); 및 드레인 배선(22)을 구비하도록 형성된다.
비록, 도시되지는 않았지만, 상기 게이트 전극(19a, 19b)은 (상기 게이트 전극(19a, 19b)보다 낮은 저항률을 갖는 물질) 서로 다른 물질로 구성되는 게이트 배선(211)에 의해 상호간에 전기적으로 연결되는 2중 게이트 구조를 형성할 수 있다. 이러한 구성으로, 상기 소자는 확대된 디스플레이 크기를 처리할 수 있다. 물론, 상기 2중 게이트 구조 뿐만 아니라, 3중 게이트 구조와 같은 소위 다중 게이트 구조(직렬 연결된 2개 이상의 채널 형성 영역을 갖는 활성층을 구비한 구조)가 사용될 수도 있다. 상기 다중 게이트 구조는 OFF 전류값을 감소시키는데 크게 유리하고, 상기 화소의 스위칭용 소자(201)를 본 발명에 따른 상기 다중 게이트 구조로 형성함으로써 낮은 OFF 전류값을 갖는 스위칭용 소자가 실현될 수 있다.
상기 활성층은 결정 구조를 구비하는 반도체막으로 형성된다. 환언하면, 단결정 반도체막이 사용될 수도 있고, 다결정 반도체막, 또는 미(微)결정 반도체막이 사용될 수도 있다. 또한, 상기 게이트 절연막(18)은 실리콘을 함유한 절연막으로 형성될 수도 있다. 더욱이, 알루미늄(Al), 티탄(Ta), 텅스텐(W)등과 같은 공지의 배선 물질이 상기 게이트 전극, 상기 소스 배선, 또는 상기 드레인 배선으로 사용될 수 있다.
아울러, 상기 스위칭용 TFT(201)의 상기 LDD 영역(15a-15d)은 상기 게이트 절연막(18)을 사이에 배치하도록 그리고, 상기 게이트 전극(19a, 19b)과 중복되지 않도록 형성된다. 이러한 구조는 OFF 전류값을 감소시키는데 매우 유리하다.
상기 OFF 전류값을 감소시키기 위해서는, 상기 채널 형성 영역과 상기 LDD 영역사이에 (상기 채널 형성 영역과 동일한 성분을 갖는 반도체층으로 구성되고 게이트 전압이 인가되지 않는) 오프셋 영역을 형성하는 것이 보다 바람직하다. 또한, 2개 이상의 게이트 전극을 갖는 다중 게이트 구조가 사용되는 경우, 상기 채널 형성 영역들 사이에 형성되는 고농도의 불순물 영역이 상기 OFF 전류값을 감소시키는데 효과적이다.
따라서, 전술한 바와 같이, 상기 다중 게이트 구조 TFT를 상기 화소의 스위칭용 소자(201)로 이용함으로써, 충분히 낮은 OFF 전류값을 갖는 스위칭용 소자가 본 발명에 의해 실현될 수 있다. 따라서, 상기 전류 제어용 TFT의 게이트 전압은, 일본 공개특허공고 특개평10-189252호의 도 2에 도시된 것과 같은 커패시터를 제공하지 않고도 (한 번의 선택에서 다음번 선택까지의 기간동안) 충분한 시간동안 유지될 수 있다.
즉, 종래에 유효 발광 표면적이 감소하는 원인이었던 상기 커패시터를 제거할 수 있게 되었고, 상기 유효 발광 표면적을 증가시킬 수 있게 되었다. 이것은 상기 EL 표시장치의 영상이 보다 밝아질 수 있다는 것을 의미한다.
상기 전류 제어용 TFT(202)는 소스 영역(31), 드레인 영역(32), LDD 영역(33) 및 채널 형성 영역(34)을 포함하는 활성층; 게이트 절연막(18); 게이트 전극(35); 제 1 층간절연막(20); 소스 배선(36); 및 드레인 배선(37)을 구비하도록 형성된다. 비록, 상기 게이트 전극(35)은 단일 게이트 구조를 갖지만, 다중 게이트 구조를 가질 수도 있다는 것을 유념해야 한다.
도 6(A) 및 (B)에 도시된 바와 같이, 상기 스위칭 TFT의 드레인은 상기 전류 제어용 TFT의 게이트에 전기적으로 연결된다. 이를 보다 구체적으로 설명하면, 상기 전류 제어용 TFT의 게이트 전극(35)은 상기 드레인 배선(22)("접속 배선"이라고도 칭함)을 통해 상기 스위칭용 TFT(201)의 상기 드레인 영역(14)에 전기적으로 연결된다. 더욱이, 상기 소스 배선(36)은 전류 공급 배선(212)에 연결된다.
상기 전류 제어용 TFT(202)의 특징은 그 채널 폭이 상기 스위칭용 TFT(201)의 채널 폭보다 더 크다는 데 있다. 즉, 도 12에 도시된 바와 같이, 상기 스위칭용 TFT(201)의 채널 길이가 L1으로 정하고, 그 채널 폭은 W1으로 정하며, 상기 전류 제어용 TFT(202)의 채널 길이를 L2로 정하고, 그 채널 폭은 W2로 정하면, W2/L2 ≥5 ×W1/L1(바람직하게는, W2/L2 ≥10 ×W1/L1)와 같은 관계식이 얻어진다. 결론적으로, 상기 스위칭용 TFT에서 보다 상기 전류 제어용 TFT에서 더 많은 전류가 쉽게 흐를 수 있다.
상기 다중 게이트 구조 스위칭용 TFT(201)의 채널 길이 L1은 상기 형성된 두개 이상의 채널 형성 영역의 각 채널 길이를 합한 것임을 유념해야 한다. 도 12의 경우에는 2중 게이트 구조가 형성되고, 따라서, 상기 두개의 채널 형성 영역의 각 채널 길이 L1a과 L1b의 합은 상기 스위칭용 TFT(201)의 채널 길이 L1이 된다.
상기 채널 길이 L1 및 L2와, 상기 채널 폭 W1 및 W2는 특별히 본 발명에 따른 수치값의 범위로 한정되지는 않지만, W1은 0.1-5㎛(전형적으로는, 1-3㎛)이고; W2는 0.5-30㎛(전형적으로는, 2-10㎛)인 것이 바람직하다. 이때, L1은 0.2-18㎛(전형적으로는, 2-15㎛)이며; L2는 0.1-50㎛(전형적으로는, 1-20㎛)인 것이 바람직하다.
상기 전류 제어용 TFT(202)를 통해 과도 전류가 흐르는 것을 방지하기 위해 상기 채널 길이 L을 다소 길게 설정하는 것이 바람직하다. W2/L2 ≥3(보다 바람직하게는, W2/L2 ≥5)가 되도록 설정하는 것이 바람직할 수도 있다. 화소당 전류 유동량은 0.5-2㎂(보다 바람직하게는, 1-1.5㎂)인 것이 바람직하다.
상기를 갖는 수치값들을 이같은 범위내에서 설정함으로써, VGA 급의 화소수(640×480)를 갖는 EL 표시장치로부터 하이 비전급(high vision)의 화소수(1920×1080)를 갖는 EL 표시장치에 이르는 모든 표준이 포함될 수 있다. 더욱이, 상기 스위칭용 TFT(201)에 형성된 상기 LDD영역의 길이(폭)는(은) 0.5-3.5㎛(전형적으로는, 2.0-2.5㎛)에서 설정된다.
또한, 도 5에 도시된 상기 EL 표시장치는, 상기 LDD 영역(33)이 상기 전류 제어 TFT(202)의 상기 드레인 영역(32)과 상기 채널 형성 영역(34)사이에 형성되고, 상기 LDD 영역(33)이 상기 게이트 절연막(18)을 통해 상기 게이트 전극(35)위에 중첩되는 영역 및, 상기 게이트 절연막(18)위에 중첩되지 않는 영역을 구비하는 것을 특징으로 한다.
상기 전류 제어용 TFT(202)는 전류를 상기 EL 소자(203)에 공급함으로써, 상기 EL 소자에서 광을 방사하고, 이와 동시에, 계조(階調) 표시를 실현하기 위해 상기 공급된 전류양을 제어할 수 있다. 따라서, 많은 전류가 흐를 때에도 상기 TFT의 성능이 저하되지 않도록 핫 캐리어 주입으로 인한 열화(劣化)에 대처하기 위한 대안을 고안해야 한다. 더욱이, 상기 전류 제어용 TFT(202)는 흑색을 디스플레이할 때 오프 상태로 설정되고, 이때 상기 오프 전류의 값이 클 경우, 상기 흑색은 명확하게 디스플레이될 수 없기 때문에, 콘트라스트가 감소한다. 따라서, 상기 오프 전류값을 제어하는 것이 필요하다.
핫 캐리어 주입으로 인한 열화와 관련하여, 상기 LDD 영역이 상기 게이트 전극과 중첩되는 구조가 매우 효과적이라는 사실은 이미 알려져 있다. 그러나, 전체 LDD 영역이 상기 게이트 전극과 중첩되도록 형성되면, 상기 오프 전류의 값은 증가하고, 그에 따라, 본 발명의 출원인은 LDD 영역이 직렬로 형성되고 상기 게이트 전극과 중첩되지 않는 신규한 구조에 의해 핫 캐리어 및 오프 전류와 관련한 문제점들을 동시에 해결하였다.
이 경우, 상기 게이트 전극과 중첩되는 상기 LDD 영역의 길이는 0.1-3㎛(바람직하게는, 0.3-1.5㎛)이 되도록 설정될 수도 있다. 만약, 상기 중첩 길이가 너무 길면, 기생용량이 증가하는 반면, 상기 중첩 길이가 너무 짧으면, 핫 캐리어 방지 효과는 약화될 것이다. 더욱이, 상기 게이트 전극과 중첩되는 않는 상기 LDD 영역의 길이는 1.0-3.5㎛(바람직하게는, 1.5-2.0㎛)가 되도록 설정될 수 있다. 만약, 이 길이가 너무 길면, 충분한 전류가 흐를 수 없는 반면, 상기 길이가 너무 짧으면, 상기 OFF 전류값 감소 효과는 약화될 것이다.
더욱이, 상기 구조에서, 기생용량은 상기 게이트 전극이 상기 LDD 영역과 중첩되는 영역에 형성되고, 따라서, 이것을 상기 소스 영역(31)과 상기 채널 형성 영역(34) 사이에 형성하는 것이 바람직하다. 상기 전류 제어용 TFT는 항상 동일한 캐리어(전자) 유동 방향을 가지고, 따라서, 상기 LDD 영역을 상기 드레인 영역에 근접한 면에만 형성하는 것으로 족하다.
더욱이, 유동 가능한 전류량을 증가시킨다는 관점에서 보면, 상기 전류 제어용 TFT(202)의 상기 활성층(특히, 상기 채널 형성 영역)의 막 두께(바람직하게는, 50-100㎚이고, 더 바람직하게는, 60-80㎚임)로 형성하는 것이 효과적이다. 반면에, 상기 스위칭용 TFT(201)의 경우, OFF 전류값을 감소시킨다는 관점에서 보면, 상기 전류 제어용 TFT(202)의 상기 활성층(특히, 상기 채널 형성 영역)의 막 두께(바람직하게는, 20-50㎚이고, 더 바람직하게는, 25-40㎚임)로 형성하는 것이 효과적이다.
제 1 패시베이션막(41)의 막 두께는 10㎚-1㎛(바람직하게는, 200㎚-500㎛)의 두께로 설정될 수도 있다. 상기 제 1 패시베이션막(41)의 구성 물질로는, 실리콘을 함유한 절연막(특히, 산화질화 규소막 또는 질화 규소막이 바람직함)이 사용될 수 있다. 상기 제 1 패시베이션막(41)은 상기 형성된 TFT를 알칼리 금속 및 습기로 부터 보호하는 역할을 수행한다. 나트륨과 같은 알칼리 금속은 나중에 상기 TFT위에 형성될 EL 층에 포함된다. 환언하면, 상기 제 1 패시베이션막(41)은 알칼리 금속(이동 이온)이 상기 TFT측으로 침입하지 못하도록 보호층 역할을 수행한다.
또한, 상기 제 1 패시베이션막(41)이 열 방사 효과를 갖도록 함으로써, 상기 EL층이 열적 열화(thermal degradation)되는 것을 방지함에 효과적일 수 있다. 도 5의 구조를 갖는 EL 표시장치의 기판(11)측으로부터 광이 방사되도록 하기 위해, 상기 제 1 패시베이션막(41)은 투광 특성을 갖는 것이 필요하다. 또한, 상기 EL 층의 재료로서 유기물질을 사용하면, 산소와의 결합으로 인해 열화가 발생되고, 따라서, 산소가 쉽게 분리되는 절연막을 사용하지 않는 것이 바람직하다.
B(붕소), C(탄소) 및 N(질소)으로 구성된 원소족중에서 선택된 적어도 하나의 원소 및, Al(알루미늄), Si(실리콘) 및 P(인)로 구성된 원소족중에서 선택된 적어도 하나의 원소를 함유하는 절연막은 알칼리 금속의 투과를 방지하고 열 방사 효과를 추가로 포함하는 광 투과 물질로서 제공될 수 있다. 예컨대, 질화알루미늄 화합물, 전형적으로는, 질화 알루미늄(AlxNy); 탄화규소 화합물, 전형적으로는, 탄화규소(SixCy); 질화규소 화합물, 전형적으로는, 질화규소(SixNy); 질화붕소 화합물, 전형적으로는, 질화 붕소(BxNy); 및 붕소 인화물, 전형적으로는, 인화 붕소(BxPy)를 사용할 수 있다. 더욱이, 알루미늄 산화물, 전형적으로는, 산화 알루미늄(AlxOy)은 우수한 투광 특성 및, 20 Wm-1K-1의 열 전도율을 가지며, 바람직한 물질중 하나일 수 있다. 전술한 효과이외에도, 이들 물질은 습기의 칩입을 방지하는데 효과적이다.
또한, 다른 원소들이 상기 화합물과 결합할 수 있다. 예컨대, 질소를 상기 산화 알루미늄에 첨가함으로써 산화질화 알루미늄(AlNxOy)을 사용할 수 있다. 이 물질은 습기, 알칼리 금속등의 침입을 방지하는데 효과적이다.
또한, 일본 공개특허공고 특개소 62-90260호에 개시된 물질을 사용할 수 있다. 즉, Si, Al, N, O, 또는 M(M은 적어도 희토류 원소의 한 종류, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소)을 함유한 절연막을 사용하는 것도 가능하다. 이들 물질 역시, 습기, 알칼리 금속등의 침입을 방지하는데 효과적이며, 열 방사 효과를 지닌다.
또한, 적어도 다이아몬드 박막 또는 비정질 탄소막(특히, 다이아몬드 형태의 탄소로 불리우는 다이아몬드에 가까운 특성을 갖는 막)을 함유한 탄소막을 사용하는 것도 가능하다. 이들 막은 매우 높은 열 전도율을 가지며, 열 방사층으로서 매우 효과적이다. 만약, 상기 막의 두께가두꺼워지면, 상기 막은 갈색을 띠게되고, 투과율이 감소하고, 따라서, 막 두께를 가능한 한 얇게 (바람직하게는, 5-100㎚) 형성하는 것이 바람직하다.
상기 제 1 패시베이션 막(41)의 형성목적은 상기 TFT를 알칼리 금속 및 습기로부터 보호하는 것이고, 따라서, 상기 물질은 전술한 효과를 잃어버려서는 안 된다. 따라서, 상기 열 방사 효과를 갖는 전술한 물질로 이루어진 박막이 사용될 수 있지만, 이들 박막을 알칼리 금속 및 습기의 투과를 방지할 수 있는 절연막(질화 규소막(SixNy) 또는 산화질화 규소막(SiOxNy)으로 적층시키는 것이 효과적이다.
EL 표시장치를 위한 4가지 컬러 디스플레이 방법을 대략적으로 분류하면 다음과 같다: R(적색), G(녹색), 및 B(청색)에 각각 대응하는 세가지 타입의 EL 소자들을 형성하는 방법; 백색 발광 EL 소자와 컬러 필터를 결합하는 방법; 청색 또는 청-녹색 EL 소자와 형광체(형광색 변경층, CCMs)를 결합하는 방법; 및 음극(전극에 대향함)을 위한 투명 전극및 RGB에 대응하는 중첩 EL 소자를 사용하는 방법. 도 5에는, 단 하나의 화소만이 도시되지만, 동일 구조를 화소들이 적색, 녹색 및 청색에 각각 대응하도록 형성되고, 이들 화소에 의해 컬러 디스플레이 기능이 수행될 수 있다. 각각의 화소 색의 EL 층을 위해 공지의 물질이 이용될 수도 있다. 광 방사 방법을 고려하지 않고도 본 발명을 구현할 수 있고, 전술한 4가지 모든 방법이 본 발명에서 사용될 수 있다.
더욱이, 상기 제 1 패시베이션 막(41)을 형성한 후, 상기 각 TFT를 덮고 있는 형태를 지니는 (평탄화막으로도 불리는) 제 2 층간절연막(44)이 형성되어, 상기 TFT로 인해 야기되는 단차 부분들이 평탄화된다. 상기 제 2 층간절연막(44)으로는, 유기 수지막이 바람직하고, 폴리이미드, 폴리아미드, 아크릴릭, BCB(벤조사이클로부탄)등이 사용될 수 있다. 물론, 충분한 평탄화 공정이 수행될 수 있다면 무기물층 또한 사용될 수 있다.
상기 제 2 중간층 절연막(44)을 통해 상기 TFT에 의해 야기된 상기 단차부분들의 평탄화 공정은 매우 중요하다. 상기 후속 공정 공정에서 형성될 상기 EL층은 너무 얇기 때문에, 상기 단차 부분이 존재하는 영역의 양극과 음극사이에 금이 가거나 단락 현상이 발생한다. 따라서, 가능한 한 평평한 면상에 상기 EL층을 형성하기 위해서는, 상기 화소전극의 형성이전에 평탄화 공정을 수행하는 것이 바람직하다.
제 2 패시베이션 막(45)은 상기 EL 소자들로 부터 알칼리 금속의 확산을 차단하는 중요한 역할을 수행한다. 그 막 두께는 5㎚-1㎛(바람직하게는, 20-300㎚)로 설정될 수도 있다. 알칼리 금속의 투과를 방지할 수 있는 절연막은 상기 제 2 패시베이션 막(45)에서 사용된다. 상기 제 1 패시베이션 막(41)으로 사용된 물질은 상기 2 패시베이션 막(45)의 재료로서 사용될 수 있다. 또한, 상기 제 2 패시베이션 막(45)은 상기 EL 소자에 축적되지 않도록 열 방사층의 역할을 수행하여 상기 EL 소자에 의해 발생된 열을 방출한다. 또한, 상기 제 2 층간절연막(44)이유지 수지막인 경우, 열에 약해지고, 따라서, 상기 제 2 패시베이션 막(45)은 상기 EL 소자에서 발생된 열이 상기 제 2 층간절연막(44)에 어떠한 악 영향을 미치지 않도록 보장해준다. 열로 인한 열화를 방지함은 물론, 이와 동시에, 상기 제 2 제 2 패시베이션 막(45)은 상기 EL 층내의 알칼리 금속이 상기 TFT 쪽으로 확산되지 않도록 보장하기 위한 보호층 역할을 수행하고, 더욱이, 상기 TFT로부터의 습기 및 산소가 상기 EL 층쪽으로 침투하지 못하도록 보장하기 위한 보호층 역할도 수행한다.
전술한 바와 같이, 상기 EL 표시장치 제작시 유기 수지막에 의해 상기 TFT의 평탄화 공정을 수행하는 것이 효과적이지만, 종래에는 상기 EL 소자에 의해 발생되는 열로 인한 상기 유기 수지막의 열화를 고려한 구조물은 없었다. 상기 제 2 패시베이션 막(45)을 형성함으로써 이같은 종래 기술의 문제점이 해결되며, 상기한 제 2 패시베이션 막(45)의 형성이 본 발명의 특징이다.
화소전극(EL 소자의 양극)(46)은 투명 도전막이고, 상기 제 2 패시베이션 막(45), 상기 제 2 층간절연막(44), 및 상기 제 1 패시베이션 막(41)에 콘택트 홀을 개방한 후, 상기 화소전극(46)이 형성되어 상기 형성된 콘택트 홀부의 전류 제어용 TFT(202)의 드레인 배선(37)에 연결된다.
상기 화소전극(46)을 형성한 후, 분리층(101)이 상기 제 2 패시베이션 막(45)위에 유기 수지막으로 형성된다. 실시형태 2에서, 상기 분리층(101)은 감광 폴리이미드막으로부터 스핀 코팅법에 의해 형성되고, 분리층(101)은 패터닝에 의해 형성된다. 상기 분리층(101)은 잉크 제트 방법에 의해 상기 EL 층을 형성할 때와 같은 형태를 지니고, 상기 EL 소자 형성 위치는 상기 분리층의 배치에 의해 구분될 수 있다.
상기 분리층(101)을 형성한 후, EL층(바람직하게는, 유기물(47)이 잉크 제트 방법에 의해 형성된다. 단일 층 구조 또는 적층 구조가 상기 EL 층(47)으로서 사용될 수 있고, 적층 구조를 사용하는 경우가 많다. 발광층, 전자 이동층, 전자 주입층, 정공(hole) 주입층, 및 정공 이동층과 같은 층들이 결합되는 다양한 적층 구조가 제안되었고, 본 발명을 위해 어떠한 적층 구조도 사용될 수 있다. 더욱이, 형광 안료등이 상기 EL 층속에 도핑될 수도 있다.
이미 공지된 어떠한 EL 물질도 본 발명에 의해 사용될 수 있다. 유기 물질은 상기한 물질로서 널리 공지되어 있고, 구동 전압을 고려하면, 유기 물질을 사용하는 것이 바람직하다. 예컨대, 다음과 같은 미국 특허 및 일본국 특허 출원서 개시된 물질들은 유기 EL 물질로 사용될 수 있다.
미국 특허 제4,356,429호; 미국 특허 제4,539,507호; 미국 특허 제4,720,432호; 미국 특허 제4,769,292호; 미국 특허 제4,885,211호; 미국 특허 제4,950,950호; 미국 특허 제5,059,861호; 미국 특허 제5,047,687호; 미국 특허 제5,073,446호; 미국 특허 제5,059,862호; 미국 특허 제5,061,617호; 미국 특허 제5,151,629호; 미국 특허 제5,294,869호; 미국 특허 제5,294,870호; 일본 공개특허공고 특개평10-189525호; 일본 공개특허공고 특개평8-241048호; 및 일본 공개특허공고 특개평8-78159 호.
특히, 다음과 같은 일반 화학식으로 예시된 것과 같은 유기 물질은 정공 주입층으로 사용될 수 있다.
Q는 N 또는 C-R(탄소 체인)이고, M은 금속, 산화 금속 화합물, 또는 금속 할로겐 화합물이고, R은 수소, 알킬, 아랄킬, 알릴, 또는 알칼릴이고, T1 및 T2는 수소, 알킬 또는 할로겐과 같은 치환기를 포함하는 6개로 이루어진 불포화 링이다.
더욱이, 방향족 3 차 아민은 바람직컨대, 다음과 같은 일반 화학식으로 예시되는 테트라-알릴-디아민을 포함하는 유기 물질 정공 이동층으로 사용될 수 있다.
화학식 2에서, Are는 알릴렌 족(allylene group)이고, n은 1 내지 4의 정수이고, AR, R7, R8, 및 R9는 각각 선택된 알릴족이다.
또한, 금속 옥시노이드 화합물은 유기 물질 EL 층, 전자 이동층, 또는 전자 주사층으로 사용될 수 있다. 아래의 일반 화학식으로 예시되는 것과 같은 물질은 상기 금속 옥시노이드 화합물로 사용될 수도 있다.
R2 내지 R7을 치환하는 것이 가능하고, 다음과 같은 금속 옥시노이드 화합물이 사용될 수 있다.
화학식 4에서, R2 내지 R7은 전술한 것과 마찬가지로 정의되고; L1 내지 L5는 1 내지 12 탄소 원소를 포함하는 탄수화물 족이고; L1 및 L2, 또는 L2 및 L3는 벤조-링(benzo-ring)으로 형성된다. 또한, 다음과 같은 금속 옥시노이드 화합물이 사용될 수도 있다.
여기서, R2 내지 R6를 치환하는 것이 가능하다. 따라서, 유기 리간드(organic ligand)를 갖는 배위 화합물은 유기 EL 물질로서 포함된다. 전술한 실시예는 본 발명의 EL 물질로 사용될 수 있는 유기 EL 물질의 일부 실례에 불과하고, 상기 EL 물질을 상기 실시예에 절대적으로 한정할 필요는 없다.
본 발명은 상기 EL 층을 형성함에 있어 잉크 제트 방법을 사용하고, 따라서, 폴리머계 재료를 사용하는 것이 바람직하다. 폴리파라페닐렌 비닐렌(PPV) 타입의 물질 및 폴리플루오렌 타입의 물질과 같은 폴리머 물질이 전형적인 폴리머 기반 물질로서 제공될 수 있다. 채색화(colorization)를 위해, 예컨대, 적색 발광 물질로서 시아노-폴리페닐렌 비닐렌을 사용하고; 녹색 발광 물질로서 폴리페닐렌 비닐렌을 사용하고; 청색 발광 물질로서 폴리페닐렌 비닐렌 또는 폴리알킬페닐렌을 사용하는 것이 바람직하다.
전술한 실례들은 본 발명의 EL 물질로서 사용될 수 있는 유기 EL 물질의 실례에 불과하고, 상기 물질을 한정할 필요가 없다는 것을 유념해야 한다. 일본국 공개특허공고 특개평10-012377호에 개시된 모든 물질은 잉크 제트 방법에서 사용될 수 있는 유기 EL 물질로서 인용될 수 있다.
상기 잉크 제트 방법은 대략, 버블 젯 방법(열 잉크 제트 방법이라고도 함) 및 피에조 방법으로 분류되고, 상기 피에조 방법이 본 발명을 구현하는데 바람직하다.
또한, 실시형태 1에서 예시된 바와 같이, 실제로, 상기 EL 물질을 상기 화소전극위에 인가할 때의 형상은 다수개의 도트가 연속적으로 형성되는 스트라이프 형상, 또는 직사각형 또는 장방형 형상일 수도 있다. 상기 분리층(101)은 인접한 EL 층들이 상기 잉크 제트 방법에 의해 형성될 때 상호간에 혼합되지 않도록 기능한다.
컬러 디스플레이 기능을 수행하기 위해, 적색 발광 EL층(47R), 녹색 발광 EL층(47G), 및 청색 발광 EL층(47B)은 도 6A에 도시된 바와 같이 형성된다. 상기 EL 층들은 이때 순서대로 각각 형성될 수도 있고, 적색, 녹색, 및 청색에 대응하는 상기 EL 층들은 동시에 형성될 수도 있다. 또한, 상기 EL 형성 용액에 포함된 용제를 제거하기 위해서는 베이킹(소성)공정이 필요하다. 상기 베이킹 공정은 상기 모든 EL 층을 형성한 후, 수행될 수도 있다. 이와는 달리, 하나의 EL 층이 형성될 때 마다 상기 베이킹 공정이 수행될 수도 있다.
도 21(A) 및 (B)는 화소부의 구조를 설명하기 위한 도면으로서, 다수의 화소전극이 스트라이프 형상, 또는 직사각형 또는 장방형 형상을 갖도록 형성되는 EL 층에 형성되는 상태를 도시한 것이다. 도 21(A)에서, 다수의 전극은 서로 다른 색 발광 EL 층(1702a, 1702b)에 대응하도록 형성된다. 두개의 TFT, 즉, 스위칭용 TFT 및 전류 제어용 TFT는 상기 각각의 화소전극에 연결된다. 또한, 상기 EL 층(1702a) 및 EL 층(1702b)은 분리층(1701)에 의해 분리된다. 다중 컬러 디스플레이를 위해, 화소전극(1703a, 1703b)은 하나의 세트로 선택되어 하나의 화소(1710a)를 형성하게 된다. 마찬가지로, 인접 화소(1710b)를 형성할 때, 상기 화소들사이의 간극을 D로 정하고, 상기 D의 수치는 상기 EL 층 두께의 5-10배로 설정된다. 즉, 상기 D의 수치는 250-2500㎚으로 설정된다.
도 21(B)는 상기 화소부의 또 다른 구조예를 예시한 도면이다. 다수의 화소전극이 상이한 색 발광 EL 층(1705a, 1705b, 1705c), 예컨대, 적색, 녹색, 및 청색에 대응하도록 형성된다. 다중 컬러 또는 RGB 풀 컬러 디스플레이(full color display)를 위해, 상기 화소전극(1706a, 1706b, 1706c)은 하나의 세트로 선택되어 하나의 화소(1720a)를 형성하게 된다. 이와 유사하게, 인접 화소(1710b)가 형성되고, 상기 화소사이의 간극을 D로 정하고, 상기 D의 수치는 상기 EL 층 두께의 5-10배로 설정된다. 즉, 상기 D의 수치는 250-2500㎚으로 설정된다. 따라서, 뚜렷한 영상 디스플레이가 구현될 수 있다.
상기 EL 층(47)을 형성할 때, 처리 환경으로서 가능한 한 습기가 적은 건조한 대기를 사용하는 것이 바람직하고, 불활성 가스내에서 형성 공정을 수행하는 것이 바람직하다. 상기 EL 층은 습기 및 산소의 존재로 인해 쉽게 열화되고, 따라서, 상기 EL 층(47)을 형성할 때 가능한 한 많은 이들 요인을 제거하는 것이 필요하다. 예컨대, 건조한 질소 대기 및 건조한 아르곤 대기와 같은 대기가 바람직하다.
따라서, 상기 잉크 제트 방법에 의해 상기 EL 층(47)을 형성한 후, 음극(48) 및 보조 전극(49)이 다음으로 형성된다. 상기 화소전극(양극), 상기 EL 층, 및 상기 음극으로 형성된 발광 소자는 본 명세서 전반에 걸쳐 EL 소자라고 부른다.
작은 작업 계수를 갖는, 마그네슘(Mg), 리듐(Li), 또는 칼슘(Ca)을 함유한 물질이 상기 음극(48) 재료로 사용된다. MgAg(Mg와 Ag가 Mg:Ag=10:1의 비율로 결합되는 물질)로 형성된 전극이 사용된다. MgAgAl 전극, LiAl 전극, 및 LiFAl 전극은 다른 실례로서 선택될 수 있다. 또한, 상기 보조 전극(49)은 외부 습기등으로 부터 보호막이 되도록 형성된 전극이고, 알루미늄(Al) 또는 은(Ag)을 함유한 물질이 사용된다. 또한, 상기 보조 전극(48)은 열 방사 효과를 갖는다.
대기에 노출하지 않고 건조한 불활성 대기에서 상기 EL 층(47) 및 상기 음극(48)을 형성하는 것이 바람직하다. 이것은, 상기 EL 층로서 사용될 때 습기에 매우 약하기 때문에, 대기에 노출되는 동안 습기의 흡수 작용을 피하기 위한 것이다. 또한, 상기 EL 층(47), 상기 음극(48)은 물론, 상기 보조 전극(49)을 연속적으로 형성하는 것이 훨씬 효과적이다.
또한, 제 3 패시베이션 막(50)은 10㎚-1㎛(바람직하게는, 200-500㎚) 막 두께를 가질 수도 있다. 상기 제 3 패시베이션 막(50)을 형성하는 목적은 주로 상기 EL 층(47)을 습기로 부터 보호하기 위한 것이고, 상기 제 2 패시베이션 막(45)와 유사한 열 방사 효과를 가질 수 있다. 따라서, 상기 제 1 패시베이션 막(41)에서 사용된 것과 동일한 물질은 상기 제 3 패시베이션 막(50)의 형성 물질로 사용될 수 있다. 유기 물질이 상기 EL 층(47)의 재료로 사용되는 경우, 산소와의 결합으로 인해 열화 발생 가능성이 있고, 따라서, 산소가 쉽게 방사되는 절연막을 사용하는 것이 바람직하다.
또한, 상기 EL 층은 전술한 바와 같이 열에까지의 대해 약하고, 그에 따라, 가능한 한 낮은 온도에서(바람직하게는, 실온에서 120℃까지의 온도 범위에서) 막 퇴적 공정을 수행하는 것이 바람직하다. 따라서, 플라즈마 CVD, 스퍼터링, 진공 증착, 이온 도금, 및 용액 인가(스핀 코팅)가 바람직한 막 퇴적 방법이라고 말할 수 있다.
상기 EL 소자의 열화는 상기 제 2 패시베이션 막(45)만을 형성함으로써 충분히 제어될 수 있지만, 상기 EL 소자를 두개의 절연막인 상기 제 2 패시베이션 막(45)과 상기 제 3 패시베이션 막(50)을 사용하여 그 사이에 배치함으로써 상기 EL 소자를 에워쌈으로써 상기 EL 층속으로 습기 및 산소가 침입하는 것을 방지할 수 있고, 상기 EL 층으로 부터 알칼리 금속의 확산을 차단하고, 상기 EL 층에 열이 축적되는 것을 방지하는 것이 더 바람직하다. 그 결과, 상기 EL 층의 열화는 추가로 억압되고, 높은 신뢰도를 갖는 EL 표시장치가 얻어질 수 있다.
더욱이, 본 발명의 EL 표시장치는 도 5에 도시된 구조를 갖는 화소로 구성된 화소부를 구비하고, 그들 기능에 대응하는 상이한 구조를 갖는 TFT가 상기 화소내에 배열된다. 충분히 낮은 오프 전류값을 갖는 스위칭용 TFT 및 핫 캐리어 주입에 대해 강한 전류 제어용 TFT가 동일한 화소내에 형성될 수 있고, 높은 신뢰도와 우수한 영상 디스플레이 능력(높은 동작 성능)을 갖는 EL 표시장치가 얻어질 수 있다.
다중 게이트 구조 TFT는 도 5의 화소 구조에서 상기 스위칭용 TFT로 사용되고, LDD 영역 배치 및 다른 구조와 관련하여 상기 구조를 도 5의 구조로 한정할 필요는 없다. 전술한 구성을 갖는 본 발명은 이하에서 예시된 실시예를 통해 보다 상세하게 설명하기로 한다.
〔실시예 1〕
본 발명의 실시예는 도 7(A) 내지 도 9(C)를 참조하여 설명된다. 화소부와, 상기 화소부의 주변부에 형성된 구동회로부의 TFT를 동시에 제작하는 방법이 설명될 것이다. 설명의 단순화를 위해, 상기 구동회로를 위한 기본 회로로서 CMOS 회로가 도시된다.
우선, 도 7(A)에 도시된 바와 같이, 유리 기판(300)위에 300㎚의 두께를 갖는 베이스막(301)이 형성된다. 실시예 1에서는, 상기 베이스막(301)으로서 산화질화 규소막이 적층된다. 상기 유리 기판(300)과 접촉하는 막에는 10-25 wt%의 질소 농도를 설정하는 것이 유리하다.
그 이외에도, 상기 베이스막(300)의 일부로서, 도 5에 도시된 상기 제 1 패시베이션막(41)과 유사한 물질로 이루어진 절연막을 제공하는 것이 효과적이다. 상기 전류 제어용 TFT는, 많은 양의 전류를 흐르게 할 수 있기 때문에 열을 발생시키기 쉬워, 가능한 한 근접한 위치에 열 방사 기능을 갖는 절연막을 제공하는 것이 효과적이다.
다음으로, 공지된 증착 방법에 의해 상기 베이스막(301)위에 50㎚의 두께를 갖는 비정질 규소막(도시생략)이 형성된다. 이러한 수치를 상기 비정질 규소막에 한정시킬 필요는 없고, 그것이 비정질 구조를 포함하는 반도체막(미결정성 반도체막을 포함함)이라면 또 다른 막이 형성될 수도 있다. 또한, 비정질 실리콘 게르마늄막과 같은 비정질 구조를 포함하는 복합 반도체막이 사용될 수도 있다. 아울러, 상기 막의 두께는 20-100㎚으로 형성될 수도 있다.
그 다음, 상기 비정질 규소막은 공지된 방법에 의해 결정화되어 결정성 규소막(302)("다결정 규소막" 또는 "폴리실리콘막"이라 칭하기도함)을 형성하게 된다. 전기로(electric furnace)를 이용한 열 결정화, 레이저를 이용한 레이저 어닐 결정화, 및 적외선 램프를 이용한 램프 어닐 결정화는 공지된 결정화 방법으로서 존재한다. 결정화 공정은 XeCl 기체를 사용하는 엑시머 레이저 광선를 이용하는 레이저 어닐에 의해 실시예 1에서 수행된다.
직선 형태로 형성되는 펄스 방사 방식의 엑시머 레이저 광선이 실시예 1에서 사용되지만, 장방형의 레이저 광선이 사용될 수도 있고, 연속 방사 방식의 아르곤 레이저 광선 및 연속 방사 방식의 엑시머 레이저 광선이 사용될 수 있음을 유념해야 한다. 상기 레이저의 광원은 엑시머 레이저에 한정되지 않고, YAG 레이저의 제 2 고조파 또는 제 3 고조파가 사용될 수 있다.
본 실시예에서는, 비록, 상기 TFT의 활성층으로서 상기 결정성 규소막이 사용되지만, 비정질 규소막을 사용하는 것도 가능하다. 그러나, 상기 전류 제어용 TFT는 많은 량의 전류를 흐르게 할 필요성을 가지며, 전류가 용이하게 흐를 수 있는 상기 결정성 규소막을 사용하는 것이 유리하다.
다음으로, 도 7(B)에 도시된 바와 같이, 상기 결정성 규소막(302)위에는 130㎚의 두께를 갖는 산화 규소막를 구비한 보호막(303)이 형성된다. 이 보호막의 두께는 100-200㎚(바람직하게는, 130-170㎚)의 범위내에서 선택될 수도 있다.
더욱이, 상기 막이 실리콘을 함유한 절연막인 경우에 한해 다른 막이 사용될 수도 있다. 상기 보호막(303)은, 불순물 첨가시 상기 결정성 규소막이 플라즈마에 직접 노출되지 않도록 형성됨은 물론, 상기 불순물의 미세한 농도 조절이 가능하도록 형성된다.
그 다음, 상기 보호막(303)위에는 레지스트 마스크(304a, 304b)가 형성되고, n형 전도도를 부여하는 불순물 원소(이하는, "n형 불순물 원소"라 칭함)가 첨가된다. 주기율표 15족에 속하는 원소들은 일반적으로 n형 불순물 원소로 사용되고, 전형적으로는 인 또는 비소가 사용될 수 있음을 유념해야 한다. 실시예 1에서 포스핀(PH3)이 질량의 이탈없이 플라즈마 활성화되고, 인이 1×1018원자/cm3의 농도로 첨가되는 플라즈마 도핑 방법이 사용됨을 유념해야 한다. 물론, 질량의 이탈 과정이 수행되는 이온 주입 방법이 사용될 수도 있다.
도즈량은 상기 n형 불순물 원소가 n형 불순물 영역(305, 306)에 함유되도록 조절되고, 상기 n형 불순물 영역(305, 306)은 상기 공정에 의해 2×1016-5×1019원자/cm3(일반적으로는, 5×1017-5×1018원자/cm3)의 농도로 형성된다.
다음으로, 도 7(C)에 도시된 바와 같이, 상기 보호막(303)이 제거되고, 첨가된 주기율표의 15족 원소의 활성화가 수행된다. 활성화의 공지된 기술은 활성화 수단으로서 사용될 수도 있지만, 실시예 1에서는 엑시머 레이저 광선의 조사(照射)에 의해 활성화가 수행된다. 물론, 펄스 방사 방식의 엑시머 레이저 및 연속 방사 방식의 엑시머 레이저가 모두 사용될 수도 있고, 엑시머 레이저의 사용에 대해 제한을 둘 필요는 없다. 그러한 목적은 상기 첨가된 불순물 원소를 활성화시키는데 있고, 레이저 광선의 조사는 상기 결정성 규소막이 용해되지 않는 에너지 레벨에서 수행되는 것이 바람직하다. 상기 레이저 조사는 제위치에 있는 상기 보호막(303)으로 수행될 수도 있음을 유념해야 한다. 레이저 광선에 의한 불순물 원소의 활성화와 함께, 열 처리에 의한 활성화가 수행될 수도 있다. 상기 기판의 열 저항을 고려하여 활성화가 열 처리에 의해 수행될 때에는, 약 450-550℃에서 열 처리를 수행하는 것이 바람직하다.
상기 n형 불순물 영역(305, 306)의 가장자리를 따라 형성된 영역과의 경계부(연결부), 즉, 상기 n형 불순물 영역(305, 306)의 영역에 존재하는 상기 n형 불순물 원소가 첨가되지 않은 주변을 따라 형성된 영역은 본 공정에 의해 윤곽이 도시된다. 이것은 상기 TFT가 나중에 완성되는 시점에서 상기 LDD 영역과 상기 채널 형성 영역간에 매우 양호한 연결부가 형성된다는 것을 의미한다.
그 다음, 도 7(D)에 도시된 바와 같이, 상기 결정성 규소막의 불필요한 부분이 제거되고, 섬모양의 반도체막(307-310)(이하는, "활성층")이 형성된다.
그리고, 도 7(E)에 도시된 바와 같이, 게이트 절연막(311)이 형성되어 상기 활성층(307-310)을 덮는다. 10-200㎚(바람직하게는, 50-150㎚)의 두께를 갖는 실리콘 함유 절연막이 상기 게이트 절연막(311)으로 사용될 수도 있다. 단일층 구조 또는 적층 구조가 사용될 수도 있다. 110㎚의 두께를 갖는 산화질화 규소막이 사용된다.
그 다음, 200-400㎚의 두께를 갖는 도전막이 형성되고, 패터닝되어 게이트 전극(312-316)을 형성한다. 본 실시예에서는, 도전 경로를 제공하기 위해 상기 게이트 전극 및 상기 게이트 전극에 전기적으로 연결되는 리드 배선(이하는, "게이트 배선"이라 칭함)이 서로 다른 물질로 형성된다. 이를 보다 구체적으로 설명하면, 상기 게이트 전극보다 낮은 저항률을 갖는 물질이 상기 게이트 배선의 재료로 사용된다. 그 이유는, 상기 게이트 전극용으로는 정밀한 공정을 가능하게 해주는 물질이 사용되기 때문이고, 상기 게이트 배선이 정밀 처리 공정이 이루어질 수 없는 경우에도, 상기 게이트 배선 재료로 사용된 물질은 보다 작은 배선 저항을 갖게 된다. 물론, 상기 게이트 전극 및 상기 게이트 배선을 동일한 물질로 형성할 수도 있다.
또한, 상기 게이트 배선이 단일층 도전막으로 구성될 수 있고, 필요한 경우, 2개 또는 3개 층으로 된 적층막을 형성하는 것이 바람직하다. 상기 게이트 전극 물질로서 어떤 공지된 도전 물질도 사용이 가능하다. 그러나, 정교한 가공을 가능하게 해주는 물질, 보다 구체적으로는, 2㎛ 정도의 라인 폭으로 패터닝될 수 있는 물질을 사용하는 것이 바람직하다.
전형적으로는, 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 및 실리콘(Si)중에서 선택된 원소로 이루어진 전도도를 갖는 막, 상기 원소로 이루어진 질화물막(전형적으로는, 질화 탄탈막, 질화 텅스텐막, 또는 질화 티탄막), 상기 원소들의 조합으로 이루어진 합금막(전형적으로는, Mo-W 합금, Mo-Ta 합금), 또는 상기 원소로 이루어진 규화막(전형적으로는, 규화 텅스텐막 또는 규화 티탄막)을 사용할 수 있다. 물론, 상기 막들은 단일 층 또는 적층으로 사용될 수도 있다. 본 실시예에서는, 50㎚ 두께를 갖는 질화 텅스텐(WN)막과 350㎚ 두께를 갖는 텅스텐(W)막으로 이루어진 적층막이 사용된다. 이들 막은 스퍼터링 방법에 의해 형성될 수도 있다. Xe, Ne등의 불활성 기체가 스퍼터링 가스로서 첨가되면, 스트레스로 인한 막의 벗겨짐 현상을 방지할 수 있다.
상기 게이트 전극(313, 316)은 이때 형성되어 상기 n형 불순물 영역(305, 306)의 일부와 중첩됨으로써, 상기 게이트 절연막(311)이 상기 게이트 전극(313, 316)사이에 배치된다. 이러한 중첩부는 나중에 게이트 전극을 덮는 LDD 영역이 된다.
그 다음, 도 8(A)에 도시된 바와 같이, n형 불순물 원소(실시예 1에서는 인이 사용됨)는 마스크인 상기 게이트 전극(312-316)과의 자기정합 방식으로 첨가된다. 상기 n형 불순물 원소의 첨가는, 상기 불순물 영역(305, 306)의 1/10-1/2의 농도(전형적으로, 1/4-1/3의 농도)로 형성된 불순물 영역(317-323)에 인이 첨가되도록 조절된다. 특히, 1×1016- 5×1018원자/cm3(전형적으로는, 3×1017- 3×1018원자/cm3)의 농도가 바람직하다.
그 다음, 도 8(B)에 도시된 바와 같이, 레지스트 마스크(324a-324c)가 상기 게이트 전극을 덮는 형태로 형성되고, n형 불순물 원소(실시예 1에서는 인이 사용됨)가 첨가되어, 고농도의 인을 함유한 불순물 영역(325-331)을 형성하게 된다. 포스핀(PH3)을 사용한 이온 도핑 공정 역시 여기서 수행되고, 상기 이온 도핑은, 이들 불순물 영역의 인 농도가 1×1020- 1×1021원자/cm3(전형적으로는, 2×1020- 5×1021원자/cm3)이 되도록 조절된다.
상기 n채널형 TFT의 소스 영역 또는 드레인 영역은 상기 공정에 의해 형성되고, 상기 스위칭용 TFT에서는, 도 8(A)의 공정에 의해 형성된 상기 n형 불순물 영역(320-322)의 일부가 남게 된다. 이들 잔류 영역은 도 5의 상기 스위칭용 TFT의 LDD 영역(15a-15d)에 해당한다.
다음으로, 도 8(C)에 도시된 바와 같이, 상기 레지스트 마스크(324a-324c)가 제거되고, 새로운 레지스트 마스크(332)가 형성된다. p형 불순물 원소(실시예 1에서는 붕소가 사용됨)가 첨가되어, 고농도의 붕소를 함유한 불순물 영역(333 및 334)을 형성하게 된다. 여기서 붕소가 첨가됨으로써 디보란(B2H6)을 사용한 이온 도핑에 의해 3×1020- 3×1021원자/cm3(전형적으로는, 5×1020- 1×1021원자/cm3)의 농도로 불순물 영역(333, 334)을 형성하게 된다.
상기 불순물 영역(333, 334)에는 인이 1×1020- 1×1021원자/cm3의 농도로 이미 첨가되었지만, 붕소는 이때 상기 인 농도의 최소 3배에 달하는 농도로 첨가됨을 유념해야 한다. 따라서, 이미 완전하게 형성된 상기 n형 불순물 영역은 p형으로 변환되어 p형 불순물 영역의 역할을 수행한다.
그 다음, 상기 레지스트 마스크(332)를 제거한 후, 다양한 농도로 상기 활성층에 첨가된 상기 n형 및 p형 불순물 원소들이 활성화된다. 노 어닐(furnace annealing), 레이저 어닐 또는 램프 어닐 공정이 활성화 수단으로 사용될 수 있다. 실시예 1에서는, 열 처리 공정이 전기로의 질소 대기에서 550℃에서 4시간 동안 수행된다.
이때, 가능한 한 많은 양의 산소를 상기 주변 대기로부터 제거하는 것이 중요하다. 그 이유는 만약, 적은 양의 산소가 존재하는 경우에도, 상기 게이트 전극의 노출면이 산화됨으로써, 저항이 증가하는 동시에, 나중에는 상기 게이트 전극으로 옴 접촉(ohmic contact)의 형성이 어려워지기 때문이다. 따라서, 활성화 공정을 위한 공정 환경에서의 산소 농도는 1ppm 정도, 바람직하게는, 0.1ppm 정도로 설정되어야 한다.
상기 활성화 공정이 완료된 후에, 도 8D에 도시된 바와 같이, 300㎚의 두께를 갖는 게이트 배선이 형성된다. 상기 게이트 배선(335)의 재료로는, 알루미늄(Al) 또는 구리(Cu)를 주 성분(조성비에 있어서 50-100%까지 차지함)으로 함유하는 금속막이 사용될 수 있다. 상기 스위칭용 TFT의 상기 게이트 전극(314, 315)(도 5의 게이트 전극(19a, 19b)에 대응함)이 전기적으로 연결되도록, 도 5의 상기 게이트 배선(211)으로서 상기 게이트 배선(335)이 배열된다.
전술한 구조를 사용함으로써, 상기 게이트 배선의 배선 저항이 크게 줄어들수 있고, 그에 따라, 큰 면적을 갖는 화상 표시 영역(화소부)이 형성될 수 있다. 즉, 본 실시예 1에 따른 화소 구조는, 10 인치 정도(또는 30 인치 정도)의 대각선 화면 크기를 갖는 EL 표시장치가 실현되기 때문에 매우 효과적이다.
그 다음, 도 9(A)에 도시된 바와 같이, 제 1 층간절연막(336)이 형성된다. 실리콘을 함유한 단일층 절연막이 상기 제 1 층간절연막(336)으로 사용되는 한편, 적층막이 사이에 결합될 수도 있다. 또한, 400㎚-1.5㎛의 막 두께가 사용될 수도 있다. 실시예 1에서는, 200㎚ 두께의 산화질화 규소막위에 800㎚ 두께의 산화 실리콘이 형성되는 적층 구조가 사용된다.
또한, 3-100% 수소를 함유한 환경에서 300-450℃에서 1-12 시간 열처리 공정이 수행되어, 수소화를 수행하게 된다. 이 공정은 열적으로 활성화된 수소에 의해 반도체막에서의 수소가 종료되는 댕글링 결합(dangling bond)중 하나이다. (플라즈마에 의해 활성화되는 수소를 사용하는) 플라즈마 수소화가 또 다른 수소화의 수단으로서 수행될 수도 있다.
상기 수소화 공정은 상기 제 1 층간절연막(336)이 형성되는 과정에서 이루어질 수도 있다. 즉, 수소화 공정은 200㎚ 두께의 산화질화 규소막을 형성한 후 상기와 같이 수행된 다음, 나머지 800㎚ 두께의 산화 규소막이 형성될 수도 있다.
그 다음, 상기 제 1 층간절연막(336)에는 콘택트 홀이 형성되고, 소스 배선 (337-340) 및 드레인 배선(341-343)이 형성된다. 본 실시예에서, 상기 전극은 100㎚ 두께의 티탄막, 300㎚ 두께의 티탄을 함유한 알루미늄막, 및 150㎚ 두께의 티탄막이 연속적으로 스퍼터링법에 의해 형성되는 3중층 구조로된 적층막으로 이루어진다. 물론, 다른 도전막들이 사용될 수도 있다.
그 다음, 50-500㎚(전형적으로는, 200-300㎚)의 두께를 갖는 제 1 패시베이션막(344)이 형성된다. 실시예 1에서는, 300㎚ 두께의 산화질화 규소막이 상기 제 1 패시베이션막(334)으로 사용된다. 이것은 질화 규소막으로 대체될 수도 있다. 물론, 도 5의 상기 제 1 패시베이션막(41)과 동일한 물질을 사용하는 것도 가능하다.
상기 산화질화 규소막의 형성 이전에 H2또는 NH3와 같은 수소함유 기체를 사용하여 플라즈마 공정을 수행하는 것이 효과적이다. 이 공정에 의해 활성화된 수소는 상기 제 1 층간절연막(336)에 공급되고, 상기 제 1 패시베이션막(344)의 막 품질은 열 처리 공정을 수행함으로써 향상된다. 이와 동시에, 상기 제 1 층간절연막(336)에 첨가된 수소는 낮은 곳으로 확산되고, 상기 활성층들은 효과적으로 수소화 반응이 일어날 수 있다.
다음에, 도 9(B)에 도시된 바와 같이, 유기 수지로 이루어진 제 2 층간절연막(347)이 형성된다. 상기 유기 수지로서, 폴리이미드, 폴리아미드, 아크릴, BCB(벤조사이클로부틴)등을 사용할 수 있다. 특히, 상기 제 2 층간절연막(347)은 주로 평탄화를 위해 사용되기 때문에, 평탄화 특성면에서 우수한 아크릴이 바람직하다. 본 실시예에서, 아크릴릭 막은 TFT에 의해 형성된 단차부(stepped portion)를 평탄하게 할 수 있는 정도의 두께로 형성된다. 상기 아크릴릭 막의 두께는 1-5㎛(바람직하게는, 2-4㎛)로 설정되는 것이 적당하다.
그 다음, 100㎚의 두께를 갖는 제 2 패시베이션 막(348)이 상기 제 2 층간절연막(347)위에 형성된다. 본 실시예에서는, Si, Al, N, O, 및 La를 함유하는 절연막이 사용되기 때문에, 상기 절연막위에 제공된 상기 EL 층으로 부터 알칼리 금속이 확산되는 것을 방지할 수 있다. 이와 동시에, 습기가 상기 EL 층으로 침입하는 것이 차단되고, 상기 EL 층에서 발생되는 열이 확산되어, 열로 인한 상기 EL 층의 열화 및 상기 평탄화막(제 2 층간절연막)의 열화를 억압할 수 있다.
상기 드레인 배선(343)에 도달하기 위한 콘택트 홀이 상기 제 2 패시베이션 막(348), 상기 제 2 층간절연막(347) 및 상기 제 1 패시베이션막(344)을 통해 형성되고, 화소전극(349)이 형성된다. 본 실시예에서, 110㎚ 두께의 산화 인듐-주석(ITO)막이 형성되고, 패터닝 공정이 수행되어 상기 화소전극을 형성하게 된다. 상기 화소전극(349)은 상기 EL 소자의 양극이 된다. 그런데, 다른 물질로서, 산화 인듐-티탄 막 또는 산화 인듐-아연 막을 사용할 수 있다.
본 실시예는 상기 화소전극(349)이 상기 드레인 배선(343)을 통해 상기 전류 제어용 TFT의 상기 드레인 영역(331에 전기적으로 연결되는 구조를 갖는다. 이러한 구조는 다음과 같은 장점을 지닌다:
상기 화소전극(349)은 EL 층(발과층) 또는 전하 이동층의 유기 물질과 직접 접촉하기 때문에, 상기 EL 층등에 포함된 이동 이온이 상기 전극 화소에서 확산될 가능성이 있다. 즉, 본 실시예의 구조에서, 상기 화소전극(349)는 상기 활성층의 일부인 상기 드레인 영역(331)에 직접 연결되진 않지만, 상기 드레인 배선(343)은 상기 활성층속으로의 상기 이동 이온의 침입이 방지될 수 있도록 조절될 수 있다.
다음에, 도 9(C)에 도시된 바와 같이, EL 층(350)이 잉크 제트 방법에 의해 형성되고, 음극(MgAg 전극)(351) 및 보호 전극(352)이 공기에 개방되지 않고 형성된다. 이때, 상기 EL 층(350) 및 상기 음극(351)이 형성되기 이전에 상기 화소전극(349)에 열 처리 공정을 수행함으로써 습기를 완전히 제거하는 것이 바람직하다. 본 실시예에서, 비록, MgAg 전극이 상기 EL 소자의 음극으로 사용되지만, 다른 공지의 물질이 사용될 수도 있다.
상기 EL 층(350)의 재료로서, 본 발명의 실시예 2에서 설명된 물질이 사용될 수 있다. 본 실시예에서, 비록, 정공 주입층, 정공 이동층, 발광층 및 전자 이동층으로된 4중층 구조가 상기 EL 층으로 사용되지만, 전자 이동층이 형성되지 않고, 전자 주입층이 제공되거나, 정공 주입층이 생략되는 경우가 있다. 이와 같이, 다양한 실례들이 조합을 위해 이미 보고되었고, 이들중 어떤 구조도 사용될 수 있다.
TPD(트리페닐아민 유전체)와 같은 아민은 상기 정공 주입층 또는 상기 정공 이동층으로 사용될 수 있고, 또한, 히드라존(전형적으로는, DEH), 스틸벤(전형적으로는, STB), 또는 스타버스트(전형적으로는, m-MTDATA)가 사용될 수도 있다. 특히, 높은 유리 전이 온도를 갖고 결정화 공정이 어려운 스타버스트 물질이 바람직하다.
BPPC, 페릴렌, 및 DCM이 발광층의 적색 발광층으로 사용될 수 있고, 특히, Eu(DBM)3(Phen)(상세한 내용에 대해서는, Kido,J.,씨등의 응용 물리학 제 35 권, pp.L394-396, 1996년을 참조할 것)에 의해 예시된 Eu 복합층은 매우 강한 단색광을 지니고, 620㎚의 파장으로 윤곽이 뚜렷한 방사 기능을 갖는다.
또한, 전형적으로, 퀴나크리돈(quinacridone) 또는 쿠마린(coumarin)이 수 mol%의 레벨로 첨가되는 Alq3(8-히드록시퀴놀린 알루미늄) 물질은 녹색 발광층으로 사용될 수 있다.
또한, 전형적으로, 아미노 치환된 DSA가 DSA(디스틸-아릴렌 유전체에 첨가되는 디스틸-아릴렌 아미노 유전체는 청색 발광층으로 사용될 수 있다. 특히, 높은 성능을 갖는 물질인 디스틸-바이페닐(DPVBi)을 사용하는 것이 바람직하다. 그 화학식은 다음과 같이 예시된다.
비록, 상기 보조 전극(352)이 상기 EL 층(350)을 습기 또는 산소로 부터 보호할 수는 있지만, 제 3 패시베이션 막(353)이 형성되는 것이 바람직할 수도 있다. 본 실시예에서, 상기 제 3 패시베이션 막(353)으로서, 300㎚의 두께를 갖는 질화 규소막이 형성된다. 상기 제 3 패시베이션 막(353)은 또한, 공기에 개방되지 않고 상기 보조 전극(352)뒤에 연속적으로 형성될 수도 있다. 물론, 상기 제 3 패시베이션 막(353)으로서, 도 5의 상기 제 3 패시베이션 막(50)의 물질과 동일한 물질이 사용될 수도 있다.
이외에도, 상기 MgAg 전극(351)의 열화를 방지하기 위해 상기 보조 전극(352)이 제공되고, 알루미늄을 주 성분으로 함유한 금속막이 전형적으로 사용된다. 물론, 또 다른 물질이 사용될 수도 있다. 상기 EL 층(350) 및 상기 MgAg 전극(351)은 습기에 매우 약하기 때문에, 상기 EL 층이 외부 공기로 부터 보호되도록 공기에 개방하지 않고 상기 보조 전극(352)에 연속적으로 형성하는 것이 바람직하다.
상기 EL 층(350)의 두께는 10-400㎚(바람직하게는, 60-160㎚)로 형성되는 것이 바람직하고, 상기 MgAg 전극(351)의 두께는 180-300㎚(바람직하게는, 200-250㎚)로 형성되는 것이 바람직하다. 상기 EL 층(350)이 적층 구조인 경우, 각 층의 막 두께는 10-100㎚이다.
이러한 방식으로, 도 9(C)에 도시된 구조를 갖는 액티브 매트릭스형의 EL 표시장치가 완성된다. 본 실시예의 상기 액티브 매트릭스형의 EL 표시장치에 있어서, 최적의 구조를 갖는 TFT가 상기 화소부 및 상기 구동회로부에 배치됨으로써, 매우 높은 신뢰도가 달성되고 동작 특성 역시 향상될 수 있다.
우선, 가능한 한 동작 속도를 많이 저하시키지 않기 위해 핫 캐리어 주입을 감소시킬 수 있는 구조를 갖는 TFT는, 구동회로를 형성하는 CMOS 회로의 n채널형 TFT(205)로 사용된다. 여기서, 상기 구동회로는 시프트 레지스터, 버퍼, 레벨 시프터, 샘플링 회로(샘플 홀드 회로) 등을 구비한다. 디지털 구동이 수행되는 경우, D/A 변환기와 같은 신호 변환 회로가 내장될 수 있다.
본 실시예의 경우, 도 9(C)에 도시된 바와 같이, 상기 n채널형 TFT(205)의 활성층은 소스 영역(355), 드레인 영역(356), LDD 영역(357) 및 채널 형성 영역(358)을 구비하고, 상기 LDD 영역(357)은 상기 게이트 절연막(311)을 통해 상기 게이트 전극(313)과 중첩된다.
동작 속도를 저하시키지 않기 위해 고려하는 이유는 상기 LDD 영역이 상기 드레인 영역측에만 형성되기 때문이다. 상기 n채널형 TFT(205)의 경우, 오프 전류값에 너무 관심을 가질 필요는 없고, 오히려 동작 속도를 염두해 두는 것이 낫다. 따라서, 상기 LDD 영역(357)은 저항 성분을 최소한도로 감소시키기 위해 상기 게이트 전극과 완전히 중첩되도록 형성된다. 즉, 소위 오프셋을 제거하는 것이 바람직하다.
상기 CMOS 회로의 상기 p채널형 TFT(206)의 경우, 핫 캐리어의 주입으로 인한 열화는 거의 무시될 수 있기 때문에, 상기 p채널형 TFT(206)에 상기 LDD 영역을 특별히 제공할 필요는 없다. 물론, 상기 n채널형 TFT(205)의 경우와 마찬가지로,상기 핫 캐리어에 대한 대책을 취하기 위해 상기 p채널형 TFT(206)에 상기 LDD 영역을 형성하는 것도 가능하다. 상기 구동회로들 중에서, 샘플링 회로는, 많은 양의 전류가 상기 채널 형성 영역에서 양방향으로 흐른다는 점에서, 다른 회로에 비해 어느 정도 독특한 특성을 지닌다. 즉, 상기 소스 영역 및 드레인 영역의 역할은 상호 교환된다. 또한, 상기 오프 전류값을 가능한 한 가장 작은 값으로 억압할 필요가 있고, 이러한 의미에서, 상기 샘플링 회로의 상기 스위칭용 TFT와 상기 전류 제어용 TFT사이에 거의 중간 기능을 갖는 TFT를 배치하는 것이 바람직하다.
따라서, 상기 샘플링 회로를 형성하기 위한 상기 n채널형 TFT의 경우, 도 13에 도시된 구조를 갖는 TFT를 배치하는 것이 바람직하다. 도 13에 예시된 바와 같이, LDD 영역(901a, 901b)의 일부는 게이트 절연막(902)을 통해 게이트 전극(903)과 중첩된다. 이러한 효과는 상기 전류 제어용 TFT(202)와 관련한 설명에서 설명되었고, 상기 샘플링 회로에 있어서, 상기 LDD 영역(901a, 901b)이 채널 형성 영역(904)의 양측에 위치하도록 제공되는 것이 상이하다.
화소부는 도 5에 도시된 화소 구조를 형성함으로써 형성된다. 화소에 형성되는 상기 스위칭용 TFT 또는 상기 전류 제어용 TFT의 구조는 도 5를 참조하여 앞서 설명되었기 때문에 설명을 생략하기로 한다.
실제로, 도 9(C)의 구조가 완성되면, 높은 기밀(氣密)성 및 낮은 가스 제거율을 갖는 보호막(적층막, 자외선 광선 경화 수지막 등)과 같은 하우징 부재에 의해 패키징(밀봉) 공정을 수행하거나, 외부 공기에의 노출을 방지하도록 세라믹 밀봉막이 형성된다. 이때, 상기 하우징 부재의 내부가 불활성 대기로 형성되거나, 습기 흡수재(예컨대, 산화 바륨)가 그 내부에 배치되면, 상기 EL 층의 신뢰도(수명)가 향상된다.
패키징과 같은 처리 공정을 통해 밀폐성이 향상된 후, 상기 기판상에 형성된 상기 소자 또는 회로부로 연장되는 단자를 외부 신호 단자에 연결하기 위한 커넥터(플렉시블 인쇄 회로: FPC)가 부착됨으로써, 제품이 완성된다. 본 명세서에서, 선적될 수 있는 상태를 갖도록 형성되는 상기 EL 표시장치는 EL 모듈이라 부른다.
여기서, 본 실시예의 액티브 매트릭스형의 EL 표시장치의 구조를 도10의 사시도를 참조하여 설명하기로 한다. 본 실시예의 액티브 매트릭스형의 EL 표시장치는 화소부(602), 게이트측 구동회로(603), 그리고 유리기판(601)상에 형성된 소스측 구동회로(604)로 구성되어 있다. 화소부의 스위칭용 TFT(605)는 n채널형 TFT로서, 상기 게이트측 구동회로(603)에 접속되어 있는 게이트 배선(606)과 소스측 구동회로(604)에 접속되어 있는 소스 배선(607)간의 교점에 위치되어 있다. 상기 스위칭용 TFT(605)의 드레인은 전류 제어용 TFT(608)의 게이트에 접속되어 있다.
또한, 전류 제어용 TFT(608)의 소스는 전류 공급선(609)에 접속되어 있다. 본 실시예의 구조의 경우, 상기 전류 공급선(609)는 접지 전위로 주어진다. EL 소자(610)는 상기 전류 제어용 TFT(608)에 접속된다. 또한, 상기 EL 소자(610)의 음극은 고정 전압(본 실시예에서 10-20V)으로 추가된다. FPC(611)에는 상기 구동회로들에 신호를 전송하기 위한 입/출력 배선(접속 배선)(612,613)들과, 전류 공급선(609)에 접속된 입/출력 배선(614)이 외부 입/출력 단자로서 제공된다.
도 10에 도시된 EL 표시장치의 회로구조의 일례가 도 11에 도시되어 있다. 도 11의 회로 구조는 아날로그 구동회로의 실례로서, 소스측 구동회로(701), 게이트측 구동회로(A)(707), 게이트측 구동회로(B)(711), 및 화소부(706)를 포함한다. 여기서, 주지할 점은 본 명세서에 있어 "구동회로"란 용어는 상기 소스측 구동회로와 상기 게이트측 구동회로를 포함하는 일반적 용어이다.
상기 소스측 구동회로(701)는 시프트 레지스터(702), 레벨 시프터(703), 버퍼(704), 샘플링 회로 (샘플 홀드 회로)(705)를 구비한다. 상기 게이트측 구동회로(A)(707)에 시프트 레지스터(708), 레벨 시프터(709), 및 버퍼(710)를 구비한다. 게이트측 구동회로(B)(711)도 동일한 구조를 가지고 있다.
이 경우, 시프트 레지스터(702,708)들은 5 내지 16V(전형적으로 10V)의 구동전압을 각각 가지고 있으며, 도 9C에 부호 205로 표시되어 있는 구조는 상기 회로를 형성하는 CMOS 회로에 사용되는 n채널형 TFT용으로 적합하다.
그 이외에도, 상기 시프트 레지스터와 유사하게, 상기 각각의 레벨 시프터(703, 709) 및 버퍼(704, 710)용으로, 도 9C의 n채널형 TFT(205)를 포함하는 CMOS 회로가 적합하다. 여기서, 주지할 점은 각 회로의 신뢰성의 개선을 위해서는 이중 게이트구조 또는 삼중 게이트구조와 같은 다중 게이트구조를 갖는 게이트 배선을 형성하는 것이 효과적이라는 점이다.
이외에도, 소스영역과 드레인영역들이 반전되어 있고 오프전류값을 감소시키는 것이 필요하기 때문에, 도 13의 n채널형 TFT(208)를 포함하는 CMOS회로는 상기 샘플링 회로(705)용으로 적합하다. 구동 전압이 14-16V인 상기 화소부(706)는 도 5에 도시된 구조를 갖는 화소들이 배치되어 구성된다.
상기한 구조는 도 7(A) 내지 eh 9(C)에 도시된 제작 공정들에 따라 TFT들을 제작함으로써 쉽게 구현될 수 있다. 본 실시예의 경우에는, 비록 단지 화소부 및 구동회로의 구조만이 도시되어 있으나, 본 실시예의 제작공정들을 사용하는 경우에는 구동회로 외의 신호 구동회로, D/A 변환 회로, 연산 증폭기 회로, γ보정회로 등과 같은 논리회로를 동일 기판상에 형성하는 것이 가능하며, 또한 메모리부, 마이크로프로세서 등도 형성될 수 있을 것이다.
또한, 하우징 부재를 구비하는 본 실시예에 따른 EL 모듈은 도 14, 도 15(A) 및 도 15(B)를 참조하여 설명한다. 이에 있어 필요하다면 도 10 및 도 11에서 사용한 참조 부호를 인용한다.
도 14에서, 부호 601은 기판을 나타내고, 602는 화소부를 나타내고, 603은 소스측 구동회로를 나타내고, 604는 게이트측 구동회로를 나타내며, 612는 상기 화소부(612), 상기 소스측 구동회로(603), 및 상기 게이트측 구동회로(604)를 FPC(플렉시블 인쇄 회로)(611)에 전기적으로 접속하기 위한 접속 배선을 나타낸다. 상기 FPC는 외부 장치에 전기적으로 접속되고, 따라서, 외부 신호는 상기 화소부(612), 상기 소스측 구동회로(603), 및 상기 게이트측 구동회로(604)로 입력될 수 있다. 상기 화소부(612), 상기 소스측 구동회로(603), 및 상기 게이트측 구동회로(604)는 상기 기판(601)상에 형성된 박막 트랜지스터(이하는, "TFT"라 칭한다)로 형성된다. 어떤 타입의 구조를 갖는 상기 TFT가 상기 TFT로 사용될 수 있다는 것을 유념해야 한다. 물론, 또한, 공지의 구조가 사용될 수도 있다. 또한, 충전재 물질(도시생략), 커버링 물질(1407), 밀봉 물질(도시생략), 및 프레임 물질(1408)이 형성된다.
도 14에서 선 A-A'를 따라 절취한 도면은 도 15(A)에 도시되고, 도 14에서 선 B-B'를 따라 절취한 도면은 도 15(B)에 도시된다. 도 15(A) 및 도 15(B)에서 동일한 참조 부호는 도 14의 구성요소와 동일한 구성요소를 지칭하는데 사용된다.
도 15(A)에 도시된 바와 같이, 상기 화소부(602) 및 상기 구동회로(603)은 상기 기판(601)상에 형성되고, 상기 화소부(602)는 전류 제어용 TFT(1501) 및 상기 전류 제어용 TFT(1501)에 전기적으로 접속되는 화소전극(1502)을 포함하는 다수의 화소로 구성된다. 상기 화소전극(1502)은 EL 소자의 양극 역할을 수행한다. 또한, EL 층(1503)은 상기 화소전극(1502)를 덮도록 형성되고, 상기 EL 소자의 음극(1504)은 상기 EL 층(1503)상에 형성된다.
또한, 상기 음극(1504)은 모든 화소들중에 공통 배선 역할을 수행하고, 상기 접속 배선(612)을 통해 상기 FPC(611)에 전기적으로 접속된다. 또한, 상기 화소부(602) 및 상기 구동회로(603)를 포함하는 소자는 패시베이션 막(1507)에 의해 완전히 덮여진다.
또한, 충전재 물질(1508)은 상기 커버링 물질(1407)을 접합하기 위한 접착제역할을 수행한다. PVC(폴리비닐 염화물), 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄), 및 EVA(에틸렌 비닐 아세테이트)가 상기 충전재 물질(1508)로 사용될 수 있다. 만약, 건조제가 상기 충전재 물질(1508)의 내부에 형성되면, 습기 흡수 효과를 계속하여 유지할 수 있어 바람직하다.
또한, 유리 플레이트, 알루미늄 플레이트, 스테인레스 스틸 플레이트, FRP(유리섬유 보강 플라스틱) 플레이트, PVF(폴리비닐 플루오르화물) 막, Mylar 막, 폴리에스테르 막, 및 아크릴릭 막이 상기 커버링 물질(1407)로 사용될 수 있다. PVB 또는 EVA를 상기 충전재 물질(1508)로 사용하는 경우, 수십 ㎛의 알루미늄 호일이 PVF 막 또는 Mylar 막에 의해 삽입 배치되는 시트(sheet)구조를 사용하는 것이 바람직함을 유념해야 한다.
상기 EL 소자로부터 방사된 광의 방사 방향에 따라, 상기 커버링 물질(1407)이 투명도를 갖는 것이 필요하다. 환언하면, 도 15(A) 및 도 15(B)의 경우, 광은 상기 커버링 물질(1407)에 대향하는 측으로 방사되고, 따라서, 상기 물질 특성은 문제가 되지 않지만, 광이 상기 커버링 물질(1407)측으로 방사되는 경우에는, 투명도가 높은 물질이 사용된다.
다음으로, 상기 충전재 물질(1508)을 사용하여 상기 커버링 물질(1407)을 접합한 후, 상기 프레임 물질(1408)은 상기 충전재 물질(1508)의 측면(노출면)을 덮도록 부착된다. 상기 프레임 물질(1408)은 (밀봉재 역할을 하는)밀봉 물질에 의해 접합된다. 이때, 광경화 수지를 상기 밀봉 물질(1509)로 사용하는 것이 바람직하지만, 상기 EL 층의 열 저항이 허용된다면, 열적으로 경화된 수지가 사용될 수도 있다. 상기 밀봉 물질(1509)은 가능한 한 적은 양의 습기 및 산소가 투과되는 물질로 형성되는 것이 바람직하다. 또한, 건조제는 상기 밀봉재의 내부에 첨가될 수도 있다.
상기 방법을 사용하여 상기 EL 소자를 상기 충전재 물질(1508)속에서 밀봉 처리함으로써, 상기 EL 소자는 외부로 부터 완전히 차단될 수 있고, 습기, 산소등을 통해 상기 EL 층의 산화에 의한 열화를 촉진시키는 외부로부터의 물질의 침입이 방지될 수 있다. 따라서, 높은 신뢰도를 갖는 EL 표시장치가 제작될 수 있다.
[실시예 2]
EL 소자에 의해 방사된 광이 TFT가 형성되는 기판측으로 방사되는 형태를 갖는 EL 표시장치가 실시예 1에서 도시된다. 이 경우, 상기 TFT가 형성되는 최소한의 영역은 어두워지고, 화소부의 구경비는 어두워진 양만큼 감소한다. 반면에, 만약, 상기 EL 소자에 의해 방사된 광이 상방향(상기 TFT가 형성되는 기판에 대향하는 기판측)으로 조사되는 형태가 사용되면, 상기 구경비를 쉽게 증가시킬 수 있다.
도 18은 광이 상방향으로 조사되는 EL 표시소자의 구조를 도시한 것이다. 상기 스위칭용 TFT(201) 및 상기 전류 제어용 TFT(202)의 구조는 실시형태 2의 것과 동일하고, 다른 부분에서의 차이점이 설명된다.
상기 전류 제어용 TFT(202)의 드레인측에 연결되는 음극측 화소전극(949)은 제 2 패시베이션 층(945)위에 형성된다. 분리층(951)이 유기 수지 물질로 형성된다. 상기 음극(948)은 MgAg(Mg와 Ag가 Mg:Ag = 10:1의 비율로 결합되는 물질), MgAgAl, LiAl, 또는 LiFAl와 같은 물질을 사용하여 형성된다.
또한, 상기 EL 층(947)은 실시형태 1 또는 실시형태 2와 유사한 잉크젯 방법에 의해 형성된다. 또한, 음극측 화소전극은 ITO와 같은 투명 도전 물질로 형성되고, 제 3 패시베이션 막(950)이 상기 음극측 화소전극위에 형성되어, 광이 상방향으로 조사되는 상기 EL 디스플레이 소자가 완성된다.
[실시예 3]
본 발명에 따라 잉크 제트 방법에 의해 EL 층을 제작하는 방법 및, 상기 제작된 EL 층은 패시브형의 EL 표시장치에 적용될 수 있다. 그 예는 도 16(A) 내지 도 16E를 참조하여 설명된다.
비알칼리성 유리 기판, 전형적으로 코닝#1737 유리 기판; 결정성 유리 기판; 표면에 산화 규소막 또는 질화 규소막이 형성되는 소다 석회 유리 기판; 또는 플라스틱 기판과 같은 기판이 도 16(A)에서 기판(1601)에 적용될 수 있다. 투명 전극(1602)이 상기 기판(1601)상에 50-200㎚의 막 두께로 형성되고, 상기 투명 전극(1602)은 에칭 또는 리프트-오프(lift-off)와 같은 공정에 의해 다수의 스트라이프 형태로 분할된다. 상기 투명 전극(1601)은 ITO, ZnO, SnO2, 또는 ITO-ZnO와 같은 물질로 형성된다. 이때, 폴리이미드와 같은 유기 수지 물질을 사용하여, 분리층(1603)이 0.5-2㎛의 막 두께로 형성되어 상기 스트라이프 형태로 형성된 상기 투명 전극(1602)의 측면 가장자리부와 접촉하게 된다.
상기 EL 층은 단일 층 또는 적층 구조를 사용한다. 적층 구조는 발광층, 전자 이동층, 전자 주입층, 정공 주입층, 및 정공 이동층과 같은 층들의 조합이 결합되고 적층되는 구조이며, 실시예 3에서, 정공 주입층 및 발광층은 적층 구조로 형성된다. 우선, 도 16(B)에 도시된 바와 같이, 정공 주입층(1606)이 형성된다. 상기 정공 주입층은 항상 필요한 것은 아니지만, 발광 효율을 증가시키기 위해 상기 정공 주입층을 형성하는 것이 바람직한 경우가 있다. 실시형태 1에서 예시된 바와 같이, 상기 정공층은 테트라-알릴-디아민을 함유하는 유기 물질로 형성된다. 이런 경우를 위해 잉크 제트 방법이 사용되고, 잉크 헤드(1604)에서 방출되는 용액(1605)은 스트라이프 형태로 형성되거나, 직사각형 또는 장방형 형태의 상기 분리층사이에서 연속되는 다수의 도트로 형성된다. 이것은 핫 플레이트와 같은 수단에 의해 약 100℃의 온도에서 가열되어, 불필요한 습기와 같은 성분들이 증발된다.
상기 발광층은 도 16(C)에 도시된 바와 같이, 잉크 제트 방법에 의해 형성된다. 컬러 디스플레이를 위해, 적색, 녹색, 및 청색과 같은 각각의 색을 위한 실린더를 구비한 잉크 헤드가 사용되고, 발광 물질을 포함하는 EL 형성 용액(1609)이 상기 정공 주입층위로 배출된다. 발광층(1608)을 위한 바람직한 EL 물질로서, 폴리마라페닐렌 비닐렌(PPV) 또는 폴리플루오렌과 같은 폴리머 물질이 선택될 수 있다. 채색을 위해, 예컨대, 적색 발광 물질로서 시아노-파라페닐렌 비닐렌을 사용하고; 녹색 발광 물질로서 파라페닐렌 비닐렌을 사용하고; 황색 발광 물질로서 폴리페닐렌 비닐 또는 폴리알킬페닐렌을 사용하는 것이 바람직하다. 따라서, 적색, 녹색, 및 청색에 각각 대응하는 발광층(1608R, 1608G, 1608B)이 형성되어 복수개가 연속적으로 이루어진 스트라이프 형태, 또는 직사각형 형태 또는 장방형 형태를 형성한다. 상기 잉크 제트 방법에 의해 형성되는 동안, 상기 EL 물질이 산화 및 열화되는 것을 방지하기 위해, 질소 또는 아르곤과 같은 불활성 대기에서 수행된다.
그 다음, 음극 물질은 MgAg(Mg와 Ag가 Mg:Ag = 10:1의 비율로 결합되는 물질), MgAgAl, LiAl, 또는 LiFAl와 같은 물질을 사용하여 형성된다. 상기 음극 물질은 전형적으로 진공 증착에 의해 1-50㎚의 막 두께로 형성된다. 또한, Al과 같은 물질이 보조 전극인 음극위에 적층된다. 도 16(D)의 음극층(1610)은 상기한 형태의 구조를 도시하고, 각각의 막 형성시 마스킹 물질을 사용하여 스트라이프 형태가 형성된다. 상기 스트라이프 형태로 형성된 상기 음극층(1610)이 형성되어, 이와 유사하게 스트라이프 형태로 형성된 상기 투명 전극(1602)에 거의 직각으로 형성된다. 패시베이션 막(1611)이 질화 규소막 또는 산화질화 규소막과 같은 막으로 상기 음극층(1610)위에 형성된다.
여기서 도시된 상기 EL 층을 형성하는 물질은 습기 및 습도에 약하므로, 하우징 물질로 밀봉하는 것이 바람직하다. 하우징 물질(1614)로서 유리 또는 폴리머와 같은 절연 물질을 사용하는 것이 바람직하다. 예컨대, (붕규산 유리 또는 석영과 같은) 비정질 유리, 결정화 유리, 세라믹 유리, (아크릴릭 수지, 스티렌 수지, 폴리카보네이트 수지, 또는 에폭시 수지와 같은) 유기 수지, 및 실리콘 수지와 같은 물질들이 선택될 수 있다. 세라믹이 사용될 수도 있다. 더욱이, 밀봉재(1705)가 절연 물질인 경우, 스테인레스 스틸 합금과 같은 금속 물질을 사용하는 것이 가능하다.
또한, 상기 하우징 물질(1614)을 상기 EL 층이 형성된 상기 기판에 결합시키는 접착제(1612)로서 에폭시 수지 또는 아크릴레이트 수지와 같은 접착제를 사용하는 것이 가능하다. 또한, 상기 접착제로서 열적으로 경화가능한 수지, 또는 사진 경화 수지가 사용될 수 있다. 상기 물질은 가능한 한 적은 양의 산소 및 습기를 통과하는 것이 필요하다. 산화 바륨과 같은 건조제(1613)는 상기 접착제(1612)로 혼합될 수도 있다. 따라서, 상기 패시브형의 EL 표시장치가 형성될 수 있다.
[실시예 4]
도 17에는 EL 소자를 형성하기 위한 박막 형성 장치의 실례가 도시된다. 도 17에는 발광층으로서 폴리머 유기 EL 층을 형성하고, 음극층으로서 주기율표 1 족 또는 2 족 원소를 함유한 금속막을 형성하고, 보조 전극으로서 Al과 같은 도전막, 패시베이션 막을 연속하여 형성하는 장치가 도시된다.
도 17에서, 부호 401은 기판의 반입 및 반출을 행하는 반출입실로 부르기도 하는 운반실을 나타낸다. 여기서, 상기 기판이 설정된 캐리어(402)가 위치한다. 상기 운반실(401)은 또한 기판 반입실 및 기판 반출실로 분리될 수도 있다. 또한, 부호 403은 기판(404)을 운반하기 위한 기구(이하는, "운반기구"로 칭함)를 포함하는 공통실을 나타낸다. 상기 기판 처리 동작을 수행하기 위한 로봇과 같은 기구는 운반 기구(1)(405)의 한 형태이다.
다수의 처리실이 게이트(406a-406f)를 통해 상기 공통실(403)에 연결된다. 도 17의 구조를 통해, 상기 공통실(403)은 그 압력이 수 mTorr-수십 mTorr의 레벨로 감소하고, 각각의 처리실은 상기 게이트(406a-406f)를 통해 상기 공통실(403)로 부터 차단된다. 이 경우, 처리 공정이 잉크 제트 프린트 처리실(415) 및 스핀 코팅 처리실(408)에서 정상 압력하에서 질소 또는 아르곤과 같은 비활성 가스 환경하에서 수행되고, 결과적으로, 이것은 진공 증착 처리실(412)이 상기 잉크 제트 프린트 처리실(415,416)과 상기 공통실(403)사이에 형성되는 구조이다.
저압에서 소정의 작업을 수행하는 배출 펌프를 각각의 처리실에 배치함으로써, 진공하에서 처리 공정을 수행할 수 있게 된다. 회전식 오일 펌프, 기계식 부스터 펌프(booster pump), 터보 분자 펌프(turbo-molecular pump), 또는 상기 배출 펌프용의 저온 펌프(cryo-pump)를 사용하는 것이 가능하고, 습기 제거에 효과적인 저온 펌프가 바람직하다.
발광층 및 주입층으로 구성되는 EL 층의 형성은 상기 잉크 제트 프린트 처리실(415) 또는 상기 스핀 코팅 처리실(408)에서 수행된다. 도 3(A) 및 도 3(B)를 참조하여 설명된 상기 기판 및 상기 잉크 헤드를 유지하는 수단과 같은 부품들은 상기 잉크 제트 프린트 처리실(415)에 배치된다. 또한, 전술한 바와 같이, 유기 EL 물질은 습기에 매우 약하기 때문에, 상기 잉크 제트 프린트 처리실(415) 및 상기 스핀 코팅 처리실(408)에서는 항상 불활성 대기가 유지된다.
상기 기판의 운반과 관련하여 살펴보면, 우선, 상기 진공 증착 처리실(412)의 압력은 상기 공통실(403)의 압력과 동일해 질 때까지 감소되고, 상기 게이트(406d)는 이 상태에서 개방되어 상기 기판이 운반된다. 이때, 상기 게이트(406d)가 폐쇄된 후, 상기 진공 증착 처리실(412)의 내부는 불활성 가스에 의해 정화되고, 게이트(413)는 압력이 표준 압력으로 복귀되는 지점에서 개방되고, 상기 기판은 기판 운반실(414)의 운반 기구(2)(418)에 의해 상기 잉크 제트 프린트 처리실(415) 및 상기 스핀 코팅 처리실(408)로 운반된다.
상기 유기 EL 층은 본 발명의 상기 잉크 제트 방법에 의해 형성되지만, 상기 유기 EL 층은 잉크 제트 및 스핀 코팅 방법을 적절히 결합함으로써 형성될 수도 있다. 상기 발광층은 상기 잉크 제트 방법에 의해 형성될 수도 있고, 정공 또는 전자 주입층, 또는 정공 또는 전자 이동층과 같은 층들의 일부는 스핀 코팅 방법에 의해 형성될 수도 있다.
상기 EL 층 형성 공정을 완료한 후, 상기 게이트(413)는 개방되고 상기 기판은 상기 진공 증착 처리실(412)로 운반되어, 상기 게이트(413) 및 상기 게이트(406d)가 폐쇄된 상태에서 진공 증착 공정이 수행된다. 상기 진공 증착 처리실(412)이 상기 공통실(403)과 동일한 저압 상태에 도달한 후, 상기 게이트(406d)는 개방되어 상기 기판은 상기 공통실(403)로 운반된다.
여기서, 소성 처리실(409)이 포함되지만, 소성 공정은 상기 진공 증착 처리실(412)의 서셉터(susceptor)가 가열할 수 있게 함으로써, 수행될 수도 있다. 연소 공정이후, 진공 증착 공정에 의해 가스 배출을 유도할 수 있다.
음극의 형성 공정은 제 1 막 퇴적 처리실(410)에서 수행된다. 공지의 물질이 상기 음극을 형성하는데 사용된다. 상기 음극은 진공 증착 공정에 의해 수행되고, 이때 상기 기판의 표면(폴리머 EL 층이 형성되는 표면)은 위를 향하거나(페이스-업 방법: face-up method) 혹은 아래를 향할 수 있다(페이스-다운 방법).
상기 페이스-업 방법의 경우, 상기 공통실(403)에서 운반된 기판은 상기 서셉터내에 세팅될 수도 있기 때문에, 이 방법은 매우 쉬운 방법이다. 상기 페이스-다운 방법의 경우, 상기 운반 기구(1)(405) 또는 상기 제 1 막 퇴적 처리실(410)에서 상기 기판을 뒤집기 위한 기구를 준비해야 하기 때문에, 상기 운반 기구는 복잡하다. 그러나, 작은 오염 물질이 부착되는 장점을 얻을 수 있다.
상기 제 1 막 퇴적 처리실(410)에서 상기 증발 공정을 수행할 경우, 증착원을 준비하는 것이 필요하다는 것을 유념해야 한다. 또한, 다수의 증착원이 준비될 수도 있다. 또한, 저항가열 방법에 의해 증착원이 사용될 수도 있고, EB(전자 빔) 증착원이 사용될 수도 있다.
제 2 막 퇴적 처리실(411)은 기상 막 퇴적 방법에 의해 전자를 형성하기 위한 처리실이다. 상기 음극을 보완하기 위한 보조 전극의 형성은 여기서 수행된다. 또한, 증발 또는 스퍼터링 방법이 사용되지만, 증착 방법이 손상을 입힐 가능성이 적기 때문에 바람직하다. 상기 두가지 방법중 어느 것을 사용하든 간에, 상기 공통실(403)은 상기 게이트(406f)에 의해 차단되고, 막 퇴적 공정이 진공하에서 수행된다. 상기 기상 막 퇴적 방법으로서 증착 공정을 수행할 때, 증착원을 제공하는 것이 필요하다. 상기 증착원은 상기 제 1 기상 막 퇴적 처리실(410)의 그것과 유사할 수도 있기 때문에, 상기 증착원에 대한 설명은 여기서는 생략하기로 한다.
주기율표 1족 또는 2족 원소를 함유하는 금속막이 종종 상기 음극으로서 사용되기도 하지만, 이들 금속막은 쉽게 산화되기 때문에, 상기 음극의 표면을 보호하는 것이 바람직하다. 또한, 요구되는 막 두께는 얇기 때문에, 낮은 저항률을 갖는 도전막이 보완적으로 형성됨으로써, 상기 음극의 저항이 낮아지고, 상기 음극을 보호할 수 있게 된다. 알루미늄, 구리, 또는 은을 주성분으로 하는 금속막은 낮은 저항률의 도전막으로서 사용된다.
그 다음, 제 3 막 퇴적 처리실(407)은 제 3 패시베이션 막을 형성하기 위한 처리실이다. 상기 제 3 패시베이션 막은 플라즈마 CVD에 의해 질화 규소막, 산화질화 규소막등으로 형성된다. 따라서, 도면에서는 도시되지 않았지만, SiH4, N2O, 및 NH3기체를 공급하기 위한 시스템, 13.56-60 MHz의 고주파수의 파워 소스를 발생시키는 플라즈마 발생 수단, 및 상기 기판을 가열하는 수단과 같은 부품들이 제공된다. 유기 물질로 이루어진 EL 층은 습기 및 습도에 약하기 때문에, 이러한 유형의 패시베이션 막은 상기 EL 층을 형성한 후, 대기에 노출하지 않고 연속적으로 형성될 수도 있다.
상기한 구조를 갖는 박막 형성 장치의 가장 중요한 특징은 상기 EL층의 형성 공정이 상기 잉크 제트 방법에 의해 수행되고, 상기 EL 층의 형성 수단이 상기 음극 형성 수단과 함께 다중 처리실 형태의 박막 형성 장치속으로 반입된다는 점이다. 따라서, 투명 도전막으로 형성된 상기 음극위에 표면 산화 공정의 시작과 함께, 상기 보조 전극 형성 공정을 통해 계속됨으로써, 상기 기판을 대기에 한번도 노출시키지 않고 모든 공정을 수행하는 것이 가능하다. 그 결과, 간단한 수단에 의해 열화에 강한 폴리머 EL 층을 형성할 수 있고, 높은 신뢰도를 갖는 EL 표시장치를 제작할 수 있게 되었다.
[실시예 5]
레이저 결정화 공정은 실시예 1에서 결정성 규소막(302)을 형성하는 수단으로 사용되고, 상이한 결정화 수단을 사용하는 경우는 실시예 5에서 설명하기로 한다.
실시예 5에서 비정질 규소막을 형성한 후, 일본국 공개특허공고 특개평7-130652호에 개시된 기술을 사용하여 결정화 공정이 수행된다. 상기 특허에 개시된 기술은 결정화를 촉진하기 위한 촉매로서 니켈과 같은 원소를 사용함으로써, 양호한 결정성을 갖는 결정성 규소막을 얻을 수 있는 기술이다.
또한, 상기 결정화 공정이 완료된 후, 상기 결정화 공정에서 사용된 촉매를 제거하는 공정이 수행될 수도 있다. 이 경우, 상기 촉매는 일본국 공개특허공고 특개평 10-270363호 또는 일본국 공개특허공고 특개평8-330602호에 개시된 기술을 사용하여 게터링될 수도 있다. 또한, 본 발명의 출원인에 의해 일본국 특허출원 평11-076967호의 명세서에 개시된 기술을 사용하여 TFT가 형성될 수도 있다.
실시예 1에서 예시된 제작 공정들은 본 발명의 한 실시예이고, 실시예 1의 도 5 또는 도 9(C)의 구조가 실현될 수 있다면, 다른 제작 공정이 어떤 문제점없이 사용될 수도 있다. 실시예 5의 구성을 실시형태 2 또는 실시예 1 및 실시예 2중 어느 한 구성과 자유롭게 구성할 수 있다.
[실시예 6]
본 발명을 구현함으로써 형성되는 액티브 매트릭스형의 EL 표시장치 또는 패시브형의 EL 표시장치는, 자동 방사 타입의 장치이기 때문에, 액정 표시 장치에 비해 밝은 위치에서 우수한 가시도(visibility)를 갖는다. 따라서, 상기 EL 표시장치는 다이렉트-뷰 타입의 EL 표시장치(EL 모듈을 포함하는 표시장치를 의미함)로서 넓은 사용 범위를 갖는다.
상기 EL 표시장치가 액정 표시 장치에 비해 우수한 장점 한가지로서 넓은 뷰잉 각도가 부여될 수 있다는 사실을 유념해야 한다. 따라서, 본 발명의 EL 표시장치는 대형 스크린으로 TV 방송을 감상하기 위해 30 인치 정도(전형적으로, 40 인치 정도)의 대각선 크기를 갖는 표시장치(디스플레이 모니터)로 사용될 수도 있다.
또한, 상기 EL 표시장치는 (퍼스널 컴퓨터용 모니터, TV 방송 수신용의 모니터, 광고 표시용 모니터와 같은) EL 표시장치로서 뿐만 아니라, 다양한 종류의 전자 장치들의 표시부로서 사용될 수도 있다.
이러한 전자 장치로는, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 차량 네비게이션 시스템, 퍼스널 컴퓨터, 휴대형 정보단말기(이동형 컴퓨터, 휴대형 전화기, 또는 전자 책등등), 및 기록매체를 포함하는 영상 재생 장치(특히, 컴팩트 디스크(CD), 레이저 디스크(LD), 디지털 비디오 디스크(DVD)와 같은 기록매체를 재생할 수 있고 재생된 영상을 표시할 수 있는 디스플레이를 포함하는 장치)를 들 수 있다. 이들 반도체 장치의 예로는 도 19(A) 내지 도 20(B)에 도시된다.
도 19(A)에는 본체(2001), 지지대(2002), 표시부(2003)를 포함하는 EL 디스플레이가 예시되어 있다. 본 발명은 상기 표시부(2003)에 사용될 수 있다. 이들은 특히 화면이 대형으로 제작되는 경우에 유리하고, 10 인치 이상의 대각선 길이(특히, 30 인치 이상의 대각선 길이)를 갖는 디스플레이용으로 유리하다.
도 19(B)에는 주본체(2101), 표시부(2102), 오디오입 력부(2103), 동작 스위치(2104), 밧데리(2105), 및 영상 수신부(2106)를 포함하는 비디오 카메라가 예시되어 있다. 본 발명은 상기 표시부(2102)에 사용될 수 있다.
도 19(C)에는 주본체(2201), 단일 케이블(2202), 헤드 장착형 밴드(2203), 표시 모니터(2204), 광학계(2205), 및 EL 표시장치(2206)를 포함하는 헤드장착형 EL 디스플레이의 일부가 예시되어 있다. 본 발명은 상기 EL 표시장치(2206)에 사용될 수 있다. 상기 구조는 EL 표시장치(2206)에 의해 투사되는 영상 정보를 광학계에 의해 표시부(2204)상에 투사하기 위한 것이다. 본 발명은 상기 EL 표시장치(2206)에 사용된다.
도 19(D)에는 주본체(2301), 기록매체(2302)(CD, LD, DVD 등등), 동작 스위치(2303), 표시부(a)(2304), 및 표시부(b)(2305)를 포함하는 기록매체의 영상재생 장치(특히, DVD 재생 장치)가 예시되어 있다. 상기 표시부(a)는 주로 영상정보를 표시하는데 사용되고, 반면에 상기 표시부(b)는 주로 문자정보를 표시하는데 사용되며, 본 발명은 상기한 표시부(a) 및 (b)에 사용될 수 있다. 본 발명은 CD 재생장치 및 게임기와 같은 장치에서 기록매체를 구비한 영상 재생 장치로 사용될 수 있다.
도 19(E)에는 주본체(2401), 카메라부(2402), 영상 수신부(2403), 동작 스위치(2404), 및 표시부(2405)를 포함하는 이동형 컴퓨터가 예시되어 있다. 본 발명은 상기 표시부(2405)에 사용될 수 있다.
도 19(F)에는 주본체(2501), 표시부(2503), 및 키보드(2504)를 포함하는 퍼스널 컴퓨터가 예시되어 있다. 본 발명은 상기 표시부(2503)에 사용할 수 있다.
도 20(A)에는 주본체(2601), 오디오 출력부(2602), 오디오 입력부(2603), 표시부(2604), 동작 스위치(2605), 그리고 안테나(2606)를 포함하는 휴대형 전화기가 예시되어 있다. 상기 EL 표시장치는 전력 소모가 적고 상기 표시부(2604)로서 사용할 수 있다.
도 20(B)에는 주본체(2701), 표시부(2702), 동작 스위치(2703,2704)를 포함하는 차량 오디오 장치가 예시되어 있다. 본 발명의 EL 표시장치는, 넓은 뷰잉 각도를 갖고 있고 뛰어난 인식도를 나타내기 때문에 상기 표시부(2702)로서 사용될 수 있다.
따라서, 본 발명의 적용 범위는 매우 넓고, 본 발명을 모든 분야의 전자 장치에 적용할 수 있다. 더욱이, 실시예 6의 전자 장치는 실시예 1 내지 5를 조합한 구성을 사용하여 구현될 수 있다.
[실시예 7]
도 22는 본 발명의 상기 잉크 제트 방법을 사용하여 EL 층이 형성된 시험편의 현미경 사진을 도시한 것이다. 상기 시험편의 구조는 아크릴릭 수지로 형성된 절연막위에 ITO로 형성된 화소전극 및, 감광 아크릴릭 수지로 형성되어 스트라이프를 형성한 분리층들을 구비한다.
우선, 상기 ITO 위에는 액체 코팅 방법(스핀 코팅)에 의해 PEDOT층이 형성된다. 이때, 상기 ITO는 소수성(疎水性)의 물질이기 때문에, 산소 플라즈마 처리 공정 및 CF4플라즈마 처리 공정이 수행되어 친수성(親水性)을 띠게 된다.
상기 EL 층은 0.04g-20mg의 비율의 아니솔(anisole)에서 용해된 PPV를 사용하여 상기 잉크 제트 방법에 의해 형성된다. 상기 분리층들간의 간극은 60㎛이고, 상기 EL 층은 분리층 사이에서 연속적인 상태로 형성된다. 따라서, EL 층 형성을 위한 간단한 고속의 처리 공정이 가능해 진다.
상술한 바와 같이, 본 발명은 모든 분야의 폭넓은 범위의 전자 장치들에 다양하게 적용할 수 있다. 본 발명을 이용함으로써, 상기 EL 층들을 간단한 처리 공정에 의해 고속으로 형성할 수 있다. 또한, EL 소자들의 습기 또는 열에 의한 열화가 억압될 수 있다. 더욱이, 본 발명은 알칼리 금속이 상기 EL 층들로 부터 확산되는 것을 방지시켜 줌으로써, TFT 특성에 영향을 미치게 된다. 그 결과, 상기 EL 표시장치의 동작 성능 및 신뢰도가 크게 향상될 수 있다.
더욱이, 이러한 유형의 EL 표시장치를 사용함으로써, 우수한 화질 및 내구성(높은 신뢰도)을 지닌 응용 제품(전자 장치)을 제작할 수 있게 된다.

Claims (96)

  1. 기판상에 다수의 TFT를 형성하는 공정;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극을 형성하는 공정; 및
    상기 다수의 화소전극위에 EL 층을 잉크 제트 방법에 의해 연속적으로 형성하는 공정을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  2. 기판상에 다수의 TFT를 형성하는 공정;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극을 형성하는 공정; 및
    상기 다수의 화소전극위에 상기 다수의 각 화소전극에 대응하는 직사각형 또는 장방형 형태를 갖는 EL 층을 잉크 제트 방법에 의해 형성하는 공정을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  3. 기판상에 다수의 TFT를 형성하는 공정;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극을 형성하는 공정;
    상기 다수의 화소전극중 제 1 화소전극위에 적색광을 방사하기 위한 제 1 EL 층을 형성하는 공정;
    상기 다수의 화소전극중 제 2 화소전극위에 녹색광을 방사하기 위한 제 2 EL 층을 형성하는 공정; 및
    상기 다수의 화소전극중 제 3 화소전극위에 청색광을 방사하기 위한 제 3 EL 층을 형성하는 공정을 포함하고;
    상기 제 1, 제 2 및 제 3 EL 층은 잉크 제트 방법에 의해 상기 다수의 화소전극위에 연속적으로 형성되는 것을 특징으로 하는 전기광학장치 제작방법.
  4. 기판상에 다수의 TFT를 형성하는 공정;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극을 형성하는 공정;
    상기 다수의 화소전극중 제 1 화소전극위에 적색광을 방사하기 위한 제 1 EL 층을 형성하는 공정;
    상기 다수의 화소전극중 제 2 화소전극위에 녹색광을 방사하기 위한 제 2 EL 층을 형성하는 공정; 및
    상기 다수의 화소전극중 제 3 화소전극위에 청색광을 방사하기 위한 제 3 EL 층을 형성하는 공정을 포함하고;
    상기 제 1, 제 2 및 제 3 EL 층은 잉크 제트 방법에 의해 상기 다수의 각 화소전극에 대응하는 직사각형 또는 장방형 형태를 갖도록 형성되는 것을 특징으로 하는 전기광학장치 제작방법.
  5. 기판상에 다수의 TFT를 형성하는 공정;
    상기 TFT를 덮는 절연층을 형성하는 공정;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극을 형성하는 공정; 및
    상기 다수의 화소전극위에 EL 층을 잉크 제트 방법에 의해 연속적으로 형성하는 공정을 포함하고,
    알칼리 금속의 투과를 방지하기 위한 절연막이 상기 절연층의 최상부층에 형성되는 것을 특징으로 하는 전기광학장치 제작방법.
  6. 기판상에 다수의 TFT를 형성하는 공정;
    상기 TFT를 덮는 절연층을 형성하는 공정;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극을 형성하는 공정; 및
    상기 다수의 화소전극위에 EL 층을 잉크 제트 방법에 의해 상기 다수의 각 화소전극에 대응하는 직사각형 또는 장방형 형태를 갖도록 형성하는 공정을 포함하고,
    알칼리 금속의 투과를 방지하기 위한 절연막이 상기 절연층의 최상부층에 형성되는 것을 특징으로 하는 전기광학장치 제작방법.
  7. 기판상에 다수의 TFT를 형성하는 공정;
    상기 TFT를 덮는 절연층을 형성하는 공정;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극을 형성하는 공정;
    상기 다수의 화소전극중 제 1 화소전극위에 적색광을 방사하기 위한 제 1 EL 층을 형성하는 공정;
    상기 다수의 화소전극중 제 2 화소전극위에 녹색광을 방사하기 위한 제 2 EL 층을 형성하는 공정; 및
    상기 다수의 화소전극중 제 3 화소전극위에 청색광을 방사하기 위한 제 3 EL 층을 형성하는 공정을 포함하고;
    상기 제 1, 제 2 및 제 3 EL 층은 잉크 제트 방법에 의해 상기 다수의 화소전극위에 연속적으로 형성되고, 알칼리 금속의 투과를 방지하기 위한 절연막이 상기 절연층의 최상부층에 형성되는 것을 특징으로 하는 전기광학장치 제작방법.
  8. 기판상에 다수의 TFT를 형성하는 공정;
    상기 TFT를 덮는 절연층을 형성하는 공정;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극을 형성하는 공정;
    상기 다수의 화소전극중 제 1 화소전극위에 적색광을 방사하기 위한 제 1 EL 층을 형성하는 공정;
    상기 다수의 화소전극중 제 2 화소전극위에 녹색광을 방사하기 위한 제 2 EL 층을 형성하는 공정; 및
    상기 다수의 화소전극중 제 3 화소전극위에 청색광을 방사하기 위한 제 3 EL 층을 형성하는 공정을 포함하고;
    상기 제 1, 제 2 및 제 3 EL 층은 잉크 제트 방법에 의해 상기 다수의 각 화소전극에 대응하는 직사각형 또는 장방형 형태를 갖도록 형성되고,
    알칼리 금속의 투과를 방지하기 위한 절연막이 상기 절연층의 최상부층에 형성되는 것을 특징으로 하는 전기광학장치 제작방법.
  9. 제 1 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 EL 층의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  10. 제 9 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  11. 제 1 항에 있어서, 상기 EL 층은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  12. 제 1 항에 있어서, 상기 잉크 제트 방법은 피에조 소자를 사용하는 것을 특징으로 하는 전기광학장치 제작방법.
  13. 제 5 항에 있어서, 상기 절연층은 유기 수지 물질을 함유하는 절연막위에 알칼리 금속의 투과를 방지하기 위한 절연막을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  14. 제 5 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 B(붕소), C(탄소), N(질소), Al(알루미늄), Si(실리콘) 및 P(인)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  15. 제 5 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 Si, Al, N, O, 및 M을 포함하고, M은 적어도 하나의 희토류 원소, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 나타내는 것을 특징으로 하는 전기광학장치 제작방법.
  16. 기판상에 형성되는 다수의 TFT와;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극위에 연속적으로 형성되는 EL 층을 포함하는 전기광학장치.
  17. 기판상에 형성되는 다수의 TFT와;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극위에 상기 다수의 각 화소전극에 대응하는 직사각형 또는 장방형 형태를 갖도록 형성되는 EL 층을 포함하는 전기광학장치.
  18. 기판상에 형성되는 다수의 TFT와;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극중 제 1 화소전극위에 형성되는, 적색광을 방사하기 위한 제 1 EL 층과;
    상기 다수의 화소전극중 제 2 화소전극위에 형성되는, 녹색광을 방사하기 위한 제 2 EL 층과;
    상기 다수의 화소전극중 제 3 화소전극위에 형성되는, 청색광을 방사하기 위한 제 3 EL 층을 포함하고,
    상기 제 1, 제 2 및 제 3 EL 층은 상기 다수의 화소전극위에 연속적으로 형성되는 것을 특징으로 하는 전기광학장치.
  19. 기판상에 형성되는 다수의 TFT와;
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극중 제 1 화소전극위에 형성되는, 적색광을 방사하기 위한 제 1 EL 층과;
    상기 다수의 화소전극중 제 2 화소전극위에 형성되는, 녹색광을 방사하기 위한 제 2 EL 층과;
    상기 다수의 화소전극중 제 3 화소전극위에 형성되는, 청색광을 방사하기 위한 제 3 EL 층을 포함하고,
    상기 제 1, 제 2 및 제 3 EL 층의 각각은 상기 다수의 각 화소전극에 대응하는 직사각형 또는 장방형 형태를 갖는 것을 특징으로 하는 전기광학장치.
  20. 기판상에 형성되는 다수의 TFT와;
    상기 다수의 TFT를 덮는 절연층과
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극위에 연속적으로 형성되는 EL 층을 포함하고,
    알칼리 금속의 투과를 방지하기 위한 절연막이 상기 절연층의 최상부층에 형성되는 것을 특징으로 하는 전기광학장치.
  21. 기판상에 형성되는 다수의 TFT와;
    상기 다수의 TFT를 덮는 절연층과
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극위에 상기 다수의 각 화소전극에 대응하는 직사각형 또는 장방형 형태를 갖도록 형성되는 EL 층을 포함하고,
    알칼리 금속의 투과를 방지하기 위한 절연막이 상기 절연층의 최상부층에 형성되는 것을 특징으로 하는 전기광학장치.
  22. 기판상에 형성되는 다수의 TFT와;
    상기 다수의 TFT를 덮는 절연층과
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극중 제 1 화소전극위에 형성되는, 적색광을 방사하기 위한 제 1 EL 층과;
    상기 다수의 화소전극중 제 2 화소전극위에 형성되는, 녹색광을 방사하기 위한 제 2 EL 층과;
    상기 다수의 화소전극중 제 3 화소전극위에 형성되는, 청색광을 방사하기 위한 제 3 EL 층을 포함하고,
    상기 제 1, 제 2 및 제 3 EL 층은 상기 다수의 화소전극위에 연속적으로 형성되고,
    알칼리 금속의 투과를 방지하기 위한 절연막이 상기 절연층의 최상부층에 형성되는 것을 특징으로 하는 전기광학장치.
  23. 기판상에 형성되는 다수의 TFT와;
    상기 다수의 TFT를 덮는 절연층과
    상기 다수의 TFT중 하나에 각각 연결되는 다수의 화소전극과;
    상기 다수의 화소전극중 제 1 화소전극위에 형성되는, 적색광을 방사하기 위한 제 1 EL 층과;
    상기 다수의 화소전극중 제 2 화소전극위에 형성되는, 녹색광을 방사하기 위한 제 2 EL 층과;
    상기 다수의 화소전극중 제 3 화소전극위에 형성되는, 청색광을 방사하기 위한 제 3 EL 층을 포함하고,
    상기 제 1, 제 2 및 제 3 EL 층의 각각은 상기 다수의 각 화소전극에 대응하는 직사각형 또는 장방형 형태를 갖고,
    알칼리 금속의 투과를 방지하기 위한 절연막이 상기 절연층의 최상부층에 형성되는 것을 특징으로 하는 전기광학장치.
  24. 제 16 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 EL 층의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치.
  25. 제 24 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치.
  26. 제 16 항에 있어서, 상기 EL 층은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치.
  27. 제 20 항에 있어서, 상기 절연층은 유기 수지 물질을 함유하는 절연막위에 알칼리 금속의 투과를 방지하기 위한 절연막을 포함하는 것을 특징으로 하는 전기광학장치.
  28. 제 20 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 B(붕소), C(탄소), N(질소), Al(알루미늄), Si(실리콘) 및 P(인)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 포함하는 것을 특징으로 하는 전기광학장치.
  29. 제 20 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 Si, Al, N, O, 및 M을 포함하고, M은 적어도 하나의 희토류 원소, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 나타내는 것을 특징으로 하는 전기광학장치.
  30. 제 17 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 EL 층의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치.
  31. 제 30 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치.
  32. 제 17 항에 있어서, 상기 EL 층은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치.
  33. 제 18 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 제 1, 제 2 및 제 3 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치.
  34. 제 33 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치.
  35. 제18항에 있어서, 상기 제 1, 제 2 및 제 3 EL 층 각각은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치.
  36. 제 19 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 제 1, 제 2 및 제 3 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치.
  37. 제 36 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치.
  38. 제 19 항에 있어서, 상기 제 1, 제 2 및 제 3 EL 층 각각은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치.
  39. 제 20 에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 EL 층의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치.
  40. 제 39 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치.
  41. 제 20 항에 있어서, 상기 EL 층은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치.
  42. 제 21 에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 EL 층의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치.
  43. 제 42 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치.
  44. 제 21 항에 있어서, 상기 EL 층은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치.
  45. 제 21 항에 있어서, 상기 절연층은 유기 수지 물질을 함유하는 절연막위에 알칼리 금속의 투과를 방지하기 위한 절연막을 포함하는 것을 특징으로 하는 전기광학장치.
  46. 제 21 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 B(붕소), C(탄소), N(질소), Al(알루미늄), Si(실리콘) 및 P(인)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 포함하는 것을 특징으로 하는 전기광학장치.
  47. 제 21 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 Si, Al, N, O, 및 M을 포함하고, M은 적어도 하나의 희토류 원소, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 나타내는 것을 특징으로 하는 전기광학장치.
  48. 제 22 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 제 1, 제 2 및 제 3 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치.
  49. 제 48 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치.
  50. 제 22 항에 있어서, 상기 제 1, 제 2 및 제 3 EL 층 각각은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치.
  51. 제 22 항에 있어서, 상기 절연층은 유기 수지 물질을 함유하는 절연막위에 알칼리 금속의 투과를 방지하기 위한 절연막을 포함하는 것을 특징으로 하는 전기광학장치.
  52. 제 22 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 B(붕소), C(탄소), N(질소), Al(알루미늄), Si(실리콘) 및 P(인)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 포함하는 것을 특징으로 하는 전기광학장치.
  53. 제 22 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 Si, Al, N, O, 및 M을 포함하고, M은 적어도 하나의 희토류 원소, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 나타내는 것을 특징으로 하는 전기광학장치.
  54. 제 23 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 제 1, 제 2 및 제 3 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치.
  55. 제 54 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치.
  56. 제 23 항에 있어서, 상기 제 1, 제 2 및 제 3 EL 층 각각은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치.
  57. 제 23 항에 있어서, 상기 절연층은 유기 수지 물질을 함유하는 절연막위에 알칼리 금속의 투과를 방지하기 위한 절연막을 포함하는 것을 특징으로 하는 전기광학장치.
  58. 제 23 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 B(붕소), C(탄소), N(질소), Al(알루미늄), Si(실리콘) 및 P(인)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 포함하는 것을 특징으로 하는 전기광학장치.
  59. 제 23 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 Si, Al, N, O, 및 M을 포함하고, M은 적어도 하나의 희토류 원소, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 나타내는 것을 특징으로 하는 전기광학장치.
  60. 제 2 에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 EL 층의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  61. 제 20 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  62. 제 2 항에 있어서, 상기 EL 층은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  63. 제 2 항에 있어서, 상기 잉크 제트 방법은 피에조 소자를 사용하는 것을 특징으로 하는 전기광학장치 제작방법.
  64. 제 3 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 제 1, 제 2 및 제 3 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  65. 제 64 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  66. 제 3 항에 있어서, 상기 제 1, 제 2 및 제 3 EL 층 각각은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  67. 제 3 항에 있어서, 상기 잉크 제트 방법은 피에조 소자를 사용하는 것을 특징으로 하는 전기광학장치 제작방법.
  68. 제 4 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 제 1, 제 2 및 제 3 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  69. 제 68 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  70. 제 4 항에 있어서, 상기 제 1, 제 2 및 제 3 EL 층 각각은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  71. 제 4 항에 있어서, 상기 잉크 제트 방법은 피에조 소자를 사용하는 것을 특징으로 하는 전기광학장치 제작방법.
  72. 제 5 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  73. 제 72 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  74. 제 5 항에 있어서, 상기 EL 층은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  75. 제 5 항에 있어서, 상기 잉크 제트 방법은 피에조 소자를 사용하는 것을 특징으로 하는 전기광학장치 제작방법.
  76. 제 6 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  77. 제 76 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  78. 제 6 항에 있어서, 상기 EL 층은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  79. 제 6 항에 있어서, 상기 잉크 제트 방법은 피에조 소자를 사용하는 것을 특징으로 하는 전기광학장치 제작방법.
  80. 제 6 항에 있어서, 상기 절연층은 유기 수지 물질을 함유하는 절연막위에 알칼리 금속의 투과를 방지하기 위한 절연막을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  81. 제 6 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 B(붕소), C(탄소), N(질소), Al(알루미늄), Si(실리콘) 및 P(인)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  82. 제 6 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 Si, Al, N, O, 및 M을 포함하고, M은 적어도 하나의 희토류 원소, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 나타내는 것을 특징으로 하는 전기광학장치 제작방법.
  83. 제 7 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 제 1, 제 2 및 제 3 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  84. 제 83 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  85. 제 7 항에 있어서, 상기 제 1, 제 2 및 제 3 EL 층 각각은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  86. 제 7 항에 있어서, 상기 잉크 제트 방법은 피에조 소자를 사용하는 것을 특징으로 하는 전기광학장치 제작방법.
  87. 제 7 항에 있어서, 상기 절연층은 유기 수지 물질을 함유하는 절연막위에 알칼리 금속의 투과를 방지하기 위한 절연막을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  88. 제 7 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 B(붕소), C(탄소), N(질소), Al(알루미늄), Si(실리콘) 및 P(인)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  89. 제 7 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 Si, Al, N, O, 및 M을 포함하고, M은 적어도 하나의 희토류 원소, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 나타내는 것을 특징으로 하는 전기광학장치 제작방법.
  90. 제 8 항에 있어서, 상기 전기광학장치는 다수의 화소를 구비하고, 상기 다수의 각 화소는 상호 인접한 화소전극을 구비하며, 하나의 화소와 그 인접 화소사이의 간극은 상기 제 1, 제 2 및 제 3 EL 층 각각의 두께의 5-10배의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  91. 제 90 항에 있어서, 상기 간극은 250-2500㎚의 범위에 있는 것을 특징으로 하는 전기광학장치 제작방법.
  92. 제 8 항에 있어서, 상기 제 1, 제 2 및 제 3 EL 층 각각은 유기 물질을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  93. 제 8 항에 있어서, 상기 잉크 제트 방법은 피에조 소자를 사용하는 것을 특징으로 하는 전기광학장치 제작방법.
  94. 제 7 항에 있어서, 상기 절연층은 유기 수지 물질을 함유하는 절연막위에 알칼리 금속의 투과를 방지하기 위한 절연막을 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  95. 제 8 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 B(붕소), C(탄소), N(질소), Al(알루미늄), Si(실리콘) 및 P(인)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 포함하는 것을 특징으로 하는 전기광학장치 제작방법.
  96. 제 8 항에 있어서, 상기 알칼리 금속의 투과를 방지하기 위한 절연막은 Si, Al, N, O, 및 M을 포함하고, M은 적어도 하나의 희토류 원소, 바람직하게는, Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란턴), Gd(가돌리늄), Dy(디스프로슘), 및 Nd(네오디뮴)으로 구성된 원소족중에서 선택된 적어도 하나의 원소를 나타내는 것을 특징으로 하는 전기광학장치 제작방법.
KR1020000059409A 1999-10-12 2000-10-10 전기광학장치 제작방법 KR100736416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-290314 1999-10-12
JP29031499 1999-10-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088795A Division KR100713032B1 (ko) 1999-10-12 2005-09-23 전기광학장치

Publications (2)

Publication Number Publication Date
KR20010050933A true KR20010050933A (ko) 2001-06-25
KR100736416B1 KR100736416B1 (ko) 2007-07-09

Family

ID=17754504

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020000059409A KR100736416B1 (ko) 1999-10-12 2000-10-10 전기광학장치 제작방법
KR1020050088795A KR100713032B1 (ko) 1999-10-12 2005-09-23 전기광학장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050088795A KR100713032B1 (ko) 1999-10-12 2005-09-23 전기광학장치

Country Status (5)

Country Link
US (2) US6830494B1 (ko)
EP (1) EP1093167B1 (ko)
KR (2) KR100736416B1 (ko)
CN (3) CN1905204B (ko)
TW (2) TW480722B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462514B1 (ko) * 2001-03-30 2004-12-17 산요덴키가부시키가이샤 반도체 장치 및 반도체 장치 제조용 마스크
KR100743105B1 (ko) * 2001-10-22 2007-07-27 엘지.필립스 엘시디 주식회사 유기 전계발광표시소자 및 그 제조방법
KR100830320B1 (ko) * 2007-04-16 2008-05-16 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
TW512543B (en) 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) * 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
JP2001341296A (ja) * 2000-03-31 2001-12-11 Seiko Epson Corp インクジェット法による薄膜形成方法、インクジェット装置、有機ｅｌ素子の製造方法、有機ｅｌ素子
US6822629B2 (en) 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
MY141175A (en) * 2000-09-08 2010-03-31 Semiconductor Energy Lab Light emitting device, method of manufacturing the same, and thin film forming apparatus
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6909111B2 (en) 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
TW525402B (en) * 2001-01-18 2003-03-21 Semiconductor Energy Lab Process for producing a light emitting device
US6822391B2 (en) * 2001-02-21 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic equipment, and method of manufacturing thereof
JP2002343578A (ja) * 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
JP3969698B2 (ja) * 2001-05-21 2007-09-05 株式会社半導体エネルギー研究所 発光装置の作製方法
US7199515B2 (en) * 2001-06-01 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting element and light emitting device using the element
US20020197393A1 (en) * 2001-06-08 2002-12-26 Hideaki Kuwabara Process of manufacturing luminescent device
JP4683772B2 (ja) * 2001-06-15 2011-05-18 株式会社半導体エネルギー研究所 発光装置の作製方法
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4593019B2 (ja) * 2001-06-25 2010-12-08 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2003022892A (ja) * 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd 発光装置の製造方法
JP4865165B2 (ja) 2001-08-29 2012-02-01 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4522698B2 (ja) * 2001-08-30 2010-08-11 シャープ株式会社 有機ｅｌ装置の製造方法
US20030166311A1 (en) * 2001-09-12 2003-09-04 Seiko Epson Corporation Method for patterning, method for forming film, patterning apparatus, film formation apparatus, electro-optic apparatus and method for manufacturing the same, electronic equipment, and electronic apparatus and method for manufacturing the same
US7488986B2 (en) * 2001-10-26 2009-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6956240B2 (en) * 2001-10-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US20030146692A1 (en) * 2002-01-11 2003-08-07 Seiko Epson Corporation Organic EL device and manufacturing method therefor, electrooptic apparatus, and electronic apparatus
JP4066661B2 (ja) * 2002-01-23 2008-03-26 セイコーエプソン株式会社 有機ｅｌ装置の製造装置および液滴吐出装置
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TWI285515B (en) 2002-02-22 2007-08-11 Semiconductor Energy Lab Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
US7148508B2 (en) * 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
JP3957277B2 (ja) * 2002-04-15 2007-08-15 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
US7474045B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
NL1020701C2 (nl) * 2002-05-29 2003-12-02 Stichting Energie Werkwijze en inrichting voor het op een laag van een nanokristallijn eerste materiaal aanbrengen van een laag van een tweede materiaal.
JP4217428B2 (ja) 2002-05-31 2009-02-04 キヤノン株式会社 表示装置
KR100478524B1 (ko) * 2002-06-28 2005-03-28 삼성에스디아이 주식회사 고분자 및 저분자 발광 재료의 혼합물을 발광 재료로사용하는 유기 전계 발광 소자
KR100840326B1 (ko) 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
JP2004087439A (ja) * 2002-07-05 2004-03-18 Toyota Industries Corp 照明装置及び液晶表示装置
JP2004069395A (ja) * 2002-08-02 2004-03-04 Nec Corp マイクロチップ、マイクロチップの製造方法および成分検出方法
TW554639B (en) * 2002-10-04 2003-09-21 Au Optronics Corp Method for fabricating an OLED device and the solid passivation
JP2004165068A (ja) * 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネルの製造方法
JP4306231B2 (ja) * 2002-11-19 2009-07-29 カシオ計算機株式会社 表示装置並びに表示装置の製造方法及び製造装置
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
WO2004057920A1 (ja) * 2002-12-19 2004-07-08 Semiconductor Energy Laboratory Co., Ltd. 表示装置及び表示装置の作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170179B2 (ja) * 2003-01-09 2008-10-22 株式会社 日立ディスプレイズ 有機ｅｌパネルの製造方法および有機ｅｌパネル
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7153539B2 (en) * 2003-06-24 2006-12-26 Eastman Kodak Company Apparatus and method of color tuning a light-emitting display
US20040265481A1 (en) * 2003-06-27 2004-12-30 Yoshihiro Kobayashi Method for manufacturing electroluminescent element
TWI407829B (zh) 2003-09-26 2013-09-01 Semiconductor Energy Lab 發光元件和其製法
US20050069713A1 (en) * 2003-09-30 2005-03-31 Rahul Gupta Capillary coating method
EP2276088B1 (en) * 2003-10-03 2018-02-14 Semiconductor Energy Laboratory Co, Ltd. Light emitting element, and light emitting device using the light emitting element
TWI253870B (en) * 2003-10-30 2006-04-21 Au Optronics Corp Active organic electroluminescence display and fabricating method thereof
WO2005050597A1 (en) 2003-11-14 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN101452893B (zh) 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
CN100551187C (zh) 2003-12-26 2009-10-14 株式会社半导体能源研究所 发光元件
TWI225008B (en) * 2003-12-31 2004-12-11 Ritdisplay Corp Ink-jet printing apparatus
JP4161964B2 (ja) * 2004-03-09 2008-10-08 セイコーエプソン株式会社 パターン形成方法、パターン形成システムおよび電子機器
JP4195411B2 (ja) * 2004-04-12 2008-12-10 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
KR100659057B1 (ko) * 2004-07-15 2006-12-21 삼성에스디아이 주식회사 박막 증착용 마스크 프레임 조립체 및 유기 전계 발광표시장치
JP2006295104A (ja) 2004-07-23 2006-10-26 Semiconductor Energy Lab Co Ltd 発光素子およびそれを用いた発光装置
KR101251622B1 (ko) * 2004-09-24 2013-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
US20060066235A1 (en) * 2004-09-27 2006-03-30 Brody Thomas P Receptacles for inkjet deposited PLED/OLED devices and method of making the same
KR101436791B1 (ko) * 2004-10-29 2014-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 재료, 발광 소자, 발광 장치 및 이의 제조방법
KR100651656B1 (ko) * 2004-11-29 2006-12-01 한국과학기술연구원 투명전도성 산화물 전극 접촉 재료를 갖는 상변화 메모리 셀
US20060132028A1 (en) * 2004-12-16 2006-06-22 Lexmark International, Inc. Electroluminescent display construction using printing technology
JP2006201423A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 色要素付き基板、成膜方法、電気光学装置および電子機器
KR101108148B1 (ko) * 2005-02-03 2012-02-09 삼성모바일디스플레이주식회사 유기 전계 발광 소자 및 이의 제조 방법
US8420227B2 (en) * 2005-03-23 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Composite material, light emitting element and light emitting device
US7851989B2 (en) * 2005-03-25 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20060104531A (ko) * 2005-03-30 2006-10-09 삼성에스디아이 주식회사 발광표시장치의 제조방법
EP1724852A3 (en) * 2005-05-20 2010-01-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, and electronic device
US8334057B2 (en) 2005-06-08 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
US8017252B2 (en) 2005-06-22 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance using the same
US7745989B2 (en) * 2005-06-30 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Light emitting element, light emitting device, and electronic apparatus
GB0518512D0 (en) * 2005-09-10 2005-10-19 Eastman Kodak Co A display element
JP2007115464A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd 表示素子の製造方法
KR20070054806A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 유기 발광 표시 장치
KR100661642B1 (ko) * 2005-11-28 2006-12-26 삼성전자주식회사 표시장치의 제조방법과 이에 의한 표시장치
EP1830422A3 (en) * 2006-03-03 2012-03-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US20070215883A1 (en) * 2006-03-20 2007-09-20 Dixon Michael J Electroluminescent Devices, Subassemblies for use in Making Electroluminescent Devices, and Dielectric Materials, Conductive Inks and Substrates Related Thereto
US8159128B2 (en) * 2006-07-05 2012-04-17 Ifire Ip Corporation Sealed thick film dielectric electroluminescent display
JP5084236B2 (ja) * 2006-11-30 2012-11-28 東京エレクトロン株式会社 デバイス製造装置およびデバイス製造方法
WO2008149874A1 (en) * 2007-06-08 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2008153087A1 (en) * 2007-06-15 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5343330B2 (ja) * 2007-06-28 2013-11-13 住友化学株式会社 薄膜形成方法、有機エレクトロルミネッセンス素子の製造方法、半導体素子の製造方法及び光学素子の製造方法
JP5315761B2 (ja) * 2008-04-15 2013-10-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置
KR101629637B1 (ko) 2008-05-29 2016-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법 및 발광장치의 제조방법
US8350468B2 (en) * 2008-06-30 2013-01-08 Samsung Display Co., Ltd. Organic electroluminescence display including a spacer and method for fabricating the same
KR100993426B1 (ko) 2008-11-10 2010-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP2010153365A (ja) * 2008-11-19 2010-07-08 Semiconductor Energy Lab Co Ltd 発光素子、発光装置、電子機器及び照明装置
KR101839292B1 (ko) * 2009-07-28 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 검사 방법 및 제조 방법
US8404500B2 (en) * 2009-11-02 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting element, light-emitting element, light-emitting device, lighting device, and electronic appliance
CN101853925B (zh) * 2010-04-21 2011-09-14 陕西科技大学 保护电极的oled/pled平板显示器件
US9429742B1 (en) 2011-01-04 2016-08-30 Nlight, Inc. High power laser imaging systems
US10095016B2 (en) 2011-01-04 2018-10-09 Nlight, Inc. High power laser system
US9409255B1 (en) 2011-01-04 2016-08-09 Nlight, Inc. High power laser imaging systems
JP5969216B2 (ja) 2011-02-11 2016-08-17 株式会社半導体エネルギー研究所 発光素子、表示装置、照明装置、及びこれらの作製方法
US9720244B1 (en) 2011-09-30 2017-08-01 Nlight, Inc. Intensity distribution management system and method in pixel imaging
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9310248B2 (en) 2013-03-14 2016-04-12 Nlight, Inc. Active monitoring of multi-laser systems
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9709810B2 (en) 2014-02-05 2017-07-18 Nlight, Inc. Single-emitter line beam system
CN104659038A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
US10532374B2 (en) * 2015-09-30 2020-01-14 Sumitomo Chemical Co., Ltd. Thin film production method and organic el device production method
KR102525822B1 (ko) 2017-07-06 2023-04-26 삼성디스플레이 주식회사 표시 소자 및 그 제조 방법
KR102486552B1 (ko) 2018-01-15 2023-01-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
EP3570329B1 (en) 2018-05-14 2022-12-14 Samsung Display Co., Ltd. Display device

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52122092A (en) 1976-04-06 1977-10-13 Sharp Corp Thin film el panel
US4356429A (en) 1980-07-17 1982-10-26 Eastman Kodak Company Organic electroluminescent cell
US4530750A (en) 1981-03-20 1985-07-23 A. S. Laboratories, Inc. Apparatus for coating optical fibers
US4539507A (en) 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
JPS6290260A (ja) 1985-10-16 1987-04-24 Tdk Corp サ−マルヘツド用耐摩耗性保護膜
US4720432A (en) 1987-02-11 1988-01-19 Eastman Kodak Company Electroluminescent device with organic luminescent medium
US4885211A (en) 1987-02-11 1989-12-05 Eastman Kodak Company Electroluminescent device with improved cathode
US4769292A (en) 1987-03-02 1988-09-06 Eastman Kodak Company Electroluminescent device with modified thin film luminescent zone
US5003221A (en) 1987-08-29 1991-03-26 Hoya Corporation Electroluminescence element
US4975338A (en) 1988-04-12 1990-12-04 Ricoh Company, Ltd. Thin film electroluminescence device
JP2742057B2 (ja) 1988-07-14 1998-04-22 シャープ株式会社 薄膜ｅｌパネル
US5189405A (en) 1989-01-26 1993-02-23 Sharp Kabushiki Kaisha Thin film electroluminescent panel
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US4950950A (en) 1989-05-18 1990-08-21 Eastman Kodak Company Electroluminescent device with silazane-containing luminescent zone
US5270267A (en) 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JPH0329291A (ja) 1989-06-27 1991-02-07 Sumitomo Bakelite Co Ltd 有機分散型ｅｌランプ用捕水フィルム
US5059862A (en) 1990-07-26 1991-10-22 Eastman Kodak Company Electroluminescent device with improved cathode
US5059861A (en) 1990-07-26 1991-10-22 Eastman Kodak Company Organic electroluminescent device with stabilizing cathode capping layer
US5073446A (en) 1990-07-26 1991-12-17 Eastman Kodak Company Organic electroluminescent device with stabilizing fused metal particle cathode
US5047687A (en) 1990-07-26 1991-09-10 Eastman Kodak Company Organic electroluminescent device with stabilized cathode
US5680185A (en) 1990-11-26 1997-10-21 Seiko Epson Corporation Polymer dispersed liquid crystal (PDLC) display apparatus
US5061617A (en) 1990-12-07 1991-10-29 Eastman Kodak Company Process for the preparation of high chloride tabular grain emulsions
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
EP0491521B1 (en) 1990-12-15 1997-03-12 Fujitsu Limited Process for producing diamond film
US5151629A (en) 1991-08-01 1992-09-29 Eastman Kodak Company Blue emitting internal junction organic electroluminescent device (I)
US5680165A (en) 1991-10-25 1997-10-21 Canon Kabushiki Kaisha Jet recording method
JPH05116297A (ja) 1991-10-25 1993-05-14 Canon Inc 噴射記録方法
US5294869A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5294870A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP2793102B2 (ja) 1993-06-23 1998-09-03 シャープ株式会社 Ｅｌ素子
FI92897C (fi) 1993-07-20 1995-01-10 Planar International Oy Ltd Menetelmä kerrosrakenteen valmistamiseksi elektroluminenssikomponentteja varten
JPH07109573A (ja) 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5552668A (en) 1993-10-15 1996-09-03 Seiko Precision Inc. Self-waterproofing electroluminescent device
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5482896A (en) 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
JP3463362B2 (ja) * 1993-12-28 2003-11-05 カシオ計算機株式会社 電界発光素子の製造方法および電界発光素子
JP2701738B2 (ja) 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
JP2639355B2 (ja) 1994-09-01 1997-08-13 日本電気株式会社 半導体装置およびその製造方法
US5962962A (en) 1994-09-08 1999-10-05 Idemitsu Kosan Co., Ltd. Method of encapsulating organic electroluminescence device and organic electroluminescence device
JP3097945B2 (ja) 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
DE69535970D1 (de) 1994-12-14 2009-08-06 Eastman Kodak Co Elektrolumineszente Vorrichtung mit einer organischen elektrolumineszenten Schicht
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US5889459A (en) 1995-03-28 1999-03-30 Matsushita Electric Industrial Co., Ltd. Metal oxide film resistor
US5771562A (en) 1995-05-02 1998-06-30 Motorola, Inc. Passivation of organic devices
US5688551A (en) 1995-11-13 1997-11-18 Eastman Kodak Company Method of forming an organic electroluminescent display panel
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機ｅｌ素子
US5811177A (en) 1995-11-30 1998-09-22 Motorola, Inc. Passivation of electroluminescent organic devices
US5686360A (en) 1995-11-30 1997-11-11 Motorola Passivation of organic devices
JPH09162415A (ja) 1995-12-09 1997-06-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW309633B (ko) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JP3036436B2 (ja) 1996-06-19 2000-04-24 セイコーエプソン株式会社 アクティブマトリックス型有機ｅｌ表示体の製造方法
CA2230584A1 (en) 1996-06-28 1998-01-08 Pelikan Produktions Ag Hydrophobic coating for ink jet printing heads
TW548686B (en) 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US5824374A (en) 1996-07-22 1998-10-20 Optical Coating Laboratory, Inc. In-situ laser patterning of thin film layers during sequential depositing
US5693956A (en) 1996-07-29 1997-12-02 Motorola Inverted oleds on hard plastic substrate
US20020075422A1 (en) 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
EP1367431B1 (en) 1996-09-19 2005-12-28 Seiko Epson Corporation Manufacturing method of a matrix type display device
JP3372848B2 (ja) 1996-10-31 2003-02-04 キヤノン株式会社 電子放出素子及び画像表示装置及びそれらの製造方法
JPH10208883A (ja) * 1996-11-20 1998-08-07 Hokuriku Electric Ind Co Ltd 発光装置とその製造方法
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
WO1998027570A1 (fr) 1996-12-17 1998-06-25 Toray Industries, Inc. Procede de fabrication d'ecran a plasma et dispositif correspondant
KR100226548B1 (ko) 1996-12-24 1999-10-15 김영환 웨이퍼 습식 처리 장치
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
US5952778A (en) 1997-03-18 1999-09-14 International Business Machines Corporation Encapsulated organic light emitting device
JPH10268360A (ja) 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP3290375B2 (ja) 1997-05-12 2002-06-10 松下電器産業株式会社 有機電界発光素子
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
US6198220B1 (en) 1997-07-11 2001-03-06 Emagin Corporation Sealing structure for organic light emitting devices
JP3941169B2 (ja) * 1997-07-16 2007-07-04 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
US6843937B1 (en) 1997-07-16 2005-01-18 Seiko Epson Corporation Composition for an organic EL element and method of manufacturing the organic EL element
KR100627091B1 (ko) * 1997-08-21 2006-09-22 세이코 엡슨 가부시키가이샤 액티브 매트릭스형 표시장치
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
GB9718393D0 (en) * 1997-08-29 1997-11-05 Cambridge Display Tech Ltd Electroluminescent Device
JP3861400B2 (ja) 1997-09-01 2006-12-20 セイコーエプソン株式会社 電界発光素子およびその製造方法
US5853905A (en) 1997-09-08 1998-12-29 Motorola, Inc. Efficient single layer electroluminescent device
WO1999021233A1 (en) 1997-10-17 1999-04-29 The Regents Of The University Of California Process for fabricating organic semiconductor devices using ink-jet printing technology and device and system employing same
KR100249784B1 (ko) 1997-11-20 2000-04-01 정선종 고분자복합막을이용한유기물혹은고분자전기발광소자의패키징방법
JPH11195487A (ja) 1997-12-27 1999-07-21 Tdk Corp 有機ｅｌ素子
EP0929104B1 (en) * 1998-01-09 2009-08-05 Sony Corporation Electroluminescence device and process for producing the same
JP3543170B2 (ja) 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
JPH11251059A (ja) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd カラー表示装置
KR100660384B1 (ko) 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 표시장치의 제조방법
US6268842B1 (en) 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
GB9808806D0 (en) * 1998-04-24 1998-06-24 Cambridge Display Tech Ltd Selective deposition of polymer films
TW410478B (en) 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6146225A (en) 1998-07-30 2000-11-14 Agilent Technologies, Inc. Transparent, flexible permeability barrier for organic electroluminescent devices
DE69831243T2 (de) 1998-10-13 2006-08-10 Sony Deutschland Gmbh Herstellungsverfahren einer Licht emittierenden Anzeigevorrichtung mit aktiver Matrix
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2000228284A (ja) 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
US6268695B1 (en) 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4578609B2 (ja) 1999-03-19 2010-11-10 株式会社半導体エネルギー研究所 電気光学装置
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
US6413645B1 (en) 2000-04-20 2002-07-02 Battelle Memorial Institute Ultrabarrier substrates
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
CN1212114C (zh) 2001-04-27 2005-07-27 昆明制药集团股份有限公司 口服灯盏花素缓释制剂

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462514B1 (ko) * 2001-03-30 2004-12-17 산요덴키가부시키가이샤 반도체 장치 및 반도체 장치 제조용 마스크
US6975065B2 (en) 2001-03-30 2005-12-13 Sanyo Electric Co., Ltd. Light-emitting device and light-emitting device manufacturing method
KR100743105B1 (ko) * 2001-10-22 2007-07-27 엘지.필립스 엘시디 주식회사 유기 전계발광표시소자 및 그 제조방법
KR100830320B1 (ko) * 2007-04-16 2008-05-16 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US20050035708A1 (en) 2005-02-17
EP1093167A2 (en) 2001-04-18
CN1596047B (zh) 2011-06-08
CN1179395C (zh) 2004-12-08
TW506134B (en) 2002-10-11
CN1905204B (zh) 2011-05-18
TW480722B (en) 2002-03-21
CN1596047A (zh) 2005-03-16
EP1093167B1 (en) 2012-07-25
KR20050098820A (ko) 2005-10-12
EP1093167A3 (en) 2007-02-21
US6830494B1 (en) 2004-12-14
KR100713032B1 (ko) 2007-05-02
US7745991B2 (en) 2010-06-29
CN1291786A (zh) 2001-04-18
KR100736416B1 (ko) 2007-07-09
CN1905204A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
KR100713032B1 (ko) 전기광학장치
JP4780826B2 (ja) 電気光学装置の作製方法
US9425403B2 (en) Light-emitting organic compound and EL display device utilizing the same
US9431470B2 (en) Display device
JP4854840B2 (ja) 発光装置の作製方法
KR100707888B1 (ko) 반도체장치 및 자동차 오디오 시스템
KR100682803B1 (ko) 전자 장치
JP2011096670A (ja) 発光装置の作製方法
KR20010066877A (ko) 전기광학 장치를 제작하는 방법
US8004184B2 (en) Electro-luminescent display device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13