CN100481512C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100481512C CN100481512C CNB2005100792571A CN200510079257A CN100481512C CN 100481512 C CN100481512 C CN 100481512C CN B2005100792571 A CNB2005100792571 A CN B2005100792571A CN 200510079257 A CN200510079257 A CN 200510079257A CN 100481512 C CN100481512 C CN 100481512C
- Authority
- CN
- China
- Prior art keywords
- hole
- dry etching
- contact hole
- profile
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
公开一种半导体器件及制造方法,当形成半导体层及源和漏电极的接触孔、正电极以源和漏电极的通孔、金属互连线间的通孔或通孔接触孔时,使用高腐蚀速率和高选择性干法腐蚀的至少一种进行干法腐蚀且在最终腐蚀处理中进行湿法腐蚀,可形成具不同圆锥角的多种轮廓的接触孔、通孔或通孔接触孔,且湿法干法处理时可完全去除腐蚀产生的残渣,由此可使接触孔、通孔和通孔接触孔具有优良接触特性。半导体器件包括:衬底;在衬底上形成并具有半导体层、栅绝缘层、栅电极和层间电介质的薄膜晶体管;及穿透栅绝缘层和层间电介质并暴露半导体层表面且具有多种轮廓的接触孔,接触孔上部分具有湿法腐蚀轮廓且下部分具有湿法和干法腐蚀轮廓的至少一种。
Description
技术领域
本发明涉及一种半导体器件及其制造方法,更具体地,涉及一种半导体器件及其制造方法,该制造方法包括:当形成半导体层以及源和漏电极的接触孔、正电极以及源和漏电极的通孔、金属互连线之间的通孔、或通孔接触孔时,进行使用高腐蚀速率干法腐蚀和高选择性干法腐蚀中的至少一种干法腐蚀并且在最终腐蚀过程中进行湿法腐蚀,以致接触孔、通孔或通孔接触孔可被形成为具有不同圆锥角的多种轮廓,并且当进行湿法干法处理时就可以完全去除因腐蚀而产生的腐蚀残渣,由此就能够使接触孔、通孔和通孔接触孔具有优良的接触性能。
背景技术
通常,硅薄膜晶体管(TFT)被应用于大面积的集成电路(IC),例如平板显示器、图像传感器、复印机、打印机、扫描仪等等。
平板显示器的实例包括液晶显示器(LCD)、有机电致发光(EL)器件等,并且平板显示器的典型技术是有机EL器件,其主要分为有源矩阵有机EL器件和无源矩阵有机EL器件,其中通过有源器件例如薄膜晶体管来控制有源矩阵有机EL器件中的每个像素,以致它在速率、视角和对比度方面优于无源矩阵有机EL器件,由此就能够实现具有非常高分辨率的屏幕。
将硅TFT用于有机EL器件的重要原因是:可以在400℃或更低的低温下进行处理,器件特性的稳定性可以非常优良,并且可以容易地在大面积玻璃衬底上实施集成。
图1A和1B是示出根据现有技术的TFT的接触孔的制造方法的剖面图。
首先,图1A示出了在衬底上形成缓冲层、半导体层、栅绝缘层、栅电极和层间电介质的工序剖面图。如图1A所示,缓冲层12由在绝缘衬底11例如塑料或玻璃上的氧化硅层或氮化硅层形成,然后形成非晶硅层。使非晶硅层结晶,以形成多晶硅层,然后构图该多晶硅层以形成半导体层13。然后,在衬底的整个表面上形成栅绝缘层14,在其上淀积用于形成栅电极的材料,然后构图该材料以形成栅电极15。随后,在衬底的整个表面之上,由氧化硅层或氮化硅层形成用于保护下面元件或使下面元件绝缘的层间电介质16。
接着,图1B示出了在衬底上采用光刻胶图形而形成接触孔的工序剖面图。如图1B所示,形成用于覆盖衬底的整个表面的光刻胶并用于通过曝光工序将接触孔的待形成区域进行开口的光刻胶图形17,并使用此光刻胶图形干法腐蚀光刻胶,以形成接触孔18。然后,去除光刻胶图形,用导电材料填充接触孔,在层间电介质上形成源和漏电极(未示出)。
然而,在上述形成接触孔的方法中,如图2所示,干法腐蚀会在接触孔18的下面形成聚合物21,接触孔18已经穿透了层间电介质17和栅绝缘层14并已暴露出半导体层13的表面,以致需要特定的聚合物去除溶液来去除聚合物,导致增加去除聚合物的工序,并且因过腐蚀22就会损伤半导体层的表面,从而使接触电阻不均匀。
发明内容
因此,本发明通过提供一种半导体器件及其制造方法就解决了与常规器件相关的上述问题,当形成半导体层以及源和漏电极的接触孔、正电极以及源和漏电极的通孔、在金属互连线之间的通孔、或通孔接触孔时,进行使用高腐蚀速率干法腐蚀和高选择性干法腐蚀中的至少一种干法腐蚀并且在最终腐蚀处理中进行湿法腐蚀,以致可以形成具有不同锥形角度的至少三种轮廓的接触孔、通孔或通孔接触孔,并且当进行湿法干法处理时就可以完全去除因腐蚀而产生的腐蚀残渣,由此就能够使接触孔、通孔和通孔接触孔具有优良的接触特性。
在本发明的一个示例性实施例中,半导体器件包括:衬底;在衬底上形成并具有半导体层、栅绝缘层、栅电极和层间电介质的薄膜晶体管;以及穿透栅绝缘层和层间电介质并暴露半导体层的表面且具有多种轮廓的接触孔,其中接触孔的上部分具有湿法腐蚀轮廓且下部分具有湿法腐蚀轮廓和干法腐蚀轮廓中的至少一种腐蚀轮廓。
在本发明的另一个示例性实施例中,半导体器件的制造方法包括:在衬底上形成半导体层、栅绝缘层、栅电极和层间电介质;在部分层间电介质和栅绝缘层上进行至少一次干法腐蚀处理和湿法腐蚀处理中的至少一种处理,以形成预定深度的接触孔;以及湿法腐蚀具有预定深度的接触孔以完成接触孔,以便暴露半导体层的表面并同时去除在腐蚀处理期间产生的腐蚀残渣。
在本发明的再一个示例性实施例中,半导体器件包括:衬底;在衬底上形成并具有源和漏电极的薄膜晶体管(TFT);在TFT之上形成的钝化层和平坦化层;以及穿透钝化层和平坦化层并暴露源和漏电极且具有多种轮廓的通孔,其中通孔的上部分具有湿法腐蚀轮廓且下部分具有湿法腐蚀轮廓和干法腐蚀轮廓中的至少一种腐蚀轮廓。
在本发明的再一个示例性实施例中,半导体器件的制造方法包括:在衬底上形成包括源和漏电极的薄膜晶体管(TFT);在TFT之上形成钝化层和平坦化层;在部分钝化层和平坦化层上进行至少一次干法腐蚀处理和湿法腐蚀处理中的至少一种处理,以形成预定深度的通孔;以及湿法腐蚀具有预定深度的通孔以完成此通孔,以便暴露源和漏电极并同时去除在腐蚀处理期间产生的腐蚀残渣。
在本发明的再一个示例性实施例中,半导体器件包括:衬底;在衬底上形成的金属互连线和层间电介质;以及穿透层间电介质并暴露金属互连线且具有多种轮廓的通孔,其中通孔的上部分具有湿法腐蚀轮廓且下部分具有湿法腐蚀轮廓和干法腐蚀轮廓中的至少一种腐蚀轮廓。
在本发明的再一个示例性实施例中,半导体器件的制造方法包括:在衬底上形成金属互连线和层间电介质;在部分层间电介质上进行至少一次干法腐蚀处理和湿法腐蚀处理中的至少一种处理,以形成预定深度的通孔;以及湿法腐蚀具有预定深度的通孔以完成此通孔,以便暴露金属互连线并同时去除在腐蚀处理期间产生的腐蚀残渣。
在本发明的再一个示例性实施例中,半导体器件包括:衬底;在衬底上形成的半导体层、栅绝缘层和栅电极;在衬底上形成的平坦化层;以及穿透平坦化层和栅绝缘层并暴露半导体层且具有多种轮廓的通孔接触孔,其中通孔接触孔的上部分具有湿法腐蚀轮廓且下部分具有湿法腐蚀轮廓和干法腐蚀轮廓中的至少一种腐蚀轮廓。
在本发明的再一个示例性实施例中,半导体器件的制造方法包括:在衬底上形成半导体层、栅绝缘层和栅电极;在衬底上形成平坦化层;在部分栅绝缘层和平坦化层上进行至少一次干法腐蚀处理和湿法腐蚀处理中的至少一种处理,以形成预定深度的通孔接触孔;以及湿法腐蚀具有预定深度的通孔接触孔以完成此通孔接触孔,以便暴露半导体层并同时去除在腐蚀处理期间产生的腐蚀残渣。
在本发明的再一个示例性实施例中,半导体器件包括:衬底;在衬底上形成的半导体层、栅绝缘层、栅电极和层间电介质;包括接触孔的薄膜晶体管(TFT)区,该接触孔穿透栅绝缘层和层间电介质、暴露半导体层的表面且具有多种轮廓,其中接触孔的上部分具有湿法腐蚀轮廓且下部分具有湿法腐蚀轮廓和干法腐蚀轮廓中的至少一种腐蚀轮廓;在衬底上形成且与TFT区隔开一预定间隔的金属互连线和绝缘层;以及包括通孔的金属互连区,该通孔穿透绝缘层并具有多种轮廓,其中通孔的上部分具有湿法腐蚀轮廓且下部分具有湿法腐蚀轮廓和干法腐蚀轮廓中的至少一种腐蚀轮廓。
在本发明的再一个示例性实施例中,半导体器件的制造方法包括:在衬底的薄膜晶体管(TFT)区上形成半导体层、栅绝缘层和栅电极,并且在与TFT区隔开一预定间隔的金属互连线区中形成金属互连线;在TFT区中形成层间电介质,并且在金属互连线区中形成绝缘层;在金属互连线区中的绝缘层以及在TFT区中的层间电介质和栅绝缘层的一部分上进行至少一次干法腐蚀处理和湿法腐蚀处理中的至少一种处理,以形成每个都具有预定深度的接触孔和通孔;以及湿法腐蚀每个都具有预定深度的接触孔和通孔,以便完成接触孔和通孔从而暴露金属互连线区中的金属互连线和TFT区中的半导体层并同时去除在腐蚀处理期间产生的腐蚀残渣。
附图说明
将参照附图并参照确定的示例性实施例来描述本发明的上述和其它特征,其中:
图1A和1B是示出根据现有技术的TFT的接触孔的形成方法的剖面图;
图2是示出根据现有技术所形成的接触孔的问题的剖面图;
图3A-3E是示出根据本发明的实施例的接触孔形成方法和使用该接触孔的工序的剖面图;
图4A-4G是示出根据本发明的其它实施例的接触孔形成方法的剖面图,以及使用接触孔的工序的剖面图和剖面照片;
图5A-5E是示出根据本发明的其它实施例的通孔形成方法以及使用通孔的工序的剖面图;
图6A-6E是示出根据本发明的再一个实施例的通孔形成方法以及使用通孔的工序的剖面图;
图7A-7E是示出根据本发明的再一个实施例的通孔形成方法以及使用通孔的工序的剖面图;
图8A-8E是示出根据本发明的再一个实施例的通孔形成方法以及使用通孔的工序的剖面图;
图9A-9E是示出根据本发明的再一个实施例的通孔接触孔形成方法以及使用通孔接触孔的工序的剖面图;
图10A-10E是示出根据本发明的再一个实施例的通孔接触孔形成方法以及使用通孔接触孔的工序的剖面图;
图11是示出根据本发明的再一个实施例的同时形成接触孔和通孔的方法以及使用此接触孔和通孔的半导体器件的剖面图;以及
图12是示出根据本发明的再一个实施例的同时形成接触孔和通孔的方法以及使用此接触孔和通孔的工序的剖面图。
具体实施方式
通过以下参照附图的详细说明,本发明的上述目的、它的技术构思和它的操作效果的细节将变得明显,附图中展现了本发明的示例性实施例。
(第一实施例)
图3A-3E是示出根据本发明的实施例的接触孔形成方法和使用此接触孔的工序的剖面图。
首先,图3A是在衬底上形成缓冲层、半导体层、栅绝缘层、栅电极和层间电介质的工序剖面图。如图3A所示,在绝缘衬底101例如塑料或玻璃上形成缓冲层102。缓冲层102起到防止产生自绝缘衬底的水汽或杂质扩散的作用,或者起到当进行结晶时通过调整热传导速度就容易地进行半导体层的结晶的作用。
接着,在缓冲层102上形成非晶硅层,然后使该非晶硅层结晶成为多晶硅层或单晶硅层,对其进行构图以形成半导体层103。在此情况下,对非晶硅层可以使用化学气相淀积(CVD)方法或物理气相淀积(PVD)方法。此外,当形成非晶硅层时或在形成非晶硅层之后,可以实施使非晶硅层脱水以降低氢浓度的工序。
接着,在其中已经形成有半导体层的衬底的整个表面之上形成栅绝缘层104,在栅绝缘层上形成用于形成栅电极的材料,并构图该材料以形成栅电极105。在形成栅电极105之后,可以采用栅电极作为掩膜,实施注入杂质离子的工序,由此进行在半导体层中限定出源和漏区以及沟道区的工序。
然后,在衬底的整个表面之上形成层间电介质,该层间电介质起到保护形成在下面的元件或使这些元件彼此电绝缘的作用。
在此情况下,缓冲层、栅绝缘层和层间电介质由氧化物层例如氧化硅层或氮化物层例如氮化硅层形成。
接着,图3B是说明用于形成衬底上的接触孔的光刻胶图形的形成步骤的剖面图。如图3B所示,在其上已经形成了缓冲层、半导体层、栅绝缘层和栅电极的衬底之上,形成用于形成接触孔的光刻胶图形107。
光刻胶图形107以一种方式形成,即,采用旋涂方法或喷涂方法将它首先涂覆在衬底上,并且随后实施曝光和显影处理。
接着,图3C是说明通过利用光刻胶图形干法腐蚀层间电介质和栅绝缘层的一部分从而形成具有预定深度的接触孔的步骤的剖面图。如图3C所示,采用光刻胶图形107干法腐蚀层间电介质106和栅绝缘层104,由此形成具有预定深度的接触孔108。
在此情况下,如图3C的区域A和B中所示,可以使用穿透层间电介质并仅仅腐蚀部分栅绝缘层的方法和仅仅腐蚀部分层间电介质的方法。可选择地,可以使用穿透层间电介质但不腐蚀栅绝缘层以形成接触孔的方法,然而在同一图中未示出此方法。换句话说,接触孔可以通过干法腐蚀处理来形成为具有所需深度,这是为了通过干法腐蚀处理不会损伤其下形成的半导体层,防止其下的半导体层被暴露和残渣例如聚合物附着于其上,且按照所需形状来形成接触孔的轮廓(profile)。
此外,当实施干法腐蚀时,可以以高腐蚀速率来腐蚀层间电介质和栅绝缘层,以致可以调整接触孔的圆锥角(taper angle)以及接触孔的深度,并且通过本发明的干法腐蚀就可以将接触孔腐蚀成具有几乎垂直于所形成层的角度。在此情况下,通过干法腐蚀形成的接触孔圆锥角109就可以在60°-90°的可接受范围,优选在75°-90°的范围。
在此情况下,对于干法腐蚀,可以使用离子腐蚀处理例如离子束腐蚀处理和射频(RF)溅射腐蚀处理、或反应腐蚀处理例如反应离子腐蚀处理。
接着,图3D是说明湿法腐蚀形成为预定深度的接触孔以暴露半导体层表面的步骤的剖面图,由此完成此接触孔。如图3D所示,完成通过干法腐蚀蚀刻成预定深度的接触孔,以通过湿法腐蚀暴露半导体层130的表面。
在此情况下,如图3D的区域A中所示,可以不去除光刻胶图形,可以湿法腐蚀通过干法腐蚀形成的接触孔,以暴露出半导体层的表面,并且可以通过各向同性湿法腐蚀形成小的接触孔圆锥角110,或者如图3D的区域B中所示,可以去除光刻胶图形,并且可以通过各向同性湿法腐蚀形成小的接触孔圆锥角。当在去除光刻胶图形之后实施湿法腐蚀时,层间电介质的表面被腐蚀从而趋向于减少层间电介质的厚度,然而,当考虑到上述状态而形成层间电介质时就不会存在问题。
在此情况下,通过湿法腐蚀形成的接触孔的圆锥角(taper angle)就具有5°-60°的范围,优选5°-45°的范围。此外,实施湿法腐蚀,以便采用对于层间电介质或栅绝缘层具有高选择性的腐蚀溶液来湿法腐蚀半导体层,从而甚至在暴露出半导体层表面时所述半导体层根本不被湿法腐蚀溶液损坏,并且还可以去除其上产生的一些聚合物残渣。
因此,形成了具有两种轮廓的接触孔114,以便接触孔的上部分具有通过湿法腐蚀形成的轮廓111,且接触孔的下部分具有通过干法腐蚀形成的轮廓112。
图3E是采用具有上述两种轮廓的接触孔的TFT的形成工序的剖面图。如图3E所示,在已经形成了两种轮廓的接触孔的衬底的整个表面之上,淀积用于形成源和漏电极的材料,然后构图此材料,以形成源和漏电极113,由此完成TFT。结果,源和漏电极与半导体层之间的接触孔由两种轮廓接触孔114形成,使接触孔114的上部分具有湿法腐蚀轮廓且使其下部分具有干法腐蚀轮廓,以致完全去除聚合物残渣,就不会具有因残渣引起的接触电阻,并且不会腐蚀半导体层的表面,以至半导体层的表面不会被损伤,并且接触孔的两种轮廓易于用源和漏电极的形成材料来填充此接触孔。
(第二实施例)
图4A-4G是示出了根据本发明的另一个实施例的接触孔形成方法的剖面图,以及使用此接触孔的工序的剖面图和剖面照片。
首先,图4A是说明在衬底上形成缓冲层、半导体层、栅绝缘层、栅电极和层间电介质的步骤的剖面图。如图4A所示,在绝缘衬底151例如塑料或玻璃上形成缓冲层152。缓冲层152起到防止产生自绝缘衬底的水汽或杂质扩散的作用,或者起到当进行结晶时通过调整热传导速度就容易地进行半导体层的结晶的作用。
接着,在缓冲层152上形成非晶硅层,然后使该非晶硅层结晶,以形成多晶硅层或单晶硅层,并对其进行构图,以形成半导体层153。在此情况下,对非晶硅层可以使用CVD方法或PVD方法。此外,当形成非晶硅层时或在形成非晶硅层之后,可以实施使非晶硅层脱水以降低氢浓度的工序。
接着,在其中已经形成有半导体层的衬底的整个表面之上形成栅绝缘层154,在栅绝缘层154上形成用于形成栅电极的材料,并构图该材料,以形成栅电极155。在形成栅电极155之后,可以采用栅电极155作为掩膜实施注入杂质离子的工序,由此进行在半导体层中限定出源和漏区以及沟道区的工序。
然后,在衬底的整个表面之上形成层间电介质156,该层间电介质156起到保护其下形成的元件或使元件相互电绝缘的作用。
在此情况下,缓冲层152、栅绝缘层154和层间电介质155由氧化物层例如氧化硅层或氮化物层例如氮化硅层形成。
在必须的情况下将形成缓冲层152,以致当不需要缓冲层152时则可以不形成它。
接着,图4B是说明用于形成衬底上的接触孔的光刻胶图形的形成步骤的剖面图。如图4B所示,在其上已经形成了缓冲层、半导体层、栅绝缘层和栅电极的衬底之上,形成用于形成接触孔的光刻胶图形157。
如下形成光刻胶图形157,首先采用旋涂方法或喷涂方法将它涂覆在衬底上,并且随后实施曝光和显影处理。
接着,图4C是说明以高腐蚀速率干法腐蚀层间电介质和栅绝缘层的一部分以具有第一深度的步骤的剖面图。如图4C所示,采用光刻胶图形157,以高腐蚀速率干法腐蚀层间电介质156和栅绝缘层154,由此形成具有第一深度的第一接触孔158。
在此情况下,如图4C的区域A和B中所示,可以使用穿透层间电介质并仅仅腐蚀部分栅绝缘层的方法和仅仅腐蚀部分层间电介质的方法。可选择地,可以使用穿透层间电介质但不腐蚀栅绝缘层以形成接触孔的方法,然而在同一图中未示出此方法。换句话说,可以通过高腐蚀速率的干法腐蚀来形成具有所需深度的接触孔,这是为了通过干法腐蚀处理不会损伤其下形成的半导体层,防止其下的半导体层被暴露和不会残留例如粘附其上的聚合物,且按照所需形状来形成接触孔的轮廓。
此外,由于高腐蚀速率,可以快速地干法腐蚀层间电介质和栅绝缘层。在此情况下,通过干法腐蚀形成的具有第一深度的第一接触孔的圆锥角159就可以在30°-70°的可接受范围,优选在30°-50°的范围。
在此情况下,对于高腐蚀速率的干法腐蚀,可以使用离子腐蚀处理例如离子束腐蚀处理和射频(RF)溅射腐蚀处理,或反应腐蚀处理例如反应离子腐蚀处理和感应耦合等离子体腐蚀处理。
接着,图4D是说明按照对于半导体层具有高选择性的方式干法腐蚀已经被腐蚀为第一深度的栅绝缘层和层间电介质由此具有第二深度的步骤的剖面图。如图4D所示,通过高选择性腐蚀,腐蚀已按照高腐蚀速率的干法腐蚀方式蚀刻成具有第一深度的第一接触孔的栅绝缘层和层间电介质,以致半导体层具有对于栅绝缘层和层间电介质的高选择性,由此形成具有第二深度的第二接触孔160。在此情况下,在第二接触孔的下部分中维持第一接触孔的轮廓,这源于以下的事实,即高选择性腐蚀方式下的腐蚀速率低同时对于栅绝缘层或层间电介质的腐蚀选择性高。
在此情况下,高选择性的干法腐蚀意味着对于栅绝缘层和层间电介质的腐蚀速率高且对于半导体层的腐蚀速率低,以致通过高选择性干法腐蚀来腐蚀栅绝缘层和层间电介质而几乎不腐蚀半导体层,并且因为不怎麽使光刻胶图形凹陷,所以通过高选择性干法腐蚀形成的具有第二深度的第二接触孔的圆锥角161具有几乎垂直于相邻层的轮廓,此圆锥角大于具有第一深度的第一接触孔的圆锥角。换句话说,通过高选择性干法腐蚀形成的具有第二深度的第二接触孔的圆锥角在60°-90°的范围。在此情况下,优选此圆锥角在70°-90°的范围。
如图4D的区域A中所示,可以将具有第二深度的第二接触孔形成为不暴露出半导体层的深度,或者如图4D的区域B中所示,可以将具有第二深度的第二接触孔形成为暴露出半导体层的深度。这是可能的,因为通过高选择性干法腐蚀仅仅腐蚀栅绝缘层和层间电介质而几乎不腐蚀半导体层,以致甚至当如图4D的区域B中所示暴露半导体层时几乎不损伤半导体层的表面。然而,根据具体情况高选择性干法腐蚀也会影响半导体层,以致可将半导体层腐蚀为区域A中所示的不暴露出半导体层的深度,由此就最初地避免了它受损伤或过腐蚀。
在此情况下,对于高选择性干法腐蚀处理,可以使用离子束腐蚀处理例如高腐蚀速率的干法腐蚀处理、离子腐蚀处理例如RF溅射腐蚀处理、或反应腐蚀处理例如反应离子腐蚀处理和感应耦合等离子体腐蚀处理。此外,在本发明中不进行具体限定,然而假定高腐蚀速率的干法腐蚀和高选择性干法腐蚀使用离子腐蚀处理或反应腐蚀处理,并且在高腐蚀速率干法腐蚀的情况下采用CF4/O2或SF6/O2气体,在高选择性干法腐蚀的情况下采用具有高CF比的C4F8、CHF3或C2HF5气体。
接着,图4E是说明对已腐蚀成第二深度的区域湿法腐蚀以形成第三接触孔的步骤的剖面图。如图4E所示,湿法腐蚀通过高腐蚀速率干法腐蚀和高选择性的干法腐蚀而形成的第一和第二接触孔,以形成第三接触孔162,这样完成此接触孔。湿法腐蚀可以优选采用湿法腐蚀溶液例如稀释的氢氟酸(DHF)或含有缓冲剂的氢氟酸(BHF),该湿法腐蚀溶液完全不会腐蚀半导体层。采用此腐蚀溶液来腐蚀半导体层的表面和接触孔的侧面,以去除其上的杂质或聚合物残渣,由此在半导体层上就不会有杂质。
在此情况下,如图4E的区域A中所示,可以不去除光刻胶图形,可以湿法腐蚀通过高腐蚀速率干法腐蚀和高选择性的干法腐蚀形成的第一和第二接触孔,以暴露出半导体层的表面(或者,当已经暴露该表面时就增加第一和第二接触孔的各宽度),通过各向同性湿法腐蚀可以形成小的第三接触孔的圆锥角143,或者如图4E的区域B中所示,可以去除光刻胶图形,并通过各向同性湿法腐蚀可以形成小的第三接触孔的圆锥角。当在去除了光刻胶图形之后实施湿法腐蚀时,层间电介质的表面被腐蚀从而趋向于减少层间电介质的厚度,然而,当考虑到上述状态将形成层间电介质时就不会存在问题。
在此情况下,通过湿法腐蚀形成的第三接触孔的圆锥角具有5°-50°的范围,优选具有5°-35°的范围。此外,实施湿法腐蚀,以致用相对于层间电介质或栅绝缘层具有高选择性的腐蚀溶液来湿法腐蚀半导体层,由此甚至当暴露或已经暴露出半导体层的表面时,通过此湿法腐蚀溶液完全不会损伤半导体层,并且也可以去除其上产生的一些聚合物残渣。
结果,就完成了含有第一、第二和第三接触孔的三种轮廓接触孔,这样,就使三种轮廓接触孔的上部分形成为具有湿法腐蚀轮廓、它的中央部分形成为具有大圆锥角的高选择性的干法腐蚀轮廓、并且它的下部分形成为具有小圆锥角的高腐蚀速率的干法腐蚀轮廓。
接着,图4F是采用上述三种轮廓的接触孔来形成TFT的工序的剖面图。如图4F所示,在形成了具有上述三种轮廓的接触孔的衬底的整个表面之上,淀积用于形成源和漏电极的材料,然后构图此材料,以形成源和漏电极164,由此完成TFT。结果,就将在源和漏电极与半导体层之间的接触孔形成为具有高腐蚀速率干法腐蚀轮廓的三种轮廓接触孔165,其中三种轮廓接触孔的上部分具有湿法腐蚀轮廓、它的中央部分具有大圆锥角的高选择性的干法腐蚀轮廓、并且它的下部分具有小圆锥角的高腐蚀速率的干法腐蚀轮廓,以致因为完全去除了聚合物残渣而不会存在接触电阻,不会腐蚀半导体层的表面,由此半导体层的表面就不会有损伤,并且接触孔的三种轮廓易于用形成源和漏电极的材料来填充此接触孔,通过湿法腐蚀就去除了在此处理期间易于产生的自然氧化物层,这样就能够降低由自然氧化物层引起的接触电阻。
接着,图4G是采用上述三种轮廓的接触孔而形成的源和漏电极的剖面照片。图4G是图4F的区域A的放大照片,并且第一缓冲层172和第二缓冲层173由玻璃衬底171上的氧化物层或氮化物层形成,如同一图中所示,在第二缓冲层173上形成半导体层174。
接着,在半导体层174上形成栅绝缘层175,形成在照片中未示出的栅电极,并形成层间电介质176。
通过在本发明的第一实施例中所述的高腐蚀速率干法腐蚀、高选择性干法腐蚀和湿法腐蚀,腐蚀层间电介质176和栅绝缘层175,由此形成具有三种轮廓的接触孔177以及源和漏电极178。在此情况下,三种轮廓的形状表示为虚线179。
接着,在衬底的整个表面上形成钝化层180,并且实施后续工序,从而形成TFT,可以使用此TFT来形成显示器件。
在此情况下,如照片中所示,由于在三种轮廓的接触孔中形成的源和漏电极具有带高腐蚀速率干法腐蚀轮廓的第一接触孔177a、具有高选择性干法腐蚀轮廓的第二接触孔177b和具有湿法腐蚀轮廓的第三接触孔177c,就能够看出,通过具有缓变台阶覆盖的三种轮廓接触孔,就缓变地形成源和漏电极。此外,可以调整三种轮廓接触孔中第一接触孔的第一深度181a、第二接触孔的第二深度181b和第三接触孔的第三深度181c,以便易于调整三种轮廓接触孔的台阶覆盖。然而,在上述说明书中没有描述第三深度181c,它等于从接触孔的深度减去第一和第二深度的深度。
(第三实施例)
图5A-5E是示出了根据本发明的另一个实施例的通孔的形成方法以及使用此通孔的工序的剖面图。
首先,图5A是在衬底上形成缓冲层、半导体层、栅绝缘层、栅电极、层间电介质以及源和漏电极的步骤的剖面图。如图5A所示,在绝缘衬底201例如塑料或玻璃上形成缓冲层202。
接着,在缓冲层202上形成非晶硅层,然后使该非晶硅层结晶成为多晶硅层或单晶硅层,并对其进行构图,以形成半导体层203。在此情况下,对非晶硅层可以使用CVD方法或PVD方法。
接着,在其中已经形成有半导体层的衬底的整个表面之上形成栅绝缘层204,在栅绝缘层204上形成用于形成栅电极的材料,并构图该材料,以形成栅电极205。在形成栅电极205之后,可以采用栅电极205作为掩膜实施注入杂质离子的工序,由此进行在半导体层中限定出源和漏区以及沟道区的工序。
然后,在衬底的整个表面之上形成层间电介质206。在此情况下,缓冲层202、栅绝缘层204和层间电介质206由氧化物层例如氧化硅层或氮化物层例如氮化硅层形成。
接着,在层间电介质206和栅绝缘层204中形成采用第一实施例所述的方法具有两种轮廓的接触孔,由此形成源和漏电极207,或者采用典型工艺来形成接触孔,由此形成源和漏电极207,这就形成了TFT。
接着,图5B是说明在TFT上形成钝化层和平坦化层的步骤的剖面图。如图5B所示,在其上已经形成了TFT的衬底之上,顺序形成钝化层208和平坦化层209。
在平坦化层209上形成光刻胶,通过曝光和显影处理,形成用于形成通孔的光刻胶图形210。
接着,图5C是说明通过利用光刻胶图形210、干法腐蚀钝化层208和平坦化层209的一部分、形成具有预定深度的通孔的步骤的剖面图。如图5C所示,采用光刻胶图形210,以高腐蚀速率干法腐蚀钝化层208和平坦化层209的此部分,由此形成通孔211。在此情况下,可以在平坦化层209和钝化层208中形成通孔的一个深度,如图5C中所示,通过此深度穿透平坦化层209并腐蚀钝化层208的一部分,或者如第一实施例中所述,还可以形成通孔,以致仅仅腐蚀平坦化层209或腐蚀平坦化层209的一部分。此外,通过具有低选择性和高腐蚀速率的干法腐蚀处理,实施此干法腐蚀。
将通过干法腐蚀形成的通孔的圆锥角形成为几乎垂直于相邻层,并且圆锥角在60°-90°的范围内可以接受,优选在75°-90°的范围。在此情况下,对于干法腐蚀,可以使用与第一实施例中实施的相同的离子腐蚀处理或反应腐蚀处理。
接着,图5D是说明湿法腐蚀具有预定深度的通孔以暴露源和漏电极、由此完成此通孔的步骤的剖面图。如图5D所示,湿法腐蚀通过干法腐蚀已腐蚀成预定深度的通孔,以暴露出源和漏电极207的表面。在此情况下,将通过湿法腐蚀形成的通孔的圆锥角形成为小于通过干法腐蚀形成的通孔的圆锥角。将圆锥角形成为5°-60°的范围,优选5°-45°的范围。在此情况下,与第一实施例中的描述相同,可以在去除光刻胶图形后实施湿法腐蚀处理。
此外,与第一实施例中的描述相同,用相对于下面的源和漏电极的高选择性来湿法腐蚀平坦化层和钝化层,以致不会腐蚀源和漏电极的表面并且仅仅腐蚀钝化层和平坦化层。而且,通过湿法腐蚀处理就完全去除了例如聚合物的杂质,这就初始地避免了产生例如由杂质引起接触电阻增加的问题。
结果,通过顺序干法腐蚀和湿法腐蚀形成的通孔211就成为了具有两种轮廓的通孔214、其穿透钝化层和平坦化层以暴露源和漏电极,由此它的上部分具有湿法腐蚀轮廓212且它的下部分具有干法腐蚀轮廓213。
接下来,图5E是采用上述通孔的显示器件的形成工序的剖面图。如图5E所示,在衬底上已经形成了一种器件例如TFT,当形成通孔以便暴露TFT的源和漏电极207时,就使用具有本发明的两种轮廓的通孔214来暴露源和漏电极,并且在衬底的整个表面之上形成透明电极即正电极215。未示出随后形成发光层和负电极的步骤,然而,形成发光层和负电极由此就形成了显示器件例如有机EL器件。
当在其中已经形成了常规通孔的平坦化层上将形成作为正电极的透明电极时,就可以在其中形成了具有本发明的两种轮廓的通孔的平坦化层上淀积透明电极,这样就能够使形貌更少变化,从而均匀地形成透明电极,以致就能够克服通孔的圆锥角太大以至不能均匀地形成透明电极的问题。
(第四实施例)
图6A-6E是示出了根据本发明的再一个实施例的通孔的形成方法以及使用此通孔的工序的剖面图。
首先,图6A是说明在衬底上形成缓冲层、半导体层、栅绝缘层、栅电极、层间电介质、源和漏电极、钝化层和平坦化层的步骤的剖面图。如图6A所示,在绝缘衬底251例如塑料或玻璃上形成缓冲层252。在此情况下,钝化层除了它的自身功能之外还可以起到平坦化层的作用,从而如果不需要,就可以省略平坦化层。
接着,在缓冲层252上形成非晶硅层,然后使该非晶硅层结晶成为多晶硅层或单晶硅层,并对其进行构图,以形成半导体层253。在此情况下,对非晶硅层可以使用CVD方法或PVD方法。
接着,在其中形成有半导体层的衬底的整个表面之上形成栅绝缘层254,在栅绝缘层254上形成用于形成栅电极的材料,并构图该材料,以形成栅电极255。在形成栅电极255之后,可以采用栅电极255作为掩膜,实施注入杂质离子的工序,由此进行在半导体层中限定出源和漏区以及沟道区的工序。此外,如果不需要,就可以省略缓冲层252。
然后,在衬底的整个表面之上形成层间电介质256。在此情况下,缓冲层252、栅绝缘层254和层间电介质256由氧化物层例如氧化硅层或氮化物层例如氮化硅层形成。
接着,采用在第二实施例中所述的方法,可使用层间电介质256和栅绝缘层254,以形成具有三种轮廓的接触孔,由此形成源和漏电极257,或者可以实施典型工艺来形成接触孔和形成源和漏电极257,这样按照次序就形成了TFT。
然后,在其中已经形成了TFT的衬底之上,顺序淀积钝化层258和平坦化层259。
然后,在平坦化层上涂覆光刻胶,通过曝光和显影处理,形成用于形成通孔的光刻胶图形260。
接着,图6B是说明采用光刻胶图形以高腐蚀速率干法腐蚀钝化层和平坦化层的一部分以形成第一深度的通孔的步骤的剖面图。如图6B所示,采用光刻胶图形260,以高腐蚀速率干法腐蚀钝化层258和平坦化层259的此部分,由此形成第一通孔261。在此情况下,可以在平坦化层和钝化层中形成第一通孔261的第一深度,如图6B所示,通过此深度穿透平坦化层并腐蚀钝化层的一部分,或者如第二实施例中所述,还可以形成通孔以致仅仅腐蚀平坦化层或腐蚀平坦化层的一部分。此外,通过具有低选择性和高腐蚀速率的干法腐蚀处理,实施此高腐蚀速率的干法腐蚀。
以高腐蚀速率来腐蚀钝化层或平坦化层,从而形成通过高腐蚀速率干法腐蚀形成的第一通孔的圆锥角262,并且此圆锥角可以在30°-70°的容许范围,优选在30°-50°的范围。在此情况下,对于干法腐蚀,可以使用与第二实施例中实施的相同的离子腐蚀处理或反应腐蚀处理。
接着,图6C是说明用高选择性干法腐蚀具有第一深度的第一通孔以形成第二通孔的步骤的剖面图。如图6C所示,通过用相对于源和漏电极的高选择性腐蚀平坦化层和钝化层的高选择性干法腐蚀,进一步腐蚀利用干法腐蚀已腐蚀成第一深度的第一通孔,由此与第二实施例中所述一样,形成允许暴露或不允许暴露源和漏电极表面的具有第二深度的第二通孔263。在此情况下,就可以将与第二实施例中所述一样的相同原因应用于这种情况,以致可以暴露出源和漏电极的表面。
在此情况下,高选择性干法腐蚀能够使对于平坦化层和钝化层的腐蚀速率高、并且使对于源和漏电极的腐蚀速率低。结果,通过高选择性干法腐蚀腐蚀了平坦化层和钝化层而几乎不腐蚀半导体层,通过高选择性干法腐蚀形成的具有第二深度的第二通孔的圆锥角264也会变得大于具有第一深度的第一通孔的圆锥角。换句话说,通过高选择性干法腐蚀形成的具有第二深度的第二通孔的圆锥角就具有60°-90°的范围,优选70°-90°的范围。
接着,图6D是说明湿法腐蚀已腐蚀成第二深度的区域以形成第三通孔的步骤的剖面图。如图6D所示,湿法腐蚀通过高腐蚀速率干法腐蚀和高选择性干法腐蚀形成的第一和第二接触孔,形成第三通孔265,由此完成通孔。
在此情况下,如图6D所示,可不去除光刻胶图形,可湿法腐蚀通过高腐蚀速率干法腐蚀和高选择性干法腐蚀形成的第一和第二通孔,以暴露源和漏电极的表面(或者当已经暴露了此表面时就会增加第一和第二通孔的各宽度),并且可通过各向同性湿法腐蚀形成小的第三通孔的圆锥角266,或者可以去除光刻胶图形,通过与第二实施例中所述的各向同性腐蚀,可形成小的第三通孔的圆锥角,然而,这没有在图6D中进行示出。
优选采用完全不腐蚀源和漏电极的湿法腐蚀溶液实施此湿法腐蚀。采用腐蚀溶液,以至不会在源和漏电极的表面上或者在接触孔的侧壁上保留自然氧化物层、杂质或聚合物残渣,以致没有杂质残留于半导体层的表面。
在此情况下,通过湿法腐蚀形成的第三通孔的圆锥角就可以在5°-50°的范围,优选5°-35°的范围。此外,采用湿法腐蚀溶液来实施此湿法腐蚀,以致用相对于源和漏电极具有高选择性的湿法腐蚀溶液来湿法腐蚀平坦化层和钝化层,从而其中暴露或已经暴露源和漏电极表面的该源和漏电极的该表面完全可以不被湿法腐蚀溶液损伤,也可去除其上产生的一些聚合物残渣。
结果,完成了含有第一、第二和第三通孔的三种轮廓通孔,其就能够使三种轮廓通孔的上部分形成为湿法腐蚀轮廓、它的中央部分形成为具有大圆锥角的高选择性干法腐蚀轮廓并且它的下部分形成为具有小圆锥角的高腐蚀速率干法腐蚀轮廓。
图6E是采用上述三种轮廓通孔的显示器件的形成工序的剖面图。如图6E所示,在衬底上就已经形成了一种器件例如TFT,当形成通孔以便暴露TFT的源和漏电极257时,就使用具有本发明的三种轮廓的通孔267来暴露源和漏电极,并且在衬底的整个表面之上形成透明电极即像素电极268。在此情况下,在通孔中就形成了用于将源和漏电极电连接到像素电极的接触。
没有示出随后形成发光层和负电极的步骤,然而,形成发光层和负电极由此就形成了显示器件例如有机EL器件。当在其中已经形成有常规通孔的平坦化层上将形成作为正电极的透明电极时,就可以在其中形成有本发明的三种轮廓的通孔的平坦化层上淀积透明电极,这样就能够使形貌更少变化,从而均匀地形成透明电极,以致就能够克服通孔的圆锥角太大以至不能均匀地形成透明电极的问题,并且可以完全去除杂质例如聚合物残渣,就可以制造出其中所有时间都不会损伤源和漏电极的表面的有机EL器件。
(第五实施例)
图7A-7E是示出了根据本发明的再一个实施例的通孔的形成方法以及使用此通孔的工序的剖面图。
首先,图7A是说明在衬底上形成金属互连线和层间电介质的步骤的剖面图。如图7A所示,在绝缘衬底301例如塑料或玻璃上形成金属互连线302和层间电介质303。在此情况下,在衬底上就已经形成或可以形成含有TFT的各种器件。此外,金属互连线302是一种输送用于驱动显示器件例如有机EL器件的电信号的金属互连线。层间电介质303可以由一层氧化硅层、一层氮化硅层或它们的叠层形成,可以通过单一工序来形成层间电介质303,或者它可以由通过几个工序形成的绝缘层形成。
接着,图7B是说明用于形成衬底上的通孔的光刻胶图形的形成步骤的剖面图。如图7B所示,在其中已经形成了层间电介质的衬底之上,涂覆用于形成通孔的光刻胶,并且通过曝光和显影处理来形成光刻胶图形304。
接着,图7C是说明采用光刻胶图形来干法腐蚀层间电介质的一部分以形成预定深度的通孔的步骤的剖面图。如图7C所示,采用光刻胶图形304,干法腐蚀层间电介质303的一部分,由此形成通孔305。在此情况下,以高腐蚀速率干法腐蚀层间电介质,以至使通孔的圆锥角几乎垂直于相邻层。换句话说,通过干法腐蚀形成的通孔的圆锥角可具有60°-90°的范围,优选75°-90°的范围。
接着,图7D是说明湿法腐蚀具有预定深度的通孔以暴露出金属互连线、由此完成此通孔的步骤的剖面图。如图7D所示,用相对于金属互连线具有高选择性的腐蚀溶液来干法腐蚀层间电介质,由此完成具有预定深度的通孔。在此情况下,通孔就成为了具有两种轮廓的通孔308,以致通孔的上部分具有湿法腐蚀轮廓306并且它的下部分具有干法腐蚀轮廓307。可选择地,可以在湿法腐蚀处理之前去除光刻胶图形。
在此情况下,通过湿法腐蚀形成的通孔的圆锥角就小于通过干法腐蚀形成的通孔的圆锥角。此圆锥角具有5°-60°的范围,优选5°-45°的范围。
此外,利用湿法腐蚀,与第一实施例中所述一样,用相对于下面的金属互连线具有高选择性来腐蚀层间电介质,以致不腐蚀金属互连线的表面而仅仅腐蚀层间电介质。而且,通过湿法腐蚀处理,就完全去除了杂质例如聚合物,以致就可以初始地避免因杂质而引起接触电阻增加的问题。
结果,顺序使用干法腐蚀和湿法腐蚀形成的通孔就穿透层间电介质并暴露出金属互连线,以致它就成为了具有两种轮廓的通孔,使得它的上部分具有湿法腐蚀轮廓且它的下部分具有干法腐蚀轮廓。
接着,图7E是采用上述通孔的显示器件的形成工序的剖面图。如图7E所示,在衬底301上形成金属互连线302,在金属互连线302上形成层间电介质303。顺序实施干法腐蚀和湿法腐蚀,形成具有两种轮廓的通孔308,以致它的上部分具有湿法腐蚀轮廓且它的下部分具有干法腐蚀轮廓,并在其上淀积导电材料,由此形成新的金属互连线309。此外,如果必要,如图7E的虚线310所示,可以形成具有均匀厚度的新的金属互连线。
(第六实施例)
图8A-8E是示出根据本发明的再一个实施例的通孔形成方法以及使用此通孔的工序的剖面图。
首先,图8A是说明在衬底上形成金属互连线和层间电介质以及形成用于在层间电介质上形成通孔的光刻胶图形的工艺的剖面图。如图8A所示,在绝缘衬底313例如塑料或玻璃上顺序形成金属互连线352和层间电介质353,并且在层间电介质353上形成用于形成通孔的光刻胶图形354。
在此情况下,首先在衬底上涂覆光刻胶,并顺序实施曝光和显影处理以形成通孔,由此形成光刻胶图形。
接着,图8B是说明采用光刻胶图形来以高腐蚀速率干法腐蚀层间电介质的一部分以形成第一深度的第一通孔的步骤的剖面图。如图8B所示,采用光刻胶图形354,以高腐蚀速率干法腐蚀层间电介质353的一部分,由此形成具有第一深度的第一通孔355。在此情况下,通过具有低选择性和高腐蚀速率的干法腐蚀处理,实施此干法腐蚀。
通过高腐蚀速率干法腐蚀而形成的第一通孔的圆锥角356可接受为30°-70°的范围,优选30°-50°的范围。在此情况下,对于高腐蚀速率干法腐蚀,可以使用与第二实施例中实施的相同的离子腐蚀处理或反应腐蚀处理。
接着,图8C是说明用高选择性来干法腐蚀具有第一深度的第一通孔以形成第二通孔的步骤的剖面图。如图8C所示,通过高选择性干法腐蚀,将利用干法腐蚀已腐蚀成为第一深度的第一通孔进一步腐蚀成第二深度,与第二实施例中的描述相同,由于具有相对于金属互连线具有高选择性的用于腐蚀层间电介质的高选择性干法腐蚀,此第二深度就允许或不允许金属互连线的表面暴露,由此形成第二通孔357。在此情况下,高选择性干法腐蚀就能够使对于层间电介质的腐蚀速率高而使对于金属互连线的腐蚀速率低。结果,就通过高选择性干法腐蚀腐蚀了层间电介质,同时几乎不腐蚀金属互连线,并且通过高选择性干法腐蚀形成的具有第二深度的第二通孔的圆锥角358也会大于第一通孔的圆锥角。换句话说,通过高选择性干法腐蚀形成的第二通孔的圆锥角具有60°-90°的范围,优选70°-90°的范围。
接着,图8D是说明湿法腐蚀已腐蚀成第二深度的区域以形成第三通孔的步骤的剖面图。如图8D所示,湿法腐蚀通过高腐蚀速率干法腐蚀和高选择性干法腐蚀形成的第一和第二通孔,形成第三通孔359,由此完成此通孔。
在此情况下,可以不去除光刻胶图形、并可湿法腐蚀通过高腐蚀速率干法腐蚀和高选择性干法腐蚀形成的第一和第二通孔,暴露出第一导电材料的表面(或者,当已经暴露了此表面时,就增加第一和第二通孔每个的宽度),并且通过各向同性湿法腐蚀可以形成小的第三通孔的圆锥角360,或者,如第二实施例中所述,可以去除光刻胶图形并可以通过各向同性湿法腐蚀形成小的第三通孔的圆锥角,然而,图8D中未示出此情况。
优选用完全不腐蚀金属互连线的湿法腐蚀溶液来实施湿法腐蚀。采用此腐蚀溶液,以至在金属互连线的表面上或在通孔的侧壁上不残留自然氧化物层、杂质或聚合物残渣,以致金属互连线的表面就不会残留杂质。
在此情况下,通过湿法腐蚀形成的第三通孔的圆锥角可以具有5°-50°的范围,然而,它可优选具有5°-35°的范围。此外,实施湿法腐蚀,以便用相对于金属互连线具有高选择性的湿法腐蚀溶液来湿法腐蚀层间电介质,以致暴露或已经暴露出的源和漏电极的表面完全不被此湿法腐蚀溶液损伤,并且还可以去除其上产生的一些聚合物残渣。
结果,就完成了含有第一、第二和第三通孔的三种轮廓通孔,这样就使该三种轮廓通孔的上部分形成具有湿法腐蚀轮廓、它的中央部分形成具有大圆锥角的高选择性干法腐蚀轮廓且它的下部分形成具有小圆锥角的高腐蚀速率干法腐蚀轮廓。
图8E是采用上述三种轮廓通孔的显示器件的形成工序的剖面图。如图8E所示,在衬底上顺序形成金属互连线和层间电介质,并当形成通孔以暴露出金属互连线时采用具有本发明的三种轮廓的通孔351来使金属互连线暴露,并且在衬底的整个表面之上形成上金属互连线362。结果,就在通孔中形成了用于将金属互连线电连接到上金属互连线的接触。
在此情况下,可以顺序实施高腐蚀速率干法腐蚀、高选择性干法腐蚀和湿法腐蚀,形成具有三种轮廓的通孔,其中它的上部分具有湿法腐蚀轮廓并且它的下部分具有干法腐蚀轮廓,这就形成了图8E中所示的上金属互连线。此外,如果必要,如图8E的虚线所示,可以形成具有均匀厚度的上金属互连线。
(第七实施例)
图9A-9E是示出了根据本发明的再一个实施例的通孔接触孔的形成方法以及使用此通孔接触孔的工序的剖面图。
首先,图9A是在衬底上形成缓冲层、半导体层、栅绝缘层和栅电极的步骤的剖面图。如图9A所示,在绝缘衬底401例如塑料或玻璃上形成缓冲层402。缓冲层402起到防止水汽或产生自绝缘衬底中的杂质扩散的作用,或者起到当进行结晶时通过调整热传导速度就容易地进行半导体层的结晶的作用。
接着,在缓冲层402上形成非晶硅层,然后使该非晶硅层结晶成为多晶硅层或单晶硅层,并对其进行构图,以形成半导体层403。在此情况下,对非晶硅层可以使用CVD方法或PVD方法。此外,当形成非晶硅层时或在形成非晶硅层之后,可以实施使非晶硅层脱水以降低氢浓度的工序。
接着,在其中已经形成有半导体层403的衬底的整个表面之上,形成栅绝缘层404,在栅绝缘层404上形成用于形成栅电极的材料,并构图该材料,形成栅电极405。在形成栅电极405之后,可以采用栅电极作为掩膜,实施注入杂质离子的工序,由此进行在半导体层403中限定出源和漏区以及沟道区的工序。
接着,图9B是说明在衬底上形成平坦化层和光刻胶图形的步骤的剖面图。如图9B的区域A中所示,在衬底上形成平坦化层406,并且在平坦化层406上形成用于形成通孔接触孔的光刻胶图形407。相对照,如图9B的区域B中所示,在形成平坦化层406和光刻胶图形407之前,可首先在衬底上形成层间电介质。换句话说,如果必要,就可以形成层间电介质。
层间电介质或平坦化层406由绝缘层例如氧化硅层或氮化硅层形成。
形成光刻胶图形407,以致它首先通过旋涂方法或喷涂方法涂覆在衬底上,并且随后实施曝光和显影处理。
接着,图9C是说明干法腐蚀栅绝缘层和平坦化层的一部分以形成具有预定深度的通孔接触孔的步骤的剖面图。如图9C所示,随同区域A中的平坦化层或栅绝缘层一起,或者随同区域B中的平坦化层、层间电介质或栅绝缘层一起,干法腐蚀光刻胶图形407,由此形成具有预定深度的通孔接触孔409。
在此情况下,在区域A中,可以使用只腐蚀部分平坦化层的方法、穿透平坦化层同时不腐蚀栅绝缘层的方法、或将栅绝缘层腐蚀成部分栅绝缘层的深度的方法,并且在区域B中,可以采用与区域A中所采用的相同方法,将平坦化层、层间电介质或栅绝缘层腐蚀成所需的深度,由此形成通孔接触孔。
换句话说,通过能够腐蚀成所需腐蚀深度的干法腐蚀,就形成了通孔接触孔。此外,此干法腐蚀可腐蚀平坦化层或栅绝缘层,或者可以高腐蚀速率腐蚀平坦化层、层间电介质或栅绝缘层,以致就可以调整通孔接触孔的圆锥角以及通孔接触孔的深度,并且通过本发明的干法腐蚀来腐蚀的通孔接触孔就具有几乎垂直于相邻层的角度。在此情况下,通过此干法腐蚀形成的此接触孔的圆锥角410就可以接受为60°-90°的范围,优选在75°-90°的范围。
在此情况下,对于干法腐蚀,可以使用离子腐蚀处理或反应腐蚀处理。
接着,图9D是说明湿法腐蚀具有预定深度的通孔接触孔以使半导体层的表面暴露、由此完成此通孔接触孔的步骤的剖面图。如图9D所示,湿法腐蚀通过干法腐蚀已腐蚀成预定深度的接触孔,完成此接触孔,以至暴露出半导体层430的表面。
在此情况下,如图9D的区域A中所示,可以去除光刻胶图形,可以湿法腐蚀通过干法腐蚀形成的通孔接触孔,暴露出半导体层的表面,并且通过各向同性湿法腐蚀,可以形成小的通孔接触孔的圆锥角411,或者如图9D的区域B中所示,可以不去除光刻胶图形,并通过各向同性湿法腐蚀,可以形成小的通孔接触孔的圆锥角。
在此情况下,可以将利用湿法腐蚀形成的通孔接触孔的圆锥角形成为具有5°-60°的范围,优选5°-45°的范围。此外,实施湿法腐蚀,以便用相对于平坦化层和栅绝缘层或相对于平坦化层、层间电介质和栅绝缘层具有高选择性的腐蚀溶液来湿法腐蚀半导体层,以致甚至当暴露出半导体层的表面时通过此湿法腐蚀溶液也完全可以不损伤半导体层,并且还可以去除其上产生的一些聚合物残渣。
结果,通孔接触孔就变成了具有两种轮廓的通孔接触孔414,由此它的上部分具有湿法腐蚀轮廓412且它的下部分具有干法腐蚀轮廓413。
接着,图9E是采用具有两种轮廓的上述通孔的显示器件或TFT的形成工序的剖面图。如图9E所示,在其中已经形成了具有两种轮廓的通孔接触孔的衬底的整个表面之上,可形成用于形成正电极的材料,并可将它构图,以形成其直接与半导体层403接触的正电极415。尽管图9E中未所示,但可以形成发光层和负电极,由此形成显示器件例如有机EL器件。
此外,如图9E的区域B中所示,在衬底的整个表面之上可形成用于形成金属互连线的材料,可构图此材料以形成金属互连线416,以致可制造出其中通孔接触孔直接将半导体层连接到金属互连线而不需要源和漏电极的TFT。
结果,通孔接触孔就与两种轮廓接触孔411接触,而接触孔411的上部分具有湿法腐蚀轮廓且它的下部分具有干法腐蚀轮廓,以致完全去除了聚合物残渣,从而就不会具有因残渣引起的接触电阻,并且不会腐蚀半导体层的表面,从而对于半导体层就没有损伤,并且通孔接触孔的两种轮廓就易于用形成正电极的材料或用形成金属互连线的材料来填充通孔接触孔。
(第八实施例)
图10A-10E是示出了根据本发明的再一个实施例的通孔接触孔的形成方法以及使用此通孔接触孔的工序的剖面图。
首先,图10A是在衬底上形成缓冲层、半导体层、栅绝缘层、栅电极、层间电介质和光刻胶图形的步骤的剖面图。如图10A所示,在绝缘衬底451例如塑料或玻璃上形成缓冲层452。缓冲层452起到防止水汽或产生自绝缘衬底中的杂质扩散的作用,或者起到当进行结晶时通过调整热传导速度就容易地进行半导体层的结晶的作用。
接着,在缓冲层452上形成非晶硅层,然后使该非晶硅层结晶成为多晶硅层或单晶硅层,并对其进行构图以形成半导体层453。在此情况下,对非晶硅层可以使用CVD方法或PVD方法。此外,当形成非晶硅层时或在形成非晶硅层之后,可以实施使非晶硅层脱水以降低氢浓度的工序。
接着,在其中形成有半导体层453的衬底的整个表面之上形成栅绝缘层454,接着在栅绝缘层454上形成用于形成栅电极的材料,并构图该材料,形成栅电极455。在形成栅电极455之后,可以采用栅电极455作为掩膜,实施注入杂质离子的工序,由此进行在半导体层453中限定出源和漏区以及沟道区的工序。
接着,如图10A的区域A中所示,在衬底上形成平坦化层456,并且形成用于在平坦化层456上形成通孔接触孔的光刻胶图形457。相对照,如图10A的区域B中所示,在形成平坦化层456和光刻胶图形457之前,可以首先在衬底上形成层间电介质458。换句话说,如果必要,可以形成层间电介质458。
在此情况下,层间电介质458或平坦化层456由绝缘层例如氧化硅层或氮化硅层形成。
形成光刻胶图形457,以致首先采用旋涂方法或喷射方法将它涂覆在衬底上,随后实施曝光和显影处理。
接着,图10B是说明以高腐蚀速率干法腐蚀平坦化层的一部分以形成具有第一深度的第一通孔接触孔的步骤的剖面图。如图10B所示,采用光刻胶图形457,干法腐蚀区域A中的平坦化层或栅绝缘层、或者在区域B中的平坦化层、层间电介质或栅绝缘层,由此形成具有第一深度的第一通孔接触孔459。
在此情况下,在区域A中,可以使用只腐蚀部分平坦化层的方法、穿透平坦化层同时不腐蚀栅绝缘层的方法、或将栅绝缘层腐蚀成部分栅绝缘层的深度的方法,并且在区域B中,可以采用与区域A中所采用的相同方法,将平坦化层、层间电介质或栅绝缘层腐蚀成所需的深度,由此形成第一通孔接触孔。
换句话说,通过能够以高腐蚀速率腐蚀成第一深度的干法腐蚀,就形成了第一通孔接触孔。此外,此高腐蚀速率干法腐蚀可以腐蚀平坦化层或栅绝缘层,或者可以高腐蚀速率腐蚀平坦化层、层间电介质或栅绝缘层,以致就可以调整第一通孔接触孔的圆锥角以及第一通孔接触孔的深度。在此情况下,通过此高腐蚀速率干法腐蚀形成的第一通孔接触孔的圆锥角460就可以接受为30°-70°的范围,优选在30°-50°的范围。
在此情况下,对于高腐蚀速率干法腐蚀,可以使用离子腐蚀处理或反应腐蚀处理。
接着,图10C是说明采用高选择性腐蚀来干法腐蚀具有第一深度的第一通孔接触孔以形成第二通孔接触孔的步骤的剖面图。如图10C所示,以高选择性干法腐蚀在其中已经形成了第一通孔接触孔的区域A中的平坦化层和栅绝缘层、或者在区域B中的平坦化层、钝化层和栅绝缘层,形成暴露或不暴露半导体层的第二深度的第二通孔接触孔461。
在此情况下,高选择性干法腐蚀就会使对于平坦化层、钝化层和栅绝缘层的腐蚀速率高并且对于半导体层的腐蚀速率低。结果,通过高选择性干法腐蚀就能够腐蚀平坦化层、钝化层和栅绝缘层,同时几乎不腐蚀半导体层,并且通过高选择性干法腐蚀形成的具有第二深度的第二通孔接触孔的圆锥角462也会变成大于具有第一深度的第一通孔接触孔的圆锥角。
换句话说,通过高选择性干法腐蚀形成的具有第二深度的第二通孔接触孔的圆锥角就几乎垂直于相邻层,处于60°-90°的范围,优选70°-90°的范围。
如图10C的区域A中所示,可以将具有第二深度的第二通孔接触孔形成为不暴露半导体层的深度,或者如图10C的区域B中所示,可以将具有第二深度的第二通孔接触孔形成为暴露出半导体层的深度。此结果产生于以下事实:通过高选择性干法腐蚀,就只腐蚀栅绝缘层和层间电介质而几乎不腐蚀半导体层的表面,以致甚至当如区域B中所示暴露出半导体层时也几乎不损伤半导体层的表面。然而,高选择性干法腐蚀根据具体情况可能会影响半导体层,从而可将半导体层腐蚀成区域A中所示的不暴露半导体层的深度,由此初始地避免了半导体层被损伤或过腐蚀。
图10D是说明湿法腐蚀已腐蚀成第二深度的区域以形成第三通孔接触孔的步骤的剖面图。如图10D所示,进一步湿法腐蚀已干法腐蚀成第二深度的第二通孔接触孔,暴露半导体层453的表面,由此形成第三通孔接触孔463。
在此情况下,如图10D的区域A中所示,可以去除光刻胶图形,可湿法腐蚀通过高腐蚀速率干法腐蚀和高选择性干法腐蚀形成的第一和第二通孔接触孔,以便通过各向同性湿法腐蚀使第三通孔接触孔的圆锥角143变小,从而暴露出半导体层的表面(或者,当已经暴露出此表面时就增加第一和第二通孔接触孔每个的宽度),或者如图10D的区域B中所示,可以不去除光刻胶图形,并通过各向同性湿法腐蚀,可形成小的第三通孔接触孔的圆锥角。
在此情况下,可以将利用湿法腐蚀形成的第三通孔接触孔的圆锥角形成为具有5°-50°的范围,然而,它可以优选具有5°-35°的范围。此外,用湿法腐蚀溶液实施湿法腐蚀,以便按照相对于半导体层具有高选择性来湿法腐蚀平坦化层和栅绝缘层,或平坦化层、层间电介质和栅绝缘层,以致甚至当已经暴露出半导体层的表面时通过此湿法腐蚀溶液也完全不会损伤半导体层,并且还可以去除其上产生的一些聚合物残渣。
结果,就完成了含有第一、第二和第三通孔接触孔的三种轮廓,该三种轮廓就会使三种轮廓通孔的上部分形成为湿法腐蚀轮廓、它的中央部分形成为具有大圆锥角的高选择性干法腐蚀轮廓且它的下部分具有小圆锥角的高腐蚀速率干法腐蚀轮廓。
接着,图10E是采用具有三种轮廓的上述通孔的显示器件或TFT的形成工序的剖面图。如图10E的区域A中所示,在其中已经形成了具有三种轮廓的通孔接触孔的衬底的整个表面之上,可形成用于形成像素电极的材料,并可以构图它,形成其直接与半导体层453接触的像素电极465。尽管图10E中未所示,但可以形成发光层和公共电极,由此形成显示器件例如有机EL器件。此外,如图10E的区域B中所示,可以在衬底的整个表面之上形成用于形成金属互连线的材料,可以构图此材料,形成金属互连线466,以致可以制造出其中通孔接触孔直接将半导体层连接到金属互连线而不需要源和漏电极的TFT。
结果,通孔接触孔就与三种轮廓接触孔467接触,而接触孔467的上部分具有湿法腐蚀轮廓、它的中央部分具有大圆锥角的高选择性干法腐蚀轮廓且它的下部分具有小圆锥角的高腐蚀速率干法腐蚀轮廓,以致完全去除了聚合物残渣,从而就不会具有因残渣引起的接触电阻,并且不会腐蚀半导体层的表面,从而半导体层就没有损伤,并且通孔接触孔的三种轮廓就易于用形成像素电极的材料或用形成金属互连线的材料来填充通孔接触孔。
(第九实施例)
图11是示出了根据本发明的再一个实施例的同时形成接触孔和通孔的方法以及使用此接触孔和通孔的半导体器件的剖面图。
如图11所示,区域A表示一个TFT,其中采用在第一实施例中形成的两种轮廓的接触孔来形成源和漏电极,以及区域B表示一种半导体器件,其中采用在第五实施例中形成的两种轮廓的通孔来形成金属互连线,并且在本实施例中同时形成这两个区域。
换句话说,在绝缘衬底501例如塑料或玻璃上形成缓冲层502,采用与第一实施例中描述的相同方法、在衬底的预定区域如区域A中形成半导体层503,在衬底上形成栅绝缘层504,并且在衬底上形成用于形成栅电极的材料,然后构图此材料,形成栅电极505。
在此情况下,在距离区域A预定间隔的区域B中,形成第一金属互连线506。当构图在区域A中的衬底的整个表面上形成的栅电极材料以形成栅电极505时,可采用此图形来形成第一金属互连线506。换句话说,栅电极505和第一金属互连线506由彼此相同的材料形成,并且可以在同一时间内形成。此外,在区域B的衬底上,可以不被去除当在区域A中形成缓冲层502和栅绝缘层504时层叠的各层,然而,图11中未示出它。
然后,在区域A中形成层间电介质507。同样在区域B中形成层间电介质508,并且可以同时形成这两种层间电介质507和508。
使用与第一和第五实施例中所述的相同方法,以致以高腐蚀速率干法腐蚀和选择性地湿法腐蚀区域A的层间电介质和栅绝缘层,由此形成两种轮廓接触孔509,并且以高腐蚀速率干法腐蚀且选择性地湿法腐蚀区域B的层间电介质,由此形成两种轮廓通孔510。在此情况下,同时实施对区域A和B的干法腐蚀和对区域A和B的湿法腐蚀,以致同时形成两种轮廓接触孔509和两种轮廓通孔510。干法腐蚀轮廓的圆锥角可以具有60°-90°的范围,优选75°-90°的范围,并且湿法腐蚀轮廓的圆锥角可以具有5°-60°的范围,优选5°-45°的范围。
接着,在区域A中形成用于形成源和漏电极的材料,然后构图此材料,形成源和漏电极511,同样在区域B中形成用于形成第二金属互连线的材料,然后构图此材料,形成第二金属互连线512。在此情况下,可以在衬底的整个表面之上涂覆用于形成源和漏电极的材料,并且可以采用源和漏电极以及第二金属互连线图案来同时形成源和漏电极以及第二金属互连线。换句话说,源和漏电极以及第二金属互连线可以由实施一个工序的相同材料形成。
接着,在衬底上可形成钝化层和平坦化层,并且也可以在其上形成正电极、发光层和负电极,由此形成显示器件例如有机EL器件,然而,图11中未示出此结构。
(第十实施例)
图12是示出了根据本发明的再一个实施例的同时形成接触孔和通孔的方法以及使用此接触孔和通孔的工序的剖面图。如图12所示,区域A表示一个TFT,其中采用在第二实施例中形成的三种轮廓的接触孔来形成源和漏电极,以及区域B表示一种金属互连线区,其中采用在第六实施例中形成的具有三种轮廓的通孔来形成金属互连线,并且在本实施例中同时形成了这两个区域。换句话说,在绝缘衬底551例如塑料或玻璃上形成缓冲层552,采用与第一实施例中描述的相同方法、在衬底的预定区域如区域A中形成半导体层553,在衬底上形成栅绝缘层554,并且在衬底上形成用于形成栅电极的材料,然后构图此材料,形成栅电极555。
在此情况下,在距离区域A预定间隔的区域B中,形成第一金属互连线556。当构图在衬底的整个表面上形成的栅电极材料以在区域A中形成栅电极555时,可采用此图形来形成第一金属互连线556。换句话说,栅电极555和第一金属互连线556由相同的材料形成,并且可以在同一时间内形成。此外,在区域B的衬底上,可以不去除当在区域A中形成缓冲层552和栅绝缘层554时层叠的各层,然而,图12中未示出此结构。
然后,在区域A中形成层间电介质557。同样在区域B中形成层间电介质558,并且可以同时形成这两种层间电介质557和558。
使用与第二和第六实施例中所述的相同方法,以致利用高腐蚀速率干法腐蚀、高选择性干法腐蚀和选择性的湿法腐蚀来腐蚀区域A的层间电介质557和栅绝缘层,由此形成三种轮廓接触孔559,并且利用高腐蚀速率干法腐蚀、高选择性干法腐蚀和选择性的湿法腐蚀来腐蚀区域B的层间电介质558,由此形成三种轮廓通孔560。在此情况下,同时实施对区域A和B的高腐蚀速率干法腐蚀及高选择性干法腐蚀和对区域A和B的湿法腐蚀,以致同时形成三种轮廓接触孔559和三种轮廓通孔560。高腐蚀速率干法腐蚀轮廓的圆锥角可以具有30°-70°的范围,优选30°-50°的范围,高选择性干法腐蚀轮廓的圆锥角可以具有60°-90°的范围,优选70°-90°的范围,并且湿法腐蚀轮廓的圆锥角可以具有5°-50°的范围,优选5°-35°的范围。
接着,在区域A中形成用于形成源和漏电极的材料,然后构图此材料,形成源和漏电极561,同样在区域B中形成用于形成第二金属互连线的材料,然后构图此材料,形成第二金属互连线562。在此情况下,可以在衬底的整个表面之上涂覆用于形成源和漏电极561的材料,并且可以采用源和漏电极以及第二金属互连线图形来同时形成源和漏电极以及第二金属互连线。换句话说,源和漏电极以及第二金属互连线可由实施一个工序的相同材料形成。
接着,可在衬底上形成钝化层、平坦化层等,并且也可以在其上形成像素电极、发光层和公共电极,由此形成显示器件例如有机EL器件,然而,图12中未示出此结构。
第一和第二实施例对应于形成具有两种轮廓或三种轮廓的接触孔,第三和第四实施例对应于形成具有两种轮廓或三种轮廓的通孔,第五和第六实施例对应于形成具有两种轮廓或三种轮廓的通孔,且第七和第八实施例对应于形成具有两种轮廓或三种轮廓的通孔接触孔,第九和第十实施例对应于同时形成具有两种轮廓或三种轮廓的通孔和接触孔,然而,还能够形成具有四种轮廓或更多种轮廓以及上述两种轮廓或三种轮廓的接触孔、通孔或通孔接触孔。换句话说,当至少重复实施一次湿法腐蚀或干法腐蚀例如高选择性干法腐蚀或高腐蚀速率干法腐蚀时,就可以获得具有多种轮廓的结构。然而,对于最后的腐蚀处理使用湿法腐蚀处理,以便完全去除腐蚀残渣或杂质,由此就能够形成每个都具有优良特性的接触孔、通孔或通孔接触孔。
因此,根据本发明的半导体器件及其制造方法就能够初始地避免以下问题:将接触孔、通孔或通孔接触孔的接触部分干法腐蚀成具有接触非均匀性且产生聚合物残渣,并且还完全不会损伤通过接触孔、通孔或通孔接触孔而被暴露的半导体层、源和漏电极以及金属互连线的表面。
虽然已经参照本发明的某些示例性实施例描述了本发明,但本领域普通技术人员应当理解,在不脱离本发明的精神或范围之内,可以对本发明进行各种修改和变化,本发明的精神或范围限定在附加权利要求和它们的等同内容之中。
本申请要求2004年5月24日提交的韩国专利申请号No.2004-37052的优先权,在此引用其全部内容作为参考。
Claims (26)
1、一种半导体器件,包括:
衬底;
在该衬底上形成并具有半导体层、栅绝缘层、栅电极和层间电介质的薄膜晶体管;以及
穿透该栅绝缘层和该层间电介质并暴露该半导体层的表面且具有至少三种轮廓的接触孔,
其中该接触孔的上部分具有湿法腐蚀轮廓,该接触孔的中间部分具有高选择性干法腐蚀轮廓,该接触孔的下部分具有高腐蚀速率干法腐蚀轮廓,以及
其中该高选择性干法腐蚀轮廓具有60°-90°范围内的大圆锥角,且该高腐蚀速率干法腐蚀轮廓具有30°-70°范围内的小圆锥角。
2、根据权利要求1所述的半导体器件,其中该湿法腐蚀轮廓具有5°-60°的圆锥角。
3、根据权利要求1所述的半导体器件,其中该湿法腐蚀轮廓具有5°-45°的圆锥角。
4、根据权利要求1所述的半导体器件,其中该高腐蚀速率干法腐蚀轮廓具有30°-50°范围内的圆锥角。
5、根据权利要求1所述的半导体器件,其中该高选择性干法腐蚀轮廓具有75°-90°的圆锥角。
6、一种半导体器件的制造方法,包括:
在衬底上形成半导体层、栅绝缘层、栅电极和层间电介质;
在该层间电介质和该栅绝缘层的一部分上进行至少一次高腐蚀速率干法腐蚀处理以形成具有30°-70°范围内的小圆锥角的高腐蚀速率干法腐蚀轮廓和高选择性干法腐蚀处理以形成具有60°-90°范围内的大圆锥角的高选择性干法腐蚀轮廓,从而形成接触孔至预定深度;以及
对具有该预定深度的该接触孔进行湿法腐蚀处理以完成该接触孔,以便暴露该半导体层的表面并同时去除在该腐蚀处理期间产生的腐蚀残渣,
其中完成的该接触孔具有至少三种轮廓。
7、根据权利要求6所述的方法,其中该高腐蚀速率或高选择性干法腐蚀处理包括离子腐蚀处理和反应腐蚀处理中的任何一种。
8、根据权利要求6所述的方法,还包括在实施该湿法腐蚀之前去除光刻胶图形。
9、根据权利要求6所述的方法,其中进行湿法腐蚀处理以完成该接触孔之前,还包括另外实施该高腐蚀速率干法腐蚀处理、高选择性干法腐蚀处理或该湿法腐蚀处理至少一次。
10、一种半导体器件,包括:
衬底;
在该衬底上形成并具有源和漏电极的薄膜晶体管;
在该薄膜晶体管上形成的钝化层和平坦化层;以及
穿透该钝化层和该平坦化层并暴露该源和漏电极且具有至少三种轮廓的通孔,
其中该通孔的上部分具有湿法腐蚀轮廓,该通孔的中间部分具有高选择性干法腐蚀轮廓,该通孔的下部分具有高腐蚀速率干法腐蚀轮廓,以及
其中该高选择性干法腐蚀轮廓具有60°-90°范围内的大圆锥角,且该高腐蚀速率干法腐蚀轮廓具有30°-70°范围内的小圆锥角。
11、一种半导体器件的制造方法,包括:
在衬底上形成包括源和漏电极的薄膜晶体管;
在该薄膜晶体管上形成钝化层和平坦化层;
在该钝化层和该平坦化层的一部分上进行至少一次高腐蚀速率干法腐蚀处理以形成具有30°-70°范围内的小圆锥角的高腐蚀速率干法腐蚀轮廓和高选择性干法腐蚀处理以形成具有60°-90°范围内的大圆锥角的高选择性干法腐蚀轮廓,从而形成通孔至预定深度;以及
对具有该预定深度的该通孔进行湿法腐蚀处理以完成此通孔,以便暴露该源和漏电极并同时去除在该腐蚀处理期间产生的腐蚀残渣,
其中完成的该通孔具有至少三种轮廓。
12、根据权利要求11所述的方法,其中该高腐蚀速率或高选择性干法腐蚀处理包括离子腐蚀处理和反应腐蚀处理中的任何一种。
13、根据权利要求11所述的方法,还包括在实施该湿法腐蚀之前去除光刻胶图形。
14、根据权利要求11所述的方法,其中进行湿法腐蚀处理以完成该通孔之前,还包括另外实施该高腐蚀速率干法腐蚀处理、高选择性干法腐蚀处理或该湿法腐蚀处理至少一次。
15、一种半导体器件,包括:
衬底;
在该衬底上形成的金属互连线和层间电介质;以及
穿透该层间电介质并暴露该金属互连线且具有至少三种轮廓的通孔,
其中该通孔的上部分具有湿法腐蚀轮廓,该通孔的中间部分具有高选择性干法腐蚀轮廓,该通孔的下部分具有高腐蚀速率干法腐蚀轮廓,以及
其中该高选择性干法腐蚀轮廓具有60°-90°范围内的大圆锥角,且该高腐蚀速率干法腐蚀轮廓具有30°-70°范围内的小圆锥角。
16、根据权利要求15所述的半导体器件,其中该通孔能够使该金属互连线和上金属互连线彼此接触。
17、一种半导体器件的制造方法,包括:
在衬底上形成金属互连线和层间电介质;
在部分该层间电介质上进行至少一次高腐蚀速率干法腐蚀处理以形成具有30°-70°范围内的小圆锥角的高腐蚀速率干法腐蚀轮廓和高选择性干法腐蚀处理以形成具有60°-90°范围内的大圆锥角的高选择性干法腐蚀轮廓,从而形成通孔至预定深度;以及
对具有该预定深度的该通孔进行湿法腐蚀处理以完成此通孔,以便暴露该金属互连线并同时去除在该腐蚀处理期间产生的腐蚀残渣,
其中完成的该通孔具有至少三种轮廓。
18、根据权利要求17所述的制造方法,其中进行湿法腐蚀处理以完成该通孔之前,还包括另外实施该高腐蚀速率干法腐蚀处理、高选择性干法腐蚀处理或该湿法腐蚀处理至少一次。
19、一种半导体器件,包括:
衬底;
在该衬底上形成的半导体层、栅绝缘层和栅电极;
在该衬底上形成的平坦化层;以及
穿透该平坦化层和该栅绝缘层并暴露该半导体层且具有至少三种轮廓的通孔接触孔,
其中该通孔接触孔的上部分具有湿法腐蚀轮廓,该通孔接触孔的中间部分具有高选择性干法腐蚀轮廓,该通孔接触孔的下部分具有高腐蚀速率干法腐蚀轮廓,以及
其中该高选择性干法腐蚀轮廓具有60°-90°范围内的大圆锥角,且该高腐蚀速率干法腐蚀轮廓具有30°-70°范围内的小圆锥角。
20、根据权利要求19所述的半导体器件,其中该通孔接触孔能够使该半导体层的该源和漏电极与金属互连线或像素电极彼此接触。
21、一种半导体器件的制造方法,包括:
在衬底上形成半导体层、栅绝缘层和栅电极;
在该衬底上形成平坦化层;
在该栅绝缘层和该平坦化层的一部分上进行至少一次高腐蚀速率干法腐蚀处理以形成具有30°-70°范围内的小圆锥角的高腐蚀速率干法腐蚀轮廓和高选择性干法腐蚀处理以形成具有60°-90°范围内的大圆锥角的高选择性干法腐蚀轮廓,从而形成通孔接触孔至预定深度;以及
对具有该预定深度的该通孔接触孔进行湿法腐蚀处理以完成此通孔接触孔,以便暴露该半导体层并同时去除在该腐蚀处理期间产生的腐蚀残渣,
其中完成的该通孔接触孔具有至少三种轮廓。
22、根据权利要求21所述的制造方法,其中进行湿法腐蚀处理以完成该通孔接触孔之前,还包括另外实施该高腐蚀速率干法腐蚀处理、高选择性干法腐蚀处理或该湿法腐蚀处理至少一次。
23、一种半导体器件,包括:
衬底;
在该衬底上形成的半导体层、栅绝缘层、栅电极和层间电介质;
包括接触孔的薄膜晶体管区,该接触孔穿透该栅绝缘层和该层间电介质、暴露该半导体层的表面且具有至少三种轮廓,其中该接触孔的上部分具有湿法腐蚀轮廓,该接触孔的中间部分具有高选择性干法腐蚀轮廓,该接触孔的下部分具有高腐蚀速率干法腐蚀轮廓,且其中该高选择性干法腐蚀轮廓具有60°-90°范围内的大圆锥角,且该高腐蚀速率干法腐蚀轮廓具有30°-70°范围内的小圆锥角;
在该衬底上形成且与所述薄膜晶体管区隔开一预定间隔的金属互连线和绝缘层;以及
包括通孔的金属互连区,该通孔穿透该绝缘层并具有至少三种轮廓,其中该通孔的上部分具有湿法腐蚀轮廓,该通孔的中间部分具有高选择性干法腐蚀轮廓,该通孔的下部分具有高腐蚀速率干法腐蚀轮廓,且其中该高选择性干法腐蚀轮廓具有60°-90°范围内的大圆锥角,且该高腐蚀速率干法腐蚀轮廓具有30°-70°范围内的小圆锥角。
24、根据权利要求23所述的半导体器件,其中该接触孔能够使该半导体层的源和漏区与源和漏电极彼此接触,且该通孔能够使该金属互连线与上金属互连线彼此接触。
25、一种半导体器件的制造方法,包括:
在衬底的薄膜晶体管区上形成半导体层、栅绝缘层和栅电极,并且在与所述薄膜晶体管区隔开一预定间隔的金属互连线区中形成金属互连线;
在该薄膜晶体管区中形成层间电介质,并且在该金属互连线区中形成绝缘层;
在该金属互连线区中的该绝缘层以及在该薄膜晶体管区中的该层间电介质和该栅绝缘层上的部分上进行至少一次高腐蚀速率干法腐蚀处理以形成具有30°-70°范围内的小圆锥角的高腐蚀速率干法腐蚀轮廓和高选择性干法腐蚀处理以形成具有60°-90°范围内的大圆锥角的高选择性干法腐蚀轮廓,从而形成每个接触孔和通孔至预定深度;以及
对每个都具有该预定深度的该接触孔和该通孔进行湿法腐蚀处理,以便完成该接触孔和该通孔从而暴露该金属互连线区中的该金属互连线和该薄膜晶体管区中的该半导体层中并同时去除在该腐蚀处理期间产生的腐蚀残渣,
其中完成的该接触孔和该通孔具有至少三种轮廓。
26、根据权利要求25所述的制造方法,其中进行湿法腐蚀处理以完成该接触孔和该通孔之前,还包括另外实施该高腐蚀速率干法腐蚀处理、高选择性干法腐蚀处理或该湿法腐蚀处理至少一次。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040037052A KR20050112031A (ko) | 2004-05-24 | 2004-05-24 | 반도체 소자 및 그 형성 방법 |
KR37052/04 | 2004-05-24 | ||
KR48560/04 | 2004-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1725511A CN1725511A (zh) | 2006-01-25 |
CN100481512C true CN100481512C (zh) | 2009-04-22 |
Family
ID=35493467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100792571A Active CN100481512C (zh) | 2004-05-24 | 2005-05-24 | 半导体器件及其制造方法 |
Country Status (3)
Country | Link |
---|---|
JP (2) | JP4521295B2 (zh) |
KR (1) | KR20050112031A (zh) |
CN (1) | CN100481512C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104994126A (zh) * | 2015-05-15 | 2015-10-21 | 浙江地球村环保科技有限公司 | 一种空气地图分析系统 |
WO2021248555A1 (zh) * | 2020-06-11 | 2021-12-16 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及其制造方法 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1819202B1 (en) * | 2006-02-10 | 2011-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR20070092455A (ko) * | 2006-03-10 | 2007-09-13 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
JP5098294B2 (ja) * | 2006-10-30 | 2012-12-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
KR100824880B1 (ko) | 2006-11-10 | 2008-04-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
KR100824881B1 (ko) | 2006-11-10 | 2008-04-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
KR100833738B1 (ko) | 2006-11-30 | 2008-05-29 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
KR100824902B1 (ko) | 2006-12-13 | 2008-04-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
JP5426138B2 (ja) * | 2008-10-17 | 2014-02-26 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
KR101777246B1 (ko) * | 2010-08-30 | 2017-09-12 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
US8901554B2 (en) * | 2011-06-17 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including channel formation region including oxide semiconductor |
JP6286941B2 (ja) * | 2013-08-27 | 2018-03-07 | セイコーエプソン株式会社 | 発光装置、発光装置の製造方法、電子機器 |
CN104701243A (zh) * | 2013-12-09 | 2015-06-10 | 昆山国显光电有限公司 | 一种通孔刻蚀方法 |
CN103700625A (zh) * | 2013-12-23 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
CN104022042B (zh) * | 2014-06-10 | 2017-01-25 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
CN104952934B (zh) * | 2015-06-25 | 2018-05-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板、显示面板 |
KR102447451B1 (ko) * | 2016-01-20 | 2022-09-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
JP6725317B2 (ja) * | 2016-05-19 | 2020-07-15 | 株式会社ジャパンディスプレイ | 表示装置 |
KR102571024B1 (ko) * | 2016-10-12 | 2023-08-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN110024089B (zh) * | 2016-11-30 | 2023-06-27 | 株式会社理光 | 氧化物或氧氮化物绝缘体膜及其形成用涂布液,场效应晶体管及其制造方法 |
JP6758208B2 (ja) * | 2017-01-26 | 2020-09-23 | 三菱電機株式会社 | 液晶表示装置およびtftアレイ基板の製造方法 |
CN107134412B (zh) * | 2017-03-23 | 2019-08-16 | 北京理工大学 | 一种源漏电极过孔刻蚀工艺及应用 |
JP2018176493A (ja) * | 2017-04-07 | 2018-11-15 | 三菱マテリアル株式会社 | 積層膜、及び、Ag合金スパッタリングターゲット |
CN109860106B (zh) * | 2019-02-28 | 2020-11-03 | 合肥京东方光电科技有限公司 | 一种显示基板的制备方法 |
CN110136574B (zh) * | 2019-05-13 | 2020-10-09 | 友达光电(昆山)有限公司 | 显示面板 |
CN112038357A (zh) * | 2020-08-31 | 2020-12-04 | 上海天马有机发光显示技术有限公司 | 一种显示面板、显示装置及制备方法 |
CN113517223B (zh) * | 2021-06-29 | 2024-03-15 | 上海华力集成电路制造有限公司 | 有源区金属零层的制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4801278B2 (ja) * | 2001-04-23 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
JP4217426B2 (ja) * | 2002-05-28 | 2009-02-04 | シャープ株式会社 | 両面表示装置 |
KR100474906B1 (ko) * | 2002-06-07 | 2005-03-10 | 엘지전자 주식회사 | 액티브 매트릭스 유기 전계 발광 소자 |
KR100477746B1 (ko) * | 2002-06-22 | 2005-03-18 | 삼성에스디아이 주식회사 | 다층 구조의 애노드를 채용한 유기 전계 발광 소자 |
JP4234376B2 (ja) * | 2002-08-28 | 2009-03-04 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置及び電子機器 |
JP4089544B2 (ja) * | 2002-12-11 | 2008-05-28 | ソニー株式会社 | 表示装置及び表示装置の製造方法 |
EP2326143B1 (en) * | 2003-01-24 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Electronic book |
-
2004
- 2004-05-24 KR KR1020040037052A patent/KR20050112031A/ko not_active Application Discontinuation
-
2005
- 2005-02-18 JP JP2005042917A patent/JP4521295B2/ja active Active
- 2005-03-10 JP JP2005068159A patent/JP4430568B2/ja active Active
- 2005-05-24 CN CNB2005100792571A patent/CN100481512C/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104994126A (zh) * | 2015-05-15 | 2015-10-21 | 浙江地球村环保科技有限公司 | 一种空气地图分析系统 |
WO2021248555A1 (zh) * | 2020-06-11 | 2021-12-16 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及其制造方法 |
US11817462B2 (en) | 2020-06-11 | 2023-11-14 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor, array substrate, and method for fabricating array substrate |
Also Published As
Publication number | Publication date |
---|---|
KR20050112031A (ko) | 2005-11-29 |
JP2005340776A (ja) | 2005-12-08 |
JP2005340168A (ja) | 2005-12-08 |
JP4521295B2 (ja) | 2010-08-11 |
JP4430568B2 (ja) | 2010-03-10 |
CN1725511A (zh) | 2006-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100481512C (zh) | 半导体器件及其制造方法 | |
US8749069B2 (en) | Semiconductor device and method of fabricating the same | |
KR101884002B1 (ko) | 콘택 구조물 형성 방법 | |
JP3064241B2 (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
KR20030058853A (ko) | 반도체 소자의 플러그 형성 방법 | |
JP5299245B2 (ja) | モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法 | |
US7846808B2 (en) | Method for manufacturing a semiconductor capacitor | |
KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
KR100600875B1 (ko) | 평판 표시 장치용 반도체 소자 및 그 형성 방법 | |
KR20080001587A (ko) | 반도체 소자의 제조방법 | |
KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100600877B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
KR100559036B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH06124944A (ja) | 半導体装置 | |
CN117766464A (zh) | 阵列基板及其制作方法和显示装置 | |
KR100200307B1 (ko) | 반도체 소자의 콘택 형성방법 | |
KR20030055804A (ko) | 비트라인 형성 방법 | |
KR20060076038A (ko) | 반도체 소자의 제조 방법 | |
KR19980050949A (ko) | 기상시각을 이용한 금속 배선간 에어갭 형성 방법 | |
JPS6167229A (ja) | 表面平坦化法 | |
JPH06349827A (ja) | 半導体装置及びその製造方法 | |
KR20080057797A (ko) | 반도체 소자의 비아 홀 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MONITOR CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121030 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20121030 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |