JP5299245B2 - モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法 - Google Patents
モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法 Download PDFInfo
- Publication number
- JP5299245B2 JP5299245B2 JP2009275284A JP2009275284A JP5299245B2 JP 5299245 B2 JP5299245 B2 JP 5299245B2 JP 2009275284 A JP2009275284 A JP 2009275284A JP 2009275284 A JP2009275284 A JP 2009275284A JP 5299245 B2 JP5299245 B2 JP 5299245B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- molybdenum
- contact hole
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
この発明はモリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法に関する。
例えば、半導体デバイス、特に薄膜トランジスタの技術分野では、ゲート電極等の配線の材料としてモリブデンを用いることがある（例えば、特許文献１の第４５、第４６段落参照）。この場合、基板上に形成されたモリブデンからなるゲート電極等の配線を含む基板上に窒化シリコンからなる絶縁膜を成膜し、ゲート電極上における絶縁膜にコンタクトホールを形成している。
コンタクトホールの形成方法としては、まず、成膜された絶縁膜上にレジスト膜を形成している。次に、フォトリソグラフィ法により、ゲート電極上におけるレジスト膜に開口部を形成している。次に、レジスト膜をマスクとして四フッ化メタン（ＣＦ４）ガスと水素ガスとからなる混合ガスを用いた反応性イオンエッチングによるドライエッチングを行うことにより、レジスト膜の開口部に対応する部分つまりゲート電極上における絶縁膜にコンタクトホールを形成している。
上記従来のドライエッチング方法では、絶縁膜に形成されたコンタクトホールを介してゲート電極が露出され、この露出されたゲート電極がオーバーエッチングされることになるが、その際の窒化シリコンからなる絶縁膜とモリブデンからなるゲート電極との選択比が７程度（特許文献１の第４６段落参照）と比較的小さいという問題がある。
そこで、この発明は、選択比を比較的大きくすることができるモリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法を提供することを目的とする。
請求項１に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、六フッ化硫黄ガス、前記六フッ化硫黄ガスに対する流量比が１〜２である酸素ガスおよび前記六フッ化硫黄ガスに対する流量比が０．３〜０．５である窒素ガスからなる混合ガスを用いて、１０〜３０Ｐａ、２０〜３０℃で、モリブデン系金属膜上の窒化シリコンからなる絶縁膜をプラズマエッチングすることを特徴とするものである。
請求項２に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、請求項１に記載の発明において、前記モリブデン系金属膜は配線用外部接続端子の一部を構成し、プラズマエッチングにより前記モリブデン系金属膜上における前記絶縁膜にコンタクトホールを形成することを特徴とするものである。
請求項３に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、請求項２に記載の発明において、前記モリブデン系金属膜は下層絶縁膜上に形成され、前記下層絶縁膜下に別の配線用外部接続端子の一部を構成するモリブデン系金属以外の金属からなる金属膜が形成され、プラズマエッチングにより前記モリブデン系金属膜上における前記絶縁膜に前記コンタクトホールを形成すると同時に、前記金属膜上における前記絶縁膜および前記下層絶縁膜に別のコンタクトホールを形成することを特徴とするものである。
請求項４に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、請求項３に記載の発明において、前記絶縁膜上に前記配線用外部接続端子の上層を構成するＩＴＯ膜を、前記コンタクトホールを介して前記モリブデン系金属膜に接続させて形成し、且つ、前記絶縁膜上に前記別の配線用外部接続端子の上層を構成する別のＩＴＯ（酸化インジウムスズ）膜を前記別のコンタクトホールを介して前記金属膜に接続させて形成することを特徴とするものである。
請求項５に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、請求項４に記載の発明において、前記配線用外部接続端子は薄膜トランジスタパネルにおけるドレイン配線用外部接続端子であり、前記別の配線用外部接続端子は前記薄膜トランジスタパネルにおけるゲート配線用外部接続端子であることを特徴とするものである。
請求項６に記載の発明に係る薄膜トランジスタパネルの製造方法は、ゲート配線を含む第１の金属層を形成する工程と、前記第１の金属層を覆うように窒化シリコンからなるゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上層側に、少なくとも最上層がモリブデン系金属からなり、ドレイン配線を含む第２の金属層を形成する工程と、前記第２の金属層を覆うように窒化シリコンからなるオーバーコート膜を成膜する工程と、前記第１の金属層の少なくとも一部が露出するように前記ゲート絶縁膜および前記オーバーコート膜に第一のコンタクトホールを形成すると同時に、前記第２の金属層の少なくとも一部が露出するように前記第一のコンタクトホールとは異なる位置の前記オーバーコート膜に第二のコンタクトホールを形成する工程と、を有し、前記第一のコンタクトホールおよび前記第二のコンタクトホールは、六フッ化硫黄ガス、前記六フッ化硫黄ガスに対する流量比が１〜２である酸素ガスおよび前記六フッ化硫黄ガスに対する流量比が０．３〜０．５である窒素ガスからなる混合ガスを用い、１０〜３０Ｐａ、２０〜３０℃で、プラズマエッチングにより形成することを特徴とするものである。
請求項２に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、請求項１に記載の発明において、前記モリブデン系金属膜は配線用外部接続端子の一部を構成し、プラズマエッチングにより前記モリブデン系金属膜上における前記絶縁膜にコンタクトホールを形成することを特徴とするものである。
請求項３に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、請求項２に記載の発明において、前記モリブデン系金属膜は下層絶縁膜上に形成され、前記下層絶縁膜下に別の配線用外部接続端子の一部を構成するモリブデン系金属以外の金属からなる金属膜が形成され、プラズマエッチングにより前記モリブデン系金属膜上における前記絶縁膜に前記コンタクトホールを形成すると同時に、前記金属膜上における前記絶縁膜および前記下層絶縁膜に別のコンタクトホールを形成することを特徴とするものである。
請求項４に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、請求項３に記載の発明において、前記絶縁膜上に前記配線用外部接続端子の上層を構成するＩＴＯ膜を、前記コンタクトホールを介して前記モリブデン系金属膜に接続させて形成し、且つ、前記絶縁膜上に前記別の配線用外部接続端子の上層を構成する別のＩＴＯ（酸化インジウムスズ）膜を前記別のコンタクトホールを介して前記金属膜に接続させて形成することを特徴とするものである。
請求項５に記載の発明に係るモリブデン系金属膜上の絶縁膜のドライエッチング方法は、請求項４に記載の発明において、前記配線用外部接続端子は薄膜トランジスタパネルにおけるドレイン配線用外部接続端子であり、前記別の配線用外部接続端子は前記薄膜トランジスタパネルにおけるゲート配線用外部接続端子であることを特徴とするものである。
請求項６に記載の発明に係る薄膜トランジスタパネルの製造方法は、ゲート配線を含む第１の金属層を形成する工程と、前記第１の金属層を覆うように窒化シリコンからなるゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上層側に、少なくとも最上層がモリブデン系金属からなり、ドレイン配線を含む第２の金属層を形成する工程と、前記第２の金属層を覆うように窒化シリコンからなるオーバーコート膜を成膜する工程と、前記第１の金属層の少なくとも一部が露出するように前記ゲート絶縁膜および前記オーバーコート膜に第一のコンタクトホールを形成すると同時に、前記第２の金属層の少なくとも一部が露出するように前記第一のコンタクトホールとは異なる位置の前記オーバーコート膜に第二のコンタクトホールを形成する工程と、を有し、前記第一のコンタクトホールおよび前記第二のコンタクトホールは、六フッ化硫黄ガス、前記六フッ化硫黄ガスに対する流量比が１〜２である酸素ガスおよび前記六フッ化硫黄ガスに対する流量比が０．３〜０．５である窒素ガスからなる混合ガスを用い、１０〜３０Ｐａ、２０〜３０℃で、プラズマエッチングにより形成することを特徴とするものである。
この発明によれば、フッ素系ガス、酸素ガスおよび窒素ガスからなる混合ガスを用いてモリブデン系金属膜上の絶縁膜をドライエッチングすることにより、選択比を比較的大きくすることができる。
図１はこの発明のドライエッチング方法を含む製造方法により製造された薄膜トランジスタパネルの一例の要部の断面図を示す。この場合、図１の左側から右側に向かって、画素電極１５を含む薄膜トランジスタ１１の部分の断面図、ゲート配線用外部接続端子２１の部分の断面図、ドレイン配線用外部接続端子３１の部分の断面図を示す。
まず、画素電極１５を含む薄膜トランジスタ１１について説明する。ガラス基板１の上面の所定の箇所にはゲート電極２および該ゲート電極２に接続されたゲート配線３が設けられている。この場合、ゲート電極２およびゲート配線３は、モリブデンやその合金からなるモリブデン系金属以外の金属、例えばアルミニウムやその合金からなるアルミニウム系金属によって形成されている。
ゲート電極２およびゲート配線３を含むガラス基板１の上面には窒化シリコン（ＳｉＮ）や酸窒化シリコン（ＳｉＯＮ）等からなるゲート絶縁膜４が設けられている。ゲート電極２上におけるゲート絶縁膜４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５が設けられている。半導体薄膜５の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜６が設けられている。
チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層７、８が設けられている。オーミックコンタクト層７、８の各上面にはソース電極９およびドレイン電極１０が設けられている。この場合、ソース電極９およびドレイン電極１０はモリブデンやその合金からなるモリブデン系金属によって形成されている。モリブデン合金としては、モリブデンタングステン、モリブデンニオブ等が挙げられる。
ここで、ゲート電極２、ゲート絶縁膜４、半導体薄膜５、チャネル保護膜６、オーミックコンタクト層７、８、ソース電極９およびドレイン電極１０により、ボトムゲート型の薄膜トランジスタ１１が構成されている。ゲート絶縁膜４の上面の所定の箇所にはドレイン配線１２がドレイン電極１０に接続されて設けられている。ドレイン配線１２はドレイン電極９と同一の金属によって形成されている。
薄膜トランジスタ１１およびドレイン配線１２を含むゲート絶縁膜４の上面には窒化シリコンや酸窒化シリコンからなるオーバーコート膜１３が設けられている。ソース電極９の所定の箇所に対応する部分におけるオーバーコート膜１３にはコンタクトホール１４が設けられている。オーバーコート膜１３の上面の所定の箇所には、酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極１５がコンタクトホール１４を介してソース電極９に接続されて設けられている。
次に、ゲート配線用外部接続端子２１について説明する。ゲート配線用外部接続端子２１は、下から順に、金属膜２１ａおよびＩＴＯ膜２１ｂの２層構造となっている。このうち、金属膜２１ａは、ゲート電極２およびゲート配線３と同一の金属からなり、ガラス基板１の上面に設けられ、ゲート配線３の一端部に接続されている。ＩＴＯ膜２１ｂは、画素電極１５と同一の金属からなり、オーバーコート膜１３の上面に設けられ、オーバーコート膜１３およびゲート絶縁膜４に連続して設けられたコンタクトホール２２を介して金属膜２１ａに接続されている。
次に、ドレイン配線用外部接続端子３１について説明する。ドレイン配線用外部接続端子３１は、下から順に、金属膜３１ａおよびＩＴＯ膜３１ｂの２層構造となっている。このうち、金属膜３１ａは、ドレイン配線１２と同一の金属からなり、ゲート絶縁膜４の上面に設けられ、ドレイン配線１２の他端部に接続されている。ＩＴＯ膜３１ｂは、画素電極１５と同一の金属からなり、オーバーコート膜１３の上面に設けられ、オーバーコート膜１３に設けられたコンタクトホール３２を介して金属膜３１ａに接続されている。
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面に、スパッタ法により成膜されたアルミニウム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２、ゲート配線３および金属膜２１ａを形成する。
次に、図３に示すように、ゲート電極２、ゲート配線３および金属膜２１ａを含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコン等からなるゲート絶縁膜４、真性アモルファスシリコン膜４１および窒化シリコンからなるチャネル保護膜形成用膜４２を連続して成膜する。次に、チャネル保護膜形成用膜４２をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜６を形成する。
次に、図４に示すように、チャネル保護膜６を含む真性アモルファスシリコン膜４１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜４３を成膜する。次に、ｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１をフォトリソグラフィ法により連続してパターニングすると、図５に示すようになる。すなわち、薄膜トランジスタ１１形成領域において、ゲート絶縁膜４の上面に半導体薄膜５が形成され、チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にオーミックコンタクト層７、８が形成される。
次に、図６に示すように、チャネル保護膜６およびオーミックコンタクト層７、８を含むゲート絶縁膜４の上面に、スパッタ法によりモリブデン系金属からなる金属膜４４を成膜する。次に、金属膜４４をフォトリソグラフィ法によりパターニングすると、図７に示すようになる。すなわち、各オーミックコンタクト層７、８の上面にソース電極９およびドレイン電極１０が形成される。また、ゲート絶縁膜４の上面にドレイン配線１２および金属膜３１ａが形成される。
次に、図８に示すように、チャネル保護膜６、ソース電極９、ドレイン電極１０、ドレイン配線１２および金属膜３１ａを含むゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコン等からなるオーバーコート膜１３を成膜する。次に、図９に示すように、オーバーコート膜１３の上面にレジスト膜４５を形成し、次いで、フォトリソグラフィ法により、ソース電極９、金属膜２１ａおよび金属膜３１ａに対応する部分におけるレジスト膜４５に開口部４６、４７、４８を形成する。
次に、図１０に示すように、後述するドライエッチング方法により、レジスト膜４５の開口部４６に対応する部分つまりソース電極９上におけるオーバーコート膜１３にコンタクトホール１４を形成し、またレジスト膜４５の開口部４７に対応する部分つまり金属膜２１ａ上におけるオーバーコート膜１３およびゲート絶縁膜４にコンタクトホール２２を連続して形成し、さらにレジスト膜４５の開口部４８に対応する部分つまり金属膜３１ａ上におけるオーバーコート膜１３にコンタクトホール３２を形成する。次に、レジスト膜４５を剥離する。
次に、図１に示すように、オーバーコート膜１３の上面の各所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１５をコンタクトホール１４を介してソース電極９に接続させて形成し、またＩＴＯ膜２１ｂをコンタクトホール２２を介して金属膜２１ａに接続させて形成し、さらにＩＴＯ膜３１ｂをコンタクトホール３２を介して金属膜３１ａに接続させて形成する。かくして、図１に示す薄膜トランジスタパネルが得られる。
次に、上記製造方法において、図１０に示すコンタクトホール１４、２２、３２を形成するためのドライエッチング装置の一例について、図１１に示す概略構成図を参照して説明する。このドライエッチング装置は、平行平板型であり、反応容器４１を備えている。反応容器４１内の下部には下部電極４２が設けられ、上部には上部電極４３が設けられている。この場合、下部電極４２は高周波電源４４に接続され、上部電極４３は接地されている。下部電極４２の上面には被加工物４５が載置されるようになっている。反応容器４１の下部の所定の箇所は配管４６を介して真空ポンプ４７に接続されている。
反応容器４１の上部中央部にはガス導入管４８が上部電極４３の中央部を貫通して設けられている。ガス導入管３６は共通配管４９に接続されている。共通配管４９には第１〜第３の配管５０〜５２が接続されている。第１〜第３の配管５０〜５２には第１〜第３の電磁弁５３〜５５および第１〜第３のマスフローコントローラ５６〜５８が介在されている。第１〜第３の配管５０〜５２の各先端部にはボンベ等からなるフッ素系ガス供給源５９、酸素ガス供給源６０および窒素ガス供給源６１が接続されている。フッ素系ガス供給源５９は六フッ化硫黄（ＳＦ６）ガスや四フッ化メタン（ＣＦ４）ガス等のフッ素系ガスを供給するようになっている。
次に、上記構成のドライエッチング装置を用いて、下部電極４２の上面に載置された被加工物４５が図９に示す状態にあり、ドライエッチングにより、図１０に示すように、コンタクトホール１４、２２、３２を形成する場合について説明する。まず、真空ポンプ４７の駆動により、反応容器４１内のガスを排出し、反応容器４１内の圧力を１０〜３０Ｐａとした。反応容器４１内の温度は２０〜３０℃の常温とした。
次に、第１〜第３の電磁弁５３〜５５を開弁し、フッ素系ガス供給源５９、酸素ガス供給源６０および窒素ガス供給源６１から供給されるフッ素系ガス、酸素ガスおよび窒素ガスの混合ガスをガス導入管４８から反応容器４１内に導入する。この場合、第１〜第３のマスフローコントローラ５６〜５８によりフッ素系ガス、酸素ガスおよび窒素ガスの各流量を後述の如く調整した。また、高周波電源４４から１３．５６ＭＨｚの高周波電力５００〜１０００Ｗを印加した。
すると、図１０に示すように、レジスト膜４５の開口部４６に対応する部分つまりソース電極９上におけるオーバーコート膜１３にコンタクトホール１４が形成され、またレジスト膜４５の開口部４７に対応する部分つまり金属膜２１ａ上におけるオーバーコート膜１３およびゲート絶縁膜４にコンタクトホール２２が連続して形成され、さらにレジスト膜４５の開口部４８に対応する部分つまり金属膜３１ａ上におけるオーバーコート膜１３にコンタクトホール３２が形成される。
ここで、フッ素系ガス（ＳＦ６）、酸素ガスおよび窒素ガスの流量比を１:２:０．５、１:１:０．３、１:０．５:０．３および１:０．２:０．２とし、窒化シリコン等からなるオーバーコート膜１３およびゲート絶縁膜４とモリブデン系金属からなる金属膜３１ａとの選択比を調べたところ、図１２に示す結果が得られた。
図１２から明らかなように、流量比が１:２:０．５の場合には選択比が約３２であり、流量比が１:１:０．３の場合には選択比が約４０であり、流量比が１:０．５:０．３の場合には選択比が約２３であり、流量比が１:０．２:０．２の場合には選択比が約９である。したがって、いずれの場合も選択比が約９以上であるが、そのうち、流量比が１:２:０．５、１:１:０．３および１:０．５:０．３の場合には選択比を比較的大きくすることができ、特に、流量比が１:２:０．５および、１:１:０．３の場合には選択比を３０〜４０とかなり大きくすることができる。このことから、流量比は１:１〜２:０．３〜０．５が特に好ましい。
ところで、図１０に示すように、コンタクトホール２２はオーバーコート膜１３およびゲート絶縁膜４に連続して形成するため、オーミックコンタクト層１３のみに形成されたコンタクトホール３２を介して露出された金属膜３１ａの露出面のオーバーエッチング時間が長くなってしまう。したがって、選択比が比較的小さい場合には、金属膜３１ａの当初の厚さを比較的厚くしなければならない。これに対し、選択比が比較的大きい場合には、金属膜３１ａの当初の厚さを可及的に薄くすることができる。
なお、ドレイン配線用外部接続端子３１のＩＴＯ膜３１ｂ下の金属膜は最上層がモリブデン系金属膜であれば複数層としてもよい。例えば、下層モリブデン系金属膜、アルミニウム系金属膜および上層モリブデン系金属膜の３層構造としてもよい。この場合、下層モリブデン系金属膜は窒化シリコン等からなるゲート絶縁膜１３とのコンタクトを取るためのものであり、アルミニウム系金属膜はシート抵抗を低くするためのものであり、上層モリブデン系金属膜はＩＴＯ膜３１ｂとのコンタクトを取るためのものである。この場合、ソース電極９、ドレイン電極１０およびドレイン配線１２もドレイン配線用外部接続端子３１のＩＴＯ膜３１ｂ下の金属膜と同様に３層構造となる。
次に、図１３はドライエッチング装置の他の例の概略構成図を示す。このドライエッチング装置において、図１１に示すドライエッチング装置と異なる点は、下部電極４２を接地し、上部電極４３を高周波電源４４に接続した点である。ここで、図１１に示すドライエッチング装置では、上部電極４３を接地してカソードとしたものであり、カソードカップリングによるドライエッチングが行なわれる。これに対し、図１３に示すドライエッチング装置では、下部電極４２を接地してアノードとしたものであり、アノードカップリングによるドライエッチングが行なわれる。
１ ガラス基板
２ ゲート電極
３ ゲート配線
４ ゲート絶縁膜
５ 半導体薄膜
６ チャネル保護膜
７、８ オーミックコンタクト層
９ ソース電極
１０ ドレイン電極
１１ 薄膜トランジスタ
１２ ドレイン配線
１３ オーバーコート膜
１４ コンタクトホール
１５ 画素電極
２１ ゲート配線用外部接続端子
２１ａ 金属膜
２１ｂ ＩＴＯ膜
２２ コンタクトホール
３１ ドレイン配線用外部接続端子
３１ａ 金属膜
３１ｂ ＩＴＯ膜
３２ コンタクトホール
４１ 真性アモルファスシリコン膜
４２ チャネル保護膜形成用膜
４３ ｎ型アモルファスシリコン膜
４４ 金属膜
４５ レジスト膜
４６、４７、４８ 開口部
２ ゲート電極
３ ゲート配線
４ ゲート絶縁膜
５ 半導体薄膜
６ チャネル保護膜
７、８ オーミックコンタクト層
９ ソース電極
１０ ドレイン電極
１１ 薄膜トランジスタ
１２ ドレイン配線
１３ オーバーコート膜
１４ コンタクトホール
１５ 画素電極
２１ ゲート配線用外部接続端子
２１ａ 金属膜
２１ｂ ＩＴＯ膜
２２ コンタクトホール
３１ ドレイン配線用外部接続端子
３１ａ 金属膜
３１ｂ ＩＴＯ膜
３２ コンタクトホール
４１ 真性アモルファスシリコン膜
４２ チャネル保護膜形成用膜
４３ ｎ型アモルファスシリコン膜
４４ 金属膜
４５ レジスト膜
４６、４７、４８ 開口部
Claims (6)
- 六フッ化硫黄ガス、前記六フッ化硫黄ガスに対する流量比が１〜２である酸素ガスおよび前記六フッ化硫黄ガスに対する流量比が０．３〜０．５である窒素ガスからなる混合ガスを用いて、１０〜３０Ｐａ、２０〜３０℃で、モリブデン系金属膜上の窒化シリコンからなる絶縁膜をプラズマエッチングすることを特徴とするモリブデン系金属膜上の絶縁膜のドライエッチング方法。
- 請求項１に記載の発明において、前記モリブデン系金属膜は配線用外部接続端子の一部を構成し、プラズマエッチングにより前記モリブデン系金属膜上における前記絶縁膜にコンタクトホールを形成することを特徴とするモリブデン系金属膜上の絶縁膜のドライエッチング方法。
- 請求項２に記載の発明において、前記モリブデン系金属膜は下層絶縁膜上に形成され、前記下層絶縁膜下に別の配線用外部接続端子の一部を構成するモリブデン系金属以外の金属からなる金属膜が形成され、プラズマエッチングにより前記モリブデン系金属膜上における前記絶縁膜に前記コンタクトホールを形成すると同時に、前記金属膜上における前記絶縁膜および前記下層絶縁膜に別のコンタクトホールを形成することを特徴とするモリブデン系金属膜上の絶縁膜のドライエッチング方法。
- 請求項３に記載の発明において、前記絶縁膜上に前記配線用外部接続端子の上層を構成するＩＴＯ膜を、前記コンタクトホールを介して前記モリブデン系金属膜に接続させて形成し、且つ、前記絶縁膜上に前記別の配線用外部接続端子の上層を構成する別のＩＴＯ（酸化インジウムスズ）膜を前記別のコンタクトホールを介して前記金属膜に接続させて形成することを特徴とするモリブデン系金属膜上の絶縁膜のドライエッチング方法。
- 請求項４に記載の発明において、前記配線用外部接続端子は薄膜トランジスタパネルにおけるドレイン配線用外部接続端子であり、前記別の配線用外部接続端子は前記薄膜トランジスタパネルにおけるゲート配線用外部接続端子であることを特徴とするモリブデン系金属膜上の絶縁膜のドライエッチング方法。
- ゲート配線を含む第１の金属層を形成する工程と、
前記第１の金属層を覆うように窒化シリコンからなるゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上層側に、少なくとも最上層がモリブデン系金属からなり、ドレイン配線を含む第２の金属層を形成する工程と、
前記第２の金属層を覆うように窒化シリコンからなるオーバーコート膜を成膜する工程と、
前記第１の金属層の少なくとも一部が露出するように前記ゲート絶縁膜および前記オーバーコート膜に第一のコンタクトホールを形成すると同時に、前記第２の金属層の少なくとも一部が露出するように前記第一のコンタクトホールとは異なる位置の前記オーバーコート膜に第二のコンタクトホールを形成する工程と、
を有し、
前記第一のコンタクトホールおよび前記第二のコンタクトホールは、六フッ化硫黄ガス、前記六フッ化硫黄ガスに対する流量比が１〜２である酸素ガスおよび前記六フッ化硫黄ガスに対する流量比が０．３〜０．５である窒素ガスからなる混合ガスを用い、１０〜３０Ｐａ、２０〜３０℃で、プラズマエッチングにより形成することを特徴とする薄膜トランジスタパネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009275284A JP5299245B2 (ja) | 2009-12-03 | 2009-12-03 | モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009275284A JP5299245B2 (ja) | 2009-12-03 | 2009-12-03 | モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011119437A JP2011119437A (ja) | 2011-06-16 |
| JP5299245B2 true JP5299245B2 (ja) | 2013-09-25 |
Family
ID=44284432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009275284A Expired - Fee Related JP5299245B2 (ja) | 2009-12-03 | 2009-12-03 | モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5299245B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9488606B2 (en) | 2010-06-28 | 2016-11-08 | Fujikura Ltd. | Method for detecting non-superconducting transition of superconducting wire |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101973164B1 (ko) | 2012-10-08 | 2019-08-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치 |
| US20240038541A1 (en) * | 2022-07-27 | 2024-02-01 | Applied Materials, Inc. | Methods for removing molybdenum oxides from substrates |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933833A (ja) * | 1982-08-19 | 1984-02-23 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001127303A (ja) * | 1996-12-18 | 2001-05-11 | Nec Corp | 薄膜トランジスタアレイ基板およびその製造方法 |
| JP4936709B2 (ja) * | 2005-11-25 | 2012-05-23 | 東京エレクトロン株式会社 | プラズマエッチング方法および半導体装置の製造方法 |
-
2009
- 2009-12-03 JP JP2009275284A patent/JP5299245B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9488606B2 (en) | 2010-06-28 | 2016-11-08 | Fujikura Ltd. | Method for detecting non-superconducting transition of superconducting wire |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011119437A (ja) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481512C (zh) | 半导体器件及其制造方法 | |
| US7785941B2 (en) | Method of fabricating thin film transistor | |
| US7229863B2 (en) | Method for fabricating thin film transistors | |
| JPH09183603A (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
| TWI416736B (zh) | 薄膜電晶體及其製造方法 | |
| JP4596287B2 (ja) | シリコンを含む膜のドライエッチング方法 | |
| JP5299245B2 (ja) | モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法 | |
| US7344995B2 (en) | Method for preparing a structure with high aspect ratio | |
| US20080299777A1 (en) | Silicon nitride film dry etching method | |
| US6559043B1 (en) | Method for electrical interconnection employing salicide bridge | |
| JP4182125B2 (ja) | 半導体装置の製造方法 | |
| JP2006235284A (ja) | 表示装置およびその製造方法 | |
| JP4586841B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2008270509A (ja) | 半導体装置の製造方法 | |
| US20070000860A1 (en) | Method for fabricating semiconductor device | |
| CN109638034A (zh) | 显示面板的制造方法 | |
| US20070262379A1 (en) | Metal structure of glass substrate and formation thereof | |
| US20210217978A1 (en) | Transistor array | |
| JP5454411B2 (ja) | シリコンを含む膜のドライエッチング方法 | |
| JP2007180394A (ja) | キャパシタ | |
| JPH11204498A (ja) | 半導体装置の製造方法 | |
| US20110223768A1 (en) | Method for Forming Contact Opening | |
| CN117198888A (zh) | 薄膜晶体管及薄膜晶体管的制作方法 | |
| US7479445B2 (en) | Methods of forming field effect transistors having t-shaped gate electrodes using carbon-based etching masks | |
| KR101019704B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |