CN100459163C - 薄膜晶体管结构及其制造方法和使用它的显示器件 - Google Patents

薄膜晶体管结构及其制造方法和使用它的显示器件 Download PDF

Info

Publication number
CN100459163C
CN100459163C CNB018227236A CN01822723A CN100459163C CN 100459163 C CN100459163 C CN 100459163C CN B018227236 A CNB018227236 A CN B018227236A CN 01822723 A CN01822723 A CN 01822723A CN 100459163 C CN100459163 C CN 100459163C
Authority
CN
China
Prior art keywords
thin
film transistor
mentioned
insulating properties
grating routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018227236A
Other languages
English (en)
Other versions
CN1489790A (zh
Inventor
铃木浩
末冈邦昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1489790A publication Critical patent/CN1489790A/zh
Application granted granted Critical
Publication of CN100459163C publication Critical patent/CN100459163C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明的课题是，提供能进行高精细显示而不产生信号延迟，并且能提供大型的显示画面的薄膜晶体管结构、薄膜晶体管结构的制造方法和包含该薄膜晶体管结构的显示器件。本发明是在基板(100)上形成至少形成了沟槽(109)的绝缘性聚合物膜(101)而成的薄膜晶体管结构，提供了在绝缘性聚合物膜(101)上形成的沟槽(109)容纳由多个导电层构成的栅布线(110)的薄膜晶体管结构。另外，本发明提供了包含具有上述结构的薄膜晶体管结构的制造方法，以及由上述结构的薄膜晶体管构成的TFT阵列的显示器件。

Description

薄膜晶体管结构及其制造方法和使用它的显示器件
技术领域
本发明涉及薄膜晶体管结构、薄膜晶体管结构的制造方法和包含该薄膜晶体管结构的显示器件，更详细地说，涉及在减少寄生电容的同时，增大与薄膜晶体管连接的栅布线的截面积，又不产生信号延迟的情况下，能进行高精细显示，并且能提供大型的显示画面的薄膜晶体管结构、薄膜晶体管结构的制造方法和包含该薄膜晶体管结构的显示器件。
背景技术
迄今，使用了薄膜晶体管的(TFT)的液晶显示器多半被用作计算机、蜂窝式电话、手表、电视机之类进行各种显示用的装置的显示器件。特别是，近年来，伴随计算机等的能力的提高、存储容量的增大，对于使用了TFT的显示器件，往往要提高大画面化、高精细化的要求。为了达到使用了TFT的显示器件的大画面化和高精细化，尤其有必要降低栅布线的电阻，防止信号的传输延迟。因此，对降低迄今栅布线的材料的电阻进行了研究，正在采用从Mo、MoW、MoTa之类电阻率较高的材料到Al、Cu之类电阻率低的材料。
然而，在使用上述Cu这样的电阻率极低的材料，并且忽略薄膜晶体管的开关速度的条件下，如果对用对角线测定的30英寸显示器件进行考察，则为了要达到200PPI以上的高精细化，现有的栅布线的电阻是难以胜任的。其理由是，即使使用了电阻率低的材料，因为材料的电阻率与截面积有关，也要将这种依赖关系确定下来。
即，在使用了TFT的显示器件中，为了要达到大画面化和高精细化，除使用低电阻率的材料外，还有必要增大栅布线的截面积。然而，为了增加栅布线的截面积，如增大栅电极在平面上的扩展程度，就必然要减少像素电极的开口率，此外，在栅布线与除它以外的布线或电极之间会形成电容，这就产生了寄生电容，反过来产生了传输延迟。此外，尽管也可仅仅增加栅布线的厚度，但仅靠增加栅布线的厚度，就会发生使与栅布线交叉的其它的信号布线之类的其它布线断线的其它的不良现象。
进而，如果看栅布线的制造方法，则栅布线以往都采用溅射等气相生长法形成。然而，现有这样的溅射法等气相生长法成膜速度较慢，尽管也可以大幅度增加栅布线的厚度，但往往会产生产品成品率低、成本高等制造方面的不良现象，从而有必要采用高效的优良方法来制造栅布线。
迄今，为了使在基板上形成的布线微细化，进行了各种试验，例如在特开平10-268522号公报中，公开了在基板上使用正型光致抗蚀剂进行构图，通过对该基板进行非电解镀而在露出的基板上形成导电图形的导电图形形成方法。
另外，在特开平11-339672号公报中，公开了在基板上涂敷光致抗蚀剂进行构图，用电解镀法、非电解镀法或非电解镀法加电解镀法形成电极后，剥离光致抗蚀剂的图像显示器件的制造方法。
此外，在特开平11-231335号中公开了对淀积在基板上的二氧化硅膜进行构图，在露出的基板上用非电解镀法形成电极的带有埋设电极的基板的制造方法。
然而，在上述的任何方法中，从使包含TFT结构的显示器件的传输延迟成为最小、同时实现大画面化、高精细化、以及制造成品率的提高、制造成本的降低诸方面看还不能说就是充分的。
发明内容
本发明是鉴于上述问题而进行的，本发明的目的在于：在使用了TFT的显示器中，解决栅布线的传输延迟的问题，同时实现大画面化、高精细化、提高制造成品率并降低成本。
根据本发明的一种薄膜晶体管结构，它是在基板上形成源电极、漏电极、栅电极、有源层、与该栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜而成的薄膜晶体管结构，其特征在于：在上述绝缘性聚合物膜上形成的上述沟槽用自对准方式容纳了由导电层构成的上述栅布线，其中，所述栅布线和绝缘性聚合物膜具有相同的厚度，这样栅布线与绝缘性聚合物膜被设置在同一层之中。
另外，根据本发明的一种薄膜晶体管结构的制造方法，其中，薄膜晶体管是在基板上形成源电极、漏电极、栅电极、有源层、与上述栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜而成的薄膜晶体管，该薄膜晶体管结构的制造方法的特征在于：包含：形成源电极、漏电极、栅电极和有源层的步骤；在上述基板上形成绝缘性聚合物膜的步骤；对上述绝缘性聚合物膜进行构图，形成沟槽的步骤；以及在上述沟槽内淀积导电层，与上述绝缘性聚合物膜以自对准方式形成上述栅布线的步骤，其中，所述栅布线和绝缘性聚合物膜具有相同的厚度，这样栅布线与绝缘性聚合物膜被设置在同一层之中。
另外，根据本发明的一种显示器件，其特征在于：包含在基板上形成源电极、漏电极、栅电极、有源层、与上述栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜，在上述绝缘性聚合物膜上形成的上述沟槽用自对准方式容纳了由导电层构成的上述栅布线，其中，所述栅布线和绝缘性聚合物膜具有相同的厚度，这样栅布线与绝缘性聚合物膜被设置在同一层之中。
即，按照本发明，这是一种在基板上形成源电极、漏电极、栅电极、有源层、与该栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜而成的薄膜晶体管结构，在上述绝缘性聚合物膜上形成的上述沟槽提供了用自对准方式容纳了由导电层构成的上述栅布线的薄膜晶体管结构。在本发明中，上述栅布线的厚度最好定为2微米～15微米，并且上述栅布线的纵横比为0.3～3。此外，在本发明中，对上述绝缘性聚合物膜可进行用于调节光学特性的处理。
此外，在本发明中，上述绝缘性聚合物膜可以由多种不同的聚合物构成。另外，在本发明中，上述绝缘性聚合物膜也可包含含硅酮的聚合体。在本发明中，上述栅布线可以由形成了用非电解镀淀积的籽晶层的导电层和用电镀淀积的导电层构成。在本发明中，上述薄膜晶体管可以是底栅型薄膜晶体管或顶栅型薄膜晶体管。在本发明中，上述绝缘性聚合物膜可包含感光性树脂或感光性树脂组合物。
按照本发明，这是一种在基板上形成源电极、漏电极、栅电极、有源层、与上述栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜而成的形成薄膜晶体管的方法，该方法提供了包含：形成源电极、漏电极、栅电极和有源层的步骤；在上述基板上形成绝缘性聚合物膜的步骤；对上述绝缘性聚合物膜进行构图、形成沟槽的步骤；以及在上述沟槽内淀积导电层、与上述绝缘性聚合物膜以自对准方式形成上述栅布线的步骤的薄膜晶体管结构的制造方法。
按照本发明，可通过淀积用非电解镀形成籽晶层的导电层的步骤，以及淀积与用电解镀形成的上述籽晶层不同的导电层的步骤形成上述栅布线。
在本发明中，形成上述栅布线的步骤可包含对上述电解镀的电流量和时间进行控制的步骤。在本发明中，形成上述栅布线的步骤可包含用电解镀形成与形成上述籽晶层的导电层不同的导电层的步骤和使得用上述电解镀形成的导电层与上述绝缘性聚合物在一个水平面的步骤。在本发明中，对上述绝缘性聚合物膜而言，可包含进行用于调节光学特性的处理的步骤。在本发明中，上述绝缘性聚合物膜可包含含硅酮的聚合体。在本发明中，可从感光性树脂或感光性树脂组合物形成上述绝缘性聚合物膜。
按照本发明，这是一种在基板上形成源电极、漏电极、栅电极、有源层、与上述栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜，在上述绝缘性聚合物膜上形成的上述沟槽提供了用自对准方式容纳了由导电层构成的上述栅布线的包含薄膜晶体管结构的显示器件。在本发明中，上述栅布线的厚度可定为2微米～15微米，并且上述栅电极的纵横比可定为0.3～3。按照本发明，对上述绝缘性聚合物膜可进行用于调节光学特性的处理。按照本发明，上述绝缘性聚合物膜可包含感光性树脂或感光性树脂组合物。按照本发明，上述绝缘性聚合物膜可包含含硅酮的聚合体。
附图说明
图1是示出本发明的薄膜晶体管结构的图。
图2是说明本发明的作用的图。
图3是示出本发明的薄膜晶体管结构的制造方法的图。
图4是示出本发明的薄膜晶体管结构的制造方法的继图3的工序的图。
图5是示出本发明的另一实施形态的薄膜晶体管结构的制造方法的图。
图6是示出本发明的另一实施形态的薄膜晶体管结构的制造方法的继图5的工序的图。
图7是示出本发明的薄膜晶体管结构的制造方法的另一实施形态的图。
图8是示出本发明的薄膜晶体管结构的又一实施形态的图。
图9是示出本发明的薄膜晶体管结构的又一实施形态的图。
图10是利用本发明的薄膜晶体管结构示出画面尺寸和分辨率的图。
图11是被用于使用了本发明的薄膜晶体管结构的显示器件的TFT阵列的斜视图。
图12是被用于使用了本发明的另一实施形态的薄膜晶体管结构的显示器件的TFT阵列的斜视图。
具体实施方式
图1是示出本发明的薄膜晶体管结构的图。在图1(a)中示出了底栅型薄膜晶体管结构，在图1(b)中示出了顶栅型薄膜晶体管结构，在图1(a)所示的薄膜晶体管结构中，在绝缘性的玻璃、陶瓷之类的基板10上设置绝缘性聚合物膜11，并在该绝缘性聚合物膜11中所形成的沟槽12内埋设由多个导电层13a、13b形成的栅布线。本发明中可使用的绝缘性聚合物膜11可由绝缘性聚合物材料或聚合物组合物构成。
具体地说，作为本发明中可使用的聚合物组合物，例如可举出聚丙烯酸酯、聚苯乙烯、聚(丙烯酸酯-苯乙烯)、聚酯、环氧树脂、聚碳酸酯树脂、聚酰亚胺树脂等的热塑性或热固化性树脂。另外，在本发明中，作为可用作绝缘性聚合物膜11的聚合物材料，还有由对丙烯酸类、丙烯酸-苯乙烯类、环氧类的聚合物混合了感光性成分的混合物或者与它们进行了化学结合的感光性树脂组合物或感光性树脂，所谓可用作光致抗蚀剂的聚合物或者聚合物组合物形成。
作为上述那样的感光性树脂组合物，例如可举出对丙烯酸类树脂、苯酚·酚醛清漆树脂混合了苯醌重氮衍生物的正型光致抗蚀剂；对丙烯酸类树脂、丙烯酸-苯乙烯共聚物或者丙烯酸-羟基苯乙烯共聚物、丙烯酸-烷氧基苯乙烯共聚物混合了光氧化发生剂的所谓化学放大类的正型或负型光致抗蚀剂；将丙烯酸树脂与具有乙烯性的不饱和键的丙烯酸酯(甲基丙烯酸酯)单体混合起来，利用重氮化物使光聚合成为可能的负型光致抗蚀剂；以及对环氧树脂混合了阴离子聚合引发剂的环氧类的光致抗蚀剂等。
然而，对本发明而言，不限于上述的聚合物或光致抗蚀剂，只要是可对聚合物材料采用恰当的构图工艺形成沟槽12的聚合物或聚合物组合物，用任何材料均可。
从谈到绝缘性的电学特性来看，图1(a)所示的绝缘性聚合物膜11的厚度可定为1微米～15微米的范围。进而，在本发明中，如考虑到在沟槽12内形成栅布线的情况，则从沟槽12的形成性方面看，最好定为2微米～10微米的范围，又进而，在本发明中，特别是为了进行高精细、大画面化，最好定为2微米～5微米的范围。
如图1(a)所示，该栅布线系导电层13a与13b层叠而形成，导电层13a是由用非电解镀形成的Ni之类的金属构成的籽晶层形成。另外，导电层13b包含用电解镀法形成的、使栅布线为低阻的材料形成。
在本发明中，为了不产生传输延迟而达到高精细、大画面化，导电层13b最好由Al、Cu、Ag之类的低电阻率的金属形成。进而，在本发明中，从导电层13b的稳定性的观点看，导电层13b最好由Al或Cu形成。
在本发明中，由于栅布线是被埋设于绝缘性聚合物膜11而形成的，希望使其与绝缘性聚合物膜11的高度为同一高度，图1(a)所示的栅布线的厚度可根据需要定为1微米～15微米的范围。进而，在本发明中，从高精细化和大画面化的方面并且从光刻的再现性、稳定性这样的绝缘性聚合物膜11的制造的观点看，栅布线的厚度最好定为1微米～10微米的范围，又进而，为使高精细化、大画面化与包含绝缘性聚合物膜11的制造工艺的容易性取得平衡，最好定为2微米～5微米。
另外，在本发明中，为了对与栅布线相邻的薄膜晶体管在电学方面不产生不良的影响，绝缘性聚合物膜11和栅布线的上端最好用自对准的方式形成。
在绝缘性聚合物膜11和栅布线的上侧淀积绝缘膜14，又在该绝缘膜14上淀积源电极15、漏电极16、P+a-Si、N+a-Si之类的材料构成的有源层17这样的层，对之构图，再由Mo、MoW、MoTa之类的金属或合金形成各自的电极，构成薄膜晶体管的要素。在图1中尽管省略了这些电极的详细结构，但迄今所知的任何电板结构均可在本发明中使用。
在图1(a)中，栅布线和作为薄膜晶体管要素的栅电极相邻地形成。然而，在本发明中，也可以在位置上错开形成栅布线和作为薄膜晶体管要素的栅电极，此时，栅电极和栅布线可以在绝缘膜14上在水平方向错位形成。进而，在本发明中，栅电极的尺寸也可以定为薄膜晶体管结构所需的任何尺寸。
在图1(a)中，在源电极15、漏电极16、半导体层17之类的薄膜晶体管要素方面，形成了由SiOx、SiNy、SiOxNy之类的绝缘性材料构成的钝化层18，制成了可保证薄膜晶体管要素工作的结构。
在钝化层18中形成接触孔20a、20b，接触用电极21a和信号布线21b通过这些接触孔20a、20b分别与源电极15和漏电极16连接。
图1(b)示出了将本发明的薄膜晶体管结构应用于顶栅型薄膜晶体管的实施形态。对图1(b)所示的薄膜晶体管而言，在绝缘性基板10上形成绝缘层22，在绝缘层22上形成源电极23、漏电极24、有源层25，构成薄膜晶体管要素。在源电极23、漏电极24、有源层25之类的薄膜晶体管要素的上侧，利用CVD之类恰当的方法淀积由SiOx、SiNy、SiOxNy之类的绝缘性材料构成的绝缘膜26。另外，在本发明中，从特性、成本等方面看，也可不用绝缘层22。
在绝缘膜26上，形成了包含聚合物材料而构成的绝缘性聚合物膜27，在绝缘性聚合物膜27上所形成的沟槽28内埋设并形成栅布线29。如图1(a)中说明过的那样，在图1(b)所示的实施形态中，说明栅电极与栅布线29邻接地形成的情况，但在本发明中，栅电极与栅布线29尤其没有必要邻接地形成，也可按照需要使之在水平方向上分开形成。
图1(b)所示的栅布线系由用非电解镀法形成的籽晶层和用电解镀法形成的导电层这样的多个层构成，再有，在本发明中，无需将栅布线制成2层结构，可根据需要形成2层以上的结构。
在绝缘性聚合物膜27上淀积钝化膜31，接触用电极32a和信号布线32b通过该钝化膜31、绝缘性聚合物膜27和绝缘膜26分别与源电极23和漏电极24连接。对于图1(b)中说明过的各膜，可采用与图1(a)中说明过的各层相同的材料和结构。
图2是详细地说明本发明的薄膜晶体管结构中的作用的图。图2(a)是示出现有的薄膜晶体管结构的栅布线的图，图2(b)是示出本发明的薄膜晶体管结构的栅布线的图。如图2(a)所示，在现有的栅布线35的结构中，如果使栅布线35的截面积增加，则从溅射之类的成膜方法的成膜速度等方面看，不得不增大栅布线35的平面上的扩展程度。另外，尽管通过厚厚地形成栅布线35使栅电极35的截面积增加，但由于因增厚栅电极35而形成的台阶差，还使得在其上部形成的布线等产生断线。
在图2(b)所示的本发明中的栅布线的结构中，在绝缘性聚合物膜36所形成的沟槽内，用绝缘膜和自对准的方式以很高的纵横比构成栅布线35。本发明中的纵横比(高宽比)如以下的方式所示，用栅布线35的截面中的高度(h)除以宽度(w)来定义。
纵横比(高宽比)＝As＝h/w                           (1)
即，如考虑图2中栅布线35的截面积为恒定的情形(S1＝S2)，则栅布线35与栅布线35上所构成的各层37之间形成的寄生电容随着栅布线35的水平方向的面积的增大而增大。因此，尽管仅仅增加截面积也可降低电阻，但由于寄生电容增加，无法充分地与信号延迟相对应。然而，在本发明中，由于将纵横比定在规定的范围，同时增厚栅电极35的膜厚，所以如为相同的截面积，则如图2所示，可使寄生电容按Lb/La之比减小。因此，通过增大纵横比(高宽比As)，可使信号延迟更加减小。
如图2(b)所示，通过既保持充分的特性，又增大栅电极35的截面积即增加栅电极35的厚度，用本发明的栅电极35的结构在不会产生信号延迟之类的问题的前提下可得到大画面化、高精细化这样所希望的特性。与以往相比，为了在本发明中充分地达到给出栅电极大的截面积，并实现高精细化和大画面化这样的目的，栅布线35的厚度为2微米～15微米的范围，栅电极35的纵横比(As)可定在0.3≤As≤3的范围，进而，为了实现高精细化和大画面化这样的目的而降低栅电极35的电阻，栅布线35的厚度应在2微米～15微米的范围内，尤其是栅电极35的纵横比(As)最好定在0.4≤As≤3的范围。
图3是示出用于形成本发明的薄膜晶体管结构的制造方法的工序图。对于本发明的薄膜晶体管结构的制造方法而言，如图3(a)所示，可根据需要，准备进行了表面处理等的玻璃、陶瓷之类的绝缘性基板10。接着，如图3(b)所示，首先用硅烷偶联剂，具体地说用氨基硅烷偶联剂对该基板10进行处理，形成用来进行含Pd的非电解镀的催化剂层41。催化剂层41的形成例如可通过将基板10浸渍在含市售的Pd离子或Pd胶体的催化剂水溶液中，然后根据需要使Pd离子还原等以析出金属来进行。
接着，如图3(c)所示，采取对基板10涂敷含聚合物而构成的绝缘性聚合物膜42的恰当的涂敷方法，例如旋转涂敷法等来形成。此时，作为可使用的聚合物，可使用在图1中说明过的热塑性树脂或热固化性树脂，或者光致抗蚀剂。尤其是，作为上述的聚合物材料，通过使用感光性树脂或感光性树脂组合物，可不增加曝光、显影工序而形成被埋设的栅布线。
接着，如图3(d)所示，使用恰当的光掩模，对由光致抗蚀剂构成的绝缘性聚合物膜42进行曝光、显影，形成供形成栅布线用的沟槽43。可在该沟槽的下部表面上露出Pd催化剂，用非电解镀法有选择地形成籽晶层。
另外，在本发明中，在不由感光性树脂或感光性树脂组合物，而由热塑性树脂或热固化性树脂构成绝缘性聚合物膜42的情况下，可不用曝光、显影工序而使用丝网印刷之类的方法形成沟槽43。通过使用丝网印刷法，所使用的绝缘性聚合物膜42不论是感光性树脂或感光性树脂组合物，还是热塑性树脂或热固化性树脂，均可减少工艺工序。
在图3(e)中，本发明示出了用非电解镀法在沟槽43内形成籽晶层44a的工序。形成具有导电层功能的籽晶层44a的导电材料，迄今所知的任何金属均可使用，但在本发明中，尤其是最好采用非电解镀法用(Ni)形成籽晶层44a。在本发明中，当用Ni形成籽晶层44a时，可提高对后面将要述及的形成得较厚的Cu之类的金属基板10的附着性，从而可以改善随着绝缘性聚合物膜42的增厚所发生的膜内应力增加而造成栅布线从基板10的表面剥离，以及因玻璃基板的翘曲而发生的不良现象。
在本发明中，上述的籽晶层44a例如可借助于使用了亚磷酸的硫酸镍水溶液的非电解镀法而形成。在使该籽晶层44a形成的水溶液中，除硫酸镍以外，还可添加迄今所知的任何添加剂。图3(e)所示的籽晶层44a的厚度在本发明中不作特别限制，只要不因形成籽晶层44a而发生栅布线的剥离及基板的翘曲之类的不良现象，定为任何厚度均可。另外，作为使籽晶层44a形成用的非电解镀方法，可应用迄今所知的任何方法。
接着，对本发明的薄膜晶体管结构的制造方法而言，如图3(f)所示，可利用电解镀法淀积由Al、Cu、Ag之类的低电阻率的金属形成的导电层44b，形成栅布线。在应用电解镀法从铜(Cu)之类的金属形成导电层44b时，将形成了图3(e)所示的结构的基板10浸渍于硫酸铜(CuSO4)水溶液中，通以电流，从电流量与时间的乘积可控制按照法拉第定律而析出的Cu析出量，采取与绝缘性聚合物膜42的自对准方式形成栅布线。
如上所述，作为可用自对准方式形成栅布线45的理由，可推测为：在图3(e)所示的工序中，在形成籽晶层44a时，不仅在Pd催化剂附着的部分，而且在本发明中由于在绝缘性聚合物膜42上形成沟槽43，在该沟槽43的壁面上还在某种程度上附着Pd催化剂；Cu的淀积不仅在厚度方向进行，而且对横向也可良好地进行。
另外，在本发明中，不仅可严格地控制特别是电流量和时间这样的电解镀条件，以自对准方式形成栅布线，而且通过使栅布线淀积至从沟槽43突出那样的高度，进行研磨、刻蚀之类的表面处理，可改善栅布线的自对准性。
其后，在本发明中，使用迄今所知的方法用N+a-Si或P+a-Si、多晶Si之类的材料淀积栅电极，形成与栅布线邻接的栅电极。如上所述，根据薄膜晶体管结构的需要，栅电极和栅布线可相互邻接地形成，或者可分隔形成。
在本发明中，通过特别用Ni作为籽晶层44a，用Cu作为导电层44b，可降低包含有厚膜布线的薄膜晶体管中的电阻，满足大画面化、高精细化的要求，同时可达到不发生因膜内应力所致的不良现象的目的。
另外，在本发明中，由于使用了绝缘性聚合物膜42，还可利用籽晶层44a提高栅布线与基板10的一体性，所以与使用SiO2作为绝缘膜的情况相比，可吸收膜内应力/膨胀率之差，提供可靠性更高的薄膜晶体管结构。进而，栅布线与基板10一体性提高的结果是，在经过导电处理的柔性基板上也可形成薄膜晶体管结构，也可提供提高了柔性的显示器件。
图4是示出在本发明的薄膜晶体管结构的制造方法中，用于形成薄膜晶体管要素的继图3所示工序的工序的图。在图3的各工序后，如图4(a)所示，在形成了栅布线和栅电极的绝缘性聚合物膜42上采用CVD之类的恰当的方法淀积由SiOx、SiNy、SiOxNy之类的绝缘层构成的绝缘膜47。接着，如图4(b)所示，在栅绝缘膜47上，可采用淀积、构图、离子注入等迄今所知的任何方法淀积源电极48、漏电极49、有源层50，进而可用包括经淀积并构图了的Mo、MoTa、MoW、Al之类的恰当的金属或合金构成这些电极。
其后，如图4(c)所示，可淀积由SiOx、SiNy、SiOxNy之类的绝缘层构成的钝化层51，采用恰当的构图工艺形成接触孔，形成接触用电极52a和信号布线52b，形成图4(d)所示的本发明的薄膜晶体管结构。如图4所示，在本发明中，作为埋设结构而形成栅布线。因此，按照本发明，在形成薄膜晶体管结构时，不会生成不需要的台阶差，可提高薄膜晶体管的可靠性。
图5是将本发明的薄膜晶体管结构应用于顶栅型薄膜晶体管时的薄膜晶体管结构的制造方法的实施形态的工序图。当按照本发明形成图5所示的顶栅型薄膜晶体管结构时，如图5(a)所示，首先采用进行过恰当的表面处理的基板10，如图5(b)所示，采用CVD之类的恰当的方法淀积由SiOx、SiNy、SiOxNy之类的材料构成的绝缘层61。
接着，在图5(c)中，采用与图4(b)中说明过的同样的工艺，淀积源电极62、漏电极63、有源层64并将它们构图。
接着，如图5(d)所示那样，采用CVD之类的方法淀积绝缘膜65。在淀积了绝缘膜65以后，与图3中说明过的一样，使Pd催化剂66附着在绝缘膜65表面上，其后，在绝缘膜65上形成本发明中所使用的绝缘性聚合物膜67。可采用与图3中说明过的同样的方法进行上述各工序。
在图6中，在图5(d)中所淀积的绝缘性聚合物膜67上形成沟槽68，在用非电解镀法形成籽晶层69a(图6(b))、用电解镀法淀积导电层69b后(图6(c))，以上述方式淀积钝化层70，形成接触用电极71a和信号布线71b(图6(d))，形成顶栅型薄膜晶体管。
图7是示出本发明的薄膜晶体管结构的制造方法的又一实施形态的图。在图7所示的制造方法中，如图7(a)所示，可根据需要，应用进行过表面处理的基板10，在该基板10上形成绝缘性聚合物膜80(图7(b))。在图7(c)所示的工序中，采用与图3中详细说明过的同样的方法形成沟槽81。在形成沟槽81后，利用散布了硅酮粒子的散布液，对绝缘性聚合物膜80和基板10进行处理，复制或形成疏水层82。
其后，如图7(d)所示，将基板10和形成了绝缘性聚合物膜80的基板10浸渍在Pd催化剂水溶液中，用Pd催化剂进行处理。在疏水层82未附着或浸渍的部分，有Pd离子或Pd胶粒83附着，在附着或浸渍疏水层82的部分，无Pd离子或Pd胶粒83附着。因此，如图7(e)所示，可用非电解镀法良好地形成籽晶层84a。其后，采用电解镀法，淀积Cu之类的低电阻率的导电层，形成栅布线。
在本发明的薄膜晶体管结构的制造方法的又一实施形态中，可在图7(c)的沟槽81的形成工序前进行疏水层82的复制。此外，在本发明中，在形成绝缘性聚合物膜80时，可将混合了含硅酮链段的含硅酮聚合体，或者将聚合物本身含硅酮链段而形成的含硅酮聚合体用作聚合物。此时，硅酮链段也露出于绝缘性聚合物膜80的表面。
即使在使用了上述含硅酮聚合体，也可应用另一工序取得复制疏水层82时那样的疏水效果，而且使有选择地附着Pd催化剂成为可能。上述含硅酮链段的聚合物或者聚合物组合物还可作为感光性树脂或感光性树脂组合物而构成。
此外，在本发明的薄膜晶体管结构的实施形态中，在形成图3和图5中详细说明过的绝缘性聚合物膜后，为了调节绝缘性聚合物膜的光学特性，还可进行各种处理。
图8和图9是对底栅型薄膜晶体管结构示出对上述绝缘性聚合物膜进行了处理的薄膜晶体管的实施形态的图。在图8(a)所示的薄膜晶体管结构的实施形态中，对绝缘性聚合物膜90的表面例如使用了恰当的光刻工艺，进行了粗糙化处理，在经过了该粗糙化处理的面上形成反射膜90a，制成扩展了视角的结构。作为反射膜90a，通过使用了各种材料的例如CVD工艺形成，也可在迄今所知的任何材料、结构的反射膜中使用，例如可作为单层结构或由电介质构成的多层膜结构形成。
进而，在图8(a)所示的实施形态中，形成用于在粗糙化处理面的上侧使之平坦化的绝缘膜91，制成对薄膜晶体管要素不产生不良影响的结构。作为用于平坦化的绝缘膜91，也可使用与构成绝缘性聚合物膜90的材料的相同材料，也可层叠折射率互不相同的材料来构成，使之产生散射效应。
在图8(b)中示出了本发明的薄膜晶体管结构的又一实施形态。在图8(b)示出的薄膜晶体管的实施形态中，在绝缘性聚合物膜90上形成了为使棱镜形成的斜坡90b。在绝缘性聚合物膜90的上侧，还层叠了不同折射率的聚合物层92，构成了棱镜。使用图8(b)所示的构成的薄膜晶体管结构也能增宽视角，提高亮度。
在图9所示的薄膜晶体管结构中，在绝缘性聚合物膜90的表面形成了菲涅耳透镜90c，还利用了折射率不同的另外的绝缘性材料93进行平坦化，控制光线的方向性。作为绝缘性材料93，与绝缘性材料91、92一样，也可使用聚合物材料，但可根据需要由聚合物以外的电介质形成。在图8和图9所示的薄膜晶体管结构中，无论在何种情况下，绝缘性聚合物膜90和栅布线94在邻接部均以自对准方式形成，对上侧所形成的薄膜晶体管要素不产生不良影响。
图10是在图2所示的本发明的薄膜晶体管的实施形态中绘制画面尺寸(英寸)与分辨率(PPI)的曲线的图。图10(a)、(b)、(c)所示的各线是用现有的方法形成的栅布线时得到的曲线图，图10(d)所示的曲线图是对本发明埋设的栅布线得到的曲线图。如图10所示，为提高分辨率，栅布线做得越来越细，无论在何种情况下由于随着电阻的增加而增加的信号延迟，呈现出画面尺寸减少的情况。
在采用现有的栅布线的结构时，如图10所示，如打算达到400PPI的分辨率，即使使用了电阻率最低的Cu的栅布线，画面尺寸也降至约20英寸。因此，示出了对高精细化和大画面化进行折衷的情况。
然而，在通过采用本发明埋设的栅布线的结构而形成的薄膜晶体管结构中，如图10(d)所示，由于除了可提高栅布线的截面积外，还不会产生寄生电容的问题，所以在保持400PPI这样高精细的分辨率的前提下，提供约25英寸的画面尺寸成为可能。如与较低分辨率的情况相比，这种趋势更为明显，使用了具有本发明的栅布线的薄膜晶体管结构的显示器件与现有情况相比，表明提供更大画面的显示器件成为可能。
图11是示出使用了本发明的薄膜晶体管结构制成TFT阵列的显示器件的斜视图。图11所示的TFT阵列是作为底栅型TFT而被构成的，表明它包含在绝缘性基板100上所形成的绝缘性聚合物膜101和在绝缘性聚合物膜101上所淀积的绝缘膜102。
进而，在图11所示的薄膜晶体管结构中，在绝缘膜102上，源电极103、漏电极104、有源层105均被构图，这些薄膜晶体管要素被钝化膜106覆盖，保护了薄膜晶体管要素。在图11所示的薄膜晶体管结构中，还经通过钝化膜106所形成的接触孔，接触用电极107和信号布线108分别与源电极103和漏电极104连接，它们被配置成阵列。
进而，如图11所示，在本发明的绝缘性聚合物膜101上所形成的沟槽109的内部用淀积了多个导电层的结构来埋设栅布线110。如图11所示，在本发明的薄膜晶体管结构中，与以往相比，可增大栅布线110的截面积。此外，在本发明中，由于大截面积的栅布线110被埋设于绝缘性聚合物膜101内，用非电解镀和电解镀使之牢固地一体化，所以因膜内的残留应力引起的剥离、翘曲和裂纹之类的不良现象都不会发生，可保证薄膜晶体管的可靠性，同时可实现大画面化和高精细化。
图12是示出将本发明的薄膜晶体管结构应用于顶栅型薄膜晶体管时的TFT阵列的图。与图11中说明过的一样，栅布线110被埋设于在绝缘性聚合物膜101上形成的沟槽内而形成，可增大栅电极的截面积而不会产生在上部形成的布线的断线之类的不良现象。
本发明的薄膜晶体管结构也可使用于如上所述将薄膜晶体管配置成阵列、采用所谓有源矩阵驱动方式的任何显示器件中，作为这样的显示器件，具体来说，可举出例如液晶显示器件、使用有机或无机的有源材料的电致发光器件等。
至此，以附图中示出了本发明的实施形态作出了说明，但本发明并不限定于附图中所示的实施形态，在各细部的结构、材料、尺寸之类的种种结构要素中，即使是迄今所知的任何材料、结构、尺寸，只要起到本发明的作用和效果，均可使用。

Claims (17)

1.一种薄膜晶体管结构，它是在基板上形成源电极、漏电极、栅电极、有源层、与该栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜而成的薄膜晶体管结构，其特征在于：
在上述绝缘性聚合物膜上形成的上述沟槽用自对准方式容纳了由导电层构成的上述栅布线，
其中，所述栅布线和绝缘性聚合物膜具有相同的厚度，这样栅布线与绝缘性聚合物膜被设置在同一层之中。
2.如权利要求1所述的薄膜晶体管结构，其特征在于：
上述栅布线的厚度被定为2微米～15微米，并且上述栅布线的纵横比为0.3～3。
3.如权利要求1所述的薄膜晶体管结构，其特征在于：
上述绝缘性聚合物膜由多种不同的聚合物构成。
4.如权利要求1～3的任一项中所述的薄膜晶体管结构，其特征在于：
上述绝缘性聚合物膜包含含硅酮的聚合体。
5.如权利要求1～3的任一项中所述的薄膜晶体管结构，其特征在于：
上述栅布线由形成了用非电解镀淀积的籽晶层的导电层和用电镀淀积的导电层构成。
6.如权利要求1～3的任一项中所述的薄膜晶体管结构，其特征在于：
上述薄膜晶体管是底栅型薄膜晶体管或顶栅型薄膜晶体管。
7.如权利要求1～3的任一项中所述的薄膜晶体管结构，其特征在于：
上述绝缘性聚合物膜包含感光性树脂或感光性树脂组合物。
8.一种薄膜晶体管结构的制造方法，其中，薄膜晶体管是在基板上形成源电极、漏电极、栅电极、有源层、与上述栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜而成的薄膜晶体管，该薄膜晶体管结构的制造方法的特征在于：
包含：
形成源电极、漏电极、栅电极和有源层的步骤；
在上述基板上形成绝缘性聚合物膜的步骤；
对上述绝缘性聚合物膜进行构图，形成沟槽的步骤；以及
在上述沟槽内淀积导电层，与上述绝缘性聚合物膜以自对准方式形成上述栅布线的步骤，
其中，所述栅布线和绝缘性聚合物膜具有相同的厚度，这样栅布线与绝缘性聚合物膜被设置在同一层之中。
9.如权利要求8所述的薄膜晶体管结构的制造方法，其特征在于：
淀积用非电解镀形成籽晶层的步骤，以及淀积用电解镀形成的导电层的步骤形成上述栅布线。
10.如权利要求9所述的薄膜晶体管结构的制造方法，其特征在于：
形成上述栅布线的步骤包含对上述电解镀的电流量和时间进行控制的步骤。
11.如权利要求9所述的薄膜晶体管结构的制造方法，其特征在于：
形成上述栅布线的步骤包含：
用电解镀形成与形成上述籽晶层的导电层不同的导电层的步骤；以及
使得用上述电解镀形成的导电层与上述绝缘性聚合物在一个水平面的步骤。
12.如权利要求8～11的任一项中所述的薄膜晶体管结构的制造方法，其特征在于：
上述绝缘性聚合物膜包含含硅酮的聚合体。
13.如权利要求8～11的任一项中所述的薄膜晶体管结构的制造方法，其特征在于：
从感光性树脂或感光性树脂组合物形成上述绝缘性聚合物膜。
14.一种显示器件，其特征在于：
包含在基板上形成源电极、漏电极、栅电极、有源层、与上述栅电极连接的栅布线、以及至少形成了沟槽的绝缘性聚合物膜，在上述绝缘性聚合物膜上形成的上述沟槽用自对准方式容纳了由导电层构成的上述栅布线，
其中，所述栅布线和绝缘性聚合物膜具有相同的厚度，这样栅布线与绝缘性聚合物膜被设置在同一层之中。
15.如权利要求14所述的显示器件，其特征在于：
上述栅布线的厚度被定为2微米～15微米，并且上述栅电极的纵横比为0.3～3。
16.如权利要求14或15所述的显示器件，其特征在于：
上述绝缘性聚合物膜包含感光性树脂或感光性树脂组合物。
17.如权利要求14或15所述的显示器件，其特征在于：
上述绝缘性聚合物膜包含含硅酮的聚合体。
CNB018227236A 2001-02-19 2001-12-18 薄膜晶体管结构及其制造方法和使用它的显示器件 Expired - Fee Related CN100459163C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP42081/01 2001-02-19
JP2001042081 2001-02-19
JP42081/2001 2001-02-19

Publications (2)

Publication Number Publication Date
CN1489790A CN1489790A (zh) 2004-04-14
CN100459163C true CN100459163C (zh) 2009-02-04

Family

ID=18904430

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018227236A Expired - Fee Related CN100459163C (zh) 2001-02-19 2001-12-18 薄膜晶体管结构及其制造方法和使用它的显示器件

Country Status (9)

Country Link
US (2) US6952036B2 (zh)
EP (1) EP1369928B1 (zh)
JP (1) JP4022470B2 (zh)
KR (1) KR100650417B1 (zh)
CN (1) CN100459163C (zh)
AT (1) ATE456863T1 (zh)
DE (1) DE60141225D1 (zh)
TW (1) TW541705B (zh)
WO (1) WO2002067335A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1369928B1 (en) 2001-02-19 2010-01-27 International Business Machines Corporation Method for manufacturing a thin-film transistor structure
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
TWI253174B (en) * 2003-05-09 2006-04-11 Au Optronics Corp Ion sensitive field effect transistor and fabrication method of the same
ATE414995T1 (de) 2003-05-12 2008-12-15 Cambridge Entpr Ltd Polymerer transistor
CN1799292B (zh) * 2003-06-04 2012-02-08 日本瑞翁株式会社 基板制造方法
US7868957B2 (en) 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP4554344B2 (ja) * 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101124999B1 (ko) * 2003-12-02 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제조 방법
JP4712361B2 (ja) * 2003-12-02 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
KR100636503B1 (ko) * 2004-06-25 2006-10-18 삼성에스디아이 주식회사 발광 표시장치와 그의 제조방법
JP2006030502A (ja) * 2004-07-15 2006-02-02 Sony Corp 表示装置および表示装置の製造方法
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
CN100452325C (zh) * 2005-03-22 2009-01-14 友达光电股份有限公司 一种薄膜晶体管与液晶显示器的制造方法
JPWO2006134899A1 (ja) * 2005-06-13 2009-01-08 国立大学法人東北大学 薄膜トランジスタ、配線板、及び電子装置の製造方法
WO2007004666A1 (ja) * 2005-07-05 2007-01-11 Tohoku University 薄膜トランジスタ、配線板、及びそれらの製造方法
US7397086B2 (en) * 2005-12-23 2008-07-08 Xerox Corporation Top-gate thin-film transistor
JP2007203442A (ja) * 2006-02-06 2007-08-16 Univ Kanagawa 金属被覆砥粒，金属被覆砥粒の製造方法，およびその金属被覆砥粒を使用した砥石
EP2034520B1 (en) * 2006-06-08 2013-04-03 International Business Machines Corporation Highly heat conductive, flexible sheet
TWI305682B (en) * 2006-08-14 2009-01-21 Au Optronics Corp Bottom substrate for liquid crystal display device and the method of making the same
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
KR101272489B1 (ko) * 2006-10-03 2013-06-07 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 구비하는 전기영동표시장치
JP5329038B2 (ja) * 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
GB2454740B (en) * 2007-11-19 2011-12-21 Hewlett Packard Development Co Conductive interconnects
EP2151876A1 (en) * 2008-08-05 2010-02-10 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Electric transport component, method of manufacturing the same, as well as electro-optical device and opto-electrical device.
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP5533050B2 (ja) * 2009-04-23 2014-06-25 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
US9099437B2 (en) * 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5891952B2 (ja) * 2012-05-29 2016-03-23 株式会社ジャパンディスプレイ 表示装置の製造方法
KR20140061030A (ko) 2012-11-13 2014-05-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140064550A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
WO2015076358A1 (ja) * 2013-11-21 2015-05-28 株式会社ニコン 配線パターンの製造方法およびトランジスタの製造方法
TW201525064A (zh) * 2013-12-16 2015-07-01 Daxin Materials Corp 感光樹脂組成物、感光樹脂及有機發光二極體顯示元件
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN106128963B (zh) * 2016-09-23 2019-07-23 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106876260B (zh) 2017-03-03 2020-03-27 惠科股份有限公司 一种闸电极结构及其制造方法和显示装置
CN107665896B (zh) * 2017-10-27 2021-02-23 北京京东方显示技术有限公司 显示基板及其制作方法、显示面板和显示装置
US11114475B2 (en) * 2017-11-22 2021-09-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. IPS thin-film transistor array substrate and manufacturing method thereof
CN109873037A (zh) * 2019-03-20 2019-06-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置
CN113540127B (zh) * 2021-07-19 2023-09-19 合肥鑫晟光电科技有限公司 一种背板、显示面板、显示装置及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177126A (ja) * 1992-12-01 1994-06-24 Alps Electric Co Ltd 薄膜積層体の形成方法
WO2000075975A2 (en) * 1999-06-07 2000-12-14 Alliedsignal Inc. Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418758U (zh) * 1987-07-25 1989-01-30
EP0598410B1 (en) * 1989-02-14 2001-05-23 Seiko Epson Corporation A method of manufacturing a semiconductor device
JPH0651350A (ja) * 1992-08-03 1994-02-25 Alps Electric Co Ltd 表示装置
JPH06107881A (ja) * 1992-09-30 1994-04-19 Mitsubishi Rayon Co Ltd 光拡散性メタクリル樹脂
JPH0823102A (ja) * 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
US5530293A (en) * 1994-11-28 1996-06-25 International Business Machines Corporation Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits
US5686329A (en) * 1995-12-29 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a metal oxide semiconductor field effect transistor (MOSFET) having improved hot carrier immunity
GB2321336B (en) * 1997-01-15 2001-07-25 Univ Warwick Gas-sensing semiconductor devices
JP3859181B2 (ja) 1997-03-27 2006-12-20 東京応化工業株式会社 導電パターン形成方法
US6121159A (en) * 1997-06-19 2000-09-19 Lsi Logic Corporation Polymeric dielectric layers having low dielectric constants and improved adhesion to metal lines
JPH1146006A (ja) * 1997-07-25 1999-02-16 Canon Inc 光起電力素子およびその製造方法
JP3299167B2 (ja) 1998-02-13 2002-07-08 日本板硝子株式会社 埋設電極付き基板の製造方法
JPH11232335A (ja) 1998-02-13 1999-08-27 Nec Corp 注文管理装置
JPH11339672A (ja) 1998-05-29 1999-12-10 Sony Corp 画像表示装置の製造方法
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP3272326B2 (ja) 1999-06-14 2002-04-08 三協化学株式会社 ２−ピリジルピリジン誘導体の製造方法
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
EP1369928B1 (en) 2001-02-19 2010-01-27 International Business Machines Corporation Method for manufacturing a thin-film transistor structure
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
TW200406829A (en) * 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177126A (ja) * 1992-12-01 1994-06-24 Alps Electric Co Ltd 薄膜積層体の形成方法
WO2000075975A2 (en) * 1999-06-07 2000-12-14 Alliedsignal Inc. Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes

Also Published As

Publication number Publication date
US7326600B2 (en) 2008-02-05
WO2002067335A1 (fr) 2002-08-29
EP1369928A1 (en) 2003-12-10
KR20030077621A (ko) 2003-10-01
EP1369928B1 (en) 2010-01-27
JP4022470B2 (ja) 2007-12-19
US20050250262A1 (en) 2005-11-10
EP1369928A4 (en) 2006-01-11
ATE456863T1 (de) 2010-02-15
JPWO2002067335A1 (ja) 2004-06-24
US20040113161A1 (en) 2004-06-17
TW541705B (en) 2003-07-11
CN1489790A (zh) 2004-04-14
US6952036B2 (en) 2005-10-04
KR100650417B1 (ko) 2006-11-28
DE60141225D1 (de) 2010-03-18

Similar Documents

Publication Publication Date Title
CN100459163C (zh) 薄膜晶体管结构及其制造方法和使用它的显示器件
US7599014B2 (en) Method for fabricating pixel array substrate
CN100492144C (zh) 透反射式液晶显示器件及其制造方法
KR100920321B1 (ko) 반도체 디바이스
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
US7777853B2 (en) Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
US20100225859A1 (en) Tft array substrate, lcd panel and liquid crystal display
KR101034181B1 (ko) 액정표시장치용 어레이기판 제조방법
CN101271235B (zh) 液晶显示器件及其制造方法
CN1379277A (zh) 一种液晶显示器阵列衬底的制造方法
KR100910558B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
CN101013740A (zh) 有机薄膜晶体管及其制造方法
KR20090112417A (ko) 배선 형성 방법과 박막 트랜지스터 기판의 제조 방법
CN106990632A (zh) 阵列基板及显示装置
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
KR20050118537A (ko) 액정표시장치용 기판 및 그 제조방법
US20090184323A1 (en) Thin film transistor array panel and method for manufacturing the same
US6927832B2 (en) Liquid crystal display device and method of manufacturing the same
KR20010082828A (ko) 액정표시소자 및 그 제조방법
KR101346958B1 (ko) 액정표시장치 및 이의 제조 방법
KR101957490B1 (ko) 유기 절연막 조성물 및 이를 포함하는 표시장치
KR20050092545A (ko) 액정 표시 장치의 배선 형성 방법 및 이를 이용한 액정표시 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20101218