KR20030077621A - 박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조방법 및 그 박막 트랜지스터 구조를 사용한 디스플레이 장치 - Google Patents

박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조방법 및 그 박막 트랜지스터 구조를 사용한 디스플레이 장치 Download PDF

Info

Publication number
KR20030077621A
KR20030077621A KR10-2003-7010725A KR20037010725A KR20030077621A KR 20030077621 A KR20030077621 A KR 20030077621A KR 20037010725 A KR20037010725 A KR 20037010725A KR 20030077621 A KR20030077621 A KR 20030077621A
Authority
KR
South Korea
Prior art keywords
film transistor
thin film
insulating polymer
transistor structure
gate
Prior art date
Application number
KR10-2003-7010725A
Other languages
English (en)
Other versions
KR100650417B1 (ko
Inventor
스즈키히로시
스에오카구니아키
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20030077621A publication Critical patent/KR20030077621A/ko
Application granted granted Critical
Publication of KR100650417B1 publication Critical patent/KR100650417B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 신호 지연을 일으키지 않고서 선명도가 높은 표시를 가능하게 하며, 또한 대형의 표시 화면을 제공하는 것을 가능하게 하는 박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조 방법 및 그 박막 트랜지스터 구조를 포함하는 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명은 적어도 트렌치(109)가 형성된 절연성 폴리머막(101)을 기판(100) 상에 형성하여 이루어지는 박막 트랜지스터 구조로서, 절연성 폴리머막(101)에 형성된 트렌치(109)가 복수의 도전층에 의해 구성되는 게이트 배선(110)을 수용하는 박막 트랜지스터 구조를 제공한다. 또한, 본 발명은 상기 구성을 포함하는 박막 트랜지스터 구조의 제조 방법 및 상기 구성의 박막 트랜지스터로 구성된 TFT 어레이를 포함하는 디스플레이 장치를 제공한다.

Description

박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조 방법 및 그 박막 트랜지스터 구조를 사용한 디스플레이 장치{THIN-FILM TRANSISTOR STRUCTURE, METHOD FOR MANUFACTURING THE THIN-FILM TRANSISTOR STRUCTURE, AND DISPLAY DEVICE USING THE THIN-FILM TRANSISTOR STRUCTURE}
지금까지, 박막 트랜지스터(TFT)를 사용한 액정 디스플레이는 컴퓨터, 셀룰러 전화, 손목 시계, 텔레비전 장치 등 여러 가지 표시를 행하기 위한 장치에 있어서의 디스플레이 장치로서 다용되고 있다. 특히, 최근에는 컴퓨터 등의 능력, 기억 용량의 증대에 따라 TFT를 사용한 디스플레이 장치에 대하여 대화면화, 고선명화의 요구가 높아지고 있는 상황에 있다. TFT를 사용한 디스플레이 장치의 대화면화, 고선명화를 달성하기 위해서는 특히 게이트 배선을 저저항화하여 신호의 전파 지연을 방지해야 한다. 이 때문에, 종래부터 게이트선의 재료의 저저항화가 검토되고 있고, Mo, MoW, MoTa와 같은 비교적 저항률이 높은 재료에서 Al, Cu와 같은 저항률이 낮은 재료의 저저항률의 재료가 채용되고 있다.
그러나, 전술한 Cu와 같은 저항률이 매우 낮은 재료를 사용하고, 또한 박막 트랜지스터의 스위칭 속도를 무시한 조건에서 대각선으로 측정한 30인치의 디스플레이 장치에 대해서 고찰하면, 200 PPI 이상의 고선명화를 달성하는 것은 현재의 게이트 배선의 저항으로는 곤란하다. 그 이유는 저항률이 낮은 재료를 사용했다고 해도, 재료의 저항률과 단면적에 의존하여 그 선명도가 정해지기 때문이다.
즉, TFT를 사용한 디스플레이 장치에 있어서 대화면화 및 고선명화를 달성하기 위해서는 저저항률 재료를 사용하는 것 외에도, 게이트 배선의 단면적을 크게 할 필요가 있다. 그러나, 게이트 배선의 단면적을 증가시키기 위해 게이트 전극의 평면적인 확대를 증대시키면, 필연적으로 화소 전극의 개구율이 감소하는 것 외에도, 게이트 배선과 그 이외의 배선 또는 전극 사이에 커패시터가 형성되고, 부유 용량이 발생하게 되어, 오히려 전달 지연을 일으키게 된다. 또한, 게이트 배선의 두께를 단순히 증가시키는 것도 가능하지만, 게이트 배선의 두께를 단순히 증대시키는 것만으로는, 게이트 배선과 교차하는 별도의 신호 배선과 같은 다른 배선의 단선을 일으키게 된다고 하는 별도의 문제를 발생시키게 된다.
또한, 게이트 배선의 제조 방법에 대해서 살펴보면, 게이트 배선은 종래에서는 스퍼터링 등의 기상 성장법에 의해 형성되어 있다. 그러나, 종래와 같은 스퍼터링법 등의 기상 성장법은 성막 속도가 느려 게이트 배선의 두께를 대폭 증대시키는 것도 가능하지만, 제품 수율의 저하, 비용 증가라는 제조 상의 문제를 일으키는 경우도 있어, 게이트 배선을 보다 효율적인 방법에 의해 제조하는 것이 필요로 된다.
지금까지, 기판 상에 형성되는 배선을 미세화하기 위해 여러 가지 시도가 이루어지고 있는데, 예컨대 일본 특허 공개 평성 제10-268522호 공보에는, 기판 상에 포지티브형 포토레지스트를 사용하여 패터닝을 행하고, 그 기판에 대하여 무전해 도금을 행함으로써 노출된 기판 상에 도전 패턴을 형성하는 도전 패턴의 형성 방법이 개시되어 있다.
또한, 일본 특허 공개 평성 제11-339672호 공보에는, 기판 상에 포토레지스트를 도포하여 패터닝을 행하고, 전해 도금법, 무전해 도금법, 또는 무전해 도금법과 전해 도금법에 의해 전극을 형성한 후, 포토레지스트를 박리하는 화상 표시 장치의 제조 방법이 개시되어 있다.
또한, 일본 특허 공개 평성 제11-231335호에는 기판 상에 퇴적된 이산화규소 피막을 패터닝하고, 노출된 기판에 무전해 도금법에 의해 전극을 형성시키는 매설 전극을 갖는 기판의 제조 방법이 개시되어 있다.
그러나, 전술한 방법들 중 어떠한 방법도, TFT 구조를 포함하는 디스플레이 장치의 전파 지연을 최소화시키면서, 대화면화, 고선명화 및 제조 수율의 향상, 제조 비용의 삭감을 달성하는 관점에서 충분한 것이라고는 말할 수 없었다.
본 발명은 전술한 문제점을 감안하여 이루어진 것으로, 본 발명은 TFT를 사용한 디스플레이에 있어서, 게이트 배선의 전파 지연의 문제를 해결하면서, 대화면화, 고선명화를 제조 수율을 향상시키면서, 저비용으로 달성하는 것을 목적으로 한다.
본 발명은 박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조 방법 및 그 박막 트랜지스터 구조를 포함하는 디스플레이 장치에 관한 것으로, 보다 상세하게는, 박막 트랜지스터에 접속되는 게이트 배선을 부유 용량을 저감시키면서 대단면적화하여, 신호 지연을 일으키지 않고서 고선명한 표시를 가능하게 하고, 또한 대형의 표시 화면을 제공하는 것을 가능하게 하는 박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조 방법 및 그 박막 트랜지스터 구조를 포함하는 디스플레이 장치에 관한 것이다.
도 1은 본 발명의 박막 트랜지스터 구성을 도시한 도면.
도 2는 본 발명의 작용을 설명한 도면.
도 3은 본 발명의 박막 트랜지스터 구성의 제조 방법을 도시한 도면.
도 4는 본 발명의 박막 트랜지스터 구성의 제조 방법의 도 3에 계속되는 공정을 도시한 도면.
도 5는 본 발명의 다른 실시예의 박막 트랜지스터 구성의 제조 방법을 도시한 도면.
도 6은 본 발명의 다른 실시예의 박막 트랜지스터 구성의 제조 방법의 도 5에 계속되는 공정을 도시한 도면.
도 7은 본 발명의 박막 트랜지스터 구성의 제조 방법의 다른 실시예를 도시한 도면.
도 8은 본 발명의 박막 트랜지스터 구성의 또 다른 실시예를 도시한 도면.
도 9는 본 발명의 박막 트랜지스터 구성의 또 다른 실시예를 도시한 도면.
도 10은 본 발명의 박막 트랜지스터 구성에 따른 화면 사이즈와 해상도를 도시한 도면.
도 11은 본 발명의 박막 트랜지스터 구조를 사용한 디스플레이 장치에 사용되는 TFT 어레이의 투시도.
도 12는 본 발명의 다른 실시예의 박막 트랜지스터 구조를 사용한 디스플레이 장치에 사용되는 TFT 어레이의 투시도.
즉, 본 발명에 따르면, 소스 전극과, 드레인 전극과, 게이트 전극과, 활성층과, 그 게이트 전극에 접속되는 게이트 배선과, 적어도 트렌치가 형성된 절연성 폴리머막을 기판 상에 형성하여 이루어지는 박막 트랜지스터 구조로서, 상기 절연성 폴리머막에 형성된 상기 트렌치는 도전층에 의해 구성되는 상기 게이트 배선을 자기 정합적으로 수용하는 것을 특징으로 하는 박막 트랜지스터 구조가 제공된다. 본 발명에 있어서는, 상기 게이트 배선은 2 ㎛∼15 ㎛의 두께로 형성되고, 상기 게이트 배선의 종횡비는 0.3∼3인 것이 바람직하다. 또한, 본 발명에 있어서는, 상기 절연성 폴리머막은 광학적 특성을 조절하기 위한 처리가 행해져 있어도 좋다.
또한, 본 발명에 있어서는, 상기 절연성 폴리머막은 복수의 상이한 폴리머로 구성할 수 있다. 또한, 본 발명에 있어서는, 상기 절연성 폴리머막은 실리콘 함유 중합체를 포함하고 있어도 좋다. 본 발명에 있어서는, 상기 게이트 배선은 무전해 도금에 의해 퇴적된 시드층을 형성하는 도전층과, 전계 도금에 의해 퇴적된 도전층으로 구성할 수 있다. 본 발명에 있어서는, 상기 박막 트랜지스터는 바텀(bottom) 게이트형 박막 트랜지스터 또는 톱(top) 게이트형 박막 트랜지스터로 할 수 있다. 본 발명에 있어서는, 상기 절연성 폴리머막은 감광성 수지 또는 감광성 수지 조성물을 포함하고 있어도 좋다.
본 발명에 따르면, 소스 전극과, 드레인 전극과, 게이트 전극과, 활성층과,상기 게이트 전극에 접속되는 게이트 배선과, 적어도 트렌치가 형성된 절연성 폴리머막을 기판 상에 형성하여 이루어지는 박막 트랜지스터를 형성하는 방법에 있어서, 소스 전극과, 드레인 전극과, 게이트 전극과, 활성층을 형성하는 단계와, 상기 기판 상에 절연성 폴리머막을 형성하는 단계와, 상기 절연성 폴리머막을 패터닝하여 트렌치를 형성하는 단계와, 상기 트렌치에 도전층을 퇴적시키고, 상기 절연성 폴리머막과 자기 정합적으로 상기 게이트 배선을 형성하는 단계를 포함하는 박막 트랜지스터 구조의 제조 방법이 제공된다.
본 발명에 따르면, 상기 게이트 배선을 무전해 도금에 의해 시드층을 형성하는 도전층을 퇴적시키는 단계와, 전해 도금에 의해 상기 시드층과는 다른 도전층을 퇴적시키는 단계에 의해 형성할 수 있다.
본 발명에 있어서는, 상기 게이트 배선을 형성하는 단계는 상기 전해 도금의 전류량 및 시간을 제어하여 행하는 단계를 포함하고 있어도 좋다. 본 발명에 있어서는, 상기 게이트 배선을 형성하는 단계는 상기 시드층을 형성하는 도전층과는 다른 도전층을 전해 도금에 의해 형성하는 단계와, 상기 전해 도금에 의해 형성된 도전층을 상기 절연성 폴리머의 레벨로 하는 단계를 포함하고 있어도 좋다. 본 발명에 있어서는, 상기 절연성 폴리머막에 대하여 광학적 특성을 조절하기 위한 처리를 실시하는 단계를 포함하고 있어도 좋다. 본 발명에 있어서는, 상기 절연성 폴리머막은 실리콘 함유 중합체를 포함하고 있어도 좋다. 본 발명에 있어서는, 상기 절연성 폴리머막을 감광성 수지 또는 감광성 수지 조성물로 형성할 수도 있다.
본 발명에 따르면, 소스 전극과, 드레인 전극과, 게이트 전극과, 활성층과,상기 게이트 전극에 접속되는 게이트 배선과, 적어도 트렌치가 형성된 절연성 폴리머막을 기판 상에 형성하고, 상기 절연성 폴리머막에 형성된 상기 트렌치가 도전층에 의해 구성되는 상기 게이트 배선을 자기 정합적으로 수용하는 박막 트랜지스터 구조를 포함하는 디스플레이 장치가 제공된다. 본 발명에 있어서는, 상기 게이트 배선은 2 ㎛∼15 ㎛의 두께로 형성되고, 상기 게이트 전극의 종횡비는 0.3∼3으로 할 수 있다. 본 발명에 따르면, 상기 절연성 폴리머막은 광학적 특성을 조절하기 위한 처리를 행할 수 있다. 본 발명에 따르면, 상기 절연성 폴리머막은 감광성 수지 또는 감광성 수지 조성물을 포함하고 있어도 좋다. 본 발명에 따르면, 상기 절연성 폴리머막은 실리콘 함유 중합체를 포함하고 있어도 좋다.
도 1은 본 발명의 박막 트랜지스터 구성을 도시한 도면이다. 도 1(a)에는 바텀 게이트형의 박막 트랜지스터 구성을 도시하고, 도 1(b)에는 톱 게이트형의 박막 트랜지스터 구성을 도시한다. 도 1(a)에 도시한 박막 트랜지스터 구성은 절연성의 유리, 세라믹스와 같은 기판(10) 상에 절연성 폴리머막(11)이 설치되어 있고, 이 절연성 폴리머막(11)에 형성된 트렌치(12)에 복수의 도전층(13a, 13b)으로 형성된 게이트 배선이 매설되어 있다. 본 발명에 있어서 사용할 수 있는 절연성 폴리머막(11)은 절연성의 폴리머 재료 또는 폴리머 조성물로 구성할 수 있다.
본 발명에 있어서 사용할 수 있는 폴리머 조성물로서는, 구체적으로는 예컨대, 폴리아크릴레이트, 폴리스티렌, 폴리아크릴레이트 스티렌, 폴리에스테르, 에폭시 수지, 폴리카보네이트 수지, 폴리아미드 수지 등의 열가소성 또는 열경화성 수지를 들 수 있다. 또한, 본 발명에 있어서 절연성 폴리머막(11)으로서 사용할 수 있는 폴리머 재료로서는, 추가로 아크릴계, 아크릴-스티렌계, 에폭시계의 폴리머에 대하여 감광성 성분을 혼합 또는 화학적으로 결합시킨 감광성 수지 조성물 또는 감광성 수지, 소위 포토레지스트로서 사용할 수 있는 폴리머 또는 폴리머 조성물로 형성할 수 있다.
전술한 바와 같은 감광성 수지 조성물로서는, 예컨대 아크릴계 수지, 페놀 노볼락 수지에 대하여 퀴논 디아조 유도체를 혼합한 포지티브형의 포토레지스트; 아크릴계 수지, 아크릴-스티렌 공중합체 또는 아크릴-히드록시 스티렌 공중합체, 아크릴-알콕시 스티렌 공중합체에 대하여 광산(光酸) 발생제를 혼합한, 소위 화학 증폭계의 포지티브형 또는 네가티브형의 포토레지스트; 아크릴수지와 에틸렌성의 불포화 결합을 갖는 아크릴레이트(메타크릴레이트) 단량체를 혼합하고, 디아조 화합물에 의해 광중합을 가능하게 한 네가티브형의 포토레지스트; 에폭시수지에 대하여 카티온 중합 개시제를 혼합한 에폭시계의 포토레지스트 등을 들 수 있다.
그러나, 본 발명에 있어서는 전술한 폴리머 또는 포토레지스트에 한정되는 것이 아니라, 폴리머 재료에 대하여 적절한 패터닝 프로세스를 사용하여 트렌치(12)를 형성할 수 있는 폴리머 또는 폴리머 조성물이라면 어떠한 것이라도 이용할 수 있다.
도 1(a)에 도시한 절연성 폴리머막(11)의 두께는 절연성이라는 전기적인 특성을 고려하여 1 ㎛∼15 ㎛의 범위로 할 수 있다. 또한, 본 발명에 있어서 게이트 배선을 트렌치(12) 내에 형성하는 것을 고려해 보면, 트렌치(12)의 형성성이라는관점에서 2 ㎛∼10 ㎛의 범위가 되는 것이 바람직하고, 나아가서는, 본 발명에 있어서 특히 고선명화, 대화면화를 행하기 위해서는 2 ㎛∼5 ㎛의 범위가 되는 것이 바람직하다.
도 1(a)에 도시된 바와 같이, 이 게이트 배선은 도전층(13a, 13b)이 적층하여 형성되어 있고, 도전층(13a)은 무전해 도금에 의해 형성되는 Ni과 같은 금속으로 형성되는 시드층으로 되어 있다. 또한, 도전층(13b)은 전해 도금법에 의해 형성되며, 게이트 배선을 저저항으로 하기 위한 재료를 포함하여 형성되어 있다.
본 발명에 있어서, 전파 지연을 일으키지 않고서 고선명화, 대화면화를 달성하기 위해서는 도전층(13b)을 Al, Cu, Ag과 같은 저저항률의 금속으로 형성하는 것이 바람직하다. 또한, 본 발명에 있어서 도전층(13b)의 안정성이라는 관점에서는 도전층(13b)을 Al 또는 Cu로 형성하는 것이 바람직하다.
도 1(a)에 도시하는 게이트 배선의 두께는 본 발명에 있어서는 게이트 배선이 절연성 폴리머막(11)에 매설되어 형성되기 때문에, 절연성 폴리머막(11)의 레벨과 동일한 레벨로 되는 것이 바람직하고, 필요에 따라 1 ㎛∼15 ㎛의 범위로 할 수 있다. 또한, 본 발명에 있어서는, 게이트 배선의 두께는 고선명화 및 대화면화라는 관점 및 절연성 폴리머막(11)의 제조에 있어서 포토리소그래피의 재현성 ·안정성이라는 관점에서 1 ㎛∼10 ㎛의 범위로 되는 것이 바람직하고, 나아가서는, 2 ㎛∼5 ㎛가 되는 것이 고선명화, 대화면화와 절연성 폴리머막(11)을 포함한 제조 프로세스의 용이성 사이의 밸런스를 유지하는 데에 있어서 바람직하다.
또한, 본 발명에 있어서는, 절연성 폴리머막(11)과 게이트 배선의 상단은 게이트 배선에 인접하는 박막 트랜지스터에 대하여 전기적인 악영향을 미치지 않도록, 자기 정합적으로 형성되어 있는 것이 바람직하다.
절연성 폴리머막(11) 및 게이트 배선의 상측에는 절연막(14)이 퇴적되고, 이 절연막(14) 상에 소스 전극(15), 드레인 전극(16), P+a-Si, N+a-Si와 같은 재료로 구성되는 활성층(17)과 같은 층이 퇴적되어, 패터닝되고, 또한 Mo, MoW, MoTa와 같은 금속 또는 합금에 의해 각각의 전극이 형성되어, 박막 트랜지스터 요소가 되고 있다. 도 1에 있어서는, 이들 전극의 상세한 구성에 대해서는 생략하여 도시하고 있지만, 지금까지 알려진 어떠한 전극 구성이라도 본 발명에 있어서는 사용할 수 있다.
도 1(a)에 있어서는, 게이트 배선과, 박막 트랜지스터 요소인 게이트 전극은 인접하여 형성되어 있다. 그러나, 본 발명에 있어서는, 게이트 배선과, 박막 트랜지스터 요소인 게이트 전극을 위치적으로 겹치지 않도록 비켜서 형성하는 것도 가능하고, 이 경우에는, 게이트 전극과 게이트 배선은 절연막(14) 상에 있어서 위치적으로 수평 방향으로 위치적으로 겹치지 않도록 비켜서 형성할 수 있다. 또한, 본 발명에 있어서는, 게이트 전극의 사이즈는 박막 트랜지스터 구조에 요구되는 어떠한 사이즈로도 할 수 있다.
도 1(a)에 있어서, 소스 전극(15), 드레인 전극(16), 반도체층(17)과 같은 박막 트랜지스터 요소 위에는 SiOx, SiNy, SiOxNy와 같은 절연성 재료로 구성되는 패시베이션층(18)이 형성되어 있고, 박막 트랜지스터 요소의 동작을 보증하는 구성으로 되어 있다.
패시베이션층(18)에는 컨택트 홀(20a, 20b)이 형성되어 있고, 이들 컨택트 홀(20a, 20b)을 통해 컨택트용 전극(21a) 및 신호 배선(21b)이 각각 소스 전극(15) 및 드레인 전극(16)에 접속되어 있다.
도 1(b)은 본 발명의 박막 트랜지스터 구성을 톱 게이트형의 박막 트랜지스터에 적용한 실시예를 도시한다. 도 1(b)에 도시한 박막 트랜지스터는 절연성의 기판(10) 상에 절연층(22)이 형성되고, 절연층(22) 상에 소스 전극(23), 드레인 전극(24), 활성층(25)이 형성되어, 박막 트랜지스터 요소를 구성하고 있다. 소스 전극(23), 드레인 전극(24), 활성층(25)과 같은 박막 트랜지스터 요소의 상측에는 SiOx, SiNy, SiOxNy와 같은 절연성 재료로 구성되는 절연막(26)이 CVD와 같은 적절한 방법에 의해 퇴적되어 있다. 또한, 본 발명에 있어서는, 절연층(22)은 특성, 비용 등의 관점에서 이용하여도 좋고, 이용하지 않아도 좋다.
절연막(26) 상에는 폴리머 재료를 포함하여 구성되는 절연성 폴리머막(27)이 형성되어 있고, 절연성 폴리머막(27)에 형성된 트렌치(28)에 게이트 배선(29)이 매설되어 형성되어 있다. 도 1(a)에서 설명한 바와 같이, 도 1(b)에 도시한 실시예에서는, 게이트 전극은 게이트 배선(29)에 인접하여 형성되어 있는 것으로서 설명하지만, 본 발명에 있어서는, 특히 게이트 전극과 게이트 배선(29)을 인접하여 형성할 필요는 없고, 필요에 따라 수평 방향으로 이격시켜 형성할 수도 있다.
도 1(b)에 도시한 게이트 배선에 대해서도, 무전해 도금법에 의해 형성되는 시드층과, 전해 도금법에 의해 형성되는 도전층이라는 복수의 층으로 구성되어 있고, 또한, 본 발명에 있어서는, 게이트 배선을 2층 구성으로 할 필요는 없고, 필요에 따라 2층 이상의 구성으로서 형성할 수도 있다.
절연성 폴리머막(27) 상에는 패시베이션막(31)이 퇴적되어 있고, 이 패시베이션막(31)과 절연성 폴리머막(27)과 절연막(26)을 통해 컨택트용 전극(32a) 및 신호 배선(32b)이 각각 소스 전극(23) 및 드레인 전극(24)에 접속되어 있다. 도 1(b)에 있어서 설명한 각 막에 대해서는, 도 1(a)에서 설명한 각 층과 같은 재료, 구성을 이용할 수 있다.
도 2는 본 발명의 박막 트랜지스터 구성에 있어서의 작용을 상세히 설명한 도면이다. 도 2(a)는 종래의 박막 트랜지스터 구성의 게이트 배선을 도시한 도면이고, 도 2(b)가 본 발명의 박막 트랜지스터 구성의 게이트 배선을 도시한 도면이다. 도 2(a)에 도시된 바와 같이, 종래의 게이트 배선(35)의 구성에서는, 게이트 배선(35)의 단면적을 증가시키고자 하면, 스퍼터링과 같은 성막 방법의 성막 속도 등의 관점에서 게이트 배선(35)의 평면적인 확대를 증대하지 않을 수 없다. 또한, 게이트 배선(35)을 두껍게 형성함으로써 게이트 전극(35)의 단면적을 증가시켰다고 해도, 게이트 전극(35)이 두껍게 된 것에 의해 형성되는 단차 때문에, 추가로 상부에 형성되는 배선 등의 단선을 발생시키게 된다.
도 2(b)에 도시한 본 발명에 있어서의 게이트 배선의 구성에서는, 게이트 배선(35)을 절연성 폴리머막(36)에 형성된 트렌치 내에 절연막과 자기 정합적으로 높은 종횡비에 의해 구성하는 것이다. 본 발명에 있어서의 종횡비(애스펙트비)는 이하의 식으로 나타낸 바와 같이, 게이트 배선(35)의 단면에 있어서의 높이(h)를 폭(w)으로 나눈 것으로서 정의된다.
종횡비(애스펙트비) = As = h/w (1)
즉, 도 2에 있어서 게이트 배선(35)의 단면적이 일정한 경우(S1=S2)를 고려해 보면, 게이트선(35)과 게이트 배선(35) 상에 구성되는 각 층(37) 사이에 형성되는 부유 용량은 게이트 배선(35)의 수평 방향의 면적에 따라 증대한다. 이 때문에, 단순히 단면적을 증가시킨 것만으로도, 저항을 저하시키는 것이 가능해지지만, 부유 용량이 증가하기 때문에 충분히 신호 지연에 대응할 수 없게 된다. 그러나, 본 발명에 있어서는, 종횡비를 소정의 범위로 하면서 게이트 전극(35)의 후막화를 행하기 때문에, 동일한 단면적이라면, 도 2에 도시한 바와 같이 부유 용량은 Lb/La의 비로 저감시킬 수 있다. 따라서, 종횡비(애스팩트비 As)를 크게 함으로써 신호 지연을 보다 더 감소시킬 수 있다.
도 2(b)에 도시한 바와 같이 본 발명의 게이트 전극(35)의 구성은 게이트 전극(35)의 대단면적화를 게이트 전극(35)의 두께를 충분한 특성을 유지하면서 증가시킴으로써, 신호 지연이라는 문제를 일으키지 않고서 대화면화, 고선명화라는 원하는 특성을 얻는 것을 가능하게 한다. 본 발명에 있어서의 게이트 전극(35)의 종횡비(As)는 종래보다도 큰 게이트 전극 단면적을 부여하면서 고선명화, 대화면화라는 본 발명의 목적을 충분히 달성하기 위해서는, 게이트 배선(35)의 두께가 2 ㎛∼15 ㎛의 범위에서 0.3≤As≤3의 범위로 할 수 있고, 또한, 고선명화, 대화면화라는 목적을 위해 게이트 전극(35)의 저저항화를 달성하기 위해서는, 게이트 배선(35)의 두께가 2 ㎛∼15 ㎛의 범위에서 특히 0.4≤As≤3의 범위로 하는 것이 바람직하다.
도 3은 본 발명의 박막 트랜지스터 구조를 형성하기 위한 제조 방법을 도시한 공정도이다. 본 발명의 박막 트랜지스터 구조의 제조 방법에 있어서는, 도 3(a)에 도시한 바와 같이, 필요에 따라 표면 처리 등을 행한 유리, 세라믹스와 같은 절연성의 기판(10)을 준비한다. 이어서, 도 3(b)에 도시한 바와 같이, 이 기판(10)을 우선 실란 커플링제, 구체적으로는 아미노 실란 커플링제에 의해 처리하여 Pd를 포함하는 무전해 도금을 행하기 위한 촉매층(41)을 형성한다. 촉매층(41)의 형성은 예컨대 시판되고 있는 Pd 이온 또는 Pd 콜로이드를 포함하는 촉매 수용액에 기판(10)을 담그고, 그 후 필요에 따라 Pd 이온을 환원하는 것 등으로 금속을 석출시킴으로써 행할 수 있다.
이어서, 도 3(c)에 도시한 바와 같이, 기판(10)에 대하여 폴리머를 포함하여 구성되는 절연성 폴리머막(42)을 적절한 도포 방법, 예컨대 스핀 코팅 등을 이용하여 형성한다. 이 때에 사용할 수 있는 폴리머로서는, 도 1에 있어서 설명한 열가소성 수지 또는 열경화성 수지, 또는 포토레지스트를 사용할 수 있다. 특히, 전술한 폴리머 재료로서 감광성 수지 또는 감광성 수지 조성물을 사용함으로써, 노광 ·현상 공정을 증가시키지 않고서 매설된 게이트 배선을 형성하는 것이 가능해진다.
이어서, 도 3(d)에 도시된 바와 같이, 적절한 포토마스크를 사용하여 포토레지스트로 구성되는 절연성 폴리머막(42)에 대하여 노광 ·현상을 행하고, 게이트 배선을 형성하기 위한 트렌치(43)를 형성한다. 이 트렌치(43)의 하부면에는 Pd 촉매가 노출되어 있어 시드층을 무전해 도금법에 의해 선택적으로 형성시킬 수 있다.
또한, 본 발명에 있어서, 절연성 폴리머막(42)을 감광성 수지 또는 감광성수지 조성물이 아닌 열가소성 수지 또는 열경화성 수지로 구성하는 경우에는, 노광 ·현상 공정이 아닌 스크린 인쇄와 같은 방법을 사용하여 트렌치(43)를 형성할 수도 있다. 스크린 인쇄를 사용함으로써, 사용하는 절연성 폴리머막(42)이 감광성 수지 또는 감광성 수지 조성물인지, 열가소성 또는 열경화성 수지인지를 막론하고, 프로세스 공정을 저감시키는 것도 가능하다.
도 3(e)에는 본 발명에 있어서 트렌치(43)에 무전해 도금으로 시드층(44a)을 형성하는 공정을 도시한다. 도전층으로서 기능하는 시드층(44a)을 형성하는 도전 재료는 지금까지 알려진 어떠한 금속이라도 사용할 수 있지만, 본 발명에 있어서는 특히, 무전해 도금법에 의해 니켈(Ni)을 사용하여 시드층(44a)을 형성하는 것이 바람직하다. 본 발명에 있어서 시드층(44a)을 Ni에 의해 형성하는 경우에는, 비교적 두껍게 형성되는 후술하는 Cu와 같은 금속의 기판(10)에 대한 부착성을 향상시킬 수 있어, 절연성 폴리머막(42)의 후막화와 함께 발생하는 막 내 응력의 증가에 따른, 게이트 배선의 기판(10) 표면으로부터의 박리, 유리 기판의 휘어짐에 의해 발생하는 문제를 개선하는 것이 가능해진다.
본 발명에 있어서 전술한 시드층(44a)은 예컨대 차아인산을 사용하는 황산니켈 수용액에 의한 무전해 도금법에 의해 형성할 수 있다. 이 시드층(44a)을 형성시키는 수용액에는 황산니켈 이외에도 지금까지 알려진 어떠한 첨가제가 첨가되어 있어도 좋다. 도 3(e)에 도시하는 시드층(44a)의 두께는 본 발명에 있어서는 특별히 제한되지 않고, 시드층(44a)을 형성함으로써 게이트 배선의 박리나 기판의 휘어짐이라는 문제를 일으키지 않는 한 어떠한 두께로 하는 것도 가능하다. 또한,시드층(44a)을 형성시키기 위한 무전해 도금 수법으로서는, 지금까지 알려진 어떠한 수법이라도 이용할 수 있다.
이어서, 본 발명의 박막 트랜지스터 구조의 제조 방법에 있어서는, 도 3(f)에 도시한 바와 같이 Al, Cu, Ag와 같은 저저항률의 금속으로 형성되는 도전층(44b)을 전해 도금법에 의해 퇴적시켜, 게이트 배선을 형성시킨다. 전해 도금법을 적용하여 도전층(44b)을 구리(Cu)와 같은 금속으로 형성하는 경우에는, 황산구리(CuSO4) 수용액에 도 3(e)에 도시한 구조가 형성된 기판(10)을 담근 후 전류를 통하게 하여, 전류량과 시간의 곱으로부터 패러데이의 법칙에 따라 석출한 Cu의 석출량을 제어함으로써, 게이트 배선을 절연성 폴리머막(42)과 자기 정합적으로 형성하는 것이 가능해진다.
전술한 바와 같이 하여 게이트 배선(45)을 자기 정합적으로 형성할 수 있는 이유로서는, 도 3(e)에 도시한 공정에 있어서 시드층(44a)을 형성할 때에, Pd 촉매가 부착된 부분뿐만 아니라 본 발명에 있어서는 절연성 폴리머막(42)에 트렌치(43)를 형성하기 때문에 이 트렌치(43)의 벽면에도 어느 정도 Pd 촉매가 부착되어, Cu의 퇴적이 두께 방향뿐만 아니라 가로 방향에 대해서도 양호하게 행할 수 있기 때문이라고 추정하고 있다.
또한, 본 발명에 있어서는, 특히 전류량 및 시간과 같은 전해 도금 조건을 엄밀히 제어하여 자기 정합적으로 게이트 배선을 형성시킬 뿐만 아니라, 게이트 배선을 트렌치(43)로부터 돌출하는 높이까지 퇴적시켜, 연마, 에칭과 같은 표면 처리를 행함으로써, 게이트 배선의 자기 정합성을 개선하는 것이 가능하다.
그 후, 본 발명에 있어서는 N+a-Si 또는 P+a-Si, 다결정 Si와 같은 재료를 지금까지 알려진 방법을 사용하여 게이트 전극을 퇴적시켜, 게이트 배선에 인접한 게이트 전극이 형성된다. 전술한 바와 같이 게이트 전극과 게이트 배선은 박막 트랜지스터 구조의 필요에 따라 서로 인접하여 형성할 수도 있고, 이격되어 형성할 수도 있다.
본 발명에 있어서는, 시드층(44a)으로서 특히 Ni를 사용하고, 도전층(44b)으로서 Cu를 사용함으로써, 후막 배선을 포함하는 박막 트랜지스터에 있어서의 저저항화를 대화면화, 고선명화의 요구를 충족시키면서 막 내 응력에 의해 생기는 문제를 발생시키지 않고서 달성하는 것을 가능하게 한다.
또한, 본 발명에 있어서는, 절연성 폴리머막(42)을 사용하고, 추가로 시드층(44a)에 의해 게이트 배선과 기판(10)의 일체성을 향상시키고 있기 때문에, 절연막으로서 SiO2를 사용한 경우와 비교하여 막 내 응력/팽창률의 차를 흡수할 수 있고, 보다 신뢰성이 높은 박막 트랜지스터 구조를 제공하는 것이 가능해진다. 나아가서는, 게이트 배선과 기판(10)의 일체성이 향상되는 결과, 도전 처리한 유연한 기판 상에 박막 트랜지스터 구조를 형성하는 것도 가능하고, 유연성이 향상된 디스플레이 장치를 제공하는 것도 가능해진다.
도 4는 본 발명의 박막 트랜지스터 구성의 제조 방법에 있어서, 박막 트랜지스터 요소를 형성하기 위한 도 3에 도시한 공정에 계속되는 공정을 도시한 도면이다. 도 3의 각 공정 후, 도 4(a)에 도시한 바와 같이, 게이트 배선 및 게이트 전극이 형성된 절연성 폴리머막(42) 상에 SiOx, SiNy, SiOxNy와 같은 절연층으로 구성되는 절연막(47)이 CVD와 같은 적절한 방법에 의해 퇴적된다. 이어서, 도 4(b)에 도시한 바와 같이 게이트 절연막(47) 상에 소스 전극(48), 드레인 전극(49), 활성층(50)이 퇴적 ·패터닝 ·이온 주입 등의 현재까지 알려진 어떠한 방법에 의해 퇴적되며, 추가로 이들 전극은 퇴적 ·패터닝된 Mo, MoTa, MoW, Al과 같은 적절한 금속 또는 합금을 함유하여 구성되어 있다.
그 후, 도 4(c)에 도시한 바와 같이, SiOx, SiNx, SiOxNy와 같은 절연층으로 이루어진 패시베이션층(51)을 퇴적하고, 적절한 패터닝 ·프로세스를 사용하여 컨택트 홀을 형성시키고, 컨택트용 전극(52a) 및 신호 배선(52b)을 형성시켜, 도 4(d)에 도시한 본 발명의 박막 트랜지스터 구조가 형성된다. 도 4에 도시한 바와 같이, 본 발명에 있어서 게이트 배선을 매설 구조로서 형성한다. 이 때문에, 본 발명에 따르면, 박막 트랜지스터 구성을 형성할 때에 불필요한 단차를 발생시키지 않고, 박막 트랜지스터의 신뢰성을 향상시킬 수 있다.
도 5는 본 발명의 박막 트랜지스터 구조를 톱 게이트형 박막 트랜지스터에 적용하는 경우의 박막 트랜지스터 구조의 제조 방법의 실시예를 도시한 공정도이다. 도 5에 도시하는 톱 게이트형 박막 트랜지스터 구조를 본 발명에 따라서 형성하는 경우에는, 도 5(a)에 도시한 바와 같이, 우선, 적절한 표면 처리를 행한 기판(10)을 이용하여, 도 5(b)에 도시한 바와 같이, SiOx, SiNy, SiOxNy와 같은 재료로 형성되는 절연층(61)을 CVD와 같은 적절한 방법에 의해 퇴적시킨다.
이어서, 도 5(c)에서는, 도 4(b)에 있어서 설명한 것과 동일한 프로세스를 사용하여 소스 전극(62), 드레인 전극(63), 활성층(64)을 퇴적 및 패터닝한다.
이어서, 도 5(d)에 도시된 바와 같이 절연막(65)을 CVD와 같은 방법에 의해 퇴적시킨다. 절연막(65)이 퇴적된 후, Pd 촉매(66)를 도 3에 있어서 설명한 것과 동일하게 하여 절연막(65) 표면에 부착시키고, 그 후 절연막(65) 상에 본 발명에 있어서 사용하는 절연성 폴리머막(67)을 형성한다. 전술한 각 공정은 도 3에 있어서 설명한 바와 같은 방법을 사용하여 행할 수 있다.
도 6에는 도 5(d)에 있어서 퇴적된 절연성 폴리머막(67)에 트렌치(68)를 형성하고, 무전해 도금법에 의한 시드층(69a)의 형성(도 6(b)), 도전층(69b)의 전해 도금법에 의한 퇴적 후(도 6(c)), 패시베이션층(70)의 퇴적, 컨택트용 전극(71a) 및 신호 배선(71b)의 형성을 전술한 바와 같이 하여 행하고(도 6(d)), 톱 게이트형 박막 트랜지스터를 형성한다.
도 7은 본 발명의 박막 트랜지스터 구조의 제조 방법의 또 다른 실시의 형태를 도시한 도면이다. 도 7에 도시한 제조 방법에 있어서는, 도 7(a)에 도시한 바와 같이 필요에 따라 표면 처리된 기판(10)을 이용하여 이 기판(10) 상에 절연성 폴리머막(80)을 형성한다(도 7(b)). 도 7(c)에 도시한 공정에서는, 도 3에 있어서 상세히 설명한 것과 동일한 방법을 이용하여 트렌치(81)를 형성한다. 트렌치(81)가 형성된 후, 실리콘 입자를 분산시킨 분산액으로 절연성 폴리머막(80) 및 기판(10)을 처리하여 발수층(82)을 전사 또는 형성한다.
그 후, 도 7(d)에 도시한 바와 같이, Pd 촉매 수용액에 기판(10)과 절연성 폴리머막(80)이 형성된 기판(10)을 담가, Pd 촉매에 의한 처리를 행한다. 발수층(82)이 부착 또는 함침되지 않는 부분에는 Pd 또는 Pd 콜로이드가 부착되며,발수층(82)이 부착 또는 함침되는 부분에는 Pd 이온 또는 Pd 콜로이드(83)가 부착되지 않는다. 이 때문에, 도 7(e)에 도시한 바와 같이, 무전해 도금법에 의해 시드층(84a)을 양호하게 형성하는 것이 가능해진다. 이 후, 전해 도금법을 사용하여, Cu와 같은 저저항률의 도전층을 퇴적시켜, 게이트 배선을 형성한다.
본 발명의 박막 트랜지스터 구조의 제조 방법의 또 다른 실시예에서는, 발수층(82)의 전사를 도 7(c)의 트렌치(81)의 형성 공정 전에 행하는 것도 가능하다. 또한, 본 발명에 있어서는, 절연성 폴리머막(80)을 형성할 때에 실리콘 세그먼트를 포함하는 실리콘 함유 중합체를 혼합, 또는 폴리머 자체가 실리콘 세그먼트를 포함하여 형성되는 실리콘 함유 중합체를 폴리머로서 사용할 수도 있다. 이 경우에도, 실리콘 세그먼트는 절연성 폴리머막(80)의 표면에 노출된다.
전술한 실리콘 함유 중합체를 사용하여도 발수층(82)을 별도의 공정을 사용하여 전사시킨 경우와 같은 발수 효과를 얻을 수 있고, 또한 Pd 촉매를 선택적으로 부착시키는 것이 가능해진다. 전술한 실리콘 세그먼트를 포함하는 폴리머, 또는 폴리머 조성물은 또한 감광성 수지 또는 감광성 수지 조성물로서 구성할 수도 있다.
또한, 본 발명의 박막 트랜지스터 구조의 실시예에서는, 도 3 및 도 5에서 상세히 설명한 절연성 폴리머막을 형성한 후, 추가로 절연성 폴리머막의 광학적 특성을 조절하기 위해서 각종 처리를 행할 수 있다.
도 8 및 도 9는 바텀 게이트형 박막 트랜지스터 구성에 대하여, 전술한 절연성 폴리머막에 대한 처리를 행한 박막 트랜지스터의 실시예를 도시한 도면이다. 도 8(a)에 도시한 박막 트랜지스터 구조의 실시예에 있어서는, 절연성 폴리머막(90)의표면은 예컨대 적절한 포토리소그래피 프로세스를 사용하여 조면화 처리가 행해지고 있고, 이 조면화 처리된 면에 반사막(90a)이 형성되어 있어, 시야각을 넓히는 구성으로 되어 있다. 반사막(90a)으로서는, 여러 가지 재료를 사용한 예컨대 CVD 프로세스에 의해 형성되는 지금까지 알려진 어떠한 재료 ·구성의 반사막이라도 사용 가능하고, 예컨대 1층 구성, 또는 유전체로 이루어진 다층막 구성으로서 형성할 수 있다.
또한, 도 8(a)에 도시한 실시예에 있어서는, 조면화 처리면의 상측에 평탄화시키기 위한 절연막(91)이 형성되어 있고, 박막 트랜지스터 요소에 대하여 악영향을 미치지 않는 구성으로 되어 있다. 평탄화시키기 위한 절연막(91)으로서는, 절연성 폴리머막(90)을 구성하는 재료와 동일한 재료를 사용할 수도 있고, 서로 굴절률이 다른 재료를 적층하여 산란 효과를 일으키도록 구성할 수도 있다.
도 8(b)에는 본 발명의 박막 트랜지스터 구조의 또 다른 실시예를 도시한다. 도 8(b)에 도시한 박막 트랜지스터의 실시예에 있어서는, 절연성 폴리머막(90)에는 프리즘을 형성시키도록 슬로프(90b)가 형성되어 있다. 절연성 폴리머막(90)의 상측에는 추가로 다른 굴절률의 폴리머층(92)이 적층되어 있고, 프리즘이 구성되어 있다. 도 8(b)에 도시한 구성의 박막 트랜지스터 구조를 사용하여도 시야각의 향상 및 고휘도화를 달성하는 것이 가능해진다.
도 9에 도시하는 박막 트랜지스터 구성에 있어서는, 절연성 폴리머막(90)의 표면에 프레넬 렌즈(90c)가 형성되어 있고, 추가로 굴절률이 다른 별도의 절연성 재료(93)에 의해 평탄화되어 있으며, 광선의 지향성이 제어되어 있다. 절연성재료(93)로서는, 절연성 재료(91, 92)와 마찬가지로, 폴리머 재료를 사용할 수도 있지만, 필요에 따라 폴리머 이외의 유전체로 형성할 수 있다. 도 8 및 도 9에 도시한 박막 트랜지스터 구조에서는, 어느 쪽의 경우에도 절연성 폴리머막(90)과 게이트 배선(94)은 인접부에 있어서 자기 정합적으로 형성되어 있고, 상측에 형성되는 박막 트랜지스터 요소에 대하여 악영향을 미치는 일이 없도록 되어 있다.
도 10은 도 2에 도시한 본 발명의 박막 트랜지스터의 실시예에 있어서, 화면 사이즈(인치)와 해상도(PPI)를 플롯한 도면이다. 도 10(a), 도 10(b), 도 10(c)에서 도시되는 각 라인이 종래의 방법에 의해 형성된 게이트 배선의 경우에 얻어지는 플롯이며, 도 10(d)에 도시되는 플롯이 본 발명에 따른 매설된 게이트 배선에 대하여 얻어지는 플롯이다. 도 10에 도시된 바와 같이, 해상도를 높이려고 게이트 배선을 가늘게 해 나가면 나갈수록, 어느 쪽의 경우에도 저항의 증가에 따른 신호 지연 때문에 화면 사이즈가 저하하는 것이 도시된다.
종래의 게이트 배선의 구성을 채용하는 경우에는, 도 10에 도시한 바와 같이, 400 PPI의 해상력을 달성하고자 하면, 가장 저항률이 낮은 Cu를 이용한 게이트 배선이라도, 화면 사이즈는 약 20인치까지 저하되게 된다. 이 때문에, 고선명화와 대화면화는 트레이드-오프의 관계가 되는 것이 도시되어 있다.
그러나, 본 발명에 의한 매설 게이트 배선의 구성을 채용함으로써 형성된 박막 트랜지스터 구성에서는, 도 10(d)에 도시한 바와 같이 게이트 배선의 단면적을 향상시킬 수 있는 것 외에도, 부유 용량의 문제도 일으키는 일이 없기 때문에, 400 PPI라는 고선명 해상도 그대로 약 25인치의 화면 사이즈를 제공하는 것이 가능해진다. 이러한 경향은 보다 낮은 해상도의 경우를 비교하면 보다 명료하고, 본 발명의 게이트 배선을 사용한 박막 트랜지스터 구성을 사용하는 디스플레이 장치는 종래에 비하여 보다 대화면의 디스플레이 장치를 제공하는 것이 가능해지는 것이 도시된다.
도 11은 본 발명의 박막 트랜지스터 구성을 사용하여 TFT 어레이로 한 디스플레이 장치를 도시한 투시도이다. 도 11에 도시한 TFT 어레이는 바텀 게이트형 TFT로서 구성되어 있고, 절연성의 기판(100) 상에 형성된 절연성 폴리머막(101)과, 절연성 폴리머막(101) 위에 퇴적된 절연막(102)을 포함하고 있는 것이 도시되어 있다.
또한, 도 11에 도시한 박막 트랜지스터 구성에서는, 절연막(102) 위에는 소스 전극(103)과, 드레인 전극(104)과, 활성층(105)이 패터닝되어 있고, 이들 박막 트랜지스터 요소를 패시베이션막(106)이 피복하여, 박막 트랜지스터 요소를 보호하고 있다. 추가로 도 11에 도시되는 박막 트랜지스터 구조에서는, 패시베이션막(106)을 통해 형성된 컨택트 홀을 통해 각각 컨택트용 전극(107)과 신호 배선(108)이 소스 전극(103)과 드레인 전극(104)에 각각 접속되어 있고, 이들이 어레이로서 배치되어 있다.
또한, 도 11에 도시한 바와 같이, 게이트 배선(110)은 본 발명에 따라 절연성 폴리머막(101)에 형성된 트렌치(109)의 내부에 복수의 도전층이 퇴적된 구성으로 매설되어 있다. 도 11에 도시된 바와 같이 본 발명의 박막 트랜지스터 구성에서는, 종래보다 더 게이트 배선(110)의 단면적을 크게 하는 것이 가능하다. 또한, 본발명에 있어서는, 대단면적의 게이트 배선(110)은 절연성 폴리머막(101) 내에 매설되어, 무전해 도금 및 전해 도금에 의해 견고하게 일체화되어 있기 때문에, 막 내의 잔류 응력에 의한 박리, 굴곡, 균열이라는 문제를 발생시키지 않고, 박막 트랜지스터의 신뢰성을 보증하면서, 대화면화, 고선명화를 달성하는 것이 가능해진다.
도 12는 본 발명의 박막 트랜지스터 구성을 톱 게이트형 박막 트랜지스터에 적용한 경우의 TFT 어레이를 도시한 도면이다. 도 11에 있어서 설명한 바와 같이, 게이트 배선(110)은 절연성 폴리머막(101)에 형성된 트렌치에 매설되어 형성되어 있고, 상부에 형성되는 배선의 단선이라는 문제를 발생시키지 않고서, 게이트 전극의 단면적을 증대시키는 것이 가능하게 되어 있다.
본 발명의 박막 트랜지스터 구성은 전술한 바와 같이 박막 트랜지스터를 어레이로서 배치하는, 소위 액티브 매트릭스 구동 방식을 사용하는 어떠한 디스플레이 장치에나 사용할 수 있고, 이러한 디스플레이 장치로서는, 구체적으로는 예컨대 액정 디스플레이 장치, 유기 또는 무기 활성 재료를 사용하는 전자 발광 장치 등을 들 수 있다.
지금까지, 본 발명을 도면에 도시한 실시예를 가지고 설명해 왔지만, 본 발명은 도면에 도시한 실시예에 한정되는 것이 아니라, 세부의 구성, 재료, 치수와 같은 여러 가지 구성 요건에 있어서 지금까지 알려진 어떠한 재료, 구성, 치수라도 본 발명의 작용 ·효과를 발휘하는 한 사용할 수 있다.

Claims (20)

  1. 소스 전극과, 드레인 전극과, 게이트 전극과, 활성층과, 상기 게이트 전극에 접속되는 게이트 배선과, 적어도 트렌치가 형성된 절연성 폴리머막을 기판 상에 형성하여 이루어지는 박막 트랜지스터 구조로서,
    상기 절연성 폴리머막에 형성된 상기 트렌치는 도전층에 의해 구성되는 상기 게이트 배선을 자기 정합적으로 수용하는 것을 특징으로 하는 박막 트랜지스터 구조.
  2. 제1항에 있어서, 상기 게이트 배선은 2 ㎛∼15 ㎛의 두께로 형성되고, 상기 게이트 배선의 종횡비는 0.3∼3인 것을 특징으로 하는 박막 트랜지스터 구조.
  3. 제1항 또는 제2항에 있어서, 상기 절연성 폴리머막은 광학적 특성을 조절하기 위한 처리가 행해지는 것을 특징으로 하는 박막 트랜지스터 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 절연성 폴리머막은 복수의 상이한 폴리머로 구성되는 것을 특징으로 하는 박막 트랜지스터 구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 절연성 폴리머막은 실리콘 함유 중합체를 포함하는 것을 특징으로 하는 박막 트랜지스터 구조.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 게이트 배선은 무전해 도금에 의해 퇴적된 시드층을 형성하는 도전층과, 전계 도금에 의해 퇴적된 도전층으로 구성되는 것을 특징으로 하는 박막 트랜지스터 구조.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 박막 트랜지스터는 바텀 게이트형 박막 트랜지스터 또는 톱 게이트형 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터 구조.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 절연성 폴리머막은 감광성 수지 또는 감광성 수지 조성물을 포함하는 것을 특징으로 하는 박막 트랜지스터 구조.
  9. 소스 전극과, 드레인 전극과, 게이트 전극과, 활성층과, 상기 게이트 전극에 접속되는 게이트 배선과, 적어도 트렌치가 형성된 절연성 폴리머막을 기판 상에 형성하여 이루어지는 박막 트랜지스터를 형성하는 방법에 있어서,
    소스 전극과, 드레인 전극과, 게이트 전극과, 활성층을 형성하는 단계와,
    상기 기판 상에 절연성 폴리머막을 형성하는 단계와,
    상기 절연성 폴리머막을 패터닝하여 트렌치를 형성하는 단계와,
    상기 트렌치에 도전층을 퇴적시키고, 상기 절연성 폴리머막과 자기 정합적으로 상기 게이트 배선을 형성하는 단계
    를 포함하는 것을 특징으로 하는 박막 트랜지스터 구조의 제조 방법.
  10. 제9항에 있어서, 상기 게이트 배선을, 무전해 도금에 의해 시드층을 형성하는 도전층을 퇴적시키는 단계와, 전해 도금에 의해 상기 시드층과는 다른 도전층을 퇴적시키는 단계에 의해 형성하는 것을 특징으로 하는 박막 트랜지스터 구조의 제조 방법.
  11. 제10항에 있어서, 상기 게이트 배선을 형성하는 단계는 상기 전해 도금의 전류량 및 시간을 제어하여 행하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 구조의 제조 방법.
  12. 제10항에 있어서, 상기 게이트 배선을 형성하는 단계는,
    상기 시드층을 형성하는 도전층과는 다른 도전층을 전해 도금에 의해 형성하는 단계와,
    상기 전해 도금에 의해 형성된 도전층을 상기 절연성 폴리머의 레벨로 하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 구조의 제조 방법.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 절연성 폴리머막에 대하여 광학적 특성을 조절하기 위한 처리를 행하는 단계를 포함하는 것을 특징으로 하는박막 트랜지스터 구조의 제조 방법.
  14. 제9항 내지 제13항 중 어느 한 항에 있어서, 상기 절연성 폴리머막은 실리콘 함유 중합체를 포함하는 것을 특징으로 하는 박막 트랜지스터 구조의 제조 방법.
  15. 제9항 내지 제14항 중 어느 한 항에 있어서, 상기 절연성 폴리머막을 감광성 수지 또는 감광성 수지 조성물로 형성하는 것을 특징으로 하는 박막 트랜지스터 구조의 제조 방법.
  16. 소스 전극과, 드레인 전극과, 게이트 전극과, 활성층과, 상기 게이트 전극에 접속되는 게이트 배선과, 적어도 트렌치가 형성된 절연성 폴리머막을 기판 상에 형성하고, 상기 절연성 폴리머막에 형성된 상기 트렌치가 도전층에 의해 구성되는 상기 게이트 배선을 자기 정합적으로 수용하는 박막 트랜지스터 구조를 포함하는 것을 특징으로 하는 디스플레이 장치.
  17. 제16항에 있어서, 상기 게이트 배선은 2 ㎛∼15 ㎛의 두께로 형성되고, 상기 게이트 전극의 종횡비는 0.3∼3인 것을 특징으로 하는 디스플레이 장치.
  18. 제16항 또는 제17항에 있어서, 상기 절연성 폴리머막은 광학적 특성을 조절하기 위한 처리가 행해지는 것을 특징으로 하는 디스플레이 장치.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 절연성 폴리머막은 감광성 수지 또는 감광성 수지 조성물을 포함하는 것을 특징으로 하는 디스플레이 장치.
  20. 제16항 내지 제19항 중 어느 한 항에 있어서, 상기 절연성 폴리머막은 실리콘 함유 중합체를 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020037010725A 2001-02-19 2001-12-18 박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조방법 및 그 박막 트랜지스터 구조를 사용한 디스플레이 장치 KR100650417B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00042081 2001-02-19
JP2001042081 2001-02-19
PCT/JP2001/011110 WO2002067335A1 (fr) 2001-02-19 2001-12-18 Structure de transistor en couches minces, procede de fabrication d'une structure de transistor en couches minces, et dispositif d'affichage utilisant une structure de transistor en couches minces

Publications (2)

Publication Number Publication Date
KR20030077621A true KR20030077621A (ko) 2003-10-01
KR100650417B1 KR100650417B1 (ko) 2006-11-28

Family

ID=18904430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037010725A KR100650417B1 (ko) 2001-02-19 2001-12-18 박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조방법 및 그 박막 트랜지스터 구조를 사용한 디스플레이 장치

Country Status (9)

Country Link
US (2) US6952036B2 (ko)
EP (1) EP1369928B1 (ko)
JP (1) JP4022470B2 (ko)
KR (1) KR100650417B1 (ko)
CN (1) CN100459163C (ko)
AT (1) ATE456863T1 (ko)
DE (1) DE60141225D1 (ko)
TW (1) TW541705B (ko)
WO (1) WO2002067335A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1369928B1 (en) 2001-02-19 2010-01-27 International Business Machines Corporation Method for manufacturing a thin-film transistor structure
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
TWI253174B (en) * 2003-05-09 2006-04-11 Au Optronics Corp Ion sensitive field effect transistor and fabrication method of the same
ATE414995T1 (de) 2003-05-12 2008-12-15 Cambridge Entpr Ltd Polymerer transistor
CN1799292B (zh) * 2003-06-04 2012-02-08 日本瑞翁株式会社 基板制造方法
US7868957B2 (en) 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP4554344B2 (ja) * 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101124999B1 (ko) * 2003-12-02 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제조 방법
JP4712361B2 (ja) * 2003-12-02 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
KR100636503B1 (ko) * 2004-06-25 2006-10-18 삼성에스디아이 주식회사 발광 표시장치와 그의 제조방법
JP2006030502A (ja) * 2004-07-15 2006-02-02 Sony Corp 表示装置および表示装置の製造方法
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
CN100452325C (zh) * 2005-03-22 2009-01-14 友达光电股份有限公司 一种薄膜晶体管与液晶显示器的制造方法
JPWO2006134899A1 (ja) * 2005-06-13 2009-01-08 国立大学法人東北大学 薄膜トランジスタ、配線板、及び電子装置の製造方法
WO2007004666A1 (ja) * 2005-07-05 2007-01-11 Tohoku University 薄膜トランジスタ、配線板、及びそれらの製造方法
US7397086B2 (en) * 2005-12-23 2008-07-08 Xerox Corporation Top-gate thin-film transistor
JP2007203442A (ja) * 2006-02-06 2007-08-16 Univ Kanagawa 金属被覆砥粒，金属被覆砥粒の製造方法，およびその金属被覆砥粒を使用した砥石
EP2034520B1 (en) * 2006-06-08 2013-04-03 International Business Machines Corporation Highly heat conductive, flexible sheet
TWI305682B (en) * 2006-08-14 2009-01-21 Au Optronics Corp Bottom substrate for liquid crystal display device and the method of making the same
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
KR101272489B1 (ko) * 2006-10-03 2013-06-07 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 구비하는 전기영동표시장치
JP5329038B2 (ja) * 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
GB2454740B (en) * 2007-11-19 2011-12-21 Hewlett Packard Development Co Conductive interconnects
EP2151876A1 (en) * 2008-08-05 2010-02-10 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Electric transport component, method of manufacturing the same, as well as electro-optical device and opto-electrical device.
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP5533050B2 (ja) * 2009-04-23 2014-06-25 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
US9099437B2 (en) * 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5891952B2 (ja) * 2012-05-29 2016-03-23 株式会社ジャパンディスプレイ 表示装置の製造方法
KR20140061030A (ko) 2012-11-13 2014-05-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140064550A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
WO2015076358A1 (ja) * 2013-11-21 2015-05-28 株式会社ニコン 配線パターンの製造方法およびトランジスタの製造方法
TW201525064A (zh) * 2013-12-16 2015-07-01 Daxin Materials Corp 感光樹脂組成物、感光樹脂及有機發光二極體顯示元件
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN106128963B (zh) * 2016-09-23 2019-07-23 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106876260B (zh) 2017-03-03 2020-03-27 惠科股份有限公司 一种闸电极结构及其制造方法和显示装置
CN107665896B (zh) * 2017-10-27 2021-02-23 北京京东方显示技术有限公司 显示基板及其制作方法、显示面板和显示装置
US11114475B2 (en) * 2017-11-22 2021-09-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. IPS thin-film transistor array substrate and manufacturing method thereof
CN109873037A (zh) * 2019-03-20 2019-06-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置
CN113540127B (zh) * 2021-07-19 2023-09-19 合肥鑫晟光电科技有限公司 一种背板、显示面板、显示装置及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418758U (ko) * 1987-07-25 1989-01-30
EP0598410B1 (en) * 1989-02-14 2001-05-23 Seiko Epson Corporation A method of manufacturing a semiconductor device
JPH0651350A (ja) * 1992-08-03 1994-02-25 Alps Electric Co Ltd 表示装置
JPH06107881A (ja) * 1992-09-30 1994-04-19 Mitsubishi Rayon Co Ltd 光拡散性メタクリル樹脂
JPH06177126A (ja) 1992-12-01 1994-06-24 Alps Electric Co Ltd 薄膜積層体の形成方法
JPH0823102A (ja) * 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
US5530293A (en) * 1994-11-28 1996-06-25 International Business Machines Corporation Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits
US5686329A (en) * 1995-12-29 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a metal oxide semiconductor field effect transistor (MOSFET) having improved hot carrier immunity
GB2321336B (en) * 1997-01-15 2001-07-25 Univ Warwick Gas-sensing semiconductor devices
JP3859181B2 (ja) 1997-03-27 2006-12-20 東京応化工業株式会社 導電パターン形成方法
US6121159A (en) * 1997-06-19 2000-09-19 Lsi Logic Corporation Polymeric dielectric layers having low dielectric constants and improved adhesion to metal lines
JPH1146006A (ja) * 1997-07-25 1999-02-16 Canon Inc 光起電力素子およびその製造方法
JP3299167B2 (ja) 1998-02-13 2002-07-08 日本板硝子株式会社 埋設電極付き基板の製造方法
JPH11232335A (ja) 1998-02-13 1999-08-27 Nec Corp 注文管理装置
JPH11339672A (ja) 1998-05-29 1999-12-10 Sony Corp 画像表示装置の製造方法
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
JP3272326B2 (ja) 1999-06-14 2002-04-08 三協化学株式会社 ２−ピリジルピリジン誘導体の製造方法
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
EP1369928B1 (en) 2001-02-19 2010-01-27 International Business Machines Corporation Method for manufacturing a thin-film transistor structure
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
TW200406829A (en) * 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition

Also Published As

Publication number Publication date
US7326600B2 (en) 2008-02-05
CN100459163C (zh) 2009-02-04
WO2002067335A1 (fr) 2002-08-29
EP1369928A1 (en) 2003-12-10
EP1369928B1 (en) 2010-01-27
JP4022470B2 (ja) 2007-12-19
US20050250262A1 (en) 2005-11-10
EP1369928A4 (en) 2006-01-11
ATE456863T1 (de) 2010-02-15
JPWO2002067335A1 (ja) 2004-06-24
US20040113161A1 (en) 2004-06-17
TW541705B (en) 2003-07-11
CN1489790A (zh) 2004-04-14
US6952036B2 (en) 2005-10-04
KR100650417B1 (ko) 2006-11-28
DE60141225D1 (de) 2010-03-18

Similar Documents

Publication Publication Date Title
KR100650417B1 (ko) 박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조방법 및 그 박막 트랜지스터 구조를 사용한 디스플레이 장치
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7652740B2 (en) Array substrate for LCD device having dual metal-layer gate and data lines and manufacturing method thereof
TWI322288B (en) Manufacture method of pixel array substrate
US7781156B2 (en) Printing plate, method of fabricating the same, and method of fabricating flat panel display using the same
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US8791459B2 (en) Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
US20090278126A1 (en) Metal line substrate, thin film transistor substrate and method of forming the same
US7678619B2 (en) Method of manufacturing a thin film transistor matrix substrate
CN101165579A (zh) 用于液晶显示装置的阵列基板及其制造方法
JP4858682B2 (ja) 基板の製造方法
CN110534475A (zh) 一种阵列基板及其制作方法、显示面板
US6802985B1 (en) Method for fabricating metal wirings
CN101013740A (zh) 有机薄膜晶体管及其制造方法
CN108922892B (zh) 阵列基板及其制作方法、显示面板
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
US20050007511A1 (en) Method of fabricating liquid crystal display device and wiring structure of liquid crystal display device
KR20050118537A (ko) 액정표시장치용 기판 및 그 제조방법
KR100867471B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100789074B1 (ko) 액정표시장치의 제조방법
KR20170013576A (ko) 박막트랜지스터를 포함하는 기판
KR100854590B1 (ko) 금속 배선용 구리 합금과 이를 포함하는 액정표시장치용 어레이기판 및 그 제조방법
JP2004519009A (ja) 透明導体ラインの導電率を改善する方法
CN101118912A (zh) 薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee