JP5533050B2 - 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器 - Google Patents

半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器 Download PDF

Info

Publication number
JP5533050B2
JP5533050B2 JP2010052402A JP2010052402A JP5533050B2 JP 5533050 B2 JP5533050 B2 JP 5533050B2 JP 2010052402 A JP2010052402 A JP 2010052402A JP 2010052402 A JP2010052402 A JP 2010052402A JP 5533050 B2 JP5533050 B2 JP 5533050B2
Authority
JP
Japan
Prior art keywords
insulator layer
electrode
gate
gate insulator
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010052402A
Other languages
English (en)
Other versions
JP2010272843A (ja
Inventor
健夫 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010052402A priority Critical patent/JP5533050B2/ja
Priority to US12/764,320 priority patent/US8174016B2/en
Publication of JP2010272843A publication Critical patent/JP2010272843A/ja
Application granted granted Critical
Publication of JP5533050B2 publication Critical patent/JP5533050B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器に関するものである。
例えば、アクティブマトリクス駆動方式を採用するＬＣＤ（Liquid Crystal Display）パネルには、複数の画素電極と、前記各画素電極に対応して設けられたスイッチング素子とを備えるアクティブマトリクス装置が設けられている（例えば、特許文献１参照。）。
一般に、アクティブマトリクス装置では、スイッチング素子として薄膜トランジスタ（ＴＦＴ）が用いられている。
このＴＦＴとしては、基板上に、ソース電極およびドレイン電極と、半導体層が形成され、これら各部の上にゲート絶縁体層、ゲート電極がこの順に積層されたトップゲート構造のものが知られている。そして、一般に、このＴＦＴのゲート絶縁体層上に、画素電極が設けられる。すなわち、互いに離間するゲート電極および画素電極の双方がゲート絶縁体層上に直接的に形成されている。
しかし、このようなアクティブマトリクス装置では、ゲート絶縁膜上に一様に形成した導体層をエッチングによりパターンニングしてゲート電極および画素電極を形成する必要がある。
そのため、従来のアクティブマトリクス装置では、上記パターンニングのためのエッチングや、そのエッチングに際してマスクとして用いるレジスト層を除去するためのエッチングが必要となり、エッチングプロセスが多くなり、製造工程が複雑化し、生産性が低いと言う問題があった。
特開２００４−６７８２号公報
本発明の目的は、生産性に優れた半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の半導体装置の製造方法は、基板の一方の面側に、互いに離間して設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極と前記ドレイン電極との間に設けられた半導体層と、前記半導体層の前記基板とは反対の面側を覆うように設けられたゲート絶縁体層とを形成する第１の工程と、
前記ゲート絶縁体層の前記半導体層とは反対の面側に、厚さ方向に貫通する貫通部を備える絶縁体層を形成する第２の工程と、
前記貫通部内の底部付近の前記ゲート絶縁体層上、および、前記貫通部の周囲の前記絶縁体層上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、前記ゲート絶縁体層上に形成された前記電極を用いて、ゲート電極を形成するとともに、前記絶縁体層上に形成された前記電極を用いて、前記ソース電極または前記ドレイン電極に電気的に接続される画素電極を形成する第３の工程とを有することを特徴とする。
このような本発明によれば、ゲート絶縁膜上に一様に形成した導体層をエッチングによりパターンニングしてゲート電極および画素電極を形成する場合に比し、エッチング工程を減らすことができ、その結果、生産性を優れたものとすることができる。
本発明の半導体装置の製造方法では、平面視で、前記貫通部の開口部の縁が、当該貫通部の底部の縁より内側に位置するのが好ましい。さらに、前記貫通部の開口部から底部に向けて当該貫通部の内径（幅）が小さくなるように形成することが好ましい。
これにより、第３の工程において、前記貫通部内の底部付近の前記ゲート絶縁体層上、および、前記貫通部の周囲の前記絶縁体層上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成することができる。なお、貫通部の深さ方向での少なくとも一部の範囲に、前述したような幅が拡がる部分が形成されていればよく、当該拡がる部分以外の範囲において、貫通部の幅が一定または狭くなる部分が形成されていてもよい。また、前述したような幅が拡がる部分は、連続的に幅が拡がっていてもよいし、段階的に幅が拡がっていてもよい。
本発明の半導体装置の製造方法では、前記第２の工程の後かつ前記第３の工程の前に、前記絶縁体層および前記ゲート絶縁体層をこれらの厚さ方向に貫通して前記ソース電極または前記ドレイン電極に導通する導体部を形成する工程を有し、
前記第３の工程では、前記導体部を介して前記画素電極と前記ソース電極または前記ドレイン電極とを電気的に接続することが好ましい。
これにより、ソース電極またはドレイン電極と画素電極との間にゲート絶縁体層が存在していても、ソース電極またはドレイン電極と画素電極とを導通させることができる。
本発明の半導体装置の製造方法では、前記導体部を形成する工程では、導電性材料を含む液状材料を付与し硬化または固化させることにより前記導体部を形成することが好ましい。
これにより、比較的簡単かつ確実に、所望の寸法および位置に高精度に導体部を形成することができる。
本発明の半導体装置の製造方法では、前記液状材料は、前記ゲート絶縁体層上に対する溶解性を有するものであることが好ましい。
これにより、液状材料の付与に先立ってゲート絶縁体層の導体部形成予定部位に予め穿孔する工程が不要となるので、半導体装置の製造工程がより簡略化され、生産性をより高めることができる。
本発明の半導体装置の製造方法では、前記導体部を形成する工程では、前記液状材料の硬化または固化に伴う体積減少によって前記導体部の前記絶縁体層側の端面に形成される凹部が前記ゲート絶縁体層側から前記画素電極側に向けて拡がるように、前記導体部を形成することが好ましい。
これにより、簡単かつ確実に、導体部と画素電極とを電気的に接続することができる。
本発明の半導体装置の製造方法では、前記第３の工程では、前記ゲート絶縁体層上に形成された前記電極、または、前記絶縁体層上に形成された前記電極を、部分的に切断または除去する工程を有することが好ましい。
これにより、隣接する画素電極同士またはゲート電極同士を個別化（孤立化）することができる。このような分離工程は、レーザーや機械加工により比較的簡単に行える。
本発明の半導体装置の製造方法は、基板の一方の面側に、互いに離間して設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極と前記ドレイン電極との間に設けられた半導体層とを形成する工程と、
前記半導体層とは反対の面側に、厚さ方向に貫通する貫通部を備える絶縁体層を形成する工程と、
前記貫通部内の底部付近の前記半導体層の前記基板とは反対の面側を覆うように、ゲート絶縁体層を形成する工程と、
前記貫通部内の前記ゲート絶縁体層上、および、前記貫通部の周囲の前記絶縁体層上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、前記ゲート絶縁体層上に形成された前記電極を用いて、ゲート電極を形成するとともに、前記絶縁体層上に形成された前記電極を用いて、前記ソース電極または前記ドレイン電極に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
これにより、生産性に優れた半導体装置を提供することができる。
本発明の半導体装置は、本発明の半導体装置の製造方法を用いて製造されたことを特徴とする。
これにより、生産性に優れた半導体装置を提供することができる。
本発明の半導体装置は、基板と、
前記基板の一方の面側に互いに離間して設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極と前記ドレイン電極との間に設けられた半導体層と、前記半導体層の前記基板とは反対の面側を覆うように設けられたゲート絶縁体層と、前記ゲート絶縁体層の前記半導体層とは反対の面側に設けられたゲート電極とを備えるトランジスタと、
前記ゲート絶縁体層の前記半導体層とは反対の面側に設けられた絶縁体層と、
前記絶縁体層の前記ゲート絶縁体層とは反対の面側に設けられ、前記ソース電極または前記ドレイン電極に電気的に接続された画素電極とを有し、
前記絶縁体層は、前記画素電極側から前記ゲート絶縁体層側に向けて幅が拡がる部分を有するように形成された厚さ方向に貫通する貫通部を備え、
前記ゲート電極は、前記貫通部内の底部付近の前記ゲート絶縁体層上に設けられていることを特徴とする。
これにより、生産性に優れた半導体装置を提供することができる。また、貫通部の壁面に電極材料が付着されにくくなるので、画素電極とゲート電極とがショートするのを防止することができる。その結果、半導体装置の信頼性を向上させることができる。
本発明の半導体装置では、前記ゲート絶縁体層および前記絶縁体層を厚さ方向に貫通するように設けられ、前記ソース電極または前記ドレイン電極と前記画素電極とを電気的に接続する導体部を有することが好ましい。
これにより、ソース電極またはドレイン電極と画素電極との間にゲート絶縁体層が存在していても、ソース電極またはドレイン電極と画素電極とを導通させることができる。
本発明の半導体装置では、前記ゲート電極および前記画素電極は、気相成膜法により同時に形成されたものであることが好ましい。
これにより、生産性に優れた半導体装置を提供することができる。
本発明のアクティブマトリクス装置は、本発明の半導体装置を備えることを特徴とする。
これにより、生産性に優れたアクティブマトリクス装置を提供することができる。
本発明の電気光学装置は、本発明のアクティブマトリクス装置を備えることを特徴とする。
これにより、生産性に優れた電気光学装置を提供することができる。
本発明の電子機器は、本発明の電気光学装置を備えることを特徴とする。
これにより、生産性に優れた電子機器を提供することができる。
本発明の実施形態にかかる半導体装置を備えるアクティブマトリクス装置を示す平面図である。 図１中のＡ−Ａ線断面図である。 図１に示すアクティブマトリクス装置の製造方法におけるソース電極およびドレイン電極の形成工程を説明するための図である。 図１に示すアクティブマトリクス装置の製造方法における半導体層の形成工程を説明するための図である。 図１に示すアクティブマトリクス装置の製造方法におけるゲート絶縁体層の形成工程を説明するための図である。 図１に示すアクティブマトリクス装置の製造方法における絶縁体層の形成工程を説明するための図である。 図１に示すアクティブマトリクス装置の製造方法における導体部の形成工程を説明するための図である。 図７に示す導体部の形成工程を説明するための図である。 図７に示す導体部の形成工程を説明するための図である。 図１に示すアクティブマトリクス装置の製造方法におけるゲート電極および画素電極の形成工程を説明するための図である。 図１０に示すゲート電極および画素電極の形成工程を説明するための図である。 図１０に示すゲート電極および画素電極の形成工程を説明するための図である。 図１２に示す工程の他の例を説明するための図である。 図１に示すアクティブマトリクス装置の製造方法の他の例を説明するための図である。 図１に示すアクティブマトリクス装置の製造方法の他の例を説明するための図である。 本発明の電気光学装置を電気泳動表示装置に適用した場合の実施形態を模式的に示す縦断面図である。 本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。 本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。
以下、本発明の半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器の好適な実施形態について、添付図面を参照しつつ説明する。
＜アクティブマトリクス装置＞
図１は、本発明の実施形態にかかる半導体装置を備えるアクティブマトリクス装置を示す平面図、図２は、図１中のＡ−Ａ線断面図である。なお、以下では、説明の便宜上、図２中の上側を「上」、下側を「下」とも言う。
図１に示すアクティブマトリクス装置１は、複数の第１の配線２と、この複数の第１の配線２に交差するように設けられた複数の第２の配線３と、第１の配線２と第２の配線３との各交点付近に設けられたトランジスタ４、５と、トランジスタ４、５の対毎に対応して設けられた複数の画素電極６とを有し、これらが基板７上に設けられている。
また、各トランジスタ４、５は、図２に示すように、ソース電極４１およびドレイン電極４２と、半導体層４３と、ゲート絶縁体層４４と、ゲート電極４５とを有している。
本実施形態では、複数のトランジスタ４、５のうち図１中左右方向（行方向）に並設された複数のトランジスタ４、５は、それらのゲート電極４５が互いに一体的に形成され、第２の配線３を構成している。そして、この第２の配線３の一端部３１は、基板７上に設けられた接続用電極８に導体部（導体ポスト）１１を介して電気的に接続されている。この接続用電極８には、例えば、ＡＣＦ（異方性導電性フィルム）やＡＣＰ（異方性導電性ペースト）を介してＦＰＣ（フレキシブルプリント基板）が接合され、これにより、外部との電気的接続がなされる。
また、各トランジスタ４、５に備えられたソース電極４１は、第１の配線２に電気的に接続され、また、ドレイン電極４２は、導体部（導体ポスト）１０を介して画素電極（個別電極）６に電気的に接続されている。また、図示しないが、第１の配線２の一端部は、基板７上にて接続用電極を構成し、前述した第２の配線３と同様、外部との電気的接続がなされる。
本実施形態では、複数の第１の配線２と複数の第２の配線３は、互いに直交するように配列されている。そして、複数の第１の配線２は、行選択のためのものであり、複数の第２の配線３は、列選択のためのものである。すなわち、第１の配線２および第２の配線３のうち、一方がデータ線であり、他方が走査線である。このような複数の第１の配線２と複数の第２の配線３を用いて行選択および列選択を行うことにより、選択的に所望のトランジスタ４、５を作動させることができる。
また、複数の画素電極６は、複数のトランジスタ４、５に対応してマトリクス状に配置されている。
以下、アクティブマトリクス装置１を構成する各部を順次詳細に説明する。
基板７は、トランジスタ４、５を構成する各層（各部）を支持するものである。
基板７には、例えば、ガラス基板、プラスチック基板（樹脂基板）、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。トランジスタ４、５に可撓性を付与する場合には、基板７には、樹脂基板が選択される。
この基板７上には、下地層が設けられていてもよい。下地層としては、例えば、基板７表面からのイオンの拡散を防止する目的、ソース電極４１およびドレイン電極４２と、基板７との密着性（接合性）を向上させる目的等により設けられる。
この下地層は、例えば、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、ポリイミド、ポリアミド、架橋により不溶化したポリマー等により構成することができる。
このような基板７の一方の面（上面）上には、複数のトランジスタ４、５が設けられている。
トランジスタ４、５は、それぞれ、トップゲート型のトランジスタである。なお、トランジスタ４およびトランジスタ５は、同様の構成であるので、以下では、トランジスタ４について代表的に説明し、トランジスタ５についてはその説明を省略する。
トランジスタ４では、基板７上に、ソース電極４１およびドレイン電極４２が互いに離間して設けられ、これらのソース電極４１およびドレイン電極４２に接触するようにして半導体層４３が設けられている。そして、この半導体層４３の上面（基板７とは反対側の面）に接触するようにしてゲート絶縁体層４４が設けられ、さらに、このゲート絶縁体層４４の上面（半導体層４３とは反対側の面）上には、ソース電極４１とドレイン電極４２との間の領域に対応するようにゲート電極４５が設けられている。
このトランジスタ４では、半導体層４３のうち、ソース電極４１とドレイン電極４２との間の領域が、キャリアが移動するチャネル領域となっており、このチャネル領域に誘起された大部分のキャリアは、半導体層４３のゲート絶縁体層４４との界面に沿って移動する。
なお、以下では、このチャネル領域において、キャリアの移動方向の長さ、すなわちソース電極４１とドレイン電極４２との間の距離をチャネル長、チャネル長方向と直交する方向の長さをチャネル幅と言う。
ソース電極４１およびドレイン電極４２のそれぞれの構成材料としては、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕまたはこれらを含む合金等の金属材料が挙げられ、チャネル領域を移動するキャリアの種類に応じて適宜選択するのが好ましい。
例えば、キャリアとしてホールがチャネル領域を移動するｐチャネルトランジスタの場合には、仕事関数が比較的大きいＰｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｃｕまたはこれら金属を含む合金を使用するのが好ましい。
また、ソース電極４１およびドレイン電極４２のそれぞれの構成材料としては、前記の金属材料の他、ＩＴＯ、ＦＴＯ、ＡＴＯ、ＳｎＯ２等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）のようなポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
なお、前記導電性高分子材料は、通常、塩化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸のようなポリマー等がドープされ、導電性を付与された状態で用いられる。
ソース電極４１およびドレイン電極４２の平均厚さは、特に限定されないが、それぞれ、３０〜３００ｎｍ程度であるのが好ましく、５０〜１５０ｎｍ程度であるのがより好ましい。
ソース電極４１とドレイン電極４２との間の距離（離間距離）、すなわち、チャネル長は、１００μｍ以下であるのが好ましく、２〜３０μｍ程度であるのがより好ましく、５〜２０μｍ程度であるのがさらに好ましい。チャネル長を前記下限値より小さくすると、複数のトランジスタ４間において、チャネル長にばらつきが生じ、特性（トランジスタ特性）がばらつくおそれがある。一方、チャネル長を前記上限値より大きくすると、しきい電圧の絶対値が大きくなるとともに、ドレイン電流の値が小さくなり、トランジスタ４の特性が不十分となるおそれがある。
チャネル幅は、０．１〜５ｍｍ程度であるのが好ましく、０．２〜２ｍｍ程度であるのがより好ましい。チャネル幅を前記下限値より小さくすると、ドレイン電流の値が小さくなり、トランジスタ４の特性が不十分となるおそれがある。一方、チャネル幅を前記上限値より大きくすると、トランジスタ４が大型化してしまうとともに、寄生容量の増大や、ゲート絶縁体層４４を介したゲート電極４５へのリーク電流の増大を招くおそれがある。
このようなソース電極４１およびドレイン電極４２の基板７とは反対側の面上には、半導体層４３が設けられている。なお、この半導体層４３は、少なくともソース電極４１とドレイン電極４２との間に設けられていればよい。
半導体層４３は、無機半導体材料、有機半導体材料（半導体的な電気伝導を示す有機材料）を主材料として構成されている。
無機半導体材料としては、例えば、多結晶シリコン、アモルファスシリコン等のシリコン、ゲルマニウム、ヒ素化ガリウム等が挙げられる。
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリアルキルチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料（共役系高分子材料）が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料（共役系高分子材料）を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。
高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。また、このうち、空気中で酸化され難く、安定であること等の理由から、高分子の有機半導体材料（共役系高分子材料）としては、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体、ポリアリールアミンまたはこれらの誘導体のうちの少なくとも１種を主成分とするものを用いるのが特に好ましい。
また、高分子の有機半導体材料を主材料として構成される半導体層４３は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられるトランジスタへの適用に適している。
半導体層４３の平均厚さは、１〜２００ｎｍ程度であるのが好ましく、１０〜１００ｎｍ程度であるのがより好ましい。
半導体層４３上（半導体層４３の基板７とは反対の面側）には、ソース電極４１、ドレイン電極４２および半導体層４３を覆うように、ゲート絶縁体層４４が設けられている。
このゲート絶縁体層４４は、ソース電極４１およびドレイン電極４２に対してゲート電極４５を絶縁するものである。
本実施形態では、ゲート絶縁体層４４は、基板７上（上面上）の領域のうち各接続用電極８の一部を除く領域のほぼ全域に対し一様に形成されている。なお、ゲート絶縁体層４４は、ソース電極４１およびドレイン電極４２に対してゲート電極４５を絶縁することができれば、基板７上の領域のうち各接続用電極８の一部を除く領域に対して部分的に設けられていてもよい。
このゲート絶縁体層４４の構成材料としては、公知のゲート絶縁体材料であれば、種類は特に限定されるものではなく、有機材料、無機材料のいずれも使用可能である。
有機材料としては、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
一方、無機材料としては、シリカ、窒化珪素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
ゲート絶縁体層４４の厚さ（平均）は、特に限定されないが、１０〜５０００ｎｍ程度であるのが好ましく、５０〜１０００ｎｍ程度であるのがより好ましい。ゲート絶縁体層４４の厚さを前記範囲とすることにより、ソース電極４１およびドレイン電極４２とゲート電極４５とを確実に絶縁しつつ、トランジスタ４の動作電圧を低くすることができる。
なお、ゲート絶縁体層４４は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
ゲート絶縁体層４４上（ゲート絶縁体層４４の半導体層４３とは反対の面側）には、ゲート電極４５が設けられている。
特に、ゲート電極４５は、後述する絶縁体層９の貫通部９１内の底部付近のゲート絶縁体層４４上に設けられている。
ゲート電極４５の構成材料としては、前述したソース電極４１およびドレイン電極４２で挙げたものと同様のものを用いることができる。
ゲート電極４５の平均厚さは、特に限定されないが、０．１〜５０００ｎｍ程度であるのが好ましく、１〜５０００ｎｍ程度であるのがより好ましく、１０〜５０００ｎｍ程度であるのがさらに好ましい。
なお、ゲート電極４５は、多孔質であってもよい。これにより、ゲート電極４５は、高い通気性を有するものとなる。その結果、仮に、トランジスタ４が、一時的に高温多湿な環境に晒されたとしても、低温低湿な環境に戻したときに、その内部に浸入した酸素や水分は、速やかにトランジスタ４の外部に排出されるようになる。そのため、トランジスタ４の内部には、酸素や水分が貯留することが防止され、その特性を好適に維持することができる。
なお、このような構成は、ソース電極４１およびドレイン電極４２に適用することもできる。
さらに、ゲート絶縁体層４４上（ゲート絶縁体層４４の半導体層４３とは反対の面側）には、絶縁体層９が設けられている。
この絶縁体層９は、平面視したときに、前述したゲート電極４５および第２の配線３に対応して、厚さ方向に貫通する貫通部９１が形成されている。これにより、絶縁体層９には、複数のランド部９２が設けられている。この複数のランド部９２は、複数の画素電極６に対応する平面視形状をなす部分を有し、これらの部分のうち、図１にて左右方向に隣接する部分同士が連結したような形状をなしている。
特に、平面視で、貫通部９１の開口部（開口側の部分）の縁が、当該貫通部９１の底部の縁より内側に位置している。具体的には、貫通部９１は、その開口側（図２にて上側）から底部側（図２にて下側）に向けて幅（内径）が拡がるように（逆テーパ形状をなすように）形成されている。すなわち、貫通部９１は、その横断面でみたときに、画素電極６側からゲート絶縁体層４４側に向けて幅が拡がるように（幅が漸増するように）形成されている。これにより、貫通部９１の壁面に電極材料が付着されにくくなるので、画素電極６とゲート電極４５とがショートするのを防止することができる。その結果、アクティブマトリクス装置１の信頼性を向上させることができる。また、貫通部９１を逆テーパ形状とすることにより、画素電極６の大面積化を図り、アクティブマトリクス装置１の開口率を高めることもできる。
なお、本実施形態では、貫通部９１は、その深さ方向での全域に亘って開口部側から底部側に向けて拡がるように形成されているが、貫通部９１の深さ方向での少なくとも一部の範囲に、開口側から底部側に向けて幅が拡がる部分が形成されていればよく、当該拡がる部分以外の範囲において、貫通部９１の幅が一定または狭くなる部分が形成されていてもよい。この場合、このような幅が拡がる部分は、貫通部９１の開口近傍に形成されているのが好ましい。これにより、前述したような効果（ショートの防止、開口率の向上）を顕著なものとすることができる。また、このような幅が拡がる部分は、本実施形態では連続的に幅が拡がっているが、１段階または複数段階で段階的に幅が拡がっていてもよい。
このような貫通部９１を備える絶縁体層９は、後述する製造工程の第３の工程において、ゲート電極４５を気相成膜により形成する際に、マスクとして機能するものである。
かかるマスクとして絶縁体層９を用いると、逆テーパ形状をなす貫通部９１の壁面に成膜材料（電極材料）が付着するのを防止することができる。そのため、１回の気相成膜だけで、ゲート電極４５と電極６Ａとを離間した状態で形成することができる。その結果、アクティブマトリクス装置１の生産性を向上させることができる。
この絶縁体層９の構成材料としては、絶縁性を有し、かつ、前述したような貫通部９１を形成し得るものであればよく、前述したゲート絶縁体層４４の構成材料と同様のものを用いることができるが、フォトレジスト材料を用いるのが好ましい。これにより、前述したような逆テーパ形状をなす貫通部９１を簡単かつ高精度に形成することができる。
そして、絶縁体層９（より具体的には各ランド部９２）のゲート絶縁体層４４とは反対側の面上には、複数の画素電極６が設けられている。
このような絶縁体層９上に設けられた複数の画素電極６は、後述するようにアクティブマトリクス装置１を用いて電気泳動表示装置２０を構築した際に、各画素を駆動させるための電圧を印加する一方の電極を構成するものである。
各画素電極６の構成材料としては、例えば、Ｎｉ、Ｐｄ、Ｐｔ、Ｌｉ、Ｍｇ、Ｃａ、Ｓｒ、Ｌａ、Ｃｅ、Ｅｒ、Ｅｕ、Ｓｃ、Ｙ、Ｙｂ、Ａｇ、Ｃｕ、Ｃｏ、Ａｌ、Ｃｓ、Ｒｂ等の金属、これらを含むＭｇＡｇ、ＡｌＬｉ、ＣｕＬｉ等の合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＳｎＯ2、Ｓｂ含有ＳｎＯ2、Ａｌ含有ＺｎＯ等の酸化物等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
このような各画素電極６には、対応するトランジスタ４のドレイン電極４２が導体部１０を介して電気的に接続されている。導体部１０は、前述したゲート絶縁体層４４および絶縁体層９をこれらの厚さ方向に貫通するように設けられている。
このようなトランジスタ４において、ゲート電極４５に印加する電圧を変化させることにより、ソース電極４１とドレイン電極４２との間に流れる電流量が制御される。
すなわち、ゲート電極４５に電圧が印加されていないＯＦＦ状態では、ソース電極４１とドレイン電極４２との間に電圧を印加しても、半導体層４３中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極４５に電圧が印加されているＯＮ状態では、半導体層４３のゲート絶縁体層４４に面した部分に可動電荷（キャリア）が誘起され、ソース電極４１とドレイン電極４２との間のチャネル領域に流路が形成される。この状態でソース電極４１とドレイン電極４２との間に電圧を印加すると、チャネル領域を通って電流が流れる。
以上説明したように構成されたアクティブマトリクス装置１によれば、前述したような貫通部９１内の底部付近のゲート絶縁体層４４上にゲート電極４５が形成され、そして、貫通部９１の周囲の絶縁体層９上に画素電極６が形成されているので、後述する製造方法を用いて、優れた生産性で製造することができる。
＜アクティブマトリクス装置の製造方法＞
次に、本発明のアクティブマトリクス装置の製造方法の一例として、前述したアクティブマトリクス装置１の製造方法を説明する。
図３は、図１に示すアクティブマトリクス装置の製造方法におけるソース電極およびドレイン電極の形成工程を説明するための図、図４は、図１に示すアクティブマトリクス装置の製造方法における半導体層の形成工程を説明するための図、図５は、図１に示すアクティブマトリクス装置の製造方法におけるゲート絶縁体層の形成工程を説明するための図、図６は、図１に示すアクティブマトリクス装置の製造方法における絶縁体層の形成工程を説明するための図、図７は、図１に示すアクティブマトリクス装置の製造方法における導体部の形成工程を説明するための図、図８は、図７に示す導体部の形成工程を説明するための図、図９は、図７に示す導体部の形成工程を説明するための図、図１０は、図１に示すアクティブマトリクス装置の製造方法におけるゲート電極および画素電極の形成工程を説明するための図、図１１は、図１０に示すゲート電極および画素電極の形成工程を説明するための図、図１２は、図１０に示すゲート電極および画素電極の形成工程を説明するための図、図１３は、図１２に示す工程の他の例を説明するための図、図１４は、図１に示すアクティブマトリクス装置の製造方法の他の例を説明するための図、図１５は、図１に示すアクティブマトリクス装置の製造方法の他の例を説明するための図である。
なお、図３〜７、１０において、それぞれ、（ａ）は、平面図、（ｂ）は、（ａ）中のＡ−Ａ線断面図である。また、図１２において、（ａ）は、平面図、（ｂ）は、（ａ）中のＢ−Ｂ線断面図である。
アクティブマトリクス装置１の製造方法は、［Ａ］ソース電極４１、ドレイン電極４２と、半導体層４３およびゲート絶縁体層４４を形成する工程（第１の工程）と、［Ｂ］絶縁体層９を形成する工程（第２の工程）と、［Ｃ］導体部１０を形成する工程と、［Ｄ］ゲート電極４５および画素電極６を形成する工程（第３の工程）とを有する。
以下、これらの各工程を順次詳細に説明する。
［１］（第１の工程）
工程［Ａ］は、＜Ａ１＞ソース電極４１およびドレイン電極４２を形成する工程と、＜Ａ２＞半導体層４３を形成する工程と、＜Ａ３＞ゲート絶縁体層４４を形成する工程とを有する。
＜Ａ１＞
まず、基板７を用意し、その基板７の一方の面上に、図３に示すように、ソース電極４１（第１の配線２）およびドレイン電極４２を形成する。
また、このとき、ソース電極４１およびドレイン電極４２の形成と同時に、接続用電極８も形成する。
なお、以下では、接続用電極８の形成に関しては、ソース電極４１およびドレイン電極４２の形成と同様であるので、その説明を省略する。
より具体的に説明すると、例えば、ソース電極４１およびドレイン電極４２が金属を主材料として構成されている場合、まず、基板７上に金属膜（金属層）を形成する。
この金属膜は、例えば、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング（低温スパッタリング）、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、ＭＯＤ法、金属箔の接合等により形成することができる。
この金属膜上に、フォトリソグラフィー法により、ソース電極４１およびドレイン電極４２等の形状に対応する形状のレジスト層を形成する。このレジスト層をマスクとして用いて、金属膜の不要部分を除去する。
この金属膜の除去には、例えば、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうちの１種または２種以上を組み合わせて用いることができる。
その後、レジスト層を除去することにより、図３に示すように、ソース電極４１およびドレイン電極４２が得られる。
なお、ソース電極４１およびドレイン電極４２は、それぞれ、例えば、導電性粒子を含有するコロイド液（分散液）、導電性ポリマーを含有する液体（溶液または分散液）等の液状材料を基板７上に供給して被膜を形成した後、必要に応じて、この被膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することもできる。
また、次工程＜Ａ２＞に移行するのに先立って、特に、ソース電極４１およびドレイン電極４２は、後処理を施すようにするのが好ましい。
例えば、ソース電極４１およびドレイン電極４２を金属材料を主材料として構成した場合には、プラズマ処理（例えば、アルゴンプラズマ処理、酸素プラズマ処理）を施すのが好適である。これにより、ソース電極４１およびドレイン電極４２の表面に付着する有機物を除去することができ、その結果、得られるトランジスタ４の特性をより向上させることができる。また、後述する工程＜Ａ２＞において、有機半導体材料またはその前駆体を含有する液状材料を滴下し硬化することで半導体層４３を形成する場合、滴下された液状材料の不本意な挙動を抑制することができる。
特に、ソース電極４１およびドレイン電極４２等をＮｉ、Ｃｕを主材料として構成した場合には、酸素プラズマ処理を施すのが好適である。これにより、ソース電極４１およびドレイン電極４２等の表面に付着する有機物を除去とともに、表面付近を酸化させることができ、その仕事関数の増大させることができる。その結果、ｐチャネル型のトランジスタ４を構築する場合には、その特性が特に優れたものとなる。
＜Ａ２＞
次に、図４に示すように、半導体層４３を形成する。
半導体層４３は、例えば、有機絶縁材料で構成する場合、有機半導体材料またはその前駆体を含む溶液をソース電極４１とドレイン電極４２との間およびその近傍に塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。
有機半導体材料またはその前駆体を含む溶液を塗布（供給）する方法としては、塗布法、印刷法（インクジェット法、スクリーン印刷法）等を用いることができる。
また、半導体層４３は、マスク蒸着を用いても形成することができる。
＜Ａ３＞
次に、図５に示すように、ゲート絶縁体層４４Ａを形成する。
このゲート絶縁体層４４Ａは、後述する工程［Ｃ］において前述したゲート絶縁体層４４となるものであり、導体部１０、１１が挿通される貫通孔が形成されていない以外は、ゲート絶縁体層４４と同様である。
このようなゲート絶縁体層４４Ａは、例えば、有機絶縁材料で構成する場合、有機絶縁材料またはその前駆体を含む溶液を半導体層４３上を覆うように塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。
有機絶縁体材料またはその前駆体を含む溶液を半導体層４３上へ塗布（供給）する方法としては、塗布法、印刷法等を用いることができる。
また、ゲート絶縁体層４４Ａを無機材料で構成する場合、ゲート絶縁体層４４Ａは、例えば、熱酸化法、ＣＶＤ法、ＳＯＧ法等により形成することができる。また、原材料にポリシラザンを用いることで、ゲート絶縁体層４４Ａとして、シリカ膜、窒化珪素膜を湿式プロセスで成膜することが可能である。
特に、ゲート絶縁体層４４Ａは、有機絶縁材料で構成するのが好ましく、特に、高分子材料で構成するのが好ましい。これにより、後述する工程［Ｃ］において、液状材料を用いて導体部１０、１１を形成する場合、かかる液状材料に高分子材料を溶解し得るものを用いると、かかる液状材料をゲート絶縁体層４４Ａに対して付与することで、ゲート絶縁体層４４Ａに導体部１０、１１のための貫通孔を形成することができる。
［Ｂ］（第２の工程）
次に、図６に示すように、絶縁体層９を形成する。
このとき、絶縁体層９には、ゲート電極４５（第２の配線３）に対応する貫通部９１が形成されている。また、絶縁体層９には、導体部１０の形成予定部位に、厚さ方向に貫通する貫通部９３も形成されている。
これらの貫通部９１、９２は、前述したように、図６（ｂ）中の上側から下側に向けて拡がるように形成されている。そのため、後述する工程［Ｄ］において、互いに離間したゲート電極４５および画素電極６を気相成膜法により一括して形成することができる。
絶縁体層９の形成方法としては、前述したような逆テーパ状の貫通部９１を備える絶縁体層９を形成することができるものであれば、特に限定されないが、フォトリソグラフィー法が好適に用いられる。
より具体的には、ゲート絶縁体層４４Ａ上に、フォトレジスト材料（例えば、日本ゼオン社製 ＺＰＮ２４６４等）を塗布し、露光、現像を行うことで、貫通部９１を備える絶縁体層９を形成する。なお、フォトレジスト材料としては、ポジ型、ネガ型のいずれを用いてもよい。
また、上記露光に用いる光源としては、前述したような逆テーパ状の断面形状をなす貫通部９１を形成することができれば、特に限定されず、各種光源を用いることができ、面光源であっても、点光源であってもよい。
また、上記露光は、塗布されたフォトレジスト材料に対し、光源からの光をマスクを介して選択的に照射することができる。
また、上記露光は、塗布されたフォトレジスト材料に対し、光源からの光を走査しながら選択的に照射してもよい。この場合、光源からの光の出射方向を絶縁体層９に対して傾斜させることで、前述したような逆テーパ状の断面形状をなす貫通部９１を比較的簡単に形成することができる。
また、上記露光は、塗布されたフォトレジスト材料に対し、光源からの光をレンズ等の光学系を介して照射してもよい。この場合、かかる光学系による光の結像点を絶縁体層９に対してその厚さ方向にずらすことで、前述したような逆テーパ状の断面形状をなす貫通部９１を比較的簡単に形成することができる。
［Ｃ］
次に、図７に示すように、導体部１０を形成する。このとき、導体部１０は、絶縁体層９およびゲート絶縁体層４４Ａをこれらの厚さ方向に貫通してドレイン電極４２に導通する。
このような工程［Ｃ］を第２の工程［Ｂ］の後かつ第３の工程［Ｄ］の前に行うことで、後述する第３の工程［Ｄ］において、導体部１０を介して画素電極６とドレイン電極４２とを電気的に接続することができる。これにより、ドレイン電極４２と画素電極６との間にゲート絶縁体層４４Ａが存在していても、ドレイン電極４２と画素電極６とを導通させることができる。
また、このとき、導体部１１も、導体部１０と同様にして形成する。
導体部１０の形成方法としては、特に限定されないが、印刷法（インクジェット法、スクリーン印刷法）が好適に用いられる。
すなわち、導体部１０を形成する工程［Ｃ］では、導電性材料を含む液状材料を付与し硬化または固化させることにより導体部１０を形成するのが好ましい。これにより、比較的簡単かつ確実に、所望の寸法および位置に高精度に導体部１０を形成することができる。
印刷法を用いて導体部１０、１１を形成する場合、例えば、Ａｇやカーボンブラック等の導電性粒子（導電性材料）を含有するコロイド液（分散液）、導電性ポリマー（導電性材料）を含有する液体（溶液または分散液）等の液状材料をゲート絶縁体層４４Ａ上に供給した後、必要に応じて、後処理（例えば加熱、赤外線の照射、超音波の付与等）を施す。
本実施形態では、この液状材料は、ゲート絶縁体層４４Ａを溶解し得る（ゲート絶縁体層４４Ａに対する溶解性を有する）ものである。
これにより、ゲート絶縁体層４４Ａに対して液状材料を付与することで、ゲート絶縁体層４４Ａに導体部１０、１１のための貫通孔を形成することができる。その結果、液状材料の付与に先立ってゲート絶縁体層４４Ａの導体部１０形成予定部位に予め穿孔する工程が不要となるので、アクティブマトリクス装置１（半導体装置）の製造工程がより簡略化され、生産性をより高めることができる。
より具体的に説明すると、インクジェット法（液滴吐出法）を用いて液状材料をゲート絶縁体層４４上に付与する場合、図８（ａ）に示すように、インクジェットヘッド（液滴吐出ヘッド）１００から上記の液状材料１０Ａの液滴をゲート絶縁体層４４上の所定部位に付与する。
このようなインクジェット法によれば、所定量の液滴を容易かつ位置精度よく滴下することができる。
ここで、液状材料１０Ａには、溶媒または分散媒が含まれている。
かかる溶媒または分散媒としては、用いる導電性粒子または導電性ポリマー等の種類や滴下条件などに応じて決定され、特に限定されず、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン（ＭＥＫ）、アセトン、ジエチルケトン、メチルイソブチルケトン（ＭＩＢＫ）、メチルイソプロピルケトン（ＭＩＰＫ）、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール（ＤＥＧ）、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、１，２−ジメトキシエタン（ＤＭＥ）、１，４−ジオキサン、テトラヒドロフラン（ＴＨＦ）、テトラヒドロピラン（ＴＨＰ）、アニソール、ジエチレングリコールジメチルエーテル（ジグリム）、ジエチレングリコールエチルエーテル（カルビトール）等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、Ｎ，Ｎ−ジメチルホルムアミド（ＤＭＦ）、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡ）等のアミド系溶媒、ジクロロメタン、クロロホルム、１，２−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、酢酸ブチル、酢酸イソブチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド（ＤＭＳＯ）、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等が挙げられる。
中でも、ゲート絶縁体層４４Ａが高分子材料（有機材料）で構成され、かつ、液状材料１０Ａがゲート絶縁体層４４Ａに対する溶解性を有する場合、溶媒または分散媒として、酢酸ブチル、酢酸イソブチル等のエステル系溶媒が好適に用いられる。
液状材料１０Ａの粘度（常温）は、特に限定されないが、通常、２〜２０ｃｐｓ程度であるのが好ましく、４〜８ｃｐｓ程度であるのがより好ましい。液状材料１０Ａの粘度をかかる範囲とすることにより、ノズルからの液滴の吐出をより安定的に行うことができる。液状材料１０Ａの粘度が上記範囲より小さい場合には、吐出時に変位させるピエゾ素子の振動が減衰しづらいので、吐出が不安定になり易い傾向がある。また、液状材料１０Ａの粘度が上記範囲より大きい場合には、液状材料１０Ａの流路抵抗が大きいため、高速で印刷する際、液状材料１０Ａの供給が追い付かず、やはり不安定になるおそれがある。
なお、液状材料１０Ａの粘度は、例えば、導電性粒子または導電性ポリマーの濃度、溶媒または分散媒の種類や組成等を適宜設定することにより調整することができる。
また、液状材料１０Ａの１滴の粒径（平均）は、導体部１０、１１の形状や面積などに応じて決定され、特に限定されないが、通常、０．１〜４０ｐＬ程度であるのが好ましく、１〜３０ｐＬ程度であるのがより好ましい。また、液状材料１０Ａの液滴の１滴の量（平均）をかかる範囲とすることにより、より精密な形状を形成することができる。液滴の体積が小さすぎると、液状材料１０Ａの種類などによっては、液状材料１０Ａをノズルから安定的に吐出させるのが難しくなる。また、液滴の体積が大きすぎると、付与領域の面積や形状などによっては、付与領域内に収まるように液状材料１０Ａを滴下するのが難しくなる。
液滴の滴下数は、１滴であっても、複数滴であってもよい。
また、スクリーン印刷法を用いて液状材料をゲート絶縁体層４４上に付与する場合、図８（ｂ）に示すように、ゲート絶縁体層４４上の所定部位に対応した開口１１２を有するスクリーン１１１上に液状材料を供給し、その液状材料１０Ａをスキージ（板状部材）１１０でスクリーン１１１側に圧し付けながらスクリーン１１１に沿って移動させることで、開口１１２から液状材料１０Ａを押し出し、ゲート絶縁体層４４Ａ上の所定部位に供給する。
また、上述したような液状材料１０Ａの付与に先立ち、ゲート絶縁体層４４Ａの導体部１０、１１形成予定部位に穿孔処理を施してもよい。
この場合、例えば、図９に示すように、レーザー１２０からのレーザー光の照射により、導体部１０、１１の形成予定部位に対応して、ゲート絶縁体層４４Ａに貫通孔４４１を形成する。これにより、液状材料１０Ａがゲート絶縁体層４４Ａに対して溶解性を有しない場合であっても、導体部１０、１１を形成することができる。また、液状材料１０Ａがゲート絶縁体層４４Ａに対して溶解性を有する場合でも、貫通孔４４１を予め形成することで、液状材料１０Ａの付与量を多くすることができ、液状材料１０Ａが乾燥・固化して収縮しても、所望の大きさの導体部１０、１１を形成することができる。
また、導体部１０を形成する工程では、液状材料１０Ａの硬化または固化に伴って体積が減少し、この体積減少によって導体部１０の絶縁体層９側（画素電極６が形成される側）の端面に凹部１０１が形成されるが（図７および図８（ａ）参照）、その形成される凹部１０１がゲート絶縁体層４４側から画素電極６側に向けて拡がるように、導体部１０を形成するのが好ましい。例えば、凹部１０１がゲート絶縁体層４４側から画素電極６側に向けて拡がるように、液状材料１０Ａの供給量や濃度等を調整する。
これにより、後述する工程［Ｄ］において、気相成膜を行った時に、導体部１０の絶縁体層９の端上と絶縁体層９上との間で導体膜（画素電極６）が途切れるのを防止することができる。そのため。簡単かつ確実に、導体部１０と画素電極６とを電気的に接続することができる。
［Ｄ］（第３の工程）
次に、ゲート電極４５および画素電極６を形成する。
より具体的には、本工程［Ｄ］は、＜Ｄ１＞ゲート電極４５（電極）をゲート絶縁体層４４上に形成するとともに、複数の画素電極６となるべき電極（導体層）６Ａを絶縁体層９上に形成する工程と、＜Ｄ２＞電極６Ａを用いて複数の画素電極６を形成する工程とを有する。
＜Ｄ１＞
まず、気相成膜法により、図１０に示すように、ゲート電極４５（電極）をゲート絶縁体層４４上に形成するとともに、複数の画素電極６となるべき電極（導体層）６Ａを絶縁体層９上に形成する。
この電極６Ａは、前述したランド部９２に対応した平面視形状をなしている。すなわち、電極６Ａは、図１０にて左右方向に隣接する画素電極６同士が連結部６１Ａを介して連結したような形状をなしている。
かかる気相成膜法としては、互いに離間したゲート電極４５および画素電極６を一括形成（同時形成）することができるものであれば、特に限定されず、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、蒸着、スパッタリング（低温スパッタリング）、イオンプレーティング等を用いることができるが、蒸着が好適に用いられる。
工程＜Ｄ１＞の気相成膜法として蒸着を用いる場合、例えば、図１１に示すように、各接続用電極８の一部を含む周縁部のみを覆うマスク１３１を介して、蒸着源１３０から導電性材料を絶縁体層９に向けて飛翔させる。
すると、貫通部９１内の底部付近のゲート絶縁体層４４上には、ゲート電極４５が形成され、また、貫通部９１の周囲の絶縁体層９上には、電極６Ａが形成される。
このとき、貫通部９１が前述したように逆テーパー状の断面形状をなしているので、ゲート電極４５と電極６Ａとが離間した状態で形成される。
このようにして、貫通部９１内の底部付近のゲート絶縁体層４４上、および、貫通部９１の周囲の絶縁体層９上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成することができる。
＜Ｄ２＞
次に、図１２に示すように、電極６Ａを用いて複数の画素電極６を形成する。
より具体的には、電極６Ａの連結部６１Ａを除去することで、除去部６１を形成し、複数の画素電極６を得る。
このように絶縁体層９上に形成された電極６Ａを部分的に除去する工程（分離工程）を有することで、隣接する画素電極６同士を個別化（孤立化）することができる。このような分離工程は、レーザーや機械加工により比較的簡単に行える。
レーザー１４０を用いて電極６Ａの連結部６１Ａを除去する場合、このレーザー１４０としては、連結部６１Ａを除去することができるものであれば、特に限定されないが、例えば、エキシマーレーザー（例えばＫｒＦ、５Ｗ、３００Ｈｚ程度のもの）が好適に用いることができる。
このようにして、絶縁体層９上に形成された電極６Ａを用いて、画素電極６を形成することができる。
また、上記の方法に代えて、図１３に示すように、プレス機１５０を用いて連結部６１Ａを切断してもよい。
なお、図１４（ａ）に示すように、絶縁体層９は、画素電極６に対応する部分同士が分離していてもよい。この場合、工程＜Ｄ１＞では、ゲート電極４５（電極）となるべき電極４５Ａ（第２の配線３となるべき電極３Ａ）がゲート絶縁体層４４上に形成されるとともに、複数の画素電極６が絶縁体層９上に形成される。したがって、工程＜Ｄ２＞では、図１４（ｂ）に示すように、ゲート電極４５同士を分離するように、電極４５Ａを部分的に切断または除去して、除去部４５１を形成すればよい。これにより、電極４５Ａを用いて複数のゲート電極４５を形成することができる。
また、このようにプレス機１５０を用いて機械的に連結部６１Ａを切断する場合には、基板７、ゲート絶縁体層４４および絶縁体層９は、ぞれぞれ、高分子材料を主材料として構成されていることが望ましい。これによって、プレス機１５０による連結部６１Ａの切断に際し基板７、ゲート絶縁体層４４および絶縁体層９に機械的な圧力が加えられても、基板７、ゲート絶縁体層４４および絶縁体層９にクラックが発生するのを防止することができる。
［５］保護膜形成工程
次に、図１１（ｂ）に示すように、貫通部９１を埋めるように、絶縁性を有する保護膜１２を形成する。これにより、ゲート電極４５同士、画素電極６とゲート電極４５との間等の不本意な短絡を防止することができる。
保護膜１２は、前述した工程［３］と同様の方法を用いて形成することができる。
また、保護膜１２の構成材料としては、ゲート絶縁体層４４や絶縁体層９と同様のものを用いることができる。
なお、保護膜１２は、必要に応じて設ければよく、省略することも可能である。
以上のような工程を経て、図１および図２に示すアクティブマトリクス装置１が得られる。
以上説明したようなアクティブマトリクス装置１の製造方法によれば、ゲート絶縁膜上に一様に形成した導体層をエッチングによりパターンニングしてゲート電極および画素電極を形成する場合に比し、エッチング工程を減らすことができ、その結果、生産性を優れたものとすることができる。
＜電気光学装置＞
次に、本発明の電気光学装置の一例として、前述したアクティブマトリクス装置を備えた電気泳動表示装置を説明する。なお、本発明の電気光学装置は、前述したような本発明のアクティブマトリクス装置を備えるものであれば、特に限定されず、電気泳動表示装置の他、液晶表示装置（液晶装置）、有機ＥＬ装置や無機ＥＬ装置等のエレクトロルミネッセンス装置等に適用することも可能である。
図１６は、本発明の電気光学装置を電気泳動表示装置に適用した場合の実施形態を模式的に示す縦断面図である。なお、以下では、説明の都合上、図１６中の上側を「上」、下側を「下」として説明を行う。
図１６に示す電気泳動表示装置２０は、電気泳動表示シート（フロントプレーン）２１と、前述したアクティブマトリクス装置１である回路基板（バックプレーン）２２と、電気泳動表示シート２１と回路基板２２とを接合する接着剤層２４と、電気泳動表示シート２１と回路基板２２との間の間隙を気密的に封止する封止部２５とを有している。
電気泳動表示シート２１は、平板状の基部２１１と、基部２１１の下面上に設けられた電極２１２（共通電極）と、電極２１２の下面（一方の面）側に設けられ、マイクロカプセル２３１およびバインダ２３２で構成された電気泳動分散液層（マイクロカプセル含有層）２３とを有している。
一方、回路基板２２は、平板状の基部２２１、基部２２１の上面上に設けられた複数の電極２２２と、図示しないトランジスタとを有している。この回路基板２２は、前述したアクティブマトリクス装置１と同様の構成を有するものである。
以下、各部の構成について順次説明する。
基部２１１および基部２２１は、それぞれ、シート状（平板状）の部材で構成され、これらの間に配される各部材を支持および保護する機能を有する。
基部２１１および基部２２１としては、それぞれ、前述したアクティブマトリクス装置１の基板７と同様のものを用いることができる。
このような基部２１１の電気泳動分散液層２３側の面上には、共通電極である電極２１２が設けられ、一方、基部２２１の電気泳動分散液層２３側の面上には、個別電極（画素電極）である複数の電極２２２が設けられている。
電極２１２と電極２２２との間に電圧を印加すると、これらの間に電界が生じ、この電界が電気泳動分散液層２３の電気泳動粒子（表示粒子）２３５に作用する。
本実施形態では、電極２１２が共通電極とされ、電極２２２がマトリックス状（行列状）に分割された個別電極（トランジスタに接続された画素電極）とされており、電極２１２と１つの電極２２２とが重なる部分が１画素を構成する。
なお、電極２１２も、電極２２２と同様に複数に分割するようにしてもよい。
また、電極２１２がストライプ状に分割され、電極２２２も同様にストライプ状に分割され、これらが交差するように配置された形態であってもよい。
各電極２１２、２２２の構成材料としては、前述したアクティブマトリクス装置１の画素電極６の構成材料と同様のものを用いることができる。
なお、各基部２１１、２２１および各電極２１２、２２２のうち、表示面側に配置される基部および電極（本実施形態では、基部２１１および電極２１２）は、それぞれ、光透過性を有するもの、すなわち、実質的に透明（無色透明、有色透明または半透明）とされる。これにより、後述する電気泳動分散液２３４中における電気泳動粒子２３５の状態、すなわち電気泳動表示装置２０に表示された情報（画像）を目視により容易に認識することができる。
電気泳動表示シート２１では、電極２１２の下面に接触して、電気泳動分散液層２３が設けられている。
この電気泳動分散液層２３は、電気泳動分散液２３４をカプセル本体（殻体）２３３内に封入した複数のマイクロカプセル２３１が、バインダ２３２で固定（保持）されて構成されている。
マイクロカプセル２３１は、電極２１２と電極２２２との間に、単層で（厚さ方向に重なることなく１個ずつ）配設されている。本実施形態では、マイクロカプセル２３１は、電極２１２と接着剤層とで挟持されても、上下方向に圧縮（圧迫）されず、ほぼ球形状をなしている。
なお、マイクロカプセル２３１は、上下方向に圧迫されて、例えば、縦断面形状で楕円または矩形に近い形状をなしていてもよい。
カプセル本体２３３の粒径としては、体積平均粒子径が３０〜６０μｍであることが好ましく、４０〜５０μｍであることがより好ましい。カプセル本体２３３の粒径がこのような範囲であることにより、寸法精度よく電気泳動分散液層２３を形成することができる。
カプセル本体（殻体）２３３の構成材料としては、例えば、ウレタン系樹脂、メラミン系樹脂、尿素樹脂、ポリアミド、ポリエーテルのような各種樹脂材料が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
また、カプセル本体２３３の構成材料には、架橋剤により架橋（立体架橋）を形成するようにしてもよい。これにより、カプセル本体２３３の強度をさらに向上させることができる。その結果、マイクロカプセル２３１が崩壊するのをより防止することができる。
なお、隣り合うマイクロカプセル２３１同士は、本実施形態では接して配置されているが、離れて配置されていてもよい。
マイクロカプセル２３１には、後述するように白色粒子２３５ａと着色粒子（黒色粒子）２３５ｂとが内包されている。これにより、マイクロカプセル２３１に内包される電気泳動粒子２３５が後述するように動作するので、表示を均一にすることができる。
カプセル本体２３３内に封入された電気泳動分散液２３４は、少なくとも１種の電気泳動粒子２３５（本実施形態では、着色粒子２３５ｂと白色粒子２３５ａとの２種）を液相分散媒２３６に分散（懸濁）してなるものである。
電気泳動粒子２３５の液相分散媒２３６への分散は、例えば、ペイントシェーカー法、ボールミル法、メディアミル法、超音波分散法、撹拌分散法等のうちの１種または２種以上を組み合わせて行うことができる。
液相分散媒２３６としては、カプセル本体２３３に対する溶解性が低く、かつ比較的高い絶縁性を有するものが好適に使用される。
具体的には、かかる液相分散媒２３６としては、特に限定されないが、例えば、脂肪族炭化水素類（流動パラフィン）を主成分とするものが好適に用いられる。流動パラフィンを主成分とする液相分散媒２３６は、電気泳動粒子２３５の凝集抑制効果が高く、かつカプセル本体２３３の構成材料との親和性が低い（溶解性が低い）。そのため、電気泳動表示装置２０の表示性能が経時的に劣化するのをより確実に防止または抑制することができる。また、流動パラフィンは、不飽和結合を有しないため耐候性に優れ、および安全性も高いという点からも好ましい。
また、液相分散媒２３６（電気泳動分散液２３４）中には、必要に応じて、例えば、電解質、界面活性剤（アニオン性またはカチオン性）、金属石鹸、樹脂材料、ゴム材料、油類、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等の各種添加剤を添加するようにしてもよい。
さらに、液相分散媒２３６には、必要に応じて、各種染料を溶解するようにしてもよい。
電気泳動粒子２３５は、荷電を有し、電界が作用することにより、液相分散媒２３６中を電気泳動し得る粒子であれば、いかなるものをも用いることができ、特に限定はされないが、顔料粒子、樹脂粒子またはこれらの複合粒子のうちの少なくとも１種が好適に使用される。これらの粒子は、製造が容易であるとともに、荷電の制御を比較的容易に行うことができるという利点を有している。
電気泳動粒子２３５の平均粒径は、１０〜５００ｎｍ程度であるのが好ましく、２０〜３００ｎｍ程度であるのがより好ましい。電気泳動粒子２３５の平均粒径を前記範囲とすることにより、電気泳動粒子２３５同士の凝集や、液相分散媒２３６中における沈降を確実に防止することができ、その結果、電気泳動表示装置２０の表示品質の劣化を好適に防止することができる。
バインダ２３２は、例えば、電極２１２に対してマイクロカプセル２３１を固定する目的、電極２２２および電極２１２間の絶縁性を確保する目的等により供給される。これにより、電気泳動表示装置２０の耐久性および信頼性をより向上させることができる。
このバインダ２３２には、各電極２２２、２１２、カプセル本体２３３（マイクロカプセル２３１）との親和性（密着性）に優れ、かつ、絶縁性に優れる樹脂材料が好適に使用される。
本実施形態では、電気泳動表示シート２１と回路基板２２とが、接着剤層２４を介して接合されている。これにより、電気泳動表示シート２１と回路基板２２とをより確実に固定することができる。
この接着剤層２４は、電気泳動表示シート２１と回路基板２２とを接合（固定）する機能の他、Ｉ：絶縁性を有するもの、II：電気泳動表示シート２１側から回路基板２２へのイオンの拡散を防止する機能、III：電気泳動表示シート２１と回路基板２２とを接合する際の応力を緩和する機能を有しているのが好ましい。
Ｉの機能を有することにより、電極２２２と電極２１２との間での短絡を確実に防止して、電気泳動粒子２３５に確実に電界を作用させることができる。
IIの機能を有することにより、回路基板２２に設けられた回路（特にトランジスタ）の特性の低下を防止または抑制することができる。
また、IIIの機能を有することにより、電気泳動表示装置２０の製造時（作成時）にマイクロカプセル２３１や回路基板２２に設けられたトランジスタ等の破壊を防止することができる。
このような接着剤層２４は、ポリウレタンを主材料として構成されているのが好ましい。ポリウレタンは、接着剤層２４に、前述したような各種機能を確実に付与することができることから好ましい。
なお、接着剤層２４の構成材料には、ポリウレタンに代えて、例えば、ポリエチレン、塩素化ポリエチレン、ＡＢＳ樹脂、ビニル−アクリル酸エステル共重合体、フッ素系樹脂、シリコーン系樹脂等の各種樹脂材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
基部２１１と基部２２１との間であって、それらの縁部に沿って、封止部２５が設けられている。この封止部２５により、各電極２２２、２１２、電気泳動分散液層２３および接着剤層２４が気密的に封止されている。これにより、電気泳動表示装置２０内への水分の浸入を防止して、電気泳動表示装置２０の表示性能の劣化をより確実に防止することができる。
封止部２５の構成材料としては、例えば、アクリル系樹脂、ウレタン系樹脂、オレフィン系樹脂のような熱可塑性樹脂、エポキシ系樹脂、メラミン系樹脂、フェノール系樹脂のような熱硬化性樹脂等の各種樹脂材料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
なお、封止部２５は、必要に応じて設ければよく、省略することもできる。
このような電気泳動表示装置２０は、次のようにして作動する。
以下、電気泳動表示装置２０の作動（動作）方法について説明する。
電気泳動表示装置２０の電極２２２と電極２１２との間に電圧を印加すると、これらの間に電界が生じる。すなわち、電気泳動分散液層２３に電界が生じる。
電気泳動分散液層２３に生じた電界にしたがって、電気泳動粒子２３５（着色粒子２３５ｂ、白色粒子２３５ａ）は、いずれかの電極に向かって電気泳動する。
例えば、白色粒子２３５ａとして正荷電を有するものを用い、着色粒子（黒色粒子）５ｂとして負荷電のものを用いた場合、電極２２２を正電位とすると、白色粒子２３５ａは、電極２１２側に移動して、電極２１２に集まる。一方、着色粒子２３５ｂは、電極２２２側に移動して、電極２２２に集まる。このため、電気泳動表示装置２０を上方（表示面側）から見ると、白色粒子２３５ａの色が見えること、すなわち、白色が見えることになる。
これとは逆に、電極２２２を負電位とすると、白色粒子２３５ａは、電極２２２側に移動して、電極２２２に集まる。一方、着色粒子２３５ｂは、電極２１２側に移動して、電極２１２に集まる。このため、電気泳動表示装置２０を上方（表示面側）から見ると、着色粒子２３５ｂの色が見えること、すなわち、黒色が見えることになる。
このような構成において、電気泳動粒子２３５（白色粒子２３５ａ、着色粒子２３５ｂ）の帯電量や、電極２２２または４の極性、電極２２２、４間の電位差等を適宜設定することにより、電気泳動表示装置２０の表示面側には、白色粒子２３５ａおよび着色粒子２３５ｂの色の組み合わせや、電極２２２、２１２に集合する粒子の数等に応じて、所望の情報（画像）が表示される。
このような電気泳動表示装置２０（電気光学装置）は、前述したようなアクティブマトリクス装置１を備えているので、優れた生産性を有する。
＜電子機器＞
以上のような電気泳動表示装置２０は、各種電子機器に組み込むことができる。以下、電気泳動表示装置２０を備える本発明の電子機器について説明する。
＜＜電子ペーパー＞＞
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図１７は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
図１７に示す電子ペーパー６００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体６０１と、表示ユニット６０２とを備えている。
このような電子ペーパー６００では、表示ユニット６０２が、前述したような電気泳動表示装置２０で構成されている。
＜＜ディスプレイ＞＞
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図１８は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。このうち、図１８中（ａ）は断面図、（ｂ）は平面図である。
図１８に示すディスプレイ（表示装置）８００は、本体部８０１と、この本体部８０１に対して着脱自在に設けられた電子ペーパー６００とを備えている。なお、この電子ペーパー６００は、前述したような構成、すなわち、図１７に示す構成と同様のものである。
本体部８０１は、その側部（図１８（ａ）中、右側）に電子ペーパー６００を挿入可能な挿入口８０５が形成され、また、内部に二組の搬送ローラ対８０２ａ、８０２ｂが設けられている。電子ペーパー６００を、挿入口８０５を介して本体部８０１内に挿入すると、電子ペーパー６００は、搬送ローラ対８０２ａ、８０２ｂにより挟持された状態で本体部８０１に設置される。
また、本体部８０１の表示面側（図１８（ｂ）中、紙面手前側）には、矩形状の孔部８０３が形成され、この孔部８０３には、透明ガラス板８０４が嵌め込まれている。これにより、本体部８０１の外部から、本体部８０１に設置された状態の電子ペーパー６００を視認することができる。すなわち、このディスプレイ８００では、本体部８０１に設置された状態の電子ペーパー６００を、透明ガラス板８０４において視認させることで表示面を構成している。
また、電子ペーパー６００の挿入方向先端部（図１８中、左側）には、端子部８０６が設けられており、本体部８０１の内部には、電子ペーパー６００を本体部８０１に設置した状態で端子部８０６が接続されるソケット８０７が設けられている。このソケット８０７には、コントローラー８０８と操作部８０９とが電気的に接続されている。
このようなディスプレイ８００では、電子ペーパー６００は、本体部８０１に着脱自在に設置されており、本体部８０１から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ８００では、電子ペーパー６００が、前述したような電気泳動表示装置２０で構成されている。
このような電子機器は、前述したようなアクティブマトリクス装置１を備えているので、優れた生産性を有する。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置２０を適用することが可能である。
以上、本発明の半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではない。
例えば、本発明の半導体装置の製造方法では、任意の目的の工程が１または２以上追加されてもよい。また、例えば、本発明の半導体装置、アクティブマトリクス装置、電気光学装置および電子機器では、各部の構成は、同様の機能を発揮する任意の構成のものに置換することができ、また、任意の構成を付加することもできる。
また、前述した実施形態では、ゲート絶縁体層４４を形成した後に、絶縁体層９を形成した場合を例に説明したが、ゲート絶縁体層の形成前に、前述した貫通部９１のような貫通部を有する絶縁体層を形成し、この絶縁体層の貫通部内にゲート絶縁体層を形成することも可能である。
１‥‥アクティブマトリクス装置 ２‥‥第１の配線 ３‥‥第２の配線 ３Ａ‥‥電極 ４‥‥トランジスタ ５‥‥トランジスタ ６‥‥画素電極 ６Ａ‥‥電極 ７‥‥基板 ８‥‥接続用電極 ９‥‥絶縁体層 １０‥‥導体部 １０Ａ‥‥液状材料 １１‥‥導体部 １２‥‥保護膜 ２０‥‥電気泳動表示装置 ２１‥‥電気泳動表示シート ２２‥‥回路基板 ２３‥‥電気泳動分散液層 ２４‥‥接着剤層 ２５‥‥封止部 ３１‥‥一端部 ４１‥‥ソース電極 ４２‥‥ドレイン電極 ４３‥‥半導体層 ４４‥‥ゲート絶縁体層 ４４Ａ‥‥ゲート絶縁体層 ４５‥‥ゲート電極 ４５Ａ‥‥電極 ６１‥‥除去部 ６１Ａ‥‥連結部 ９１‥‥貫通部 ９２‥‥ランド部 ９３‥‥貫通部 １００‥‥インクジェットヘッド １０１‥‥凹部 １１０‥‥スキージ １１１‥‥スクリーン １１２‥‥開口 １２０‥‥レーザー １３０‥‥蒸着源 １３１‥‥マスク １４０‥‥レーザー １５０‥‥プレス機 ２１１‥‥基部 ２１２‥‥電極 ２２１‥‥基部 ２２２‥‥電極 ２３１‥‥マイクロカプセル ２３２‥‥バインダ ２３３‥‥カプセル本体 ２３４‥‥電気泳動分散液 ２３５‥‥電気泳動粒子 ２３５ａ‥‥白色粒子 ２３５ｂ‥‥着色粒子 ２３６‥‥液相分散媒 ４４１‥‥貫通孔 ４５１‥‥除去部 ６００‥‥電子ペーパー ６０１‥‥本体 ６０２‥‥表示ユニット ８００‥‥ディスプレイ ８０１‥‥本体部 ８０２ａ、８０２ｂ‥‥搬送ローラ対 ８０３‥‥孔部 ８０４‥‥透明ガラス板 ８０５‥‥挿入口 ８０６‥‥端子部 ８０７‥‥ソケット ８０８‥‥コントローラー ８０９‥‥操作部

Claims (15)

  1. 基板の一方の面側に、互いに離間して設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極と前記ドレイン電極との間に設けられた半導体層と、前記半導体層の前記基板とは反対の面側を覆うように設けられたゲート絶縁体層とを形成する第１の工程と、
    前記ゲート絶縁体層の前記半導体層とは反対の面側に、厚さ方向に貫通する貫通部を備える絶縁体層を形成する第２の工程と、
    前記貫通部内の底部付近の前記ゲート絶縁体層上、および、前記貫通部の周囲の前記絶縁体層上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、前記ゲート絶縁体層上に形成された前記電極を用いて、ゲート電極を形成するとともに、前記絶縁体層上に形成された前記電極を用いて、前記ソース電極または前記ドレイン電極に電気的に接続される画素電極を形成する第３の工程とを有することを特徴とする半導体装置の製造方法。
  2. 平面視で、前記貫通部の開口部の縁が、当該貫通部の底部の縁より内側に位置する請求項１に記載の半導体装置の製造方法。
  3. 前記第２の工程の後かつ前記第３の工程の前に、前記絶縁体層および前記ゲート絶縁体層をこれらの厚さ方向に貫通して前記ソース電極または前記ドレイン電極に導通する導体部を形成する工程を有し、
    前記第３の工程では、前記導体部を介して前記画素電極と前記ソース電極または前記ドレイン電極とを電気的に接続する請求項１または２に記載の半導体装置の製造方法。
  4. 前記導体部を形成する工程では、導電性材料を含む液状材料を付与し硬化または固化させることにより前記導体部を形成する請求項３に記載の半導体装置の製造方法。
  5. 前記液状材料は、前記ゲート絶縁体層上に対する溶解性を有するものである請求項４に記載の半導体装置の製造方法。
  6. 前記導体部を形成する工程では、前記液状材料の硬化または固化に伴う体積減少によって前記導体部の前記絶縁体層側の端面に形成される凹部が前記ゲート絶縁体層側から前記画素電極側に向けて拡がるように、前記導体部を形成する請求項３ないし５のいずれかに記載の半導体装置の製造方法。
  7. 前記第３の工程では、前記ゲート絶縁体層上に形成された前記電極、または、前記絶縁体層上に形成された前記電極を、部分的に切断または除去する工程を有する請求項１ないし６のいずれかに記載の半導体装置の製造方法。
  8. 基板の一方の面側に、互いに離間して設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極と前記ドレイン電極との間に設けられた半導体層とを形成する工程と、
    前記半導体層とは反対の面側に、厚さ方向に貫通する貫通部を備える絶縁体層を形成する工程と、
    前記貫通部内の底部付近の前記半導体層の前記基板とは反対の面側を覆うように、ゲート絶縁体層を形成する工程と、
    前記貫通部内の前記ゲート絶縁体層上、および、前記貫通部の周囲の前記絶縁体層上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、前記ゲート絶縁体層上に形成された前記電極を用いて、ゲート電極を形成するとともに、前記絶縁体層上に形成された前記電極を用いて、前記ソース電極または前記ドレイン電極に電気的に接続される画素電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  9. 請求項１ないし８のいずれかに記載の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。
  10. 基板と、
    前記基板の一方の面側に互いに離間して設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極と前記ドレイン電極との間に設けられた半導体層と、前記半導体層の前記基板とは反対の面側を覆うように設けられたゲート絶縁体層と、前記ゲート絶縁体層の前記半導体層とは反対の面側に設けられたゲート電極とを備えるトランジスタと、
    前記ゲート絶縁体層の前記半導体層とは反対の面側に設けられた絶縁体層と、
    前記絶縁体層の前記ゲート絶縁体層とは反対の面側に設けられ、前記ソース電極または前記ドレイン電極に電気的に接続された画素電極とを有し、
    前記絶縁体層は、前記画素電極側から前記ゲート絶縁体層側に向けて幅が拡がる部分を有するように形成された厚さ方向に貫通する貫通部を備え、
    前記ゲート電極は、前記貫通部内の底部付近の前記ゲート絶縁体層上に設けられていることを特徴とする半導体装置。
  11. 前記ゲート絶縁体層および前記絶縁体層を厚さ方向に貫通するように設けられ、前記ソース電極または前記ドレイン電極と前記画素電極とを電気的に接続する導体部を有する請求項１０に記載の半導体装置。
  12. 前記ゲート電極および前記画素電極は、気相成膜法により同時に形成されたものである請求項１０または１１に記載の半導体装置。
  13. 請求項９ないし１２のいずれかに記載の半導体装置を備えることを特徴とするアクティブマトリクス装置。
  14. 請求項１３に記載のアクティブマトリクス装置を備えることを特徴とする電気光学装置。
  15. 請求項１４に記載の電気光学装置を備えることを特徴とする電子機器。
JP2010052402A 2009-04-23 2010-03-09 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器 Active JP5533050B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010052402A JP5533050B2 (ja) 2009-04-23 2010-03-09 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
US12/764,320 US8174016B2 (en) 2009-04-23 2010-04-21 Semiconductor device, active matrix device, electro-optical device, and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009105641 2009-04-23
JP2009105641 2009-04-23
JP2010052402A JP5533050B2 (ja) 2009-04-23 2010-03-09 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2010272843A JP2010272843A (ja) 2010-12-02
JP5533050B2 true JP5533050B2 (ja) 2014-06-25

Family

ID=42991330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052402A Active JP5533050B2 (ja) 2009-04-23 2010-03-09 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US8174016B2 (ja)
JP (1) JP5533050B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5957846B2 (ja) * 2011-10-13 2016-07-27 ソニー株式会社 駆動用回路基板およびその製造方法並びに表示装置および電子機器
TW201409300A (zh) * 2012-08-23 2014-03-01 Henghao Technology Co Ltd 觸控電極裝置及其形成方法
JP6435651B2 (ja) * 2014-06-12 2018-12-12 大日本印刷株式会社 有機半導体素子
US10564332B2 (en) * 2018-01-26 2020-02-18 Applied Materials, Inc. Controlling grating outcoupling strength for AR waveguide combiners
CN109638018A (zh) * 2018-12-03 2019-04-16 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其显示器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
CN100459163C (zh) * 2001-02-19 2009-02-04 国际商业机器公司 薄膜晶体管结构及其制造方法和使用它的显示器件
JP2004006782A (ja) 2002-04-11 2004-01-08 Konica Minolta Holdings Inc 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JP2005203128A (ja) * 2004-01-13 2005-07-28 Seiko Epson Corp 電気光学装置および電子機器
KR101186019B1 (ko) * 2004-12-29 2012-09-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4482931B2 (ja) * 2005-03-01 2010-06-16 セイコーエプソン株式会社 半導体素子の製造方法
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
JP5413549B2 (ja) * 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
JP5101097B2 (ja) * 2006-12-14 2012-12-19 株式会社リコー 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法

Also Published As

Publication number Publication date
US20100270563A1 (en) 2010-10-28
US8174016B2 (en) 2012-05-08
JP2010272843A (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
CN101154713B (zh) 薄膜晶体管、电光装置及电子设备
JP4211804B2 (ja) デバイス、膜形成方法及びデバイスの製造方法
US7732248B2 (en) Manufacturing method of semiconductor device
KR101329628B1 (ko) 회로 기판, 회로 기판의 제조 방법, 전기 광학 장치 및전자 기기
US8999776B2 (en) Semiconductor device and electronic unit
JP4589373B2 (ja) 有機トランジスタ、有機トランジスタアレイ及び表示装置
JP2006516754A (ja) トランジスタ制御表示装置
JP2005223286A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
JP5533050B2 (ja) 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
JP2004297011A (ja) 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
JP5396734B2 (ja) 有機半導体素子、有機半導体素子の製造方法、および表示装置
TW201417246A (zh) 薄膜電晶體及其製造方法、影像顯示裝置
JP5380831B2 (ja) 有機トランジスタ及びその製造方法
JP2009104859A (ja) 有機ｅｌ素子及びその製造方法
JP2011187750A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタレイの製造方法及び表示装置の製造方法
JP2007012669A (ja) 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法
JP5098325B2 (ja) トランジスタ、トランジスタの製造方法、電子デバイスおよび電子機器
JP2005251809A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
TWI655678B (zh) Thin film transistor array and image display device
JP2007035484A (ja) 膜パターンの形成方法及びデバイスの製造方法
JP5494923B2 (ja) 薄膜トランジスタアクティブ基板、薄膜トランジスタアクティブ基板の製造方法および電気泳動ディスプレイ
JP2006013128A (ja) 有機又は無機トランジスタ及びその製造方法並びに画像表示装置
JP2005294204A (ja) 電気光学装置の製造方法、電気光学装置、電子機器
JP2010062241A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ素子及び表示装置
JP2020088096A (ja) 薄膜トランジスタ及び画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5533050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250