CN115458575A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

一种显示基板及其制备方法、显示装置。显示基板包括显示区域，显示区域包括设置在基底上的至少一个像素单元，像素单元包括多个第一子像素、多个第二子像素和多个第三子像素；像素单元在基底上的正投影呈多边形；多个第一子像素在基底上的正投影位于多边形的角部及几何中心；多个第二子像素在基底上的正投影位于多边形的边的中部；多个第三子像素在基底上的正投影位于多边形的角部与几何中心连接线的中部。

Description

显示基板及其制备方法、显示装置

技术领域

本公开实施例涉及但不限于显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(Organic Light-Emitting Diode，简称为：OLED)是近年来逐渐发展起来的显示照明技术，是当今显示器研究领域的热点之一，与液晶显示器(LiquidCrystal Display，简称为：LCD)相比，OLED显示器的色彩更鲜明，功耗更低，视角更宽，响应更快，在手机，电脑，手表，电视，车载等显示领域都有广泛的应用。显示器的分辨率越高，显示画面的画质就更清晰，随着技术的发展，用户对于高分辨率的显示器需求越来越大。

在同样尺寸的屏幕上分布的像素数量越多，屏幕的分辨率越高。而在具有同样尺寸和像素数量的屏幕上，像素的开口率越大，屏幕的亮度就越大，能够节省屏幕功耗，延长屏幕的使用寿命。

经本申请发明人研究发现，现有的像素排布设计存在着不能兼顾高分辨率和高开口率的问题。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种显示基板及其制备方法、显示装置，以解决现有像素排布设计存在的不能兼顾高分辨率和高开口率的问题。

第一方面，本公开实施例提供一种显示基板，包括显示区域，所述显示区域包括设置在基底上的至少一个像素单元，所述像素单元包括多个第一子像素、多个第二子像素和多个第三子像素；所述像素单元在所述基底上的正投影呈多边形；多个所述第一子像素在所述基底上的正投影位于所述多边形的角部及几何中心；多个所述第二子像素在所述基底上的正投影位于所述多边形的边的中部；多个所述第三子像素在所述基底上的正投影位于所述多边形的角部与几何中心连接线的中部。

一示例性实施例中，所述第一子像素在所述基底上的正投影形状包括八边形、圆形和菱形中的至少一种。

一示例性实施例中，所述第三子像素在所述基底上的正投影形状为多边形，所述多边形的长边的延伸方向与所述第三子像素所在的连接线的延伸方向相同。

一示例性实施例中，第三子像素在基底上的正投影形状包括矩形、六边形和八边形中的至少一种。

一示例性实施例中，所述第二子像素在所述基底上的正投影形状为多边形；所述多边形的长边的延伸方向与所述第二子像素所在边的延伸方向相同；或者，所述多边形的长边的延伸方向与所述第二子像素所在边的延伸方向相交。

一示例性实施例中，所述第二子像素在基底上的正投影形状包括矩形、六边形和八边形中的至少一种。

一示例性实施例中，相邻的所述第一子像素、所述第二子像素以及所述第三子像素在所述基底上正投影的相邻边之间相互平行。

一示例性实施例中，所述第二子像素包括第一像素块和第二像素块，所述第一像素块在所述基底上正投影的几何中心和相邻的所述第二像素块在所述基底上正投影的几何中心的连线方向与所述第二子像素所在边的延伸方向相同或相交。

一示例性实施例中，相邻的所述第一像素块和所述第二像素块在所述基底上正投影的相邻边之间相互平行。

一示例性实施例中，所述第一像素块在所述基底上的正投影呈六边形；所述第二像素块在所述基底上的正投影呈六边形。

一示例性实施例中，所述显示区域包括多个所述像素单元，多个所述像素单元在第一方向上依次排列，多个所述像素单元在第二方向上依次排列，所述第一方向和所述第二方向交叉。

一示例性实施例中，所述像素单元在所述基底上的正投影呈四边形；所述像素单元位于所述第一方向两侧的第二子像素包括第一像素块和第二像素块；所述像素单元位于所述第二方向两侧的第二子像素包括所述第一像素块或者所述第二像素块；所述像素单元位于所述第二方向两侧的所述第一像素块或者所述第二像素块在所述基底上的正投影位于所述像素单元在所述基底上的正投影的范围内。

第二方面，本公开实施例提供了一种显示装置，包括如上所述的显示基板。

第三方面，本公开实施例提供了一种显示基板的制备方法，所述显示基板包括显示区域，所述方法包括：在所述显示区域的基底上形成至少一个像素单元，所述像素单元包括多个第一子像素、多个第二子像素和多个第三子像素；所述像素单元在所述基底上的正投影呈多边形；多个所述第一子像素在所述基底上的正投影位于所述多边形的角部及几何中心；多个所述第二子像素在所述基底上的正投影位于所述多边形的边的中部；多个所述第三子像素在所述基底上的正投影位于所述多边形的角部与几何中心连接线的中部。

一示例性实施例中，所述在所述显示区域的基底上形成至少一个像素单元，包括：在所述显示区域的基底上依次形成所述第一子像素、所述第二子像素和所述第三子像素。

本公开实施例提出的显示基板，通过基底上设置至少一个在基底上的正投影形状为多边形的像素单元，在该多边形的角部和几何中心设置第一子像素，在该多边形的边的中部设置第二子像素，在该多边形的角部和几何中心连接线的中部设置第三子像素，使得单个像素单元内的子像素密度更大，同时可以在子像素之间留有充分的开口，能够在保证分辨率的基础上尽可能地获得更大的开口率，有助于节省功耗，提升显示基板的使用寿命。解决了现有像素排布设计存在的不能兼顾高分辨率和高开口率的问题。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为一种显示装置的结构示意图；

图2为一种像素驱动电路的等效电路示意图；

图3为一种像素驱动电路的工作时序图；

图4为本公开示例性实施例一种显示基板的像素单元的平面结构示意图；

图5为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图；

图6为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图；

图7为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图；

图8为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图；

图9为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图；

图10为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图；

图11为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图；

图12为本公开示例性实施例中显示基板的剖视图；

图13为本公开实施例形成第一子像素后显示单元的示意图；

图14为本公开实施例形成第二子像素后显示单元的示意图；

图15为本公开实施例形成第三子像素后显示单元的示意图。

具体实施方式

下文中将结合附图对本发明的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。如图2所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C，像素驱动电路与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线与第二电源线之间流动的驱动电流。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)，或者可以是LED。

在示例性实施方式中，发光器件的第二极与第二电源线连接，第二电源线的信号为低电平信号，第一电源线的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示基板的信号线，实现显示基板的窄边框。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

图3为一种像素驱动电路的工作时序图。下面以图2所示像素驱动电路中的7个晶体管均为P型晶体管为例，在示例性实施方式中，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vd-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*(Vdd-Vd)²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

显示基板上包含有不同颜色的子像素，在不同颜色子像素的配合下，显示基板能够显示出不同颜色的画面，一般情况下，同一块显示基板上分布的子像素数量越多，显示的画面越清晰，而在该显示基板上分布的子像素数量一定时，该显示基板上像素的开口率越大，屏幕的亮度越大，能够实现节能降耗，提升屏幕的使用寿命。经本申请发明人研究发现，现有显示基板上的子像素的排布形式不能兼顾分辨率和开口率。现有显示基板往往过于追求高分辨率而使得开口率较小，导致屏幕的亮度较低，在显示相同亮度的情况下产生更大的功耗，大大降低了显示基板的寿命。

本公开实施例提供一种显示基板，包括显示区域，所述显示区域包括设置在基底上的至少一个像素单元，所述像素单元包括多个第一子像素、多个第二子像素和多个第三子像素；所述像素单元在所述基底上的正投影呈多边形；多个所述第一子像素在所述基底上的正投影位于所述多边形的角部及几何中心；多个所述第二子像素在所述基底上的正投影位于所述多边形的边的中部；多个所述第三子像素在所述基底上的正投影位于所述多边形的角部与几何中心连接线的中部。

本公开实施例提出的显示基板，通过在基底上设置至少一个在基底上的正投影形状为多边形的像素单元，在该多边形的角部和几何中心设置第一子像素，在该多边形的边的中部设置第二子像素，在该多边形的角部和几何中心连接线的中部设置第三子像素，使得单个像素单元内的子像素密度更大，同时可以在子像素之间留有充分的开口，能够在保证分辨率的基础上尽可能地获得更大的开口率，有助于节省功耗，提升显示基板的使用寿命。

一示例性实施例中，像素单元在基底上的正投影呈多边形。一些示例中，像素单元在基底上的正投影可以呈矩形、平行四边形或梯形等四边形形状，多个第一子像素可以分布在四边形的角部和几何中心的位置，多个第二子像素分布在四边形的四条边的中部，多个第三子像素可以分布在四边形的角部和几何中心连接线的中部。在其它实施方式中，像素单元在基底上的正投影可以呈三角形、五边形、六边形或其它规则形状或不规则形状的多边形，可以根据需要设置像素单元的形状，本公开对此不作限制。

一示例性实施例中，显示区域可以包括多个像素单元，该多个像素单元可以在第一方向上依次排列，该多个像素单元可以在第二方向上依次排列，第一方向和第二方向交叉。在示例性实施方式中，第一方向和第二方向可以相互垂直。

一示例性实施例中，该多个像素单元在基底上的正投影可以相同或不同。

本实施方式中，多个像素单元在基底上的正投影可以相同，例如，显示区域可以由投影形状为正方形的多个像素单元拼接而成。多个像素单元在基底上的正投影可以不相同，例如，显示区域可以由投影形状分别为矩形和三角形的多个像素单元拼接而成。可以根据需要设置显示区域包含的多个像素单元的形状，本公开对此不作限制。

一示例性实施例中，可以根据需要设置第一子像素、第二子像素和第三子像素的形状、尺寸和子像素之间的间距，以便于获得合适的开口率。

一示例性实施例中，第一子像素在基底上的正投影形状包括八边形、圆形和菱形中的至少一种。

在示例性实施方式中，第一子像素在基底上的正投影形状为正八边形。

一示例性实施例中，第三子像素在基底上的正投影形状为多边形，所述多边形的长边的延伸方向与第三子像素所在的连接线的延伸方向相同。

一示例性实施例中，第三子像素在基底上的正投影形状包括矩形、六边形和八边形中的至少一种。

一示例性实施例中，第二子像素在基底上的正投影形状为多边形，所述多边形的长边的延伸方向与第二子像素所在边的延伸方向相同，或者，所述多边形的长边的延伸方向与第二子像素所在边的延伸方向相交。

在示例性实施例中，所述多边形的长边的延伸方向与第二子像素所在边的延伸方向相垂直。

一示例性实施例中，第二子像素在基底上的正投影形状包括矩形、六边形和八边形中的至少一种。

一示例性实施例中，相邻的第一子像素、第二子像素以及第三子像素在基底上正投影的相邻边之间相互平行。

一示例性实施例中，第二子像素包括第一像素块和第二像素块，第一像素块在基底上正投影的几何中心和相邻的第二像素块在基底上正投影的几何中心的连线方向与第二子像素所在边的延伸方向相同或相交。

在示例性实施例中，第一像素块在基底上正投影的几何中心和相邻的第二像素块在基底上正投影的几何中心的连线方向与第二子像素所在边的延伸方向相垂直。

本实施例中，通过将第二子像素进行拆分，能够在不改变显示基板分辨率的情况下减小公用，有助于进一步提高显示基板的开口率。

一示例性实施例中，相邻的第一像素块和第二像素块在基底上正投影的相邻边之间相互平行。

一示例性实施例中，第一像素块和第二像素块在基底上的正投影呈六边形。在其它实施方式中，第一像素块和第二像素块在基底上的正投影可以是其他形状，第一像素块和第二像素块在基底上的正投影形状可以相同或不同，本公开对此不作限制。

一示例性实施例中，像素单元在基底上的正投影呈四边形；像素单元位于第一方向两侧的第二子像素包括第一像素块和第二像素块；像素单元位于第二方向两侧的第二子像素包括第一像素块或者第二像素块，像素单元位于第二方向两侧的第一像素块或者第二像素块在基底上的正投影位于像素单元在基底上的正投影的范围内。

图4为本公开示例性实施例一种显示基板的像素单元的平面结构示意图。如图4所示，显示基板包括显示区域，在显示区域上可以设置有多个像素单元，多个像素单元可以在第一方向X上依次排列，多个像素单元可以在第二方向Y上依次排列，第一方向X和第二方向Y交叉。在图4中的实施方式中，第一方向X和第二方向Y相互垂直，第一方向X和第二方向Y分别与正方形的边长相平行。图4中示出了单个像素单元的结构，如图4所示，像素单元在基底上的正投影可以呈正方形，单个像素单元可以包括5个第一子像素1，5个第一子像素1可以分别位于正方形的四角及几何中心位置，第一子像素1在基底上正投影的形状可以呈正八边形，第一子像素1的几何中心可以分别位于正方形的四角及正方形的几何中心，第一子像素1可以沿正方形的边及对角线方向均呈轴对称。单个像素单元可以包括4个第二子像素2，该4个第二子像素2可以分别位于显示单元的4条边的中部位置，第二子像素2在基底上的正投影可以呈八边形，八边形的长边方向可以沿第二方向Y延伸，八边形的短边方向可以沿第一方向X延伸，第二子像素2可以沿正方形的边呈轴对称。像素单元可以由正方形在第一方向X的对称轴以及在第二方向Y的对称轴划分为4个同样大小的小正方形，小正方形的一条对角线为像素单元的正方形的角部与几何中心的连接线，正方形的角部与几何中心的连接线中部即为小正方形的几何中心。像素单元可以包括4个第三子像素3，该4个第三子像素3可以分别位于4个小正方形的几何中心位置，第三子像素3的几何中心可以位于小正方形的几何中心，第三子像素3在基底上的正投影可以呈矩形，矩形的长边方向可以沿正方形的对角线方向延伸，第三子像素3可以沿所在的对角线方向呈轴对称。图4中的虚线分别示意出了正方形沿第一方向X和第二方向Y的对称轴，以及小正方形的对角线。整个像素单元可以沿第一方向X的对称轴呈轴对称，整个像素单元可以沿第二方向Y的对称轴呈轴对称。在其他实施方式中，像素单元在基底上的正投影可以呈三角形、梯形、矩形、菱形等规则或不规则形状，第一子像素1在基底上正投影的形状还可以呈圆形、菱形、椭圆形等规则或不规则形状，第二子像素2以及第三子像素3在基底上正投影的形状可以呈矩形、六边形及八边形等规则或不规则形状，可以根据需要设置像素单元的形状、子像素的形状以及单个像素单元包含每种子像素的数量，本公开对此不作限制。

本公开实施例中提供的显示基板，包括沿第一方向X和第二方向Y依次排布的多个像素单元，每个像素单元中子像素之间的结构紧凑，能够在单位面积的显示基板上排布更多的子像素，提升显示基板的分辨率，像素单元呈多边形，利用多边形限定出子像素之间的距离，保证了显示基板的开口率，可以对显示区域的面积进行了充分地利用，在保证了显示基板分辨率的基础上提升了显示基板的开口率，同时降低了显示功耗，提升了使用寿命。

在示例性实施方式中，如图4所示，相邻的第一子像素1、第二子像素2以及第三子像素3在基底上正投影的相邻边之间相互平行。

在示例性实施方式中，第二子像素2和相邻的第三子像素3的相邻边之间的距离为a，第二子像素2和相邻的第一子像素1的相邻边之间的距离为b，第一子像素1和相邻的第三子像素3的相邻边之间的距离为c。在蒸镀工艺条件允许的情况下，a、b和c的值可以设置的尽量小，使子像素之间更紧凑，可以在保证分辨率的情况下提升显示基板的开口率，有助于降低显示基板的功耗。理论上a、b和c的值设置的越小越好，但在目前的工艺水平下，工艺边界约为17微米，在将a、b和c的值设置为小于17微米的情况下，会大量增加显示基板的混色不良，因此，a、b和c的最小值约为17微米。随着工艺和设备的进步和发展，a、b和c的最小值可以设置为更小的值，本公开对此不作限制。针对第一子像素1、第二子像素2和第三子像素3是其它形状的情况，也可以在蒸镀工艺条件允许的情况下将相临边之间的距离设置的尽量小，本公开对此不作限制。

在示例性实施方式中，第一子像素1可以为蓝色子像素，第二子像素2可以为绿色子像素，第三子像素3可以为红色子像素。一个像素单元的绿色子像素、蓝色子像素以及红色子像素分别发出绿光、蓝光和红光，从而使显示基板显示画面。可以根据需要设置显示基板包含子像素的颜色，本公开对此不作限制。

图5为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图。图5与图4中像素单元的区别在于第三子像素3的正投影形状，如图5所示，第三子像素3在基底上正投影的形状可以呈八边形，八边形的长边方向可以沿正方形的对角线方向延伸。其余细节可以参见对图4的描述，在此不再赘述。如图5所示，本实施例中八边形的第三子像素3可以看做是将图4中矩形形状的第三子像素3去除四个角部后得到的形状，可见，本实施例通过设置第三子像素3在基底上正投影的形状呈八边形，能够在不影响显示效果的前提下减小第三子像素3的尺寸，有助于增加第三子像素3和相邻的第一子像素1、第二子像素2之间的空隙，进而可以提升显示基板的开口率，降低显示基板的功耗。

图6为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图。图6与图4中像素单元的区别在于第二子像素2，如图2所示，第二子像素2在基底上正投影的形状可以呈八边形，第二子像素2的长边方向可以均沿第二方向Y延伸。其余细节可以参见对图4的描述，在此不再赘述。如图6所示，通过设置第二子像素2的长边方向均沿第二方向Y延伸，能够在不影响显示效果的前提下增加第二子像素2和相邻的第一子像素1、第三子像素3之间的空隙，有助于提升显示基板的开口率，降低显示基板的功耗。

图7为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图。图7与图6中像素单元的区别在于第三子像素3的正投影形状，如图7所示，第三子像素3在基底上正投影的形状可以呈八边形，八边形的长边方向可以沿正方形的对角线方向延伸。其余细节可以参见对图6的描述，在此不再赘述。

图8为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图。图8与图4中像素单元的区别在于第二子像素2，如图8所示，位于像素单元边的中部位置的第二子像素2可以包括第一像素块21和第二像素块22，第一像素块21和第二像素块22在基底上正投影的形状可以呈六边形，第一像素块21和第二像素块22的相邻边之间的距离可以为d，在蒸镀工艺条件允许的情况下，d的值可以设置的尽量小。理论上d的值设置的越小越好，但在目前的工艺条件下，曝光机的工艺极限约为2微米。并且，在第二子像素2为绿色子像素的情况下，两个绿色的第一像素块21和第二像素块22之间的距离越近，越容易对阳极带来影响，引起显示基板的点类不良。因此，d的最小值约为2微米。随着工艺和设备的进步和发展，d的最小值可以设置为更小的值，本公开对此不作限制。第一像素块21和第二像素块22可以看成是将图4中的第二子像素2进行拆分后得到的，如图8所示，第一像素块21和第二像素块22可以沿正方形在第一方向X的对称轴或沿正方形在第二方向Y的对称轴呈轴对称。本实施例通过将第二子像素2进行拆分，能够在不改变显示基板分辨率的情况下减小公用，有助于进一步提高显示基板的开口率。其余细节可以参见对图4的描述，在此不再赘述。

图9为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图。图9与图8中像素单元的区别在于第三子像素3的正投影形状，如图9所示，第三子像素3在基底上正投影的形状可以呈八边形，八边形的长边方向可以沿正方形的对角线方向延伸。其余细节可以参见对图8的描述，在此不再赘述。

图10为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图。图10与图9中像素单元的区别在于第二子像素2，如图10所示，第二子像素2可以包括第一像素块21和第二像素块22，第一像素块21和第二像素块22在基底上正投影的形状可以呈六边形，相邻的第一像素块21和第二像素块22的排布方向可以均沿第二方向Y延伸，相邻的第一像素块21和第二像素块22可以沿正方形的边呈轴对称，或者，相邻的第一像素块21和第二像素块22可以沿正方形在第一方向X上的对称轴呈轴对称。其余细节可以参见对图9的描述，在此不再赘述。

图11为本公开示例性实施例又一种显示基板的像素单元的平面结构示意图。图11与图10的区别在于第二子像素2，如图11所示，像素单元在第一方向X两侧的第二子像素2包括第一像素块21和第二像素块22。像素单元在第二方向Y两侧的第二子像素2包括第一像素块21或者第二像素块22，像素单元在第二方向Y两侧的第一像素块21或者第二像素块22在基底上的正投影位于像素单元在基底上的正投影的范围内。如图11所示，本实施例提供的显示基板可以看做是在图10所示显示基板的基础上减少了部分第二子像素2的面积，这种结构设计能够在不影响显示效果的前提下增加第二子像素2和相邻的第一子像素1、第三子像素3之间的空隙，有助于提升显示基板的开口率，降低显示基板的功耗。

图12为本公开示例性实施例中显示基板的剖视图。在示例性实施方式中，如图12所示，本公开实施例显示基板包括基底以及设置在基底上的驱动结构层和功能结构层。驱动结构层与功能结构层连接。驱动结构层包括至少一个薄膜晶体管，单个薄膜晶体管包括设置在基底上的有源层、栅电极以及源漏电极。功能结构层包括第一子像素1、第二子像素2以及第三子像素3。第一子像素1、第二子像素2以及第三子像素3均包括第一电极、第二电极以及设置在第一电极与第二电极之间的发光层。第一子像素1、第二子像素2以及第三子像素3中的第一电极同层设置，即可以采用相同的材料通过同一制备工艺制备而成。第一子像素1、第二子像素2以及第三子像素3中的第二电极可以采用相同的材料通过同一制备工艺一体成型。

在示例性实施方式中，第一子像素1、第二子像素2以及第三子像素3均还包括：空穴注入层、空穴传输层、电子传输层和电子注入层；具体地讲，空穴注入层设于第一电极远离基底一侧；空穴传输层设于空穴注入层远离基底一侧；发光层设于空穴传输层远离基底一侧；电子传输层设于发光层远离基底一侧；电子注入层设于电子传输层远离基底一侧；第二电极设于电子注入层远离基底一侧。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，显示基板的制备过程可以包括如下步骤。

(1)形成驱动结构层图案。在示例性实施方式中，形成驱动结构层图案可以包括：

在基底上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成半导体层图案，半导体层图案可以至少包括多个有源层。

随后，依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成第一绝缘层以及设置在第一绝缘层上的第一导电层图案，第一导电层图案至少包括：多个栅电极。

随后，沉积第二绝缘薄膜，通过图案化工艺对第二绝缘薄膜进行图案化，形成第二绝缘层，并形成多个有源过孔。多个有源过孔内的第一绝缘层、第二绝缘层被去掉，暴露出有源层两端的表面。

随后，沉积第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成设置在第二绝缘层上的第二导电层图案，第二导电层图案至少包括：多个源电极和漏电极，源电极和漏电极分别通过有源过孔与有源层连接。

至此，制备完成驱动结构层图案，如图12所示。在示例性实施方式中，驱动结构层可以包括构成像素驱动电路的多个晶体管和存储电容。图12中仅以一个子像素的像素驱动电路包括一个第一晶体管作为示例。

在一些示例中，第一绝缘层称为栅绝缘层，第二绝缘层为层间绝缘层。在一些示例中，第一绝缘层和第二绝缘层可以为无机绝缘层。例如，第一绝缘层、第二绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一导电层和第二导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等一种或多种材料，即本公开适用于基于氧化物(Oxide)技术、硅技术以及有机物技术制造的晶体管。

(2)在形成前述图案的基底上涂覆第一平坦薄膜，形成覆盖整个基底的平坦层，通过构图工艺在平坦层上形成第一过孔，第一过孔暴露出第一晶体管的漏电极的表面。

在一些示例中，平坦层可以采用有机材料。

(3)形成功能结构层图案。在示例性实施方式中，形成功能结构层图案可以包括：

在形成前述图案的基底上沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，形成多个阳极图案，阳极通过平坦层上的第一过孔与第一晶体管的漏电极相连接。

随后，涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层图案，像素定义层上开设有像素开口，像素开口内的像素定义薄膜被显影掉，暴露出阳极的表面。

随后，形成发光层。以形成图10所示的像素单元为例，形成发光层可以包括：

在形成前述图案的基底上蒸镀第一子像素1，蒸镀后的像素单元的平面结构可以如图13所示，图13中以4个像素单元为例进行展示。

在示例性实施方式中，像素单元在基底上的正投影可以呈正方形，单个像素单元可以包括5个第一子像素1，5个第一子像素1可以分别位于正方形的四角及几何中心位置，第一子像素1在基底上正投影的形状可以呈正八边形，第一子像素1的几何中心可以分别位于正方形的四角及正方形的几何中心，第一子像素1可以沿正方形的边及对角线方向均呈轴对称。

随后，在形成前述图案的基底上蒸镀第二子像素2，蒸镀后的像素单元的平面结构可以如图14所示，图14中以4个像素单元为例进行展示。

在示例性实施方式中，单个像素单元可以包括4个第二子像素2，该4个第二子像素2可以分别位于显示单元的4条边的中部位置。每个第二子像素2可以包括第一像素块21和第二像素块22，第一像素块21和第二像素块22在基底上正投影的形状可以呈六边形，相邻的第一像素块21和第二像素块22在基底上正投影的几何中心的连线方向可以均沿第二方向Y延伸，相邻的第一像素块21和第二像素块22可以沿正方形的边呈轴对称，或者，相邻的第一像素块21和第二像素块22可以沿正方形在第一方向X上的对称轴呈轴对称。

随后，在形成前述图案的基底上蒸镀第三子像素3，蒸镀后的像素单元的平面结构可以如图15所示，图15中以4个像素单元为例进行展示。

像素单元可以由正方形在第一方向X的对称轴以及在第二方向Y的对称轴划分为4个同样大小的小正方形，小正方形的一条对角线为像素单元的正方形的角部与几何中心的连接线，正方形的角部与几何中心的连接线中部即为小正方形的几何中心。像素单元可以包括4个第三子像素3，该4个第三子像素3可以分别位于4个小正方形的几何中心位置，第三子像素3的几何中心可以位于小正方形的几何中心，第三子像素3在基底上的正投影可以呈矩形，矩形的长边方向可以沿正方形的对角线方向延伸，第三子像素3可以沿所在的对角线方向呈轴对称。

至此，制备完成发光层(EML)。在示例性实施方式中，第一子像素1、第二子像素2以及第三子像素3均还可以包括如下任意一种或多种：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。

在示例性实施方式中，整个像素单元可以沿第一方向X的对称轴呈轴对称，整个像素单元可以沿第二方向Y的对称轴呈轴对称。

在示例性实施方式中，相邻的第一子像素1、第二子像素2以及第三子像素3在基底上正投影的相邻边之间相互平行。

在示例性实施方式中，第一子像素1可以为蓝色子像素，第二子像素2可以为绿色子像素，第三子像素3可以为红色子像素。可以根据需要设置显示基板包含子像素的颜色，本公开对此不作限制。

在示例性实施方式中，第二子像素2和相邻的第三子像素3的相邻边之间的距离为a，第二子像素2和相邻的第一子像素1的相邻边之间的距离为b，第一子像素1和相邻的第三子像素3的相邻边之间的距离为c，第一像素块21和第二像素块22的相邻边之间的距离可以为d。在蒸镀工艺条件允许的情况下，a、b、c和d的值可以设置的尽量小，使子像素之间更紧凑，可以在保证分辨率的情况下提升显示基板的开口率，有助于降低显示基板的功耗。通过将第二子像素2进行拆分，能够在不改变显示基板分辨率的情况下减小公用，有助于进一步提高显示基板的开口率。

随后，在形成前述图案的基底上形成阴极层。

至此，制备完成功能结构层，如图12所示。

在一些示例中，透明导电薄膜可以采用氧化铟锡(ITO)或氧化铟锌(IZO)，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或更多种，或采用上述金属中任意一种或多种制成的合金。

在一些示例中，显示基板还可以包括如封装层、保护层等膜层，本公开对此不作限制。

本公开实施例还提供了一种显示装置，包括上述任一实施例所述的显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。

本公开实施例还提供了一种显示基板的制备方法，所述显示基板包括显示区域，所述方法包括：在所述显示区域的基底上形成至少一个像素单元，所述像素单元包括多个第一子像素、多个第二子像素和多个第三子像素；所述像素单元在所述基底上的正投影呈多边形；多个所述第一子像素在所述基底上的正投影位于所述多边形的角部及几何中心；多个所述第二子像素在所述基底上的正投影位于所述多边形的边的中部；多个所述第三子像素在所述基底上的正投影位于所述多边形的角部与几何中心连接线的中部。

在示例性实施方式中，所述在所述显示区域的基底上形成至少一个像素单元，包括：在所述显示区域的基底上依次形成所述第一子像素、所述第二子像素和所述第三子像素。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种显示基板，包括显示区域，其特征在于，所述显示区域包括设置在基底上的至少一个像素单元，所述像素单元包括多个第一子像素、多个第二子像素和多个第三子像素；所述像素单元在所述基底上的正投影呈多边形；

多个所述第一子像素在所述基底上的正投影位于所述多边形的角部及几何中心；多个所述第二子像素在所述基底上的正投影位于所述多边形的边的中部；多个所述第三子像素在所述基底上的正投影位于所述多边形的角部与几何中心连接线的中部。

2.根据权利要求1所述的显示基板，其特征在于，所述第一子像素在所述基底上的正投影形状包括八边形、圆形和菱形中的至少一种。

3.根据权利要求2所述的显示基板，其特征在于，所述第三子像素在所述基底上的正投影形状为多边形，所述多边形的长边的延伸方向与所述第三子像素所在的连接线的延伸方向相同。

4.根据权利要求3所述的显示基板，其特征在于，第三子像素在基底上的正投影形状包括矩形、六边形和八边形中的至少一种。

5.根据权利要求3所述的显示基板，其特征在于，所述第二子像素在所述基底上的正投影形状为多边形；

所述多边形的长边的延伸方向与所述第二子像素所在边的延伸方向相同；或者，所述多边形的长边的延伸方向与所述第二子像素所在边的延伸方向相交。

6.根据权利要求5所述的显示基板，其特征在于，所述第二子像素在基底上的正投影形状包括矩形、六边形和八边形中的至少一种。

7.根据权利要求5所述的显示基板，其特征在于，相邻的所述第一子像素、所述第二子像素以及所述第三子像素在所述基底上正投影的相邻边之间相互平行。

8.根据权利要求4所述的显示基板，其特征在于，所述第二子像素包括第一像素块和第二像素块，所述第一像素块在所述基底上正投影的几何中心和相邻的所述第二像素块在所述基底上正投影的几何中心的连线方向与所述第二子像素所在边的延伸方向相同或相交。

9.根据权利要求8所述的显示基板，其特征在于，相邻的所述第一像素块和所述第二像素块在所述基底上正投影的相邻边之间相互平行。

10.根据权利要求9所述的显示基板，其特征在于，所述第一像素块在所述基底上的正投影呈六边形；所述第二像素块在所述基底上的正投影呈六边形。

11.根据权利要求1所述的显示基板，其特征在于，所述显示区域包括多个所述像素单元，多个所述像素单元在第一方向上依次排列，多个所述像素单元在第二方向上依次排列，所述第一方向和所述第二方向交叉。

12.根据权利要求11所述的显示基板，其特征在于，所述像素单元在所述基底上的正投影呈四边形；所述像素单元位于所述第一方向两侧的第二子像素包括第一像素块和第二像素块；所述像素单元位于所述第二方向两侧的第二子像素包括所述第一像素块或者所述第二像素块；

所述像素单元位于所述第二方向两侧的所述第一像素块或者所述第二像素块在所述基底上的正投影位于所述像素单元在所述基底上的正投影的范围内。

13.一种显示装置，其特征在于，包括如权利要求1至12中任意一项所述的显示基板。

14.一种显示基板的制备方法，所述显示基板包括显示区域，其特征在于，所述方法包括：

在所述显示区域的基底上形成至少一个像素单元，所述像素单元包括多个第一子像素、多个第二子像素和多个第三子像素；所述像素单元在所述基底上的正投影呈多边形；多个所述第一子像素在所述基底上的正投影位于所述多边形的角部及几何中心；多个所述第二子像素在所述基底上的正投影位于所述多边形的边的中部；多个所述第三子像素在所述基底上的正投影位于所述多边形的角部与几何中心连接线的中部。

15.根据权利要求14所述的制备方法，其特征在于，所述在所述显示区域的基底上形成至少一个像素单元，包括：

在所述显示区域的基底上依次形成所述第一子像素、所述第二子像素和所述第三子像素。

Images