JPH09120943A - 基板上に微細構造を組み付ける方法 - Google Patents

基板上に微細構造を組み付ける方法

Info

Publication number
JPH09120943A
JPH09120943A JP16663396A JP16663396A JPH09120943A JP H09120943 A JPH09120943 A JP H09120943A JP 16663396 A JP16663396 A JP 16663396A JP 16663396 A JP16663396 A JP 16663396A JP H09120943 A JPH09120943 A JP H09120943A
Authority
JP
Japan
Prior art keywords
block
substrate
blocks
silicon
gallium arsenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16663396A
Other languages
English (en)
Inventor
Steven Smith John
スティーブン スミス ジョン
J Ie Shiijen
ジェイ．イェ シ−ジェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JPH09120943A publication Critical patent/JPH09120943A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95091—Under pressure
    • H01L2224/95092—Atmospheric pressure, e.g. dry self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49895—Associating parts by use of aligning means [e.g., use of a drift pin or a "fixture"]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Weting (AREA)
  • Led Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)
  • Micromachines (AREA)
  • Optical Elements Other Than Lenses (AREA)

Abstract

(57)【要約】 【課題】 基板上に微細構造を組み付けるための、コン
パクト、低コスト、効率的で、信頼性があり、保守の容
易な方法を提供する。 【解決手段】 上面に少なくとも１つの窪みを有する基
板上に微細構造を組み付ける方法であって、複数の成形
ブロックを流体中に入れてスラリーを形成する工程、お
よび上記成形ブロックの少なくとも１つが上記窪み内に
所定方位で配置され且つ上記成形ブロックが個々のテー
パ付き縁部で上記所定方位で上記窪み内に嵌合するよう
な速度で、上記スラリーを上記基板上に循環させる工程
を含む方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路の分野に
関する。本発明は、実施例においてシリコン基板上への
ガリウム砒素微細構造の作製について説明してあるが、
勿論それに限定されず広い用途に適用できる。例えば、
発光ダイオード（ＬＥＤ）、レーザ、トンネルトランジ
スタ、ガン発振器、集積回路、ソーラーコレクタ（sola
r collector)、液晶ディスプレーのような、ガリウム砒
素系微細構造（デバイス）を集積化したシリコン系電子
デバイスを含むデバイスの作製は、本発明を適用できる
ようとの一例である。
【０００２】
【従来の技術】現在この分野で要請されているのは、低
コストの市販の基板上に高コストの微細構造を組付ける
（assemble）ためのコストパフォーマンスの良い高効率
の実用的な方法である。特に、ガリウム砒素は、特定の
電子用途や光電子用途についてはシリコン等の材料に比
べてかなり高い特性を持っている。しかし、ガリウム砒
素デバイスの作製の際には、ガリウム砒素ウェハのかな
りの領域が利用されずに廃棄されることが多い。一般
に、このように利用されない領域は高価なウェハのダイ
面積を無駄にする原因になる。また、ガリウム砒素の処
理には、特殊な方法、薬剤、装置が必要なことが多いた
め、コストが高くなる。
【０００３】その他の用途、例えば大規模集積（ＶＬＳ
Ｉ）回路等も、ガリウム砒素に比べてシリコンの方が良
好に作製できる。更に別の用途では、両方の材料の特性
を持つ集積回路を作製することが望ましい。そのため、
シリコン系集積回路にガリウム砒素デバイスを集積化し
て作製する効果的な方法を開発することが求められてい
る。そのような方法で得られる構造は、ガリウム砒素デ
バイスとシリコンデバイスの両方の長所を兼備する。
【０００４】フリップチップボンディングやリフトオフ
法のような方法を行うには、一般に基板上で大きな面積
を必要とするため、現状のミクロンサイズの微細構造に
は適さない。これらの方法は基板上で粒子を位置決めす
ることが困難になることが多い。そのため、シリコンの
ような低コスト基板上にガリウム砒素微細構造のような
高コスト材料を作製する効果的な方法を開発することが
求められている。
【０００５】これまでに、個々の電子部品（一般に微細
構造）を作製し、これら微細構造を基板上に組付ける方
法が、利用され又は提案されている。その一つは、シリ
コン基板上に直接ガリウム砒素デバイスを成長させる方
法である。この方法には、ガリウム砒素とシリコンとの
格子構造にミスマッチがあるために限界がある。更に、
シリコン上にガリウム砒素を成長させること自体が難し
いため、コストが高くなる。そのため、ガリウム砒素を
効率的にシリコン基板上に成長させることはできない。
【０００６】別の方法がＹａｎｄｏの米国特許第 3,43
9,416号に記載されている。Ｙａｎｄｏの特許には、部
品あるいは構造を磁石列の上に配置、捕捉、あるいは振
動させることが記載されている。この磁石は磁化された
層と磁化されていない層とが交互に積層した構造になっ
ている。部品は磁石列に合致して組付け体（assembly）
となる。しかし、部品の形状、寸法および分布が厳しく
限定される。部品の幅は磁石層の間隔に合致しなくては
ならず、部品の分布は積層構造の平行形状に拘束され
る。更に、部品をセルフアライン（self-align：自己整
列）するには積層構造が存在する必要がある。その上、
Ｙａｎｄｏの開示する構造は典型的にはｍｍオーダーの
寸法を持っているので、ミクロンオーダーの寸法を持つ
集積回路構造には適していない。そのため、Ｙａｎｄｏ
に開示されている方法および構造は、現状の微細構造あ
るいは部品を基板上に効率的に組付けるには、寸法的に
大きすぎるし複雑すぎる。
【０００７】また、Ｌｉｅｂｅｓ，Ｊｒらの米国特許第
5,034,802号に記載されている方法では、パッケージ化
した表面搭載デバイスと基板との間で物理的な形状を合
致させる。この組付け方法は、手動またはロボットによ
りｃｍオーダーのパッケージ化表面搭載デバイスを基板
上に持ち上げ、位置合わせ（整列、アライン）し、取り
付ける必要がある。この方法には手動またはロボットが
必要なために限界がある。手動またはロボットではパッ
ケージ化デバイスを一括ではなく１つ１つ基板上に組付
けるため、作業の効率および効果に限界がある。更に、
この方法はｃｍオーダーの寸法のデバイス（パッケージ
化された表面搭載集積回路）を用いるため、ダイ形態の
ミクロンオーダーの集積回路にはほとんど適用できな
い。
【０００８】更に、Ｂｉｅｇｅｌｓｅｎらの米国特許第
4,542,397号に開示されたような方法では、平行四辺形
の構造を機械的な振動により基板上に配置する。あるい
は、支持板表面（基板）の開口を通る脈動空気を用いる
こともできる。この方法の限界は、構造を振動できる装
置か、あるいは開口を通して空気を脈動させる装置を必
要とすることである。更に、この方法はｃｍオーダーの
ダイを用いるため、現状のμｍオーダーの構造にはほと
んど適用できない。
【０００９】Ａｋｙｕｒｅｋの米国特許第 4,195,668号
には、電極台座を半田付け可能なオーミック陽極コンタ
クトにアラインし半田付けする装置が開示されている。
この陽極コンタクトはウェハ上に配置された個々の半導
体チップの一部分である。この構造をアラインするに
は、マスク上に台座を散布した後に台座を電磁石で振動
させてアラインする技術が必要である。この方法の限界
は、上記の電磁石による振動工程のための振動装置が必
要のことである。更に、マスク上に電極台座を搬送する
ために、マスクまで緩く傾斜した供給斜面も必要であ
る。また、この方法は電極台座とシリコンウェハのみを
対象としたものであるため、用途がこれらの構造に限定
される。
【００１０】更に別の方法として、Ｃｏｈｎの米国出願
第07/902,986号（出願1992年 6月23日）に、静電力によ
り集積回路を基板上に組付けることが記載されている。
静電力により粒子が振動し、位置エネルギーが最小にな
る状態に配列される。この方法の限界の一つは、粒子を
静電力で振動させることができる装置を必要とすること
である。更に、Ｃｏｈｎの方法では、機械的に振動させ
られる集積回路の一部が互いに衝突して損傷を受ける
し、一般に有効ではない。そのためこの方法は現状の微
細構造にはほとんど適さない。
【００１１】
【発明が解決しようとする課題】そこで、基板上に微細
構造を組付けるための、コンパクト、低コスト、効率
的、信頼性があり、保守の容易な方法が求められてい
る。
【００１２】
【課題を解決するための手段】本発明は、基板上に微細
構造を組付ける方法およびそれにより得られる構造を提
供する。特に、本発明の方法は、窪みもしくは一般的に
接合部もしくは受容部を持つ基板上面に、成形ブロック
もしくは一般的には構造を、流体を介して搬送する操作
を含む。搬送時に、ブロックはその形状のために窪みに
セルフアラインして合体する。得られる構造は、シリコ
ン系電子デバイスにガリウム砒素系微細構造が合体した
種々の有用な電子集積回路を持つものであり、例えば、
発光ダイオード（ＬＥＤ）、レーザ、トンネルトランジ
スタ、ガン発振器、集積回路、ソーラーコレクタ（sola
r collector)等である。その他の例としては、半導体デ
バイスを他の半導体デバイスや、他のプラスチック等の
基板と合体することもできる。
【００１３】
【発明の実施の形態】一態様においては、本発明の方法
は、基板上にμｍオーダーの寸法のブロック等の微細構
造を組付ける。基板は上面に窪みが少なくとも一つある
シリコンウェハ、ガリウム砒素ウェハ、ガラス基板、セ
ラミック基板等である。基板は、スタンピング、射出成
形等により作製されたプラスチックシートであってもよ
い。組付け工程には、成形ブロックを用意する工程と、
成形ブロックを流体中に搬送して混合物もしくは一般に
はスラリーを形成する工程とがある。このスラリーを、
成形ブロックが少なくとも１つ窪み内に配置される速度
で基板上に均等に塗布する。塗布はほぼ層流状態で行わ
れ、成形ブロックの一部を窪み内にセルフアラインさせ
る。あるいは、スラリーを、成形ブロックが少なくとも
１つ窪み内に配置される速度で循環させる。例えば窒素
等のガスによりスラリーの循環を促進し、成形ブロック
の一部を窪み内にセルフアラインさせる。
【００１４】本発明は更に、窪みが少なくとも１つある
基板上に微細構造を組付けるための装置をも提供する。
この装置は、基板、流体、および成形ブロックを収容す
る容器を具えている。またこの装置は、成形ブロックの
少なくとも１つが窪み内に配置される速度で成形ブロッ
クを容器内で循環させるポンプも具えている。別の態様
においては、本発明の方法は、例えば、改良された作製
方法により得られる台形状輪郭を持つ成形ブロックをも
提供する。この作製は、上面を有する第２の基板を用意
する工程と、上面の上に犠牲層を成長させる工程とを含
む。次ぎに、この上面の上にブロック層を形成する工程
を行う。このブロック層をマスクし、犠牲層までエッチ
ングすることにより、犠牲層上に台形輪郭を持つ成形ブ
ロックを形成する。犠牲層を優先的にエッチングする工
程で個々の台形ブロックをリフトオフする。次ぎにブロ
ックをリンスした後、溶液中に移してスラリーにする。
この態様では、成形ブロックの作製方法を何通りか提供
する。成形ブロックを作製する方法の一つは、上面を持
つブロック層としての第２基板を用意する工程と、この
上面上に犠牲層を成長させる工程とを含む。成形ブロッ
クを作製するもう一つの方法は、上面、上面上の犠牲
層、および犠牲層上のブロック層を持つ第２基板を用意
する工程を含む。第２基板を用意した後に、犠牲層上に
これと接触させて台形ブロックを形成する工程を行う。
次ぎに、台形ブロックを犠牲層から剥がし、流体中に移
してスラリーにする。
【００１５】本発明は更に、基板と合体した台形ブロッ
クをも提供する。基板上には複数の窪みがある。ここの
窪みは、台形ブロックを受容する形状の輪郭を持つ。こ
れにより得られる構造は、上記のブロックが窪みを介し
て基板と合体し、集合デバイスもしくは集積回路を形成
している。更にもう一つの態様では、成形ブロックは截
頭ピラミッド形のガリウム砒素構造を含む。截頭ピラミ
ッド形の構造は、基底から４つ側面が張り出して、大き
い上面に達している。個々の側面は、基底と側面間の角
度が約５０°〜約７０°である。各側面の高さは約５μ
ｍ〜約１５μｍとすることができる。ブロックの長さは
約１０μｍ〜約５０μｍ、幅は約１０μｍ〜約５０μｍ
とすることができる。
【００１６】もう一つの態様は、混成集積回路の形成方
法を提供する。この方法は、その上に形成された第１電
子デバイス部分、および第２電子デバイス部分を含む第
１のテーパ付き成形ブロックを用意する工程を含む。こ
の方法はまた、第１の成形ブロックを基板の第１窪み内
に配置する工程をも含む。第１成形ブロックと第２電子
デバイス部分とを接続する工程も含む。この接続工程は
メタライゼーション工程である。
【００１７】本発明の方法およびそれにより得られる構
造を、本明細書中においてガリウム砒素の台形ブロック
をシリコン基板上に組付ける場合について説明するが、
これは単に説明のためのみである。本発明の方法および
構造を、シリコンの種々の寸法の台形ブロックをシリコ
ン基板上に組み込む場合について説明するが、これは単
に説明のためのみである。成形ブロックの形状は、円柱
状、ピラミッド状、直方体、立方体、Ｔ形、腎臓形、そ
の他の形、およびそれらを組み合わせて形でよく、対称
形および非対称形を問わない。一般に、ブロックはその
形状のより、同様の形状を持つ基板上の窪みもしくは受
容体の中に緊密に挿入可能になる。成形ブロックは、ガ
リウムアルミニウム砒素、シリコン、ダイヤモンド、ゲ
ルマニウム、その他のIII-V 族およびII−VI族元素の化
合物、多層構造であってよい。多層構造は、金属、シリ
コン酸化物や窒化シリコン等の絶縁体、およびこれらの
組み合わせを含むことができる。
【００１８】以下に、添付図面を参照して、実施例によ
り本発明を更に詳細に説明する。
【００１９】
【実施例】図１〜２２に関して、本発明は基板上に微細
構造を作製する改良された方法、それに関係する装置、
およびそれにより得られる改良された構造を提供する。
例えば図１〜１８に、説明のための一例として、ガリウ
ム砒素成形ブロックを作製し、これをシリコン基板上に
組み付ける場合を示す。また図１９〜２２に、説明のた
めの一例として、シリコン成形ブロックを作製し、これ
をシリコン基板上に組み付ける場合を示す。
【００２０】ガリウム砒素ブロックをシリコンウェハ上
に組み付ける場合は、シリコンウェハの上面にある逆台
形の窪み内に台形ブロックがセルフアラインする。その
際の工程としては、ガリウム砒素ブロックを作製する工
程、ブロックを溶液中に移してスラリーにする工程、お
よび窪みのあるシリコン基板上面にスラリーを均等に塗
布する工程が含まれる。塗布工程では、ブロックは流体
と共に基板上面を搬送されながら窪みにセルフアライン
して沈み込む。シリコン基板上面上にスラリーを均等塗
布する任意手段として、ブラシ、スクレーパ、ピンセッ
ト、ピック、ドクターブレード等の機械的手段を用い
る。機械的手段は、スラリーを移動もしくは分布させる
ために、また余分のスラリーを除去するために用いるこ
とができる。スラリー塗布の別の方法として、窪みのあ
る基板上面上をスラリーを循環させる。循環工程では、
ブロックは流体と共に基板上面を搬送されながら窪みに
セルフアラインして沈み込む。窪み内に沈み込まなかっ
たブロックは再循環することにより、所定の充填率を達
成する。勿論、循環工程で機械的手段を併用してもよ
い。窪みのあるシリコン基板の作製の詳細は、ガリウム
砒素ブロックの形成についての説明を簡単に行った後に
説明する。循環工程を用いた方法および関連した装置の
詳細は、窪みのあるシリコン基板の作製について説明し
た後に説明する。
【００２１】一つ実施態様においては、本発明の方法の
一例として、ガリウム砒素ウェハから台形ブロックを形
成する工程を提供する。ここで、成形ブロックは微細機
械加工による構造等でもよい。上記の工程には、図１に
示したガリウム砒素ウェハ１０を準備する工程が含まれ
る。本発明の方法はまた、ガリウム砒素ウェハ１０の上
面１５の上にある犠牲層１３の形成方法も提供する。こ
の犠牲層１３の一例はアルミニウム砒素（砒化アルミニ
ウム）である。その他の犠牲層は、インヂウム燐（燐酸
インヂウム）、二酸化シリコン、フォトレジスト等の、
選択エッチング可能なものである。勿論、犠牲層は用途
に応じて選択する。アルミニウム砒素犠牲層の場合は、
層の厚さは約０．１μｍ〜約５．０μｍであり、望まし
くは約１μｍである。犠牲層１３を形成する前に、基板
上面１５をウェットエッチング、プラズマエッチング、
反応性イオンエッチング等によりエッチングして、自然
酸化膜を除去する。他の方法として、砒素の存在下で脱
着処理により自然酸化膜を除去できる。その後、選択エ
ッチング（詳細は後に説明）により犠牲層１３を除去し
て、犠牲層１３上に形成されているガリウム砒素ブロッ
ク（別称として、メサ形もしくは台形もしくは截頭ピラ
ミッド形の構造）の個々をリフトオフし易いようにす
る。
【００２２】図１において、ガリウム砒素層１７が犠牲
層１３上に形成されている。このガリウム砒素層は、分
子線エピタキシー、化学蒸着、その他のの方法で作製で
きる。ガリウム砒素層の厚さＴは、約１０ｎｍ以上、望
ましくは約１０μｍ以上であり、用途によって異なる。
望みの寸法のブロックを作製するために、本発明の方法
においてはガリウム砒素層１７のマスキング工程とエッ
チング工程を提供する。図２に、このマスキング工程お
よびエッチング工程を行った後のガリウム砒素基板１０
を、ガリウム砒素ブロック１９と、ガリウム砒素層１７
（図示せず）上のフォトレジスト層２１と共に示す。一
般に、図２のようにガリウム砒素層１７のうち非露光部
分が犠牲層１３までエッチングされる。このエッチング
工程によって、複数のガリウム砒素成形ブロック１９が
形成される。この例の場合、成形ブロックは台形の輪郭
もしくは截頭ピラミッド形状である。この台形輪郭は、
用途に応じてウェットエッチング、プラズマエッチン
グ、イオンミリング、反応性イオンエッチング等により
形成できる。
【００２３】
【外１】
【００２４】イオンミリングでは、ビーム角度によって
外向き傾斜の輪郭を持つガリウム砒素ブロックが形成さ
れる。ビーム角度はガリウム砒素基板１０の上面１５の
法線に対して約０°〜約３０°の範囲に調節する。個々
のブロックを外向き傾斜の（截頭ピラミッド形）輪郭に
するには、典型的にはエッチング工程の間中、基板全体
を回転させる。
【００２５】反応性イオンエッチング（ＲＩＥ）でも、
ガリウム砒素、シリコン、その他多くの材料で成形輪郭
を持つブロックが形成される。一般に、各側面の角度を
切り出す傾斜角度で垂直エッチを行うことができる。基
板を傾斜させることなく、ほぼ垂直なエッチングを所定
角度のアンダーカットに変えることもできる。また、垂
直エッチまたは反応性イオンエッチをウェット化学エッ
チとを組み合わせてアンダーカットを作ることもでき
る。このようなエッチング方法を用いると、図３に示し
たようなアンダーカット状の側面すなわち逆メサ輪郭を
持つブロックが得られる。図３に、逆台形ブロックを示
す。図３には、このようなマスキング工程およびエッチ
ング工程を行った後の基板９２５（ガリウム砒素、シリ
コン等の基板）を、犠牲層９２７上の成形ブロック９２
９と共に示してある。マスク層９３３に覆われたデバイ
ス層９３１は、電子デバイスあるいは他のデバイスある
いはデバイスの一部を含んでいる。図３に示したよう
に、一般にブロック層９２９の非露光部分が犠牲層９２
７を通してエッチングされる。エッチャント、圧力、装
置等によって、このエッチングにより一貫した形状およ
び／または輪郭のブロックが得られる。垂直エッチング
およびウェットエッチングを各々または組み合わせ用
い、このような逆メサ形輪郭を形成することができる。
その後、犠牲層９２７を除去することで複数の成形ブロ
ック９２９が作製される。犠牲層９２７を除去するに
は、例えば選択エッチングを行う方法、あるいは化学的
変換（例えば犠牲層の選択酸化、犠牲層を選択的に多孔
質シリコンに変換する等）の後に選択エッチング、熱的
もしくは超音波もしくは機械的な破壊、溶解等を行う方
法があるが、選択エッチングを行う方法が望ましい。あ
るいは、犠牲層９２７の官能基を基板９２５に含ませて
おき、基板９２５を全部または一部除去またはエッチン
グしてブロック９２９を分離することもできる。
【００２６】一つの実施態様においては、ＭＢＥ成長層
をエッチングした後に、図４に示したように犠牲層１３
を選択エッチングしてリフトオフ法によりガリウム砒素
基板１０から台形ブロックを分離する。このようなリフ
トオフ法は、例えば、アルミニウム砒素犠牲層を選択ウ
ェットエッチすることにより行う。ガリウム砒素の場合
は、このようなウェットエッチ工程はフッ酸溶液のよう
な薬剤により行うのが典型的である。ここで用いるエッ
チャントは、犠牲層を実質的にエッチングするが、ガリ
ウム砒素ブロックや基板に対してきは強い攻撃性がな
い。
【００２７】ガリウム砒素ブロックを基板１０から分離
した後に、ウェットエッチング溶液を希釈およびデカン
トして、溶液からブロックを取り出す。ガリウム砒素の
場合は、純水、メタノール、エタノール等を用いてウェ
ットエッチャントを希釈およびデカントする。任意工程
として、希釈およびデカント工程の後にリンス工程を行
う。リンス工程は、アセトン、メタノール、エタノー
ル、等の不活性で腐食性の少ない溶液によって行う。こ
の溶液はまた、ブロックを懸濁状態に混合すなわち一般
的にはスラリーを形成するため溶媒（流体）ともなる。
【００２８】図４に示したリフトオフ法の代わりに、図
３のガリウム砒素基板から図５の中間構造２５０を得る
別態様おリフトオフ法もある。この別態様のリフトオフ
法を用いると、ブロックの裏面側にデバイスが形成され
ている場合のブロックのリフトオフも容易にできる。図
示したように、この方法は、犠牲層１３の露出部分の上
および各ブロック１９間の間隙２５５に、充填材もしく
はワックス層２５３望ましくは高温ワックスを塗布する
工程を含む。このようなワックスの一例は、TRANSENE C
o., Inc.製のTECH WAXがある。この方法では次の工程と
して、図３のガリウム砒素構造を裏返しにして、頂部面
を中間基板２５７上に載せる。この中間基板は例えばシ
リコンウェハ等である。ただし、中間基板上に載せる前
に、中間基板表面２６１の自然酸化膜を望ましくはフッ
酸等のウェットエッチャントでエッチング除去した後、
この清浄化した表面をヘキサメチルジシラザン（ＨＭＤ
Ｓ）のような定着剤で処理する。ガリウム砒素基板１０
の除去は裏面２６３側から行い、約５０μｍの厚さで基
板１０を残す。次ぎに、基板１０の残り部分をエッチン
グ除去してアルミニウム砒素層１３を露出させる。水酸
化アンモニウム＋過酸化水素（ＮＨ3 ＯＨ：Ｈ2 Ｏ2 ＝
６：２００）のようなエッチャントによりガリウム砒素
基板を選択エッチしてアルミニウム砒素層１３に到達す
る。すなわち、アルミニウム砒素層がエッチングストッ
パーとして作用しガリウム砒素ブロック１９をエッチン
グから保護する。アルミニウム砒素層１３の除去には、
フッ酸のようなエッチャントを用いたウェットエッチン
グの工程が必要である。典型的には、このエッチャント
に短時間浸漬することによってアルミニウム砒素層１３
が除去される。アルミニウム砒素層を完全に除去した
後、マスキング工程、スパッタリング工程、およびエッ
チング工程により、図６に示したようにメタライズドリ
ングコンタクト２６５を形成する。このメタライズドリ
ングコンタクトはフォトレジスト層２６７から形成され
たパターンによって作られている。このコンタクトのメ
タライゼーションに用いる材料は金、アルミニウム等で
ある。あるいは、他の処理工程、例えばエッチング、マ
スキング、注入、拡散等をブロックに施して能動デバイ
ス等の他の形状を形成することもできる。トリクロロエ
タン（ＴＣＡ）のような溶液によって、個々のブロック
１９とフォトレジスト層２１の間にある充填材すなわち
ワックスを溶解する。腐食を低減するために、アセト
ン、メタノール、エタノール、その他腐食性の低い不活
性な溶液にガリウム砒素ブロックを移す。この不活性な
溶液とブロックの混合物を一般にスラリーと呼ぶ。
【００２９】別の実施態様においては、別の例として図
１９に示したように、シリコン型ウェハから台形ブロッ
クを形成する工程を提供する。この工程には、第２の基
板としてシリコンウェハ７００を用意する工程を含み、
このシリコンウェハ７００は底面７０５と上面７０７を
持つブロック層７０３を規定する。この態様では、シリ
コンウェハ７００は片面研摩したウェハであり、寸法が
約２インチ〜約１６インチ、厚さ約１０μｍ〜約２００
０μｍ、望ましくは厚さ約２３５μｍの２インチシリコ
ンウェハである。底面７０５がシリコンウェハ７００の
研摩面側であり、上面７０７は研摩していない粗面側で
ある。もう一つの工程は、化学蒸着、スパッタリング、
分子線エピタキシー等の方法により上面７０７上に犠牲
層７０９を形成する工程である。犠牲層７０９の材料
は、窒化シリコン（ＳｉＮx ）、二酸化シリコン（Ｓｉ
Ｏ2 ）、金属、または有機材料であり、厚さは約１００
Å〜１００μｍ、望ましくは厚さ約０．４μｍのＳｉＮ
x 層である。ガリウム砒素ブロックを作製した例と同様
に、マスキング工程およびエッチング工程を用いてブロ
ック層７０３から台形ブロックあるいは截頭ピラミッド
形状を形成することができる。この態様においては、台
形ブロックあるいは截頭ピラミッド形状の構造は、基底
から４つの側面が延びて大きい頂部面に達している。各
側面と頂部面との角度は約２０°〜約９０°であり、望
ましくは約５５°である。ブロックは、長さが約１μｍ
〜約１ｃｍ、幅が約１μｍ〜約１ｃｍで良く、望ましく
は長さが約１．０ｍｍで幅が約１．２ｍｍである。大き
い方の面が犠牲層７０９上でこれと接触する。次に選択
エッチングにより犠牲層７０９を除去することにより、
犠牲層７０９上の形成された台形ブロックを分離する。
このブロックを流体中に移すと、大きい台形ブロックを
含んだスラリーが形成される。
【００３０】更に別の実施態様においては、別の例とし
て図２０に示したように、シリコン−オン−インシュレ
ータ（ＳＯＩ）ウェハから台形ブロックを形成する工程
を提供する。この工程には、第２の基板としてＳＯＩ基
板８００を用意する工程を含み、このＳＯＩ基板８００
は、シリコン基板８０３とその上面８０５、上面８０５
上にある犠牲層８０７、犠牲層８０７上にあるブロック
層８０９を規定する。ＳｉＯ2 から成る犠牲層８０７は
ＳＯＩウェハ８００の絶縁層であり、シリコンから成る
ブロック層８０９はＳＯＩウェハ８００のシリコン−オ
ン−インシュレータ層である。この態様では、ＳＯＩウ
ェハ８００は、シリコン−オン−インシュレータ層の厚
さが約１μｍ〜約２０００μｍ、絶縁層の厚さが約１０
０Å〜約１０００μｍであり、望ましくは、シリコン−
オン−インシュレータ層が厚さ約０．４μｍのシリコ
ン、絶縁層が厚さ約０．４μｍのＳｉＯ2 である。他の
ブロック作製方法と同様に、マスキング工程およびエッ
チング工程を用いてブロック層８０９から、犠牲層８０
７上でこれと接触している台形ブロックを形成すること
ができる。
【００３１】この態様においては、台形ブロックあるい
は截頭ピラミッド形状の構造は基底から４つの側面が延
びて大きい頂部面に達している。各側面と頂部面との角
度は約２０°〜約９０°であり、望ましくは約５５°で
ある。ブロックは、長さが約１μｍ〜約２０００μｍ、
幅が約１μｍ〜約２０００μｍであり、望ましくは長さ
が約１５０μｍ、幅が約１５０μｍである。大きい台形
ブロックのシリコンの例と同様に、この小さい台形ブロ
ックの大きい方の面が犠牲層８０７に接触している。次
の工程として、選択エッチングにより犠牲層８０７を除
去して、犠牲層８０７上に形成されている台形ブロック
を分離する。勿論、犠牲層からの台形ブロックの分離
は、犠牲層を選択エッチング、イオンミリング、あるい
は溶解することにより行うこともできる。次ぎにブロッ
クを流体中に入れてスラリーにする。
【００３２】シリコンから台形ブロックを形成する上記
２つの実施態様においては、用いたＫＯＨ＋Ｈ2 Ｏ溶液
中でのエッチングが最も遅いのは｛１１１｝面であり、
それによりエッチングが停止して成形ブロックの傾斜側
面が形成されたものと考えられる。いずれのシリコンの
例でも、ブロックを画定するために用いるマスクはそれ
ぞれ適切な結晶軸に軸合わせしなくてはならない。図２
１に示したように、マスク８５０を用いてシリコンの台
形ブロックを形成した。シリコンの台形ブロック８５５
はマスク８５０上の対角線同士が交わったところに形成
され、シリコンの台形ブロック８５５の大きい方の面８
６０が犠牲層（シリコンを用いた前記２例でそれぞれ７
０９および８０７）に接触している。図２１中の対角マ
スク線の幅はシリコンブロック層の厚さｔの２倍でなけ
ればならない。大きい方のシリコン台形ブロックについ
ては、ａ＝０．２ｍｍであり、シリコンブロック層７０
３のｔ＝２３５μｍである。一方、小さい方のシリコン
ブロックについては、ａ＝０であり、シリコンブロック
層８０９のｔ＝３５μｍである。
【００３３】以上のシリコンを用いた例ではいずれも、
シリコンブロック層７０３または８０９が完全にエッチ
ングされた時に、そして各コーナーが正確に形成された
のと同時に、エッチングを完了した。この時点を超えて
エッチングが続行しても台形ブロックの全体的な寸法に
変わりはなく、コーナーが若干丸くなるだけである。幾
何学的な関係から、成形後のブロックの頂部面の幅はシ
リコンブロック槽の厚さの少なくとも３√２倍でなけれ
ばならない。これが、この方法で作製されるブロックの
形状比（アスペクト比）の限界になる。ブロックのコー
ナー間に間隔が空いていないと、シリコン面積の５０％
までがこのマスクパターンで占められる。
【００３４】大きい成形ブロックを作製した一番目のシ
リコンの例では、エッチング後のシリコンウェハを濃縮
ＨＦエッチング溶液中に入れて、成形済ブロックをＳｉ
Ｎx犠牲層から分離し且つ残りのＳｉＮx をマスク層か
ら分離する。小さい成形ブロックを作製した二番目のシ
リコンの例では、エッチング後のＳＯＩウェハを同様に
濃縮ＨＦエッチング溶液中に入れて成形済ブロックをＳ
ｉＯ2 犠牲層から分離し且つ残りのＳｉＮx をマスク層
から分離する。このＨＦエッチング溶液は、ＳｉＯ2 お
よびＳｉＮx を選択エッチングして、シリコンの成形ブ
ロックはエッチングせずに分離する。特に、ＨＦ：Ｈ2
Ｏ＝１：１程度の濃度のＨＦ溶液を用いて犠牲層とＳｉ
Ｎx 層をエッチングし、成形ブロックを分離した。スラ
リーは不活性な溶液（すなわち流体）と成形ブロックと
を含む。ブロックが基板の表面を滑り移動できるように
スラリーの溶液は充分な量にする。望ましくは、混合物
中の溶液量はブロック量と同じオーダーにする。勿論、
必要な溶液量はブロックサイズ、ブロック材質、基板サ
イズ、基板材質および溶液の種類等の要因により異な
る。準備したスラリーを、図７に示したようにシリコン
基板５０の上面５３上に搬送もしくは広げる。搬送方法
の詳細は、以下にシリコン基板５０の作製についての簡
単な説明の後に説明する。
【００３５】図７に示したように、シリコン基板５０に
はエッチングにより形成した窪み５５がある。ウェット
エッチング、プラズマエッチング、反応性イオンエッチ
ング、イオンミリング等、種々の方法により、窪み５
０、一般には溝、受容部、もしくは接合箇所を形成す
る。これらの方法により、ブロック１９に対して相補的
な幾何学的輪郭を持った窪み５０がエッチング形成され
る。例えばシリコン基板内で、個々の窪みは台形の輪郭
あるいは逆截頭ピラミッド形状を持つ。ブロック１９は
台形の輪郭を持つことにより、改良された搬送方法を介
して、窪み５０にセルフアラインして密着嵌合する。
【００３６】搬送方法は、上面５３上にスラリーを均一
に広げまたは注ぐ工程を含む。あるいは、スラリーを上
面５３に均等に搬送できるピペット、フラスコ、ビーカ
ー、等の容器および／または装置で搬送してもよい。一
般に、スラリーを上面５３に注ぐ速度は、上面を十分に
覆える速度であって且つ既に窪み内に配置されたブロッ
クを浮き出させたり弾き出したりしない速度とする。ス
ラリーの流れは典型的には層流であるが、用途によって
は層流でない場合もあり得る。ガリウム砒素ブロックを
作製する例では、上面５３上の流体流速は約０．０１ｍ
ｍ／sec 〜約１００ｍｍ／sec の速度である。望ましく
は、流速は約１ｍｍ／sec である。これらの流速におい
て、ブロックは流体と共に均一に流れ、上面５３上に転
がり、窪み５５にセルフアラインして沈降静止する。任
意に、既に窪み内に配置完了しているブロックを浮かび
出させないように、搬送工程を遠心分離機等の中で行う
こともできる。例えば遠心分離機は、既に窪み内に配置
完了しているブロックに力を負荷して、このブロックが
溶液と一緒に浮かび出さないようにする。
【００３７】別の搬送方法および装置としては、ブロッ
クが窪み内に配置され得る速度で上面上をスラリーを循
環させる。速度を調節して、望みの充填率が達成される
ようにブロックが窪みを充填するようにできる。所定の
充填率が達成されるまで、未配置のブロックが上面上を
連続的に流れる速度でスラリーを再循環させる。最適な
循環速度は、窪み内に配置完了したブロックを掻き乱さ
ない速度である。
【００３８】循環速度は、ブロックのサイズ、窪みの個
数、および用途により異なる望ましい充填率を満足する
ように調節する。用途によっては、能動マトリクス平面
パネルディスプレー用のガラスまたはプラスチック等の
透明基板上にシリコン回路を集積する必要がある。個々
のピクセルあるいは画素は本発明の方法により組み付け
た小さい回路をそれぞれ持つ。単一の基板上に種々の大
きい回路を多数配置する必要があるマルチチップモジュ
ールのような大きい回路も組み付けることができる。こ
れらの回路はそれぞれエッチングにより所定形状に形成
して、本発明の方法により窪みに合致させて組み付ける
ことができる。用途が異なると、必要な充填率が異なる
ことがある。例えば、マルチチップモジュールは平面パ
ネルディスプレーよりも低い充填率でよいが、これは部
品個数の相違によるものである。本発明の方法および装
置によれば、種々のサイズのブロックについて高い充填
率を実現できる。成形ブロックを基板上に配置完了した
ら、必要に応じて配置済ブロックの接合および平坦化を
行うことができる。
【００３９】基板上で成形ブロックを連続的に流すため
に、成形ブロックを含んだスラリーを基板上を循環させ
る装置を用いる。成形ブロックおよび流体は装置内で循
環し、やはり装置内に収容されている基板の上面に全体
として当たる。成形ブロックは相補的な形状を持つ窪み
にセルフアラインし嵌合する。窪み内に配置されなかっ
た成形ブロックは基板から流れ去り、装置の再循環経路
に入って基板上を流れ、窪み内に配置され、所定の充填
率が達成されるまで循環する。
【００４０】図２２に示したように、装置９００は容器
９０３およびポンプ９０５を含む。この実施態様におい
ては、装置９００は全体がガラスで作られているが、そ
の他の適当な材料で作製してもよい。容器９０３は受容
槽９０７および導管９０９を含む。容器９０３は窪みを
持つ基板９１１および流体と成形ブロックとの混合物を
収容している。導管９０９は、基板９１１を収容してい
る受容槽９０７と連結しており、流入部９１３と、受容
槽９０７に戻る流出部９１５と、一端が流入部９１３に
他端が流出部９１５に連結しているコラム部９１７とを
含む。ポンプ９０５は流入部９１３に連結していて導管
９０９内にガスを供給し、基板９１１上で窪み内に成形
ブロックを少なくとも１つ配置する速度での流体および
ブロックの循環を促進する。
【００４１】受容槽９０７はホルダー９１９と漏斗状底
部９２１とを含む。ホルダー９１９は基板９１１を保持
しており且つ窪みの充填を促進するために基板を回転さ
せる機能を持つ。更に、ホルダー９１９は基板を振動も
しくは首振りさせて、窪み内に配置されなかった成形ブ
ロックが基板９１１から流れ去り容器９０３内の再循環
経路に戻れるようにしてある。受容槽９０７の底部は漏
斗状になっていて、基板９１１上の窪み内に配置されな
かった成形ブロックを受容槽９０７の底部に降下させて
容器９０３に再循環させるようになっている。窪み内に
配置されなかった成形ブロックはこのようにして容器９
０３内を再循環する。
【００４２】より詳細には、漏斗状の底部９２１は導管
９０９の流入部９１３に連結している。窪み内に配置さ
れなかった成形ブロックは漏斗状底部９２１に転落して
導管９０９の流入部９１３に達し、そこにポンプ９０５
が窒素のようなガスを吹き込んでいる。注入されたガス
は導管９０９のコラム部９１７内の流体中で気泡とな
る。流入部９１３に集まった流体の一部と少なくとも１
つの成形ブロックが、気泡によってコラム部９１７を搬
送されて流出部９１５から受容槽９０７内に入り、窪み
内への配置を行う。気泡はコラム部９１７を上昇し、流
体および成形ブロックを、受容槽９０７に連絡している
流出部９１５まで運ぶ。
【００４３】この実施態様においては、装置９００は窒
素ガスの気泡を用いて、成形ブロックに損傷を及ぼさず
に流体および成形ブロックを基板９１１上に循環させ
る。種々の要因のうちで特に成形ブロックの材質と用い
る流体とによって、装置９００は他の媒体として例えば
ガスとして空気、水素（Ｈ2 ）、窒素（Ｎ2 ）、酸素
（Ｏ2 ）、あるいはアルゴン（Ａｒ）を用いることがで
きる。これらのガスはブロックに損傷を及ぼさずあるい
はポンプ９０５がガスを吹き込んでいる部分の導管と反
応しない。また、搬送媒体を変えて窪みの充填率を変え
ることもできる。
【００４４】一つの実施態様において、図１〜４および
７に示した方法で得られる構造２０を図８に示す。図８
の組付け済の微細構造は、シリコン基板１０、ガリウム
砒素ブロック１９、および窪み５５を含む。ブロックお
よび窪みが台形であることにより、搬送工程中にブロッ
クが窪みにセルフアラインし密着嵌合できる。ブロック
の側面とこれに対応する窪みの側面とが作る角度Ａは、
実質的に約０°〜約２０°の範囲である。望ましくは、
この角度は約５°より小さく、実質的な０°よりも大き
い。この角度によって個々のブロックのセルフアライン
過程が促進される。本発明の改良された方法は、種々の
ブロック形状および窪み形状によって基板上に多数のブ
ロックすなわち微細構造を作製することを可能にする
し、流体搬送工程をも可能にする。
【００４５】上記実施態様の変更態様として、図９の構
造７０で示したように、共晶層７５を介して窪み５５内
にブロック１９を取り付ける。リフトオフ工程の前に、
金、銀、半田、その他のメタライズド層を表面７３上に
形成する。あるいは、ブロックを個々の窪みに取り付け
る層は、共晶層の代わりに合成接着剤であってもよい。
このメタライズド層を形成する典型的な工程は、マスキ
ング工程、エッチング工程、およびスパッタリング工程
を含む。搬送工程に続いて、構造７０を加熱することに
よりメタライズド層７３とシリコン基板１０との間に共
晶層７５が形成される。この共晶層により、基板１０と
ブロック１９との間の機械的および電気的なコンタクト
が提供される。基板上にブロックを取り付けるこの方法
は、効率が良く低コストで容易な方法を提供する。
【００４６】別の実施態様において、図１、２、３、
５、６および７の方法の各部により、図１０に示したガ
リウム砒素発光ダイオード（ＬＥＤ）２００が得られ
る。図１０に示したように、ガリウム砒素ＬＥＤはシリ
コン基板２０３およびガリウム砒素ブロック２０５を含
む。個々のガリウム砒素ブロックは少なくともメタライ
ズドリングコンタクト２０７、ｐ型ガリウム砒素層２０
９、ｎ型ガリウム砒素層２１１、および共晶層２１３を
含む。このデバイスを発光させる際には、メタライズド
リングコンタクト２０７すなわちメタライズド層に電圧
を印加する。図示したようにガリウム砒素ブロック２０
５の各メタライズドリングコンタクト２０７内の中心領
域から光子（ｈν）が放出される。
【００４７】更に別の実施態様においては、本発明の構
造は図１１に示したようなガリウム砒素発光ダイオード
（ＬＥＤ）９０を形成する。上記の実施態様と同様に、
ガリウム砒素ＬＥＤはシリコン基板９３およびガリウム
砒素ブロック９５を含む。やはり上記の実施態様と同様
に、個々のガリウム砒素ブロックも少なくともメタライ
ズド表面９７、ｐ型ガリウム砒素層１０１、ｎ型ガリウ
ム砒素層１０３、および共晶層１０５を含む。このデバ
イスを発光させる際には、例えばプローブによってメタ
ライズド層９７に電圧を印加する。図示したように、光
子はガリウム砒素ブロック９５の中心領域からではなく
て縁部領域から放出される。
【００４８】更にもう一つの実施態様においては、本発
明の構造は図１２（寸法比は実際と異なる）に示したよ
うにテーパ付きアパーチャ開口１２３を持ったガリウム
砒素構造１２０を形成する。このテーパ付きアパーチャ
開口１２３の形成は、ウェットエッチング、イオンミリ
ング、反応性イオンエッチング等の方法で行う。このガ
リウム砒素構造はＬＥＤあるいはレーザ等であってよ
い。上記の実施態様と同様に、ガリウム砒素構造１２０
は基板１２５およびガリウム砒素ブロック１２７を含
む。構造１２０は更に、ガリウム砒素ブロック１２７上
のアルミニウム等の上面メタライズド層１３１と、絶縁
層１３３とを含む。リングコンタクト層１３５によって
基板１２５とガリウム砒素ブロック１２７との間の機械
的および電気的なコンタクトが提供される。ガリウム砒
素ブロックに対する機械的な支持と電気的なコンタクト
は棚状部１３７で行う。図示した発光（レーザ放射）ア
パーチャ１３９は寸法が約５μｍ〜約４０μｍである。
このデバイスを起動するには、メタライゼーション層１
３１に電圧を印加する。光子（ｈν）がガリウム砒素ブ
ロック１２７から放出され、発光アパーチャ１３９を通
り、テーパ付きアパーチャ開口１２３を通る。光ファイ
バーケーブル１４１が光子を受け入れる。
【００４９】本発明の方法およびそれにより得られる構
造をガリウム砒素またはシリコンの台形ブロックについ
て説明したが、これは一例を示したに過ぎない。本発明
の方法および構造はこれら以外のどのような形状の成形
ブロックにも適用できる。成形し形状を持たせたことに
より、ブロックは流体を介して基板の表面を移動して対
応する窪みにセルフアラインし挿入されることが可能に
なる。図１３に、成形ブロックの他の形状例を示す。図
示したように、ブロックは例えば長方形３００、八角形
３０３、あるいは円形３０５であってもよい。長方形の
ブロックは対応する窪みを持つ基板への挿入方位が最大
４方位ある。これに対して、八角形のブロックは８方位
で挿入できるし、円形のブロックは細い端部から挿入す
る限り全方位で挿入可能である。これらブロックの材料
は、シリコン、ガリウム砒素、アルミニウムガリウム砒
素、ダイアモンド、ゲルマニウム、その他のIII-V 族お
よびII−VI族化合物、多層構造等であってよい。この多
層構造には、金属、二酸化シリコンや窒化シリコン等の
絶縁体、およびこれらの組み合わせが含まれる。一般
に、ブロックは成形可能な殆どどのようなタイプの材料
でも作製できる。典型的には、ブロックはイオンミリン
グ、反応性イオンエッチング等の方法で作製できる。窪
み内への各ブロックのセルフアラインを容易にするため
に、ブロックの側面とこれに対応しブロックを配置する
ための窪みの側面との角度は実質的な約０°〜約２０°
の範囲である。望ましくは、この角度は約５°より小さ
く、実質的な０°より大きい。
【００５０】成形ブロックを組み付ける基板は、シリコ
ンウェハ、プラスチックシート、ガリウム砒素ウェハ、
ガラス基板、セラミック基板等である。基板は、成形ブ
ロックに対して相補的な形状の窪み、一般的には接合場
所あるいは受容部をその上に形成できる材料であれば殆
どどの材料でもよい。
【００５１】〔実施例〕本発明の方法および構造の原理
を実証し作用を示すために、シリコン基板上にダイオー
ドとしてのガリウム砒素ブロックを組み付けて作動させ
た。ガリウム砒素の実施例として、ガリウム砒素ブロッ
クを含むスラリーを、シリコン基板の上面にある窪みに
セルフアライン（自己整列）するように搬送した。この
方法は、ガリウム砒素ブロックを形成する工程、このブ
ロックを溶液中に入れてスラリーを形成する工程、およ
びこのスラリーを窪みのあるシリコン基板の上面上に均
一に搬送する工程を含む。成形ブロックは基板の上面上
を転がり、ブロックに対して相補的な形状を持つ窪みに
セルフアラインして嵌合する。
【００５２】シリコン基板の作製において、エチレンジ
アミンピロカテコールピラジン（ＥＤＰ）または水酸化
カリウム（ＫＯＨ）の溶液により、台形輪郭または逆截
頭ピラミッド形状の窪みを形成した。どちらの溶液で形
成した台形輪郭も基板上面の法線に対して約５５°の外
向き傾斜を持っていた。台形輪郭は、｛１１１｝面と
｛１００｝面または｛１１０｝面との選択比（１：１０
０）により得られたものである。すなわち、｛１１１｝
面は｛１００｝面または｛１１０｝面に対して１：１０
０の比率でエッチング速度が遅い。
【００５３】本実施例においては、ＥＤＰ溶液によりシ
リコン基板に窪みをエッチング形成した。ＥＤＰは、エ
イチレンジアミン（約５００ｍｌ）、ピロカテコール
（約１６０ｇ）、水（約１６０ｇ）、ピラジン（約１
ｇ）を含有する。ＥＤＰ浴は約１１５℃に保持した。エ
ッチング工程の前に、先ず基板の上面に厚さ約２００ｎ
ｍの熱酸化膜（ＳｉＯ2 ）を形成した。この酸化膜をマ
スクしてエッチングし、長方形の領域を形成した。この
領域を深さ方向に約１０μｍエッチングして上面に長さ
約２３μｍの正方形領域を形成した。各側面は個々の開
口部から対照的に長さ約９μｍの正方形基底まで延びて
いた。
【００５４】台形ブロックの作製において、エピタキシ
ャル成長２インチｎ型ガリウム砒素ウェハを、セルフア
ライン用ブロックの形成基板として準備した。先ずブロ
ック上面の自然酸化膜を脱着法により除去した。脱着
は、ウェハを温度約７００℃で砒素含有雰囲気に曝すこ
とにより行った。脱着を行った後、上面上に、ドープし
た（doped)またはドープしない（undoped)のアルミニウ
ム砒素の犠牲層を厚さ１μｍに成長させた。次ぎに、こ
のアルミニウムガリウム砒素層上に、ＭＢＥ法により厚
さ約１０．７μｍのシリコンドープしたガリウム砒素を
成長させた。シリコンドープ濃度は約１０18原子／ｃｍ
3 であった。次ぎに、フォトレジストでＭＢＥ成長層の
上面をパターニングした。
【００５５】このＭＢＥ成長層の上面のパターニングの
ために、ＭＢＥ成長ガリウム砒素層の上面にフォトレジ
スト層を厚さ約１．６μｍに塗布した。用いたフォトレ
ジストはShipley 社製のAZ1400-31 である。パターニン
グ工程として更に、少なくとも露光、現像、ベーキング
を行った。このベーキングは温度約１２０℃で約１時間
行いフォトレジスト層をハードベークした。以上のパタ
ーニング工程により上面上のフォトレジストの露光部に
約３５μｍ×２４μｍの長方形が複数形成された。
【００５６】パターニング完了後、非露光部をエッチン
グすることにより、アルミニウム砒素犠牲層に付着した
台形ブロックを形成した。ブロックと窪みとが良好に嵌
合するためには、個々のブロックが実質的に同一形状で
なければならない。そのために、本実施例においては種
々の濃度および方法によりウェットエッチングの実験を
行った。
【００５７】
【外２】
【００５８】ウェットエッチングでこのように全く異な
る輪郭（メサおよび逆メサ）が得られるのは、ガリウム
砒素には異なる２組の｛１１１｝面があるからである。
｛１１１｝Ａ面すなわち｛１１１｝ガリウム面は、表面
にあるガリウム原子１個の下に３個の砒素原子が結合し
ている。｛１１１｝Ｂ面すなわち｛１１１｝砒素面は、
表面にある砒素原子１個の下に３個のガリウム原子が結
合している。｛１１１｝面の各砒素原子は一対のダング
リング電子を持ち露出している。このようなダングリン
グ電子は｛１１１｝Ａ面の構造には存在しない。その結
果、｛１１１｝Ｂ面は｛１１１｝Ａ面よりもエッチング
速度が速くなる傾向があり、形成されるブロックが逆メ
サ形状になり、この逆メサ形状は一般にシリコン基板上
にエッチング形成された窪みとは合致できない。
【００５９】
【外３】
【００６０】マスク方位（alignment)に加えて、エッチ
ャント濃度が各ガリウム砒素ブロックの形状に影響を及
ぼした。本実施例においては、ＭＢＥ成長ガリウム砒素
層については、燐酸、過酸化水素、および水（Ｈ2 ＰＯ
3 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ）の溶液が確実なエッチャントで
あった。このエッチャントを用いた場合、燐酸に対する
過酸化水素および水の添加量によって３通りの異なる輪
郭が形成された。燐酸が低濃度（Ｈ2 ＰＯ3 ：Ｈ
2 Ｏ2 ：Ｈ2 Ｏ＝１：１：４０）の場合には、ブロック
頂部面とその対応側面との角度が３０°である台形すな
わちメサ形輪郭が形成された。エッチャント溶液濃度を
更に低くすると、約１０°〜２０°の角度の浅い台形す
なわちメサ形輪郭が形成された。このように浅い輪郭が
形成されたのは、｛１１１｝Ｂ面内でのエッチング反応
が輸送律速であったためであると考えられる。
【００６１】
【外４】
【００６２】過酸化水素に対する燐酸の比率を高めて
３：１にすると、上記実験の場合と同様の輪郭が得られ
たが、一般に側面は粗面になった。この粗面は本発明に
は好都合な表面であった。上記実施例の変更例として、
同様のエッチャント（Ｈ2 ＰＯ3 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝
１：１：３０）によりアルミニウムガリウム砒素ＭＢＥ
成長層からアルミニウムガリウム砒素ブロックを良好に
形成することができた。このエッチャントにより、アル
ミニウムガリウム砒素ＭＢＥ成長（ｘ＝０．１、Ａｌx
Ｇａ1-x Ａｓ）の場合、〔１１０〕方向に平行な内向き
に傾斜した輪郭が得られた。深さ方向エッチング速度は
ガリウム砒素ＭＢＥ成長層とほぼ同じであった。しか
し、アルミニウム砒素が存在することによって、｛１１
１｝Ｂ面のエッチングが反応速度律速になり増加した。
ｘ＝０．１、Ａｌx Ｇａ1-x Ａｓはガリウム砒素に比べ
て｛１１１｝Ｂ面の反応性が高いため、このエッチャン
トにより内向きに傾斜した輪郭が形成された。
【００６３】ウェットエッチングの他に、イオンミリン
グによってもガリウム砒素台形ブロックを形成した。Ｍ
ＢＥ成長ガリウム砒素層をイオンミリングすると、頂部
面と対応側面との角度が約６８°〜９０°の範囲にある
外向きに傾斜した輪郭が得られた。この角度は、ＭＢＥ
成長層の上面の法線に対するイオンビーム角度を約０°
〜２５°の範囲にして得られた。一般にビーム角度が大
きい（９０°に近い）と、鉛直またはほぼ鉛直の輪郭が
得られた。イオンミリング中は、基板を中心軸の回りに
回転させる必要があった。他の処理条件としては、アル
ゴンガスをエッチャントとし、圧力は約５０ｍTorr、イ
オンエネルギーは約１０００Ｖ、そしてイオンミリング
速度は７分当たり１μｍであった。このミリングで、フ
ォトレジストマスクの側方エッチング速度は７０分当た
り約５μｍであり、角度約６８°のサイドウォールが形
成された。ガリウム砒素とフォトレジストとの選択比は
約３：１であった。この実施例においては、イオンミリ
ングはほぼ一定したガリウム砒素ブロックが形成できた
ので、ウェットエッチングよりも有効であった。
【００６４】最終浴として濃度Ｈ2 ＰＯ3 ：Ｈ2 Ｏ2 ：
Ｈ2 Ｏ＝１：１：３０のものを用いてガリウム砒素およ
びアルミニウム砒素の残留酸化物を除去した。これらの
酸化物は典型的にはアルミニウム砒素をエッチング浴ま
たはイオンミリングで処理中に生成したものである。次
ぎに、フッ酸を用いてこの酸化物層（典型的には粗い褐
色層）を除去した。一般に、これらの酸化物層はアルミ
ニウム砒素犠牲層のフッ酸（ＨＦ）エッチングの作用の
障害になる。
【００６５】酸化物層を除去した後に、ＨＦ溶液により
アルミニウム砒素犠牲層を選択エッチングしてガリウム
砒素ブロックをリフトオフする。詳しくは、Ｈ2 Ｏ：Ｈ
Ｆ＝約５：１の濃度のＨＦ溶液を用いて犠牲層をエッチ
ングし、ブロックをリフトオフした。基板上になお残留
するブロックがあっても、恐らく表面張力により、基板
表面から溶液中に機械的に離脱させることができる。離
脱したブロックは、基底寸法が約２２μｍ×２３μｍで
あった（設計寸法は２４μｍ×２４μｍ）。
【００６６】ブロックを基板から分離した後、テフロン
ピペットを用いてガリウム砒素ブロック群からＨＦ溶液
を実質的に除去した。残留ＨＦは水でリンスして除去し
た。このリンス処理によりブロックと水を含む混合物が
得られた。次ぎに、アセトン等の不活性な溶液で水を置
換することにより、ブロック表面の酸化を抑制した。こ
の不活性溶液中に入るとブロックは凝集（クラスター
化）して溶液表面に浮上するか逆に溶液底部に沈積す
る。このクラスターは、肉眼で見えることが多く、後に
行う搬送工程の効果を下げるので、溶液を超音波振動で
機械的に攪拌して分離した。
【００６７】次に、ガリウム砒素ブロックを含んだ不活
性溶液をシリコン基板の上面上に均一に搬送した（注い
だ）。詳しくは、ピペットを用いてこの溶液を基板の上
面に搬送した。溶液の搬送は実質的な層流を形成する速
度で行った。この層流により、ブロックは基板の上面上
を転がりおよび／または滑ってゆき、台形輪郭を介して
窪みにセルフアラインした。一般に搬送速度は、ブロッ
クを含んだ溶液を基板表面で均一に流す速度とすべきで
あって、且つ既に窪み内に配置されたブロックは離脱さ
せない速度とすべきである。
【００６８】イオンミリングで作製したブロックは、ウ
ェットエッチングによるブロックよりも歩留り（収率）
が高かった。イオンミリングによるブロックはほぼ一定
の輪郭を持っており、溶液がほぼ蒸発し終わるまでに基
板上の窪みの９０％以上にセルフアラインして挿入され
た。溶液の蒸発が進むにつれて、表面張力によってブロ
ックの一部が窪み内から引き出されることが多くなる。
蒸発完了後に充填状態になっている窪みは約３０〜７０
％である。この歩留り低下の対策は、蒸発中の表面張力
が小さい液体を用いること、あるいは表面張力を実質的
に解消する超臨界的な乾燥方法を用いることである。あ
るいは、溶液が蒸発する前にブロックを窪み内に接合す
ることにより、歩留りを固定することもできる。
【００６９】図１４に、本実施例によりシリコン基板１
５０の窪み内に配置されたガリウム砒素ブロックの写真
を示す。各窪みの頂部１５３は正方形で長さが約２３μ
ｍである。図示したように、写真には窪み１５５、シリ
コン基板１５７、および台形ブロック１５９も示されて
いる。本発明の実施例の作用を更に説明するために、図
１５の写真に発光ダイオード１７０を示す。この写真に
は、シリコン基板１７３およびガリウム砒素ＬＥＤ１７
５が示されている。ガリウム砒素ＬＥＤは電気的バイア
ス下で赤外線を放射した。ＭＢＥ層上に成長した個々の
ガリウム砒素ＬＥＤは、Ｎ＋ガリウム砒素キャップ層
（厚さ約１００ｎｍ）、Ｎ＋Ａｌ0.1 Ｇａ0.9 Ａｓ輸送
層（厚さ約１μｍ）、Ｐ−活性層（厚さ約１μｍ）、お
よびＰ＋バッファ層（厚さ約１μｍ）を含んでいた。ガ
リウム砒素ＬＥＤには更に個々のブロックの頂部に、図
１６に示したように、電圧印加用のリングメタライズド
コンタクト４００と光出力用の開口４０３とが必要であ
る。図１７に示したように、電流−電圧（Ｉ−Ｖ）曲線
には図１５のガリウム砒素構造について典型的なｐ−ｎ
接合が現れている。
【００７０】ガリウム砒素／アルミニウム砒素共振トン
ネルダイオード（ＲＴＤ）もシリコン上に組み付けた。
ＭＢＥ層上に成長させたＲＴＤはガリウム砒素井戸（深
さ約５．０ｎｍ）が２つのアルミニウム砒素バリア（深
さ約２．５ｎｍ）の間にあった。シリコンに組み付けた
上記ＲＴＤについての電流−電圧特性６００は、図１８
に示したように、ＶPEAK＝２．０Ｖにおいて適正な負の
微分抵抗（ＮＤＲ：negative defferential resistanc
e）が現れている。この電圧において、ピーク対バレー
比（山谷比）は約２．５であった。ＮＤＲ領域において
ＲＴＤにバイアス負荷した後に測定された発振周波数
（ｒｆ）は約１００ＭＨｚに限定されていた。バイアス
回路の外部キャパシタンスおよび外部インダクタンスに
よって周波数が上記のように限定された。
【００７１】以上ではシリコン基板上にガリウム砒素ブ
ロックを組み付ける場合について説明したが、これは単
なる一例に過ぎない。図示したように、本発明はシリコ
ン基板上にガリウム砒素ダイオードを形成する際にも適
用できる。もう一つの実用対象としては、ガリウム砒素
レーザをシリコン集積回路に組み付ける場合がある。各
シリコンチップを集積光学検知器と共に極めて高いビッ
トレートの光学チャネル上で他のチップに接続すること
ができる。他の用途として、マイクロ波用にシリコン集
積回路にマイクロ波ガリウム砒素デバイスを組み付ける
ことができる。更に別の用途として、微細構造をプラス
チックシートに組み付けて活性液晶ディスプレー（ＡＬ
ＣＤ：active lquid crystal display）等を形成するこ
ともできる。この用途の場合、プラスチックシートはス
タンピング、射出成形等の方法で作製できる。本発明の
利点の一つとして、従来のメタライゼーションその他の
プレーナ表面上の処理方法を用いて、基板上のブロック
間および／またはブロックと他のデバイスとの間で集積
電子デバイス同士またはその一部同士を相互に接続する
ことができる。本発明の考え方は、大きい基板上へ組み
付けるどのようなタイプの微細構造にも適用できる。
【００７２】以下の実施例においては、寸法の混在する
成形ブロックを必要とするような種々の用途に対する本
発明の方法および構造の一般的な作用および有効性を示
すために、質量が２．５桁異なる２種類の寸法のシリコ
ン台形ブロックを用いてシリコン基板上に微細構造を組
み付ける例を説明する。第１のシリコンサンプルでは、
大寸法の台形ブロックとして、２回回転対称形で、大き
い方の面の寸法を約１．０ｍｍ×１．２ｍｍ、深さを約
２３５μｍとし、窪みをこの大寸法台形の寸法に対応し
たものとした。第２のシリコンサンプルでは、小寸法台
形のブロックとして、４回回転対称形で、大きい方の面
の寸法を約１５０μｍ×１５０μｍ、深さを約３５μｍ
とし、窪みをこの小寸法台形の寸法に対応したものとし
た。どちらの実験でも、本発明の方法および構造により
高い充填率が得られた。
【００７３】どちらのシリコンサンプルでも、スラリー
を基板上に循環させる装置を用いて、シリコン成形ブロ
ックと不活性流体を含んだ混合物すなわちスラリーを、
ブロックに対して相補的な形状を持った窪みを設けたシ
リコン基板の上面上を搬送した。各シリコンサンプル用
の窪みを持つシリコン基板を作製する際に、水酸化カリ
ウム（ＫＯＨ）の溶液により台形輪郭あるいは逆截頭ピ
ラミッド形状の窪みを形成した。この溶液により形成し
た台形輪郭あるいは逆截頭ピラミッド形状は、大きい方
の面が横幅を持つ上面で、そこから側面が基板上面に対
して約５５°で内向きに傾斜していた。台形輪郭は｛１
１１｝面と｛１００｝面との選択比（１：２００）によ
り得られたものである。すなわち、｛１１１｝面は｛１
００｝面に対して約１：２００の比率でエッチングが遅
い。
【００７４】このシリコンサンプルにおいては、長方形
の開口を持つマスクを用いてＫＯＨ溶液により厚さ約５
００μｍのシリコンウェハ（全体の面積５ｃｍ×５ｃ
ｍ）中に台形の窪みをエッチング形成した。ここで用い
たＫＯＨエッチャント溶液はＫＯＨ：Ｈ2 Ｏ＝１：２
（重量比）で、温度約８０℃であった。エッチング工程
に先立って、先ず基板の上面上に窒化シリコン（ＳｉＮ
x ）マスクを形成した。
【００７５】この窒化シリコン層をマスキングおよびエ
ッチングして台形の窪みを形成した。台形窪みの深さは
シリコン基板のエッチング時間の長さによって決まる。
シリコン基板のエッチング時間が適正であれば、形状お
よび寸法がブロックと同一である窪みを形成できる。第
１のシリコンサンプル用には、頂部面が約１．０ｍｍ×
１．２ｍｍ、深さ約２３５μｍで、大寸法台形ブロック
に対して相補的な大寸法の窪みが、約２３分のエッチン
グにより得られた。このマスクは、窪みに対応して種々
のテストパターンに配置された１９１個の開口を持つ。
【００７６】第２のシリコンサンプル用には、頂部面が
約１５０μｍ×１５０μｍ、深さ約３５μｍで、小寸法
台形ブロックに対して相補的な小寸法の窪みが、約３０
分のエッチングにより得られた。このマスクは、開口が
６４個×６４個（４，０９６個の窪みに対応）、間隔３
００μｍで単純に配列している。両方のシリコンサンプ
ル用の各基板においては、微細構造の組み付け中を通し
て、窒化シリコンマスクは基板から除去せずに基板上に
残しておいた。
【００７７】第１シリコンサンプル用の大寸法台形ブロ
ックの作製においては、厚さ約２３５μｍの片面研摩２
インチシリコンウェハを、セルフアライン用成形ブロッ
クの形成用基板とした。この例では、シリコンウェハ自
体が、台形ブロックを形成する素材としてのブロック層
である。ウェハの研摩底面および非研摩上面の両方に、
ＳｉＮx 層を厚さ約０．４μｍに堆積させた。ウェハの
非研摩上面上のＳｉＮx 層は犠牲層となり、ウェハの研
摩底面上のＳｉＮx 層はマスク層となる。次に、ウェハ
の研摩底面上にあるＳｉＮx 層をフォトレジストでパタ
ーニングした。
【００７８】ウェハ研摩底面上のＳｉＮx 層のパターニ
ングのために、このＳｉＮx 層上にフォトレジストを塗
布した。パターニング工程には更に、少なくともフォト
レジストの露光、現像、およびベーキングの各工程が含
まれる。このベーキングは温度約１２０°で約１２０分
間行い、フォトレジスト層をハードベークした。このパ
ターニング工程により、複数の正方形（または長方形）
が形成された。パターニング後に、露光領域をエッチン
グすることにより、ＳｉＮx 犠牲層に付着した台形ブロ
ックが形成された。
【００７９】第２シリコンサンプル用の小寸法台形ブロ
ックの作製においては、ＳＯＩウェハを、セルフアライ
ン用成形ブロックの形成用基板とした。ここで用いたＳ
ＯＩウェハは、厚さ約３５μｍのＳＯＩ層が厚さ約０．
４μｍの二酸化シリコン（ＳｉＯ2 ）層により基板の残
部から隔離されている。厚さ３５μｍのＳＯＩ層が、台
形ブロックを形成する素材としてのシリコンブロック層
である。厚さ０．４μｍのＳｉＯ2 層が犠牲層である。
厚さ３５μｍのシリコンブロック層上にＳｉＮx 層を厚
さ０．４μｍに堆積させ、フォトレジストでパターニン
グした。
【００８０】ウェハの上面にあるＳｉＮx 層のパターニ
ングのために、このＳｉＮx 層上にフォトレジスト層を
塗布した。パターニング工程には更に、少なくともフォ
トレジストの露光、現像、およびベーキングの各工程が
含まれる。このパターニング工程により、フォトレジス
トの露光部分に約１５０μｍ×１５０μｍの長方形が複
数形成された。パターニング後に、非露光領域をエッチ
ングすることにより、ＳｉＯ2 犠牲層に付着した台形ブ
ロックが形成された。
【００８１】シリコンについてＫＯＨ：Ｈ2 Ｏエッチン
グ溶液中でのエッチング速度が最も遅い面は｛１１１｝
面であり、これによりエッチングが停止して成形ブロッ
クの傾斜側面が形成されると考えられる。各シリコンサ
ンプルにおいて、ブロックを画定するために用いるマス
クは適当な結晶軸に方位合わせ（アライン）しなくては
ならない。図２１に示したように、マスクを用いてシリ
コン台形ブロックを形成した。台形ブロックはマスク上
で対角線が交わるところに形成される。この図で対角線
の幅はシリコンブロック層の厚さの２倍でなくてはなら
ない。大寸法の台形ブロックについては、ａ＝０．２ｍ
ｍ、ｔ＝２３５μｍであり、一方、小寸法の台形ブロッ
クについては、ａ＝０ｍｍ、ｔ＝３５μｍである。
【００８２】このシリコンブロック層全体がエッチング
された時に、コーナー部が正確に形成されるのと同時
に、エッチングは完了する。この時点を超えてエッチン
グを続けると、台形ブロック全体の寸法は変わらない
が、コーナー部が若干丸くなる。幾何学的な関係から、
成形ブロックの頂部面の幅はシリコンブロック層の厚さ
の少なくとも３√２倍でなくてはならない。この理由
で、この方法により作製するブロックの形状比（アスペ
クト比）が制限される。このマスクパターンは、ブロッ
クコーナー部間に間隔が無いと、シリコン面積の５０％
までを使うことになる。
【００８３】大寸法ブロックの第１シリコンサンプルで
は、エッチング後のシリコンウェハを濃厚ＨＦエッチン
グ溶液中に入れて、成形ブロックをＳｉＮx 犠牲層から
分離すると共に、残留ＳｉＮx をマスク層から分離す
る。小寸法ブロックの第２シリコンサンプルでは、エッ
チング後のＳＯＩウェハを同様に濃厚ＨＦエッチング溶
液中に入れて、成形ブロックをＳｉＯ2 犠牲層から分離
すると共に、残留ＳｉＮx をマスク層から分離する。こ
のＨＦエッチング溶液は、シリコン成形ブロックはエッ
チングはせずに、ＳｉＯ2 およびＳｉＮx を選択エッチ
ングして成形ブロックを分離する。詳しくは、ＨＦ：Ｈ
2 Ｏ＝約１：１の濃度のＨＦ溶液を用いて犠牲層および
残留ＳｉＮx 層をエッチングして成形ブロックを分離し
た。
【００８４】全ての成形ブロックを溶液内で分離した後
に、ＨＦをデカントし、水を加えた。第１シリコンサン
プルについては、水と大寸法成形ブロックにより混合物
すなわちスラリーを形成した。しかし、第２シリコンサ
ンプルについては、メタノールと小寸法ブロックにより
混合物すなわちスラリーを形成した。シリコンは疎水性
なので、質量の小さい小寸法ブロックは水の表面に浮上
する傾向があった。大寸法ブロックは質量が大きいので
上記の問題が無かった。メタノールは極性と無極性の両
方の性質があるので、小寸法ブロックは浮上せずにこの
流体内に沈潜する。これらのシリコンサンプルが示した
ように、スラリーに用いる流体の選択は特に成形ブロッ
クの質量に依存する。第１シリコンサンプルでは、約５
００個の大寸法成形ブロックと水（約５リットル）を含
む混合物を装置（直径約５インチ）内に装入した。基板
は約５ｃｍ×５ｃｍで、種々の形状の窪みを１９１個持
っていた。初期には、シリコン表面は全て疎水性である
ため、小さい気泡が大寸法成形ブロックおよび基板上の
窪みに付着する傾向があった。約５滴という少量の界面
活性剤を水（１：１００，０００）に加えると、シリコ
ン表面の疎水性が低下し、成形ブロックおよび窪みに気
泡が付着しなくなった。基板をある角度だけ傾けて、方
位の合わないブロックを滑り落とした。基板を振動させ
且つ適正な向きにすることにより、孔をブロックが充填
する速度が高まった。台形ブロックはテーパ付き形状を
しているため、ほとんど全てのブロックが大きい方の面
を上にして流体中を降下した。そのため、ブロックは基
板上に着地したときに窪みを充填するための適正な向き
になっており、充填速度が向上する。この第１シリコン
サンプルについて実験を繰り返したところ、約４．５分
で１９１個全ての窪みが充填されて充填率１００％にな
った。
【００８５】第２シリコンサンプルでは、約３０，００
０個の小寸法成形ブロックとメタノール（約０．５リッ
トル）を含む混合物を装置内に装入した。基板は約５ｃ
ｍ×５ｃｍであり、基板中央の３ｃｍ×３ｃｍに６４個
×６４個（４，０９６個）の窪み配列を持っていた。第
１シリコンサンプルの場合と同様の仕方で装置を運転
し、約１５分後に約７０％の飽和充填率が得られた。
【００８６】成形ブロックの大きい方の面が粗面である
場合には、充填率が向上した。ブロックの大きい方の面
が平滑面である場合には、成形ブロックが平滑な基板面
に付着し易いために基板上でのブロックの運動が少なく
なり、このように付着したブロックを引き離すには流体
の流れでは不十分であった。第１シリコンサンプルで
は、大寸法成形ブロックは大きい方の面が非研摩のウェ
ハ底面であり粗面であるため、上記の問題はなかった。
大きい方の面が回路またはコンタクトパッドのような特
徴を持つ成形ブロックは、充填率を高めるこの粗面を持
つ。
【００８７】窪みがある基板上面を粗面化することによ
っても、充填率を向上することができる。ＳｉＮx マス
クを分離した後に、基板を約０．５μｍのＡｌ2 Ｏ3 粉
末で表面粗さが０．３μｍになるまで（約１〜２分）ラ
ップ研摩した。基板を粗面化した後は、全ての方位のブ
ロックが基板から簡単に分離した。小寸法ブロックの第
２シリコンサンプルにおいてラップ研摩した基板を用い
ると、装置内で約１５分で約９０％の飽和充填率が達成
された。この第２シリコンサンプルで繰り返し実験を行
ったところ、小寸法ブロックについて９０％の充填率が
安定して得られることが分かった。
【００８８】特に小寸法ブロックについて更に充填率を
高めるために、基板を適正にエッチングすること、およ
び充填の障害となり得る粒子を基板および溶液から除去
することに配慮しなくてはならない。例えば、充填に対
する障害が起きるのは、窪みの底部がＫＯＨエッチング
により粗面化した場合、あるいはラップ研摩中に粉末粒
子が窪み内に堆積した場合である。窪みの底部が不揃い
なのも、ブロックが窪みに入る妨げになったり、あるい
はブロックが窪みを充填する妨げになったりする。ま
た、基板の窪みの深さが不十分な場合は、ブロックが窪
みの縁から上に突き出てしまい流体の流れで簡単に取り
外されてしまうため、高い充填率は得られなかった。オ
ーバーエッチングされた窪みの頂部の幅寸法が同じであ
れば、窪みの底部の幅寸法は深さが増加するほど小さく
なる。そうなると、オーバーエッチングされた窪みを充
填しているブロックは小さい方の基底面ではなく稜線だ
けが基板と接触する。窪みはアンダーエッチングでもオ
ーバーエッチングでもない場合が、高い充填率が得られ
る最適な状態である。
【００８９】セルフアライン可能なデバイスのための特
有な輪郭についても一般的に表現できる。この特有な輪
郭は、単に説明のためだけであれば、例えば基板上の窪
み構造に対応した単一のブロック構造であると表現でき
る。このブロック構造としては種々の形状があり、例え
ば円筒形、長方形、正方形、六角形、ピラミッド形、Ｔ
形、腎臓形、等である。このブロック構造には、望みの
方位にセルフアラインし易い幅、長さおよび高さがあ
る。また、数種類の構造を混合物（溶液とブロック）中
に存在させ、基板上にはこれらの種類に対応する接合場
所を具えておくこともできる。
【００９０】以上、本発明を図面および実施例により詳
細に説明したが、これは発明の明瞭な理解のためであ
り、本発明の範囲内で何らかの変更あるいは改訂を行え
ることは明白である。以上本明細書内の記載は説明のた
めのものであり、限定するものではない。本願の開示を
参照すれば、多種多様な変更態様が当業者には理解され
る。本発明はガリウム砒素デバイスをシリコン基板上に
組み付ける等の用途に適用できるが、これは単なる例示
である。本発明は以上の説明に限定されず、特許請求の
範囲の記載にのみ限定される。
【図面の簡単な説明】
【図１】図１は、本発明の方法に用いる分子線エピタキ
シー（ＭＢＥ）成長ガリウム砒素層を持つガリウム砒素
ウェハを示す断面図である。
【図２】図２は、分子線エピタキシー成長ガリウム砒素
層をエッチングして形成したガリウム砒素台形ブロック
を示す断面図である。
【図３】図３は、逆台形ブロックを示す断面図である。
【図４】図４は、ガリウム砒素ブロックのリフトオフ工
程を示す断面図である。
【図５】図５は、中間基板を用いた別のリフトオフ工程
を示す断面図である。
【図６】図６は、図５の工程に代わるリフトオフ工程を
示す断面図である。
【図７】図７は、個々のガリウム砒素ブロックが基板上
にセルフアラインする状態を示す断面図である。
【図８】図８は、図１〜４および７に示した方法により
シリコン基板上に微細構造を組付けた一態様を示す断面
図である。
【図９】図９は、シリコン基板上に微細構造を組み付け
た別の態様を示す断面図である。
【図１０】図１０は、シリコン基板上に微細構造を組み
付けてガリウム砒素ダイオードを形成した態様を示す断
面図である。
【図１１】図１１は、シリコン基板上に微細構造を組み
付けてガリウム砒素ダイオードを形成した別の態様を示
す断面図である。
【図１２】図１２は、シリコン基板上に微細構造を組み
付けてガリウム砒素ダイオードを形成した更に別の態様
を示す断面図である。
【図１３】図１３は、成形ブロックの例を示す斜視図で
ある。
【図１４】図１４は、組み付けた微細構造を示す、基板
上に形成された微細パターンの写真である。
【図１５】図１５は、作動中のフォトダイオードを示
す、基板上に形成された微細構造の写真である。
【図１６】図１６は、ガリウム砒素ブロック上のメタラ
イズドリング層を示す、基板上に形成された微細パター
ンの写真である。
【図１７】図１７は、ガリウム砒素ダイオードの電流・
電圧関係を示すグラフである。
【図１８】図１８は、ガリウム砒素共振型トンネルダイ
オードの電流・電圧関係を示すグラフである。
【図１９】図１９は、成形ブロックを作製する別の態様
の方法のために窒化シリコン層を堆積させたシリコンウ
ェハを示す断面図である。
【図２０】図２０は、成形ブロックを作製する更に別の
態様の方法のためにシリコン基板上の絶縁層上のＳＯＩ
層を有するＳＯＩ基板を示す断面図である。
【図２１】図２１は、シリコンの成形ブロックを作製す
るために用いるマスクを示す配置図である。
【図２２】図２２は、基板上に微細構造を組み付ける装
置を示す配置図である。
【符号の説明】
１０…ガリウム砒素ウェハ １３…犠牲層 １５…上面 １７…ガリウム砒素層 １９…ガリウム砒素ブロック ２１…フォトレジスト層 ５０…シリコン基板 ５３…上面 ５５…窪み ７３…表面 ７５…共晶層 ９０…ガリウム砒素発光ダイオード（ＬＥＤ） ９３…シリコン基板 ９５…ガリウム砒素ブロック ９７…メタライズド表面 １０１…ｐ型ガリウム砒素層 １０３…ｎ型ガリウム砒素層 １０５…共晶層 １２０…ガリウム砒素構造 １２３…テーパ付きアパーチャ開口 １２５…基板 １２７…ガリウム砒素ブロック １３１…上面メタライズド層 １３３…絶縁層１３３ １３５…リングコンタクト層 １３７…棚状部 １３９…発光（レーザ放射）アパーチャ １４１…光ファイバーケーブル １５０…シリコン基板 １５３…頂部 １５５…窪み １５７…シリコン基板 １５９…台形ブロック １７０…発光ダイオード １７３…シリコン基板 １７５…ガリウム砒素ＬＥＤ ２００…ガリウム砒素発光ダイオード（ＬＥＤ） ２０３…シリコン基板 ２０５…ガリウム砒素ブロック ２０７…メタライズドリングコンタクト ２０９…ｐ型ガリウム砒素層 ２１１…ｎ型ガリウム砒素層 ２１３…共晶層 ２５０…中間構造 ２５５…間隙 ２５３…ワックス層 ２５７…中間基板 ２６１…中間基板表面 ２６３…裏面 ２６５…メタライズドリングコンタクト ２６７…フォトレジスト層 ３００…長方形 ３０３…八角形 ３０５…円形 ４００…リングメタライズドコンタクト ４０３…光出力用開口 ７００…シリコンウェハ ７０３…ブロック層 ７０５…底面 ７０７…上面 ７０９…犠牲層 ８００…ＳＯＩ基板 ８０３…シリコン基板 ８０５…上面 ８０７…犠牲層 ８０９…ブロック層 ８５０…マスク ８５５…台形ブロック ８６０…台形ブロック８５５の大きい方の面 ９００…装置 ９０３…容器 ９０５…ポンプ ９０７…受容槽 ９０９…導管 ９１１…基板 ９１３…流入部 ９１５…流出部 ９１７…コラム部 ９１９…ホルダー ９２１…漏斗状底部 ９２５…基板（ガリウム砒素、シリコン等の基板） ９２７…犠牲層 ９２９…成形ブロック ９３１…デバイス層 ９３３…マスク層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年８月１日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図４】
【図８】
【図３】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18 Ｈ０１Ｌ 31/10 Ａ (72)発明者 シ−ジェン ジェイ．イェ アメリカ合衆国，カリフォルニア 94709, バークレー，オックスフォード ストリー ト 1438

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 上面に少なくとも１つの窪みを有する基
    板上に微細構造を組み付ける方法であって、 複数の成形ブロックを流体中に入れてスラリーを形成す
    る工程、および上記成形ブロックの少なくとも１つが上
    記窪み内に所定方位で配置され且つ上記成形ブロックが
    個々のテーパ付き縁部で上記所定方位で上記窪み内に嵌
    合するような速度で、上記スラリーを上記基板上に循環
    させる工程を含む方法。
  2. 【請求項２】 前記成形ブロックが個々に少なくとも１
    つの電子デバイスを含む請求項１記載の方法。
  3. 【請求項３】 前記成形ブロックが個々に電子デバイス
    の一部を含む請求項１記載の方法。
  4. 【請求項４】 前記基板が、シリコンウェハ、プラスチ
    ックシート、ガリウム砒素ウェハ、ガラス基板、および
    セラミック基板から成る群から選択される請求項１記載
    の方法。
  5. 【請求項５】 前記流体が、水、アセトン、およびアル
    コールから成る群から選択される不活性流体である請求
    項１記載の方法。
  6. 【請求項６】 前記成形ブロックが個々に台形輪郭を持
    つ請求項１記載の方法。
  7. 【請求項７】 前記基板の前記窪みが個々に前記成形ブ
    ロックに対して相補的なほぼ台形である請求項６記載の
    方法。
  8. 【請求項８】 前記基板上での前記循環をガスにより行
    う請求項１記載の方法。
  9. 【請求項９】 前記ガスが窒素を含む請求項８記載の方
    法。
  10. 【請求項１０】 前記成形ブロックが個々に半導体材料
    を含む請求項１記載の方法。
  11. 【請求項１１】 前記ブロックが個々に截頭ピラミッド
    形状であり、該截頭ピラミッド形状は基底と、該基底か
    ら頂部まで隆起した側面とを有する請求項１記載の方
    法。
  12. 【請求項１２】 前記基底が長方形であり、前記側面が
    ４つある請求項１１記載の方法。
  13. 【請求項１３】 前記基底が正方形である、前記側面が
    ４つある請求項１１記載の方法。
  14. 【請求項１４】 前記ブロックは個々に、長さが約５μ
    ｍ〜約２０００μｍ、幅が約５μｍ〜約２０００μｍ、
    該基底から該頂部までの厚さが約２μｍ〜約５００μｍ
    である請求項１２または１３記載の方法。
  15. 【請求項１５】 前記基板上での前記スラリーの循環を
    ポンプで行う請求項１記載の方法。
  16. 【請求項１６】 機械的手段を用いて前記スラリーを前
    記基板上を移動させれる請求項１記載の方法。
  17. 【請求項１７】 集積回路部分を含む微細機械加工され
    たブロックを搬送する方法であって、 ブロックを少なくとも１つ流体中に入れ、該ブロックを
    所定位置まで搬送する工程を含む方法。
  18. 【請求項１８】 前記ブロックをポンプで搬送する請求
    項１７記載の方法。
  19. 【請求項１９】 前記ブロックをバブルポンプで搬送す
    る請求項１７記載の方法。
  20. 【請求項２０】 前記ブロックをジェットポンプで搬送
    する請求項１７記載の方法。
  21. 【請求項２１】 前記ブロックが基板の窪みにセルフア
    ラインする請求項１７記載の方法。
  22. 【請求項２２】 前記ブロックがエッチングにより形成
    されたブロックである請求項１７記載の方法。
  23. 【請求項２３】 機械的手段を用いて前記ブロックを前
    記流体中に移動させる請求項１７記載の方法。
  24. 【請求項２４】 混成集積回路を形成する方法であっ
    て、 上にある第１電子デバイス部分と、第２電子デバイス部
    分とを含む第１テーパ付き成形ブロックを用意する工
    程、 前記第１テーパ付き成形ブロックを基板の第１窪み内に
    配置する工程、および前記第１テーパ付き成形ブロック
    を前記第２電子デバイス部分に接続する工程であって、
    該接続をメタライゼーションにより行う工程を含む方
    法。
  25. 【請求項２５】 前記第２電子デバイス部分が前記基板
    上に配置される請求項２４記載の方法。
  26. 【請求項２６】 前記基板の第２窪み内に配置された第
    ２テーパ付き成形ブロック上に、前記第２電子デバイス
    部分を配置する請求項２４記載の方法。
  27. 【請求項２７】 前記基板上に配置された第３電子デバ
    イス部分を前記第１電子デバイス部分または前記第２電
    子デバイス部分に接続する請求項２６記載の方法。
JP16663396A 1995-06-07 1996-06-07 基板上に微細構造を組み付ける方法 Pending JPH09120943A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US485478 1995-06-07
US08/485,478 US5824186A (en) 1993-12-17 1995-06-07 Method and apparatus for fabricating self-assembling microstructures

Publications (1)

Publication Number Publication Date
JPH09120943A true JPH09120943A (ja) 1997-05-06

Family

ID=23928338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16663396A Pending JPH09120943A (ja) 1995-06-07 1996-06-07 基板上に微細構造を組み付ける方法

Country Status (6)

Country Link
US (1) US5824186A (ja)
EP (1) EP0747948A3 (ja)
JP (1) JPH09120943A (ja)
CN (2) CN1059290C (ja)
AU (1) AU708552B2 (ja)
CA (1) CA2177219A1 (ja)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217411A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
JP2001217245A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
JP2001332383A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
JP2002015866A (ja) * 2000-06-30 2002-01-18 Seiko Epson Corp 有機ｅｌ表示体の製造方法
JP2002026285A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2002026440A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 素子実装方法と光伝送装置
JP2002076436A (ja) * 2000-08-29 2002-03-15 Kyocera Corp Ｌｅｄアレイ
JP2002082632A (ja) * 2000-07-07 2002-03-22 Seiko Epson Corp 有機ｅｌ表示体及びその製造方法、孔開き基板、電気光学装置及びその製造方法、並びに電子機器
JP2002536695A (ja) * 1999-02-05 2002-10-29 エイリアン・テクノロジイ・コーポレーション アセンブリを形成するための装置および方法
JP2002537656A (ja) * 1999-02-16 2002-11-05 エイリアン・テクノロジイ・コーポレーション 機能的に対称な集積回路ダイ
JP2002343945A (ja) * 2001-05-17 2002-11-29 Sony Corp 素子配列方法、配列型電子応用装置及び配列型画像表示装置
JP2003048200A (ja) * 2001-08-06 2003-02-18 Univ Waseda マイクロマシンの製造方法
JP2003517627A (ja) * 1999-03-16 2003-05-27 エイリアン・テクノロジイ・コーポレーション 多重モジュール型アセンブリを製造する方法および機器
JP2003209129A (ja) * 2002-01-16 2003-07-25 Sony Corp 物品の配置方法及びその装置
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
JP2004062008A (ja) * 2002-07-31 2004-02-26 Sharp Corp コーナーキューブアレイおよびその製造方法
JP2004515063A (ja) * 2000-11-23 2004-05-20 イルジン　コーポレーション 凸部をもつ光学集積回路素子及びその製造方法と、この光学集積回路素子を用いて製造した光通信用送受信装置モジュール
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
US6919007B2 (en) 2000-03-10 2005-07-19 Sony Corporation Apparatus for mounting chips
JP2005524109A (ja) * 2002-04-23 2005-08-11 アリーン テクノロジー コーポレイション 可撓性ディスプレイ用の電気接触部
JP2005342879A (ja) * 2004-05-31 2005-12-15 Noriya Hiruta マイクロ部品の状態制御方法、及びそれらを含むアレイシステム装置
JP2006140253A (ja) * 2004-11-11 2006-06-01 Sony Corp 半導体チップと基板との嵌合構造、半導体チップ実装方法及び電子装置
JP2008512230A (ja) * 2004-09-03 2008-04-24 イーストマン コダック カンパニー 熱的に制御される流体セルフアセンブリ法及び支持体
JP2009164210A (ja) * 2007-12-28 2009-07-23 Hitachi Ltd 実装基板、及びこの実装基板を備えるｌｅｄ光源装置
US7698800B2 (en) 2004-01-21 2010-04-20 Sony Corporation Element arrangement method
JP2012512522A (ja) * 2010-03-19 2012-05-31 パナソニック株式会社 微細構造物を配置する方法
KR101393883B1 (ko) * 2012-06-20 2014-05-13 엘지이노텍 주식회사 태양전지 모듈
WO2014118864A1 (ja) * 2013-01-29 2014-08-07 スタンレー電気株式会社 半導体光学装置、および半導体光学装置の製造方法
JP2014222755A (ja) * 2009-02-27 2014-11-27 アルタ デバイセズ, インコーポレイテッドAlta Devices, Inc. 蒸着およびエピタキシャルリフトオフプロセスのためのタイル状基板
JP2016207801A (ja) * 2015-04-21 2016-12-08 株式会社ディスコ リフトオフ方法及び超音波ホーン
JP2019521380A (ja) * 2016-06-23 2019-07-25 イーラックス・インコーポレイテッドｅＬｕｘ Ｉｎｃ． 流体アセンブリにおいて非対称で安定性を提供するダイオード
KR20200026689A (ko) * 2019-07-11 2020-03-11 엘지전자 주식회사 오조립된 반도체 발광소자의 제거 모듈 및 이를 이용한 오조립된 반도체 발광소자의 제거방법
JP2020096068A (ja) * 2018-12-12 2020-06-18 大日本印刷株式会社 保持体、位置決めシート、位置決め済み発光ダイオードチップ付き転写部材、位置決め済み発光ダイオードチップ付き転写部材の製造方法、発光基板の製造方法、及び、発光基板
JP2020155428A (ja) * 2019-03-18 2020-09-24 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
JPWO2019102955A1 (ja) * 2017-11-27 2021-01-14 株式会社ニコン 発光素子及び表示装置、並びにその製造方法

Families Citing this family (191)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JP3097557B2 (ja) * 1996-05-20 2000-10-10 日本電気株式会社 半導体装置の製造方法
JP2002507765A (ja) 1998-03-18 2002-03-12 イー−インク コーポレイション 電気泳動ディスプレイおよびそのディスプレイにアドレスするためのシステム
WO1999059101A2 (en) 1998-05-12 1999-11-18 E-Ink Corporation Microencapsulated electrophoretic electrostatically-addressed media for drawing device applications
DE19828970C2 (de) 1998-06-29 2000-05-18 Siemens Ag Verfahren zur Herstellung und Vereinzelung von Halbleiter-Lichtemissionsdioden
US6312304B1 (en) 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
US6850312B2 (en) 1999-03-16 2005-02-01 Alien Technology Corporation Apparatuses and methods for flexible displays
US6683663B1 (en) * 1999-02-05 2004-01-27 Alien Technology Corporation Web fabrication of devices
US6281038B1 (en) * 1999-02-05 2001-08-28 Alien Technology Corporation Methods for forming assemblies
US6468638B2 (en) 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6531997B1 (en) 1999-04-30 2003-03-11 E Ink Corporation Methods for addressing electrophoretic displays
US6504524B1 (en) 2000-03-08 2003-01-07 E Ink Corporation Addressing methods for displays having zero time-average field
WO2001007961A1 (en) 1999-07-21 2001-02-01 E Ink Corporation Use of a storage capacitor to enhance the performance of an active matrix driven electronic display
WO2001062517A1 (fr) * 2000-02-22 2001-08-30 Toray Engineering Company,Limited Carte d'identification sans contact ou analogue et procede de fabrication correspondant
WO2001095375A1 (en) 2000-06-06 2001-12-13 The Penn State Research Foundation An electro-fluidic assembly process for integration of electronic devices onto a substrate
US6730990B2 (en) 2000-06-30 2004-05-04 Seiko Epson Corporation Mountable microstructure and optical transmission apparatus
US6723576B2 (en) 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
JP4239439B2 (ja) 2000-07-06 2009-03-18 セイコーエプソン株式会社 光学装置およびその製造方法ならびに光伝送装置
US6605902B2 (en) 2000-07-07 2003-08-12 Seiko Epson Corporation Display and electronic device
US6583580B2 (en) 2000-07-07 2003-06-24 Seiko Epson Corporation EL element driving circuit and method, and electronic apparatus
JP3840926B2 (ja) * 2000-07-07 2006-11-01 セイコーエプソン株式会社 有機ｅｌ表示体及びその製造方法、並びに電子機器
US6683333B2 (en) 2000-07-14 2004-01-27 E Ink Corporation Fabrication of electronic circuit elements using unpatterned semiconductor layers
WO2002009175A2 (en) * 2000-07-20 2002-01-31 President And Fellows Of Harvard College Self-assembled electrical networks
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
US6980184B1 (en) * 2000-09-27 2005-12-27 Alien Technology Corporation Display devices and integrated circuits
JP4491948B2 (ja) 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
DE10053334B4 (de) * 2000-10-27 2018-08-02 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Stellelements in einem Fahrzeug
US6448109B1 (en) * 2000-11-15 2002-09-10 Analog Devices, Inc. Wafer level method of capping multiple MEMS elements
US20020149107A1 (en) * 2001-02-02 2002-10-17 Avery Dennison Corporation Method of making a flexible substrate containing self-assembling microstructures
AU2002239287A1 (en) * 2000-11-21 2002-06-03 Avery Dennison Corporation Display device and methods of manufacture and control
US7199527B2 (en) * 2000-11-21 2007-04-03 Alien Technology Corporation Display device and methods of manufacturing and control
US6479315B1 (en) * 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step
US6794221B2 (en) * 2000-11-29 2004-09-21 Hrl Laboratories, Llc Method of placing elements into receptors in a substrate
US6291266B1 (en) * 2000-11-29 2001-09-18 Hrl Laboratories, Llc Method for fabricating large area flexible electronics
FR2817399B1 (fr) 2000-11-30 2003-10-31 St Microelectronics Sa Puce electronique multifonctions
US6611237B2 (en) 2000-11-30 2003-08-26 The Regents Of The University Of California Fluidic self-assembly of active antenna
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
JP2002359358A (ja) 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及び電子機器
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6731353B1 (en) * 2001-08-17 2004-05-04 Alien Technology Corporation Method and apparatus for transferring blocks
US6861720B1 (en) * 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US7253091B2 (en) 2001-09-28 2007-08-07 Hrl Laboratories, Llc Process for assembling three-dimensional systems on a chip and structure thus obtained
US7018575B2 (en) * 2001-09-28 2006-03-28 Hrl Laboratories, Llc Method for assembly of complementary-shaped receptacle site and device microstructures
US6974604B2 (en) * 2001-09-28 2005-12-13 Hrl Laboratories, Llc Method of self-latching for adhesion during self-assembly of electronic or optical components
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
JP2003141761A (ja) * 2001-10-31 2003-05-16 Sanyo Electric Co Ltd 光ディスク装置および記録／再生方法
ATE432240T1 (de) * 2001-11-09 2009-06-15 Wispry Inc Dreischichtige strahl-mems-einrichtung und diesbezügliche verfahren
US20040240034A1 (en) * 2001-11-30 2004-12-02 Scharf Bruce R. Diffraction compensation using a patterned reflector
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US6825049B2 (en) * 2002-01-24 2004-11-30 Massachusetts Institute Of Technology Method and system for field assisted statistical assembly of wafers
US7080444B1 (en) * 2002-02-28 2006-07-25 Alien Technology Corporation Apparatus for forming an electronic assembly
US7223672B2 (en) 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
US6867983B2 (en) * 2002-08-07 2005-03-15 Avery Dennison Corporation Radio frequency identification device and method
JP4057861B2 (ja) * 2002-08-20 2008-03-05 松下電器産業株式会社 半導体レーザ装置及びその製造方法
JP2004119620A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4197420B2 (ja) 2002-09-27 2008-12-17 パナソニック株式会社 半導体装置の製造方法
FI20022107A (fi) * 2002-11-29 2004-05-30 Rafsec Oy Menetelmä sirujen kiinnittämiseksi transponderiin
US7224280B2 (en) * 2002-12-31 2007-05-29 Avery Dennison Corporation RFID device and method of forming
US6940408B2 (en) * 2002-12-31 2005-09-06 Avery Dennison Corporation RFID device and method of forming
US7018867B2 (en) * 2003-02-06 2006-03-28 Intel Corporation Fabricating stacked chips using fluidic templated-assembly
US7225992B2 (en) * 2003-02-13 2007-06-05 Avery Dennison Corporation RFID device tester and method
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7059518B2 (en) * 2003-04-03 2006-06-13 Avery Dennison Corporation RFID device detection system and method
US7501984B2 (en) * 2003-11-04 2009-03-10 Avery Dennison Corporation RFID tag using a surface insensitive antenna structure
US7652636B2 (en) * 2003-04-10 2010-01-26 Avery Dennison Corporation RFID devices having self-compensating antennas and conductive shields
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
JP3927919B2 (ja) * 2003-05-07 2007-06-13 松下電器産業株式会社 半導体装置の製造方法
US7244326B2 (en) * 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
US7223635B1 (en) 2003-07-25 2007-05-29 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
JP3978189B2 (ja) 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
US20080055581A1 (en) * 2004-04-27 2008-03-06 Rogers John A Devices and methods for pattern generation by ink lithography
WO2005104756A2 (en) * 2004-04-27 2005-11-10 The Board Of Trustees Of The University Of Illinois Composite patterning devices for soft lithography
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR101746412B1 (ko) 2004-06-04 2017-06-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7307527B2 (en) * 2004-07-01 2007-12-11 Avery Dennison Corporation RFID device preparation system and method
US20060044769A1 (en) * 2004-09-01 2006-03-02 Forster Ian J RFID device with magnetic coupling
US7629026B2 (en) * 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly
US7251882B2 (en) 2004-09-03 2007-08-07 Eastman Kodak Company Method for assembling micro-components to binding sites
US7501955B2 (en) * 2004-09-13 2009-03-10 Avery Dennison Corporation RFID device with content insensitivity and position insensitivity
US7500307B2 (en) 2004-09-22 2009-03-10 Avery Dennison Corporation High-speed RFID circuit placement method
US7452748B1 (en) 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
US7551141B1 (en) 2004-11-08 2009-06-23 Alien Technology Corporation RFID strap capacitively coupled and method of making same
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US7385284B2 (en) 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7332361B2 (en) * 2004-12-14 2008-02-19 Palo Alto Research Center Incorporated Xerographic micro-assembler
US7687277B2 (en) 2004-12-22 2010-03-30 Eastman Kodak Company Thermally controlled fluidic self-assembly
TW200633037A (en) * 2005-01-24 2006-09-16 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor chips, and semiconductor chip
US7400490B2 (en) * 2005-01-25 2008-07-15 Naturalnano Research, Inc. Ultracapacitors comprised of mineral microtubules
US7625780B2 (en) * 2005-03-15 2009-12-01 Regents Of The University Of Minnesota Fluidic heterogeneous microsystems assembly and packaging
US7623034B2 (en) 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
US20070007237A1 (en) * 2005-07-05 2007-01-11 National Taiwan University Method for self-assembling microstructures
US7943052B2 (en) * 2005-07-05 2011-05-17 National Taiwan University Method for self-assembling microstructures
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
WO2007024764A1 (en) * 2005-08-22 2007-03-01 Avery Dennison Corporation Method of making rfid devices
US7555826B2 (en) * 2005-12-22 2009-07-07 Avery Dennison Corporation Method of manufacturing RFID devices
US20070158804A1 (en) * 2006-01-10 2007-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
US7154283B1 (en) 2006-02-22 2006-12-26 Avery Dennison Corporation Method of determining performance of RFID devices
EP1991723A2 (en) 2006-03-03 2008-11-19 The Board Of Trustees Of The University Of Illinois Methods of making spatially aligned nanotubes and nanotube arrays
US7774929B2 (en) * 2006-03-14 2010-08-17 Regents Of The University Of Minnesota Method of self-assembly on a surface
US20100186226A1 (en) * 2006-06-23 2010-07-29 University Of Washington, The Fluidic self-assembly for system integration
US7875952B1 (en) 2006-09-19 2011-01-25 Hrl Laboratories, Llc Method of transistor level heterogeneous integration and system
WO2008086090A1 (en) * 2007-01-05 2008-07-17 University Of Washington Self-assembled heterogeneous integrated optical analysis system
KR101610885B1 (ko) 2007-01-17 2016-04-08 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
US8877101B2 (en) 2007-05-31 2014-11-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, power generating or other electronic apparatus
US9343593B2 (en) 2007-05-31 2016-05-17 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US9018833B2 (en) 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US8809126B2 (en) 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8846457B2 (en) 2007-05-31 2014-09-30 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US9534772B2 (en) 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US8395568B2 (en) 2007-05-31 2013-03-12 Nthdegree Technologies Worldwide Inc Light emitting, photovoltaic or other electronic apparatus and system
US9419179B2 (en) 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US8674593B2 (en) 2007-05-31 2014-03-18 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8415879B2 (en) 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8579434B2 (en) 2007-11-07 2013-11-12 University Of Washington Through Its Center For Commercialization Free-standing two-sided device fabrication
US7874474B2 (en) * 2008-01-22 2011-01-25 University Of Washington Self-assembly of elements using microfluidic traps
US7861405B2 (en) * 2008-03-03 2011-01-04 Palo Alto Research Center Incorporated System for forming a micro-assembler
TWI500364B (zh) 2008-03-05 2015-09-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8946683B2 (en) * 2008-06-16 2015-02-03 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8748730B2 (en) * 2009-03-13 2014-06-10 California Institute Of Technology Systems and methods for concentrating solar energy without tracking the sun
EP2430652B1 (en) 2009-05-12 2019-11-20 The Board of Trustees of the University of Illionis Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
CN102892356B (zh) 2010-03-17 2016-01-13 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
EP2618389B1 (en) * 2010-09-01 2017-08-16 Nthdegree Technologies Worldwide Inc. Diodes for printable compositions of a liquid or gel suspension of diodes
EP2612067B1 (en) * 2010-09-01 2017-08-23 Nthdegree Technologies Worldwide Inc. Printable compositions of a liquid or gel suspension of diodes and method of using the same
KR102156532B1 (ko) * 2010-09-01 2020-09-16 엔티에이치 디그리 테크놀로지스 월드와이드 인코포레이티드 발광, 발전 또는 기타 전자 장치 및 이의 제조 방법
CN103081133A (zh) * 2010-09-03 2013-05-01 宝洁公司 发光设备
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
US20130175516A1 (en) * 2011-09-02 2013-07-11 The Procter & Gamble Company Light emitting apparatus
EP2786644B1 (en) 2011-12-01 2019-04-10 The Board of Trustees of the University of Illionis Transient devices designed to undergo programmable transformations
US20130199831A1 (en) 2012-02-06 2013-08-08 Christopher Morris Electromagnetic field assisted self-assembly with formation of electrical contacts
CN105283122B (zh) 2012-03-30 2020-02-18 伊利诺伊大学评议会 可共形于表面的可安装于附肢的电子器件
EP2688093B1 (en) * 2012-07-19 2018-07-18 Technische Universität Ilmenau Method of and apparatus for fluidic self-assembly of components on a substrate
CN104620380B (zh) * 2012-09-11 2017-12-22 欧司朗光电半导体有限公司 用于制造光电装置的方法以及光电装置
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
CN103065937A (zh) * 2012-12-31 2013-04-24 中国科学院上海微系统与信息技术研究所 基于图形识别在衬底上集成多种材料的方法
US9548411B2 (en) * 2013-03-15 2017-01-17 Sandia Corporation Photoelectrochemically driven self-assembly method
WO2015036887A1 (en) * 2013-09-13 2015-03-19 Koninklijke Philips N.V. Frame based package for flip-chip led
US9472214B1 (en) * 2013-10-14 2016-10-18 Seagate Technology Llc Reader side shield
US9305807B2 (en) 2014-02-27 2016-04-05 Palo Alto Research Center Incorporated Fabrication method for microelectronic components and microchip inks used in electrostatic assembly
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
TWI549316B (zh) * 2014-12-02 2016-09-11 The method of transferring light emitting wafers
WO2016115040A1 (en) 2015-01-12 2016-07-21 Dolby Laboratories Licensing Corporation Pixel tile structures and layouts
EP3304430A4 (en) 2015-06-01 2019-03-06 The Board of Trustees of the University of Illionis MINIATURIZED ELECTRONIC SYSTEMS HAVING WIRELESS POWER CAPACITIES AND NEAR FIELD COMMUNICATION
WO2016196673A1 (en) 2015-06-01 2016-12-08 The Board Of Trustees Of The University Of Illinois Alternative approach to uv sensing
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US10027086B2 (en) * 2016-04-21 2018-07-17 Board Of Trustees Of The University Of Illinois Maximizing cubic phase group III-nitride on patterned silicon
CN107833525B (zh) * 2016-09-15 2020-10-27 伊乐视有限公司 发光显示器的流体组装的系统和方法
CN107651648B (zh) * 2017-10-20 2019-11-22 常州工学院 一种基于微振动激励微器件自装配装置及方法
CN108231968B (zh) * 2017-12-11 2020-02-11 厦门市三安光电科技有限公司 微发光二极管及其转移方法
CN110112075A (zh) * 2018-02-01 2019-08-09 上海瑞章物联网技术有限公司 晶片的封装方法
CN110349866A (zh) * 2018-04-04 2019-10-18 上海瑞章物联网技术有限公司 微芯片的嵌入装置及其嵌入方法
CN110349865A (zh) * 2018-04-04 2019-10-18 上海瑞章物联网技术有限公司 芯片的封装方法
US10418413B1 (en) * 2018-07-25 2019-09-17 GM Global Technology Operations LLC Method for manufacturing a light emitting diode display
CN109148352B (zh) * 2018-08-02 2020-11-27 上海天马微电子有限公司 转移头阵列、转移头和转移无机发光二极管的方法
CN109411351B (zh) * 2018-10-12 2021-12-10 中国工程物理研究院电子工程研究所 一种GaN基材料的凹槽制备方法
KR102323256B1 (ko) * 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
US11764095B2 (en) * 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
CN111987036A (zh) * 2020-07-29 2020-11-24 南京中电熊猫液晶显示科技有限公司 微型器件转移头及其制造方法、微型发光二极管的转移方法
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts
EP4068346A1 (en) 2021-03-31 2022-10-05 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Composite substrate
KR20230057200A (ko) * 2021-10-21 2023-04-28 삼성전자주식회사 마이크로 반도체 칩 전사 구조물 및 디스플레이 장치 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542397A (en) * 1984-04-12 1985-09-17 Xerox Corporation Self aligning small scale integrated circuit semiconductor chips to form large area arrays
EP0201240B1 (en) * 1985-05-04 1992-09-23 Kabushiki Kaisha Seibu Giken Apparatus for supporting and/or conveying a plate with fluid without physical contact
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
DE4002490A1 (de) * 1989-08-31 1991-08-01 Bodenseewerk Geraetetech Verfahren zum anbringen von elektrooptischen bauteilen an integriert-optischen wellenleitern
US5034802A (en) * 1989-12-11 1991-07-23 Hewlett-Packard Company Mechanical simultaneous registration of multi-pin surface-mount components to sites on substrates
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
AU4654193A (en) * 1992-07-15 1994-02-14 Minnesota Mining And Manufacturing Company Fluid transport system for transporting articles
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002536695A (ja) * 1999-02-05 2002-10-29 エイリアン・テクノロジイ・コーポレーション アセンブリを形成するための装置および方法
JP2002537656A (ja) * 1999-02-16 2002-11-05 エイリアン・テクノロジイ・コーポレーション 機能的に対称な集積回路ダイ
JP2003517627A (ja) * 1999-03-16 2003-05-27 エイリアン・テクノロジイ・コーポレーション 多重モジュール型アセンブリを製造する方法および機器
JP2001217245A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
JP2001217411A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
US6919007B2 (en) 2000-03-10 2005-07-19 Sony Corporation Apparatus for mounting chips
JP2001332383A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
JP2002015866A (ja) * 2000-06-30 2002-01-18 Seiko Epson Corp 有機ｅｌ表示体の製造方法
JP2002026440A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 素子実装方法と光伝送装置
JP2002082632A (ja) * 2000-07-07 2002-03-22 Seiko Epson Corp 有機ｅｌ表示体及びその製造方法、孔開き基板、電気光学装置及びその製造方法、並びに電子機器
JP2002026285A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2002076436A (ja) * 2000-08-29 2002-03-15 Kyocera Corp Ｌｅｄアレイ
JP2004515063A (ja) * 2000-11-23 2004-05-20 イルジン　コーポレーション 凸部をもつ光学集積回路素子及びその製造方法と、この光学集積回路素子を用いて製造した光通信用送受信装置モジュール
JP2002343945A (ja) * 2001-05-17 2002-11-29 Sony Corp 素子配列方法、配列型電子応用装置及び配列型画像表示装置
JP2003048200A (ja) * 2001-08-06 2003-02-18 Univ Waseda マイクロマシンの製造方法
JP2003209129A (ja) * 2002-01-16 2003-07-25 Sony Corp 物品の配置方法及びその装置
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
JP2005524109A (ja) * 2002-04-23 2005-08-11 アリーン テクノロジー コーポレイション 可撓性ディスプレイ用の電気接触部
JP2004062008A (ja) * 2002-07-31 2004-02-26 Sharp Corp コーナーキューブアレイおよびその製造方法
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
JP4613489B2 (ja) * 2003-12-08 2011-01-19 ソニー株式会社 素子配列方法及び表示装置
US7698800B2 (en) 2004-01-21 2010-04-20 Sony Corporation Element arrangement method
JP2005342879A (ja) * 2004-05-31 2005-12-15 Noriya Hiruta マイクロ部品の状態制御方法、及びそれらを含むアレイシステム装置
JP2008512230A (ja) * 2004-09-03 2008-04-24 イーストマン コダック カンパニー 熱的に制御される流体セルフアセンブリ法及び支持体
JP4548096B2 (ja) * 2004-11-11 2010-09-22 ソニー株式会社 半導体チップと基板との嵌合構造、半導体チップ実装方法及び電子装置
JP2006140253A (ja) * 2004-11-11 2006-06-01 Sony Corp 半導体チップと基板との嵌合構造、半導体チップ実装方法及び電子装置
JP2009164210A (ja) * 2007-12-28 2009-07-23 Hitachi Ltd 実装基板、及びこの実装基板を備えるｌｅｄ光源装置
JP2014222755A (ja) * 2009-02-27 2014-11-27 アルタ デバイセズ, インコーポレイテッドAlta Devices, Inc. 蒸着およびエピタキシャルリフトオフプロセスのためのタイル状基板
JP2012512522A (ja) * 2010-03-19 2012-05-31 パナソニック株式会社 微細構造物を配置する方法
US8419962B2 (en) 2010-03-19 2013-04-16 Panasonic Corporation Method for disposing a microstructure
KR101393883B1 (ko) * 2012-06-20 2014-05-13 엘지이노텍 주식회사 태양전지 모듈
JP2014146672A (ja) * 2013-01-29 2014-08-14 Stanley Electric Co Ltd 半導体光学装置、および半導体光学装置の製造方法
WO2014118864A1 (ja) * 2013-01-29 2014-08-07 スタンレー電気株式会社 半導体光学装置、および半導体光学装置の製造方法
US9543474B2 (en) 2013-01-29 2017-01-10 Stanley Electric Co., Ltd. Manufacture method of making semiconductor optical device
JP2016207801A (ja) * 2015-04-21 2016-12-08 株式会社ディスコ リフトオフ方法及び超音波ホーン
JP2019521380A (ja) * 2016-06-23 2019-07-25 イーラックス・インコーポレイテッドｅＬｕｘ Ｉｎｃ． 流体アセンブリにおいて非対称で安定性を提供するダイオード
JPWO2019102955A1 (ja) * 2017-11-27 2021-01-14 株式会社ニコン 発光素子及び表示装置、並びにその製造方法
JP2020096068A (ja) * 2018-12-12 2020-06-18 大日本印刷株式会社 保持体、位置決めシート、位置決め済み発光ダイオードチップ付き転写部材、位置決め済み発光ダイオードチップ付き転写部材の製造方法、発光基板の製造方法、及び、発光基板
JP2020155428A (ja) * 2019-03-18 2020-09-24 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
KR20200026689A (ko) * 2019-07-11 2020-03-11 엘지전자 주식회사 오조립된 반도체 발광소자의 제거 모듈 및 이를 이용한 오조립된 반도체 발광소자의 제거방법

Also Published As

Publication number Publication date
CN1059290C (zh) 2000-12-06
CN1147153A (zh) 1997-04-09
EP0747948A3 (en) 2000-08-16
CN1244027A (zh) 2000-02-09
EP0747948A2 (en) 1996-12-11
AU708552B2 (en) 1999-08-05
AU5591796A (en) 1996-12-19
CA2177219A1 (en) 1996-12-08
US5824186A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
JPH09120943A (ja) 基板上に微細構造を組み付ける方法
JP3828567B2 (ja) 微細構造を作製する方法および微細構造を基板上に組み付ける方法
US5904545A (en) Apparatus for fabricating self-assembling microstructures
US7229848B2 (en) Method and apparatus for fabricating self-assembling microstructures
US7323757B2 (en) System for field assisted statistical assembly of wafers
US20060249873A1 (en) Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
AU2690099A (en) Method and apparatus for fabricating self-assembling microstructures
AU2689999A (en) Method and apparatus for fabricating self-assembling microstructures
AU9735201A (en) Method and apparatus for fabricating self-assembling microstructures
Perkins Magnetically assisted statistical assembly of III-V heterostructures on silicon: Initial process and technology development
JP2001244294A (ja) 微細チップの実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070612