CN103065937A - 基于图形识别在衬底上集成多种材料的方法 - Google Patents

基于图形识别在衬底上集成多种材料的方法 Download PDF

Info

Publication number
CN103065937A
CN103065937A CN201210593800XA CN201210593800A CN103065937A CN 103065937 A CN103065937 A CN 103065937A CN 201210593800X A CN201210593800X A CN 201210593800XA CN 201210593800 A CN201210593800 A CN 201210593800A CN 103065937 A CN103065937 A CN 103065937A
Authority
CN
China
Prior art keywords
substrate
micro
identified
multiple material
integrated multiple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210593800XA
Other languages
English (en)
Inventor
狄增峰
郭庆磊
梅永丰
张苗
黄高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Fudan University
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Fudan University
Priority to CN201210593800XA priority Critical patent/CN103065937A/zh
Publication of CN103065937A publication Critical patent/CN103065937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明涉及基于图形识别在衬底上集成多种材料的方法，包括通过光刻以及RIE刻蚀过程制备具有微型井图形的衬底以及制备与所述微型井图形互补的、不同材料的微单元的步骤；然后将具有微型井图形的衬底以及与所述微型井图形互补的、不同材料的微单元放入盛有酸性组装液的容器中，利用脉冲湍流系统在容器中产生湍流，从而对微单元产生扰动使得形状互补的微单元与具有微型井图形的衬底通过图形辨认自组装集成一体。本发明最终形成硅基衬底上不同半导体材料集成的结构，即MSMOS（Multi-Semiconductor Materials on Silicon）。这种自组装形成的材料满足国际半导体技术发展路线图(ITRS)所提出的延续摩尔定律以及超越摩尔定律的材料需求；解决了异质生长的失配问题；同时，自组装形成异质材料集成的方法更加简易，成本更低。

Description

基于图形识别在衬底上集成多种材料的方法
技术领域
本发明属于半导体技术领域，具体涉及基于图形识别在衬底上集成多种材料的方法。
背景技术
摩尔定律自1965年被戈登·摩尔提出以来，一直指导着世界半导体行业向更低成本、更高集成度以及更大经济效益的发展。随着半导体器件的尺寸不断减小，传统的体硅材料正接近其物理极限，摩尔定律将不再适用。在这个背景下，国际半导体技术蓝图(ITRS)在2005年中的技术线路图中指出，集成电路发展的主要有两个趋势和特征：第一，继续专注于CMOS技术，沿着摩尔定律前进，即延续摩尔定律 (moreMoore)；另一方面，产品多功能化趋势日益明显，即超越摩尔定律(more than Moore)。然而，无论是more Moore还是more than Moore，都将面临将不同的材料集成在同一衬底上的问题。例如，moreMoore中将以具有更高空穴迁移率的Ge材料作为沟道P-MOS与以具有更高电子迁移率的Ⅲ-Ⅴ半导体材料为沟道的N-MOS集成在同一衬底上；在more than Moore中，将不同材料所制得的不同器件集成到同一衬底上。此外，在光电集成领域中，也需要将不同材料的光子单元与电子单元集成到同一衬底上。由此可见，如果能够解决异质半导体材料的材料兼容问题，实现Ⅲ-Ⅴ族化合物半导体之间、化合物半导体与元素半导体(如Si、Ge)之间以及其它半导体材料之间的异质兼容，将具有广阔的应用前景。
目前的异质结合主要通过异质外延生长、选择性外延以及直接键合等技术实现。然而，此类方法不仅工艺上较为复杂造成生产成本过高而且还存在较大的异质失配的问题，导致所生长的半导体材料质量不好，具有较大的缺陷从而影响器件的性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于图形识别在衬底上集成多种材料的方法，用于解决现有技术中Ⅲ-Ⅴ族化合物半导体之间、化合物半导体与元素半导体(如Si、Ge)之间以及其它半导体材料之间的异质兼容成本过高而且还存在较大的异质失配的问题。
为实现上述目的及其他相关目的，本发明提供一种基于图形识别在衬底上集成多种材料的方法，该方法包括通过光刻以及RIE刻蚀过程制备具有微型井图形的衬底以及制备与所述微型井图形互补的、不同材料的微单元的步骤；然后将具有微型井图形的衬底以及与所述微型井图形互补的、不同材料的微单元放入盛有酸性组装液的容器中，利用脉冲湍流系统在容器中产生湍流，从而对微单元产生扰动使得形状互补的微单元与具有微型井图形的衬底通过图形辨认自组装集成一体。
优选地，所述利用脉冲湍流系统在容器中产生湍流是指由工作频率为3~10赫兹、抽出或注入的组装液的体积为1~1.5ml的机械活塞泵作用于装设有组装液中的玻璃管管口产生的。
优选地，所述的微单元的材料包括硅、锗以及三五族化合物半导体材料中的任意一种。
优选地，所述微型井图形以及微单元的横截面形状为三角形、圆形、长方形、正方形、多边形或无规则图形。
优选地，所述具有微型井图形的衬底材料包括刚性衬底或者柔性聚合物衬底。
优选地，所述刚性衬底包括体硅或SOI等衬底。
优选地，所述柔性聚合物衬底包括PET或PI衬底等柔性或塑性衬底。
优选地，所述乙二醇的温度为120-180摄氏度，优选为150摄氏度。
优选地，所述刻蚀的微型井井深小于衬底厚度，所述微单元的横截面图形小于微型井图形。
本发明提供了一种简易且生产成本较低的方法，直接利用自组装通过图形辨认实现将不同材料组成的微单元集成到同一衬底上，避免了异质集成时所面对的晶格失配以及热失配等问题，同时大大的降低了异质材料的生长成本，满足了半导体行业“后摩尔时代”以及光电集成领域对于材料的需求。所制得的材料相较于传统的异质结合质量更佳、成本更低、方法更简单，具有重要的意义。因此，该方法具有广阔的应用前景以及深远的经济效益。
附图说明
图1a-图1d为本发明制备图形化衬底的流程图。
其中，图1a显示为一体硅，厚度约为300μm；
图1b显示为在体硅样品顶部涂一层均匀的光刻胶；
图1c显示为利用光刻技术曝光并显影，如图显示几种特定的图案；
图1d显示为表示利用RIE刻蚀技术将显影后的所暴露出硅的部分进行刻蚀，刻蚀深度约为50微米，形成微型井，最终形成具有特殊图形微型井的图形化体硅衬底。
图2a-2f为本发明制备微单元的流程图。
其中，图2a显示为一XOI衬底，，其中X包括硅、锗以及三五族化合物半导体等材料，顶层X薄膜厚度不大于50微米；
图2b显示为在XOI材料上旋涂一层厚度均匀的光刻胶；
图2c和图2d显示为分别光刻技术中的曝光与显影，以及利用RIE刻蚀技术将暴露出来的顶层硅刻蚀，一直到中间埋氧层；
图2e显示为将样品浸在49%的HF中，直至埋氧层被完全腐蚀掉；
图2f显示为最终得到的与微型井形状互补的微单元。
图3a和图3b显示为本发明中自组装制备MSMOS材料过程的具体示意图。
其中图3a显示为盛有乙二醇溶液的容器在酸性环境中加热至150℃；图3b显示为将图1d和图2f中所得到的具有微型井图形的衬底以及微单元放入该容器中。
图4a和图4b显示为最终得到的MSMOS材料的平面图以及截面图。
其中，图4a为MSMOS材料的平面图，图4b为MSMOS材料的截面图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图4b所示。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明涉及一种基于图形识别在衬底上集成多种材料的方法，该方法包括通过光刻以及RIE刻蚀技术制备具有微型井图形的衬底以及制备与所述微型井图形互补的、不同材料的微单元的步骤；然后将具有微型井图形的衬底以及与所述微型井图形互补的、不同材料的微单元放入盛有酸性组装液的容器中，利用脉冲湍流系统在容器中产生湍流，从而对微单元产生扰动使得形状互补的微单元与具有微型井图形的衬底通过图形辨认自组装集成一体。其中，制备具有微型井图形的衬底采用光刻技术以及RIE刻蚀技术。
所述利用脉冲湍流系统在容器中产生湍流是指由工作频率为3~10赫兹、抽出或注入的组装液的体积为1~1.5ml的机械活塞泵作用于装设有组装液中的玻璃管管口产生的。在毛细力的作用下，形状互补的微单元将与对应的微型井相连接。机械泵所产生的流体力以及自身重力下，一方面可以使未进入或者未完全进入微型井的微单元随流体流动而不会停留在图形化衬底，另一方面可以使系统处于能量最低状态。
所述的微单元的材料包括硅、锗以及三五族化合物半导体材料中的任意一种。所述微型井图形以及微单元的横截面形状为三角形、圆形、长方形、正方形、多边形或无规则图形。所述具有微型井图形的衬底材料包括刚性衬底或者柔性聚合物衬底。所述刚性衬底包括体硅或SOI衬底。所述柔性聚合物衬底包括PET或PI衬底。所述乙二醇的温度为120-180氏度，优选为150摄氏度。所述刻蚀的微型井井深小于衬底厚度，所述微单元的横截面图形小于微型井图形。
本发明通过自组装方法将不同材料集成到体硅衬底上，一方面降低了异质结构的生长成本，另一方面解决了异质结构中所面临的失配问题。
下面结合附图对基于图形识别在衬底上集成多种材料的方法，即MSMOS材料作进一步说明。
图1a-图1d显示为利用本发明中的方法制备载有所需图形微型井的图形化体硅衬底的示意图。
首先，如图1a所示，提供一（100）硅衬底，厚度约为300微米；该衬底材料可以为刚性衬底或者柔性聚合物衬底。所述刚性衬底包括体硅或SOI衬底等。所述柔性聚合物衬底包括PET或PI衬底等。
接着，请参阅图1b所示，在该硅衬底上旋涂厚度均匀的光刻胶备用；
然后，参阅图1c所示，利用光刻技术根据需要经过曝光、显影过程初步得到各种微型井的图形；所述微型井图形横截面形状可以是正三角形、圆形、长方形、正方形等对称图形，也可以是普通三角形、多边形等无规则图形或者非对称图形。
接着，请参阅图1d所示，在光刻胶为掩膜的作用下，利用RIE刻蚀技术对体硅进行刻蚀，刻蚀深度约为50μm-250μm ，最终得到具有所需形状的微型井图形的体硅衬底。
图2a-2f显示为本发明中制备微单元的具体示意图。
步骤一，请参阅图2a所示，提供一XOI材料，该XOI的顶层硅厚度不大于50μm，晶向任意；其中，X为是硅、锗以及三五族化合物半导体等材料。
步骤二，请参阅图2b所示，在XOI材料的顶层硅上旋涂一层厚度均匀的光刻胶；
步骤三，请参阅图2c所示，采用光刻技术中的掩膜板的作用对光刻胶进行曝光与显影，暴露出顶层X薄膜的形状与图1d中所需的微型井形状互补（对应）；
步骤四，请参阅图2d所示，在光刻胶为掩膜的作用下，利用RIE刻蚀技术将暴露出来的顶层X薄膜刻蚀，一直到XOI材料中间的埋氧层；
步骤五，请参阅图2e所示，在光刻胶为掩膜的作用下，利用RIE刻蚀技术将暴露出来的顶层X薄膜刻蚀，一直到XOI材料中间的埋氧层之后，将该样品浸在49%的HF中，直至埋氧层被完全腐蚀掉；
步骤六，请参阅图2f所示，最终得到的与图形化硅衬底上的微型井形状互补（对应）的微单元。
该微单元厚度小于等于微型井的深度，本实施例中，如果微型井的深度约为250μm，则微单元的厚度大致为200μm。
接着将制备的刻蚀有微型井图形的衬底以及与所述微型井图形互补的、不同材料的微单元在酸性环境中进行自组装过程。具体的，需在组装液乙二醇中滴入适量的硫酸使液态环境的PH值约为2.5。
图3a-3b显示为本发明中自组装制备MSMOS材料过程的具体示意图：
（1）如图3a所示，将组装液（主要为乙二醇溶液）放入固定容器中，为去除材料表面的氧化层，通过滴加硫酸使溶液的PH值约为2.5；
（2）将容器在油域环境中加热至150℃，使高温下的乙二醇粘度降低，从而使微单元在流体的作用下更好的移动；
（3）将所得到的具有微型井的图形化衬底放入该容器中，并使其与容器底面的夹角成20°~60°；
（4）通过机械泵的作用在乙二醇中产生湍流，其中机械泵每次抽出注入的液体体积约为1~1.5ml，机械泵的频率为3~10Hz不等；
（5）将所得到的微单元人工放入盛有150℃乙二醇的容器中。然后利用脉冲湍流系统在容器中产生湍流，从而对微单元产生足够强的、可再生的扰动。最终，形状互补的微单元与图形化衬底通过图形辨认自组装集成在一起。本实施例中，在毛细力的作用下，形状互补的微单元将与对应的微型井相连接。机械泵所产生的流体力以及自身重力的作用下，一方面可以使未进入或者未完全进入微型井的微单元随流体流动而不会停留在图形化衬底，另一方面可以使系统处于能量最低状态。
本实施例中，所述脉冲湍流系统是由机械活塞泵作用于插入组装液乙二醇中的管口直径约为2mm的玻璃管产生的。由湍流系统产生的对微单元的扰动，通过图形辨认自组装到图形化衬底上。自组装过程是通过微单元与图形化衬底之间的几何图形匹配来辨认不同的单元组成。微型井与微单元之间的毛细力能够将微单元绑定到固定目标位置。湍流系统所产的流体力以及微单元自身重力能够输运微单元并使整个系统处于最低的能量状态。
图4a-图4b分别为最终所得到的MSMOS材料的平面图以及截面图。其中，图4a为MSMOS材料的平面图，由图中所示，本发明通过自组装方法将不同材料集成到体硅衬底上，一方面降低了异质结构的生长成本，另一方面解决了异质结构中所面临的失配问题。图4b为MSMOS材料的截面图。
本发明提供了一种简易且生产成本较低的方法，直接利用自组装通过图形辨认实现将不同材料组成的微单元集成到同一衬底上，避免了异质集成时所面对的晶格失配以及热失配等问题，同时大大的降低了异质材料的生长成本，满足了半导体行业“后摩尔时代”以及光电集成领域对于材料的需求。所制得的材料相较于传统的异质结合质量更佳、成本更低、方法更简单，具有重要的意义。因此，该方法具有广阔的应用前景以及深远的经济效益。
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.基于图形识别在衬底上集成多种材料的方法，其特征在于，该方法包括通过光刻以及RIE刻蚀过程制备有微型井图形的衬底以及与所述微型井图形互补的、不同材料的微单元的步骤；然后将具有微型井图形的衬底以及与所述微型井图形互补的、不同材料的微单元放入盛有组装液的容器中，利用脉冲湍流系统在容器中产生湍流，从而对微单元产生扰动使得形状互补的微单元与具有微型井图形的衬底通过图形辨认自组装集成一体。
2.根据权利要求1所述的基于图形识别在衬底上集成多种材料的方法，其特征在于，所述利用脉冲湍流系统在容器中产生湍流是指由工作频率为3~10赫兹、抽出或注入的组装液的体积为1~1.5ml的机械活塞泵作用于装设有组装液中的玻璃管管口产生的。
3.根据权利要求1至2任意一项所述的基于图形识别在衬底上集成多种材料的方法，其特征在于：所述的微单元的材料包括硅、锗以及三五族化合物半导体材料中的任意一种。
4.根据权利要求3所述的基于图形识别在衬底上集成多种材料的方法，其特征在于：所述微型井图形以及微单元的横截面形状为三角形、圆形、长方形、正方形、多边形或无规则图形。
5.根据权利要求1所述的基于图形识别在衬底上集成多种材料的方法，其特征在于：所述具有微型井图形的衬底材料包括刚性衬底或者柔性聚合物衬底。
6.根据权利要求1所述的基于图形识别在衬底上集成多种材料的方法，其特征在于：所述刚性衬底包括体硅或SOI衬底。
7.根据权利要求1所述的基于图形识别在衬底上集成多种材料的方法，其特征在于：所述柔性聚合物衬底包括PET或PI衬底。
8.根据权利要求1所述的基于图形识别在衬底上集成多种材料的方法，其特征在于：所述乙二醇的温度为120-180摄氏度，优选为150摄氏度。
9.根据权利要求1所述的基于图形识别在衬底上集成多种材料的方法，其特征在于：所述刻蚀的微型井井深小于衬底厚度，所述微单元的横截面图形小于微型井图形。
CN201210593800XA 2012-12-31 2012-12-31 基于图形识别在衬底上集成多种材料的方法 Pending CN103065937A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210593800XA CN103065937A (zh) 2012-12-31 2012-12-31 基于图形识别在衬底上集成多种材料的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210593800XA CN103065937A (zh) 2012-12-31 2012-12-31 基于图形识别在衬底上集成多种材料的方法

Publications (1)

Publication Number Publication Date
CN103065937A true CN103065937A (zh) 2013-04-24

Family

ID=48108509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210593800XA Pending CN103065937A (zh) 2012-12-31 2012-12-31 基于图形识别在衬底上集成多种材料的方法

Country Status (1)

Country Link
CN (1) CN103065937A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107651648A (zh) * 2017-10-20 2018-02-02 常州工学院 一种基于微振动激励微器件自装配装置及方法
JP2020518853A (ja) * 2017-04-28 2020-06-25 コーニング インコーポレイテッド フォトマシナブル材料基板層を用いたディスプレイ形成のためのシステム及び方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147153A (zh) * 1995-06-07 1997-04-09 加利福尼亚大学董事会 制造自装配微结构的方法和装置
US20050250229A1 (en) * 2004-03-12 2005-11-10 Nuggehalli Ravindra M Method of magnetic field assisted self-assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147153A (zh) * 1995-06-07 1997-04-09 加利福尼亚大学董事会 制造自装配微结构的方法和装置
US20050250229A1 (en) * 2004-03-12 2005-11-10 Nuggehalli Ravindra M Method of magnetic field assisted self-assembly

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WEI ZHENG等: "Sequential shape-and-solder-directed self-assembly of functional microsystems", 《PROCEEDINGS OF THE NATIONL ACADEMY OF SCIENCES OF THE UNITED STATES OF AMERICA》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020518853A (ja) * 2017-04-28 2020-06-25 コーニング インコーポレイテッド フォトマシナブル材料基板層を用いたディスプレイ形成のためのシステム及び方法
CN107651648A (zh) * 2017-10-20 2018-02-02 常州工学院 一种基于微振动激励微器件自装配装置及方法

Similar Documents

Publication Publication Date Title
Knuesel et al. Self-assembly of microscopic chiplets at a liquid–liquid–solid interface forming a flexible segmented monocrystalline solar cell
AU708552B2 (en) Method and apparatus for fabricating self-assembling microstructures
DE69433361T2 (de) Herstellungsmethode von selbstmontierenden Mikrostrukturen
CN107833525B (zh) 发光显示器的流体组装的系统和方法
US7727804B2 (en) Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) Apparatus for fabricating self-assembling microstructures
US6420266B1 (en) Methods for creating elements of predetermined shape and apparatuses using these elements
Fukushima et al. Multichip self-assembly technology for advanced die-to-wafer 3-D integration to precisely align known good dies in batch processing
Zahedinejad et al. Deep and vertical silicon bulk micromachining using metal assisted chemical etching
CN102751232B (zh) 利用锗浓缩技术制备SiGe或Ge纳米线的方法
Fukushima et al. Self-assembly of chip-size components with cavity structures: high-precision alignment and direct bonding without thermal compression for hetero integration
CN107369611A (zh) 新型晶圆减薄背面金属化工艺
CN204302527U (zh) 基于bcb键合工艺的耦合器结构
US20100186226A1 (en) Fluidic self-assembly for system integration
Gong Layer-scale and chip-scale transfer techniques for functional devices and systems: a review
CN105785508A (zh) 基于bcb键合工艺的耦合器结构及其制作方法
Park et al. Approaching roll-to-roll fluidic self-assembly: Relevant parameters, machine design, and applications
CN103065937A (zh) 基于图形识别在衬底上集成多种材料的方法
Knuesel et al. Self‐Tiling Monocrystalline Silicon; a Process to Produce Electrically Connected Domains of Si and Microconcentrator Solar Cell Modules on Plastic Supports
CN103058129B (zh) 一种制备柔性衬底上半导体亚微米带的方法及柔性光波导
CN105947970A (zh) 一种利用模板辅助的有序大面积单层微/纳米球及其制备方法
CN107285268A (zh) 微流道散热芯片及其制备方法
TW201034092A (en) Positioning and constant-amount mounting package method and structure
CN103208413A (zh) 一种可控硅纳米线阵列的制备方法
Yang et al. A 3D interconnect system for large biosensor array and CMOS signal-processing IC integration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130424