JP3927919B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3927919B2
JP3927919B2 JP2003129378A JP2003129378A JP3927919B2 JP 3927919 B2 JP3927919 B2 JP 3927919B2 JP 2003129378 A JP2003129378 A JP 2003129378A JP 2003129378 A JP2003129378 A JP 2003129378A JP 3927919 B2 JP3927919 B2 JP 3927919B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
substrate
manufacturing
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003129378A
Other languages
English (en)
Other versions
JP2004335729A (ja
Inventor
和利 小野澤
大助 上田
友昭 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003129378A priority Critical patent/JP3927919B2/ja
Priority to US10/840,422 priority patent/US7045446B2/en
Publication of JP2004335729A publication Critical patent/JP2004335729A/ja
Application granted granted Critical
Publication of JP3927919B2 publication Critical patent/JP3927919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10349—Aluminium gallium indium phosphide [AlGaInP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に半導体レーザ装置等の半導体発光装置を自己整合的に実装可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
一般的なデジタルヴァーサタイルディスク（以下、ＤＶＤと呼ぶ。）用の再生装置は、ＤＶＤだけでなく、コンパクトディスク（以下、ＣＤと呼ぶ。）の再生機能と、近年急速に普及した追記型ＣＤ（ＣＤ−Ｒ）の再生及び記録機能とが共に必要とされる。
【０００３】
ＤＶＤを再生する再生光には、６５０ｎｍ帯の波長を有する赤色レーザ光が用いられ、一方、ＣＤ又はＣＤ−Ｒを再生する再生光には、７８０ｎｍ帯の波長を有する赤外レーザ光が用いられる。従って、現状のＤＶＤ再生装置には、赤色レーザ光を生成する赤色半導体レーザ素子と、赤外レーザ光を生成する赤外半導体レーザ素子との２つの半導体レーザ素子がアレイ状に搭載されている。
【０００４】
近年、パーソナルコンピュータ等の情報機器に対する小型化の要望に伴い、ＤＶＤ再生装置も小型化と薄型化とを進展させる必要がある。これを実現するためには、光ピックアップの小型化及び薄型化が必要不可欠となる。光ピックアップの小型化及び薄型化の方法として、光学系の簡素化が挙げられる。
【０００５】
光学系の簡素化の方法の１つとして、赤色半導体レーザ素子と赤外半導体レーザ素子との集積化が考えられる。現状のＤＶＤ再生装置は、赤色半導体レーザ素子用及び赤外半導体レーザ素子用の２つの光学系部品から構成されており、それを赤色と赤外との２つの半導体レーザ素子を集積化することにより、光学系部品を共有することが可能となり、光ピックアップの小型化及び薄型化が実現できる。
【０００６】
例えば、赤色半導体レーザ素子及び赤外半導体レーザ素子の集積化の例として、特許文献１には、１つの基板上に集積された、いわゆるモノリシック型の半導体レーザ素子アレイが開示されている。
【０００７】
また、赤色用と赤外用との２つの半導体レーザチップをハイブリッドに集積化することにより２つの光学系部品を共有する光ピックアップの例が、特許文献２及び特許文献３に開示されている。
【０００８】
ところが、前記従来のモノリシック型の２波長レーザ素子アレイは、各レーザ素子における活性層の組成が互いに異なるため、成長工程を別々に実施しなければならず、歩留まりが低いという問題がある。特に高出力のレーザ素子をモノリシックに集積する場合は、歩留まりの低下が顕著となる。
【０００９】
さらに、高密度ＤＶＤに用いられる窒化ガリウム（ＧａＮ）系の青色レーザ素子と燐化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）系の赤色レーザ素子とをモノリシックに集積化することは、結晶成長の観点から極めて困難である。
【００１０】
また、前記従来のハイブリッド型の光ピックアップは、組立装置を用いて、赤色半導体レーザチップと赤外半導体レーザチップとを組み立てる際に、各半導体レーザチップの活性層の位置及び発光点の間隔を調整して最適化することが困難であるという問題を有している。
【００１１】
ところで、近年、デバイスの実装方法の一つとして、流体自己実装（Fluidic Self-Assembly、以下、ＦＳＡ（登録商標）と呼ぶ。）法を用いた実装方法が開発されている。
【００１２】
ＦＳＡ法は、十μｍ〜数百μｍの大きさで且つ所定の形状を有するデバイス（以下、「機能ブロック」と呼ぶ。）を液体中に分散させたスラリ状とし、このスラリ状の液（懸濁液）を、機能ブロックとほぼ同じ大きさと形状とを有するリセス部が形成された、例えばシリコンからなる基板の表面に流し込み、液体中に分散した機能ブロックをリセス部に嵌め込むことにより、機能ブロックの基板への実装を行なう方法である。
【００１３】
ＦＳＡ法は、例えば特許文献４〜特許文献７等に開示されている。
【００１４】
【特許文献１】
特開平１１−１８６６５１号公報（第１図）
【特許文献２】
特開平１１−１４４３０７号公報
【特許文献３】
特開平１１−１４９６５２号公報
【特許文献４】
米国特許第５５４５２９１号明細書
【特許文献５】
米国特許第５７８３８５６号明細書
【特許文献６】
米国特許第５８２４１８６号明細書
【特許文献７】
米国特許第５９０４５４５号明細書
【００１５】
【発明が解決しようとする課題】
しかしながら、前記従来のＦＳＡ法は、基板に設けた機能ブロックを嵌め込むためのリセス部の形成が容易ではなく、生産性が低いという問題がある。
【００１６】
本発明は、複数の半導体素子をハイブリッドに集積化してなる半導体装置において、製造時にＦＳＡ法を用いながらも、各半導体素子を容易に且つ確実に基板に実装できるようにすることを目的とする。
【００１７】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、流体自己実装法を用いた半導体装置の製造方法において、各半導体素子の下部に、基板のリセス部とそれぞれ嵌合する凸部を設け、それぞれ凸部が設けられた複数の半導体素子が分散した液体を基板上に断続的に流す構成とし、液体を流さない間に基板を回転させる構成とする。
【００１９】
具体的に、本発明に係る半導体装置の製造方法は、基板の主面に複数のリセス部を設ける第１の工程と、それぞれがチップ状で且つその下部に各リセス部とそれぞれ嵌合する凸部を有する複数の半導体素子を液体中に分散すると共に、複数の半導体素子が分散した液体を基板の主面上に流すことにより、複数の半導体素子を各リセス部にそれぞれ自己整合的に嵌め込む第２の工程とを備え、第２の工程は、複数の半導体素子が分散した液体を基板の主面上に流す第１の期間と、複数の半導体素子が分散した液体を基板の主面上に流さない第２の期間とを含み、第１の期間には基板を回転させず、且つ、第２の期間には基板を回転させる。
【００２１】
本発明の半導体装置の製造方法において、第２の期間には基板をその主面内で少なくとも９０度回転させることが好ましい。
【００２２】
本発明の半導体装置の製造方法によると、複数の半導体素子が分散した液体を基板の主面上に流す第１の期間は基板を回転させずに静止させておくため、基板のリセス部に半導体素子の凸部が嵌まり易くなる。また、複数の半導体素子が分散した液体を基板の主面上に流さない第２の期間は基板をその主面内で少なくとも９０度回転させると、基板のリセス部に対して不適当な方向に嵌まった状態の半導体素子を除去できると共に、リセス部に対して適当な方向に嵌まっている他の半導体素子に引っ掛かった状態の半導体素子をも除去することができる。その上、基板を回転させることにより、基板のリセス部に対して適当に嵌まっている他の半導体素子の基板上における相対位置が液体が流れる方向に対して変わることにより、液体中の半導体素子の障害とならなくなるので、複数の半導体素子を各リセス部に確実に嵌め込むことができる。
【００２３】
この場合に、第２の工程は第１の期間と第２の期間とを交互に繰り返す工程を含むことが好ましい。
【００２４】
また、この場合に、基板はその主面が水平方向から傾斜して保持されていることが好ましい。このようにすると、基板を回転させた際に、リセス部に嵌まっていなかった半導体素子を基板上から確実に除去することができる。
【００２５】
本発明の半導体装置の製造方法は、第２の工程において、各リセス部を各半導体素子の凸部の平面形状に合わせて異なるように形成することが好ましい。このようにすると、半導体素子を例えば波長が互いに異なる半導体レーザ素子同士でリセス部の平面形状を異ならせてておくと、２波長レーザ素子のように、互いに異なる波長を出力する光ピックアップ装置を実現することができる。
また、本発明の半導体装置の製造方法において、各半導体素子の凸部は、互いに直交する２軸の少なくとも一方とは線対称性を持たない平面形状、又は回転対称性を持たない平面形状を有していることが好ましい。このようにすると、各半導体素子における表面及び裏面と、前端面及び後端面とが自己整合的に選択的されるので、流体自己実装（ＦＳＡ）法を用いても各半導体素子を容易に且つ確実に基板に実装することができる。
【００２６】
本発明の半導体装置の製造方法は、第２の工程において、各リセス部の深さ寸法を各半導体素子の凸部の高さ寸法よりも大きいか又は等しくすることが好ましい。このようにすると、複数の半導体素子を基板の各リセス部に確実に嵌め込むことができる。
【００２７】
本発明の半導体装置の製造方法は、第２の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、該第３の工程において、各半導体素子における凸部をエッチング法により形成することが好ましい。
【００２８】
本発明の半導体装置の製造方法は、第１の工程において、各半導体素子における凸部をめっき材により形成することが好ましい。
【００２９】
また、本発明の半導体装置の製造方法は、第２の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、該第３の工程において、各半導体素子における凸部をレジスト材により形成することが好ましい。
【００３０】
また、本発明の半導体装置の製造方法は、第２の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、該第３の工程において、各半導体素子における凸部をポリイミド材により形成することが好ましい。
【００３１】
この場合に、ポリイミド材は感光性を有していることが好ましい。
【００３２】
また、本発明の半導体装置の製造方法は、第１の工程において、各半導体素子における凸部をベンゾシクロブテン（ＢＣＢ）材により形成することが好ましい。
【００３３】
この場合に、ベンゾシクロブテン材は感光性を有していることが好ましい。
【００３４】
また、本発明の半導体装置の製造方法は、第２の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、該第３の工程において、各半導体素子における凸部をアクリル材により形成することが好ましい。
【００３５】
この場合に、アクリル材は感光性を有していることが好ましい。
【００３６】
これらのように、各半導体素子の凸部を感光性を有する材料により形成すると、各凸部をフォトリソグラフィ法により精度良く且つ生産性良く形成することができる。
【００３７】
本発明の半導体装置の製造方法において、液体は有機溶材であることが好ましい。このようにすると、基板、半導体素子及びその凸部を形成する材料により、腐食等が発生しない材料を選択することができる。
【００３８】
本発明の半導体装置の製造方法において、液体の比重は半導体素子の比重よりも小さく、第２の工程は液体の比重を半導体素子が基板上に自己整合的に配置される効率を最大とするように調整する工程を含むことが好ましい。
【００３９】
本発明の半導体装置の製造方法において、各半導体素子は、それぞれレーザ光を端面から出射する端面出射型の半導体レーザ素子であり、第１の工程において、各リセス部は各半導体レーザ素子の出射方向が一方向に揃うように形成することが好ましい。
【００４０】
このようにすると、半導体レーザ素子ごとの活性層の位置と、半導体レーザ素子同士の発光点の間隔とを自己整合的に揃えることができる。その上、複数の半導体レーザ素子を構成する材料（半導体組成）がそれぞれ異なっている場合であっても集積化が可能となる。また、基板の各リセス部自体が各半導体レーザ素子の出射方向を自己整合的に揃えるため、光ピックアップ装置に用いた場合に結像するスポットの波面収差を許容範囲に確実に収めることができる。
【００４１】
この場合に、半導体装置の製造方法は、第２の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、該第３の工程において、互いに隣接する半導体レーザ素子における各凸部の平面形状を互いに異なるように形成することが好ましい。このようにすると、波長が互いに異なる半導体レーザ素子同士で凸部の平面形状を異ならせてておくと、２波長レーザ素子のように、異なる波長を出力する光ピックアップ装置を実現できる。
【００４２】
本発明の半導体装置の製造方法において、各半導体素子はそれぞれレーザ光を端面から出射する端面出射型の半導体レーザ素子であり、本発明の半導体装置の製造方法は、各半導体レーザ素子におけるレーザ光の出射端面が基板の端面よりも前方へ突出するように形成する第４の工程をさらに備えていることが好ましい。このようにすると、半導体レーザ素子から出射されるレーザ光の一部が基板によって欠損する、いわゆるけられを防止することができる。
【００４３】
この場合に、第４の工程において、半導体レーザ素子の各出射端面が揃うように設けられた一列分のリセス部を有する平面ストライプ状を有する基板を用いることが好ましい。
【００４４】
各半導体素子がそれぞれレーザ光を端面から出射する端面出射型の半導体レーザ素子である場合に、第１の工程は、基板における各リセス部の周辺部に、各半導体レーザ素子における各凸部の周辺部と接触する基板電極を形成する工程を含むことが好ましい。このようにすると、基板の主面上に基板電極を形成できるため、電極の形成が容易となる。
【００４５】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００４６】
図１（ａ）〜図１（ｃ）は本発明の第１の実施形態に係る半導体レーザ装置であって、（ａ）は平面構成を示し、（ｂ）は正面構成を示し、（ｃ）は左側面構成を示している。
【００４７】
図１（ａ）に示すように、第１の実施形態に係る半導体レーザ装置１００は、例えばシリコン（Ｓｉ）からなり、その主面に互いに間隔をおくように形成された第１のリセス部１０ａ及び第２のリセス部１０ｂを有する基板１０を備えている。
【００４８】
基板１０の第１のリセス部１０ａには、例えば赤外レーザ光を発光する機能ブロック化された第１の半導体レーザ素子（半導体チップ）１１の下側に形成された凸部１１ａが嵌め込まれ、第２のリセス部１０ｂには、例えば赤色レーザ光を発光する機能ブロック化された第２の半導体レーザ素子（半導体チップ）１２の下側に形成された凸部１２ａが嵌め込まれている。
【００４９】
第１及び第２の各半導体レーザ素子１１、１２の厚さ（高さ）は約１２０μｍとし、長辺方向の長さは約８００μｍとし、短辺方向の長さは約３００μｍとしている。これに対し、基板１０における第１のリセス部１０ａ及び第２のリセス部１０ｂの深さはそれぞれ約１５μｍとしている。なお、各リセス部１０ａ、１０ｂの深さは５μｍ〜３０μｍ程度であれば良く、このとき、各リセス部１０ａ、１０ｂの深さ寸法は、各半導体レーザ素子１１、１２の凸部１１ａ、１２ａの高さ寸法よりも大きいか等しいことが好ましい。
【００５０】
また、基板１０は、シリコンに限られず、ヒ化ガリウム（ＧａＡｓ）又は炭化シリコン（ＳｉＣ）等でも良く、熱伝導性に優れる材料が好ましい。また、基板１０を構成する材料は、機能ブロックの種類や、半導体レーザ装置１００の用途等に応じて適宜選択すれば良い。
【００５１】
また、第１の半導体レーザ素子１１及び第２の半導体レーザ素子１２の発光波長は、上記の組み合わせに限られず、例えば赤外、赤色及び青色のレーザ光のうちの２つを選択すれば良く、また、基板１０に第３のリセス部を第１のリセス部１０ａ等と並置して形成し、３種類のレーザ光をそれぞれ発光する半導体レーザ素子を嵌め込んでも良い。さらには、基板１０に４つ以上のリセス部を形成し、それぞれに半導体レーザ素子を嵌め込んでも良い。
【００５２】
半導体レーザ装置１００は、例えば、光ディスクの読み出し又は書き込みに用いる光ピックアップ装置（図示せず）に適用可能である。第１の実施形態においては、各半導体レーザ素子１１、１２は共に、レーザ光を半導体層の端面から出射する、いわゆる端面出射型の半導体レーザ素子であり、図１（ｂ）及び図１（ｃ）に示すように、各半導体レーザ素子１１、１２の各出射端面１１ｂ、１２ｂから出射される各レーザ光が光ピックアップ装置に搭載された対物レンズ（図示せず）に入射するように配置されている。従って、各半導体レーザ素子１１、１２における出射端面１１ｂ、１２ｂの位置及びレーザ発光部１１ｄ、１２ｄの高さは揃えられている。
【００５３】
第１の実施形態の特徴は、図１（ａ）に示すように、第１及び第２の半導体レーザ素子１１、１２のそれぞれの下側に設けた凸部１１ａ、１２ａの平面形状にある。すなわち、凸部１１ａの平面形状は、第１の半導体レーザ素子１１の出射端面１１ｂ側の両角部を切り欠いた五角形状であり、また、凸部１２ａの平面形状は、第２の半導体レーザ素子１２の出射端面１２ｂ側の１つの角部を切り欠いた五角形状である。これにより、第１の半導体レーザ素子１１の凸部１１ａの平面形状は、レーザ光の出射方向に線対称性を持つが、レーザ光の出射方向と直交する方向とは線対称性を持たない。また、第２の半導体レーザ素子１２の凸部１２ａの平面形状は、線対称性も回転対称性も持たない平面形状を有している。
【００５４】
以上説明したように、第１の実施形態によると、互いに発光波長が異なり且つ機能ブロック化された第１の半導体レーザ素子１１及び第２の半導体レーザ素子１２は、互いのレーザ光の出射方向が平行となるように配置されているため、それぞれのレーザ発光部１１ｄ、１２ｄが自己整合的に整列するので、レーザ光の光学系で発生する波面収差を確実に低減することができる。
【００５５】
その上、第１及び第２の各半導体レーザ素子１０、１２を実装するための基板１０に設けた各リセス部１０ａ、１０ｂの深さ寸法を各半導体レーザ素子１１、１２の凸部１１ａ、１２ａの高さ寸法よりも大きいか等しく設定しているため、各リセス部１０ａ、１０ｂには、各半導体レーザ素子１１、１２の各凸部１１ａ、１２ａを確実に嵌め込むことができる。
【００５６】
なお、第１の半導体レーザ素子１１と第２の半導体レーザ素子１２とは、互いの発光波長が同一で、且つ互いの光出力値が異なる構成であっても良い。
【００５７】
また、第１の半導体レーザ素子１１と第２の半導体レーザ素子１２とは、それぞれ、出射端面１１ｂ、１２ｂからの光出力値と後端面１１ｃ、１２ｃからの光出力値とが同等となるように設計されていても良い。
【００５８】
また、機能ブロック化された各半導体レーザ素子１１、１２の配置位置は第１の実施形態に限られず、左右が逆であってもよい。
【００５９】
−基板電極−
ところで、第１及び第２の半導体レーザ素子１１、１２の素子電極のｐ側電極及びｎ側電極を、いずれも基板１０の主面側（上側）に設ける構成の場合は、基板電極を設ける必要はない。
【００６０】
しかしながら、各半導体レーザ素子１１、１２がその上面と凸部の周辺部分とに互いに対向するように形成されたｐ側電極及びｎ側電極からなる素子電極を有する場合には、各リセス部１０ａ、１０ｂの周辺部上に基板電極を設ける必要がある。
【００６１】
図２（ａ）及び図２（ｂ）は基板電極の２通りの平面構成を示している。
【００６２】
図２（ａ）は１例目の基板電極を示す。
【００６３】
図２（ａ）に示すように、第１及び第２の各半導体レーザ素子１１、１２を駆動するために、基板１０における各リセス部１０ａ、１０ｂの周辺部上には、それぞれ半田材等の低融点金属からなる第１の基板電極２１及び第２の基板電極２２が形成されている。
【００６４】
従って、例えば後述するＦＳＡ法によって、機能ブロック化された各半導体レーザ素子１１、１２が基板１０の各リセス部１０ａ、１０ｂにそれぞれ嵌め込まれた後に、第１の基板電極２１及び第２の基板電極２２に対して、半田材が溶ける程度に加熱することによって、各半導体レーザ素子１１、１２の各素子電極と各基板電極２１、２２とを電気的に接続することができる。
【００６５】
次に、図２（ｂ）は２例目の基板電極を示し、図２（ｂ）に示すように、基板１０における各リセス部１０ａ、１０ｂの周辺部上には、両リセス部１０ａ、１０ｂを含むように、半田材等の低融点金属からなる共通基板電極２３が形成されている。
【００６６】
このように、第１のリセス部１０ａ及び第２のリセス部１０ｂを含む共通基板電極２３を設けることにより、第１及び第２の半導体レーザ素子１１、１２の発光波長が互いに異なっている場合であっても、レーザ素子アレイを構成する半導体レーザ素子同士の裏面の素子電極の共通化を図ることが可能となる。
【００６７】
（半導体レーザ装置の製造方法）
以下、本発明の第１の実施形態に係る半導体レーザ装置の製造方法について図面を参照しながら説明する。
【００６８】
例えば、機能ブロック化された複数の半導体レーザ素子１１、１２は、人手によっても、また組立装置によっても、基板に設けた各リセス部１０ａ、１０ｂに嵌め込むことは可能である。しかしながら、本発明は、前述したＦＳＡ法を用いることにより、複数の半導体レーザ素子１１、１２の嵌め込み（実装）工程の効率を大幅に向上することを目的としている。
【００６９】
−基板の形成方法−
最初に、基板１０の形成方法の一例を説明する。
【００７０】
図３（ａ）〜図３（ｅ）は本発明の第１の実施形態に係る半導体レーザ装置の基板におけるリセス部の形成方法の工程順の断面構成を示している。なお、ここでは、シリコンからなるウエハ１０Ａを用いた場合を示しており、さらに、第１のリセス部１０ａにのみ着目して、その出射方向に対して垂直な方向の断面を示している。
【００７１】
まず、図３（ａ）に示すように、例えばＣＶＤ法により、ウエハ１０Ａの主面上に、膜厚が０．７μｍ〜１μｍ程度の酸化シリコン（ＳｉＯ2 ）からなるマスク膜３０を堆積する。
【００７２】
次に、図３（ｂ）に示すように、リソグラフィ法により、第１のリセス部１０ａの開口パターン３１ａを有するレジストパターン３１を選択的に形成する。
【００７３】
次に、図３（ｃ）に示すように、レジストパターン３１をマスクとして、マスク膜３０に対して、例えばフルオロカーボンをエッチングガスとするドライエッチングを行なって、マスク膜３０に第１のリセス部１０ａの開口パターン３０ａを転写する。
【００７４】
次に、図３（ｄ）に示すように、レジストパターン３１をアッシング等により除去した後、図３（ｅ）に示すように、開口パターン３０ａを有するマスク膜３０をマスクとして、ウエハ１０Ａに対して、例えば塩素（Ｃｌ2 ）又は臭化水素（ＨＢｒ）をエッチングガスとするドライエッチングを行なって、ウエハ１０Ａに深さが約１５μｍの第１のリセス部１０ａを形成する。ここで、ウエハ１０Ａに対するエッチングはドライエッチに限られず、フッ酸と硝酸との混合溶液を用いたウエットエッチでも構わない。なお、第２のリセス部１０ｂも、第１のリセス部１０ａと同様にして同時に形成される。続いて、各リセス部１０ａが形成されたウエハ１０Ａを水洗した後、乾燥する。
【００７５】
その後は、図４に示すように、基板電極を必要とする場合には、例えば図２（ａ）に示したような基板電極２１、２２を、ウエハ１０Ａのマスク膜３０上であって、各リセス部１０ａ、１０ｂの周辺部にそれぞれ選択的に形成する。ここで、符号４０はウエハ１０Ａを基板１０に分割する際のダイシングラインを表わしている。
【００７６】
−半導体レーザ素子（機能ブロック）の第１の形成方法−
以下、半導体レーザ素子の形成方法を説明する。
【００７７】
図５（ａ）〜図５（ｄ）は本発明の第１の実施形態に係る半導体レーザ装置における半導体レーザ素子の第１の形成方法の工程順の断面構成を示している。
【００７８】
まず、図５（ａ）に示すように、第１の半導体レーザ素子１１におけるレーザ発光部１１ｄ（活性層）に近い側の面上の全面にレジスト膜３２を塗布する。なお、図示はしていないが、第１の半導体レーザ素子１１は例えばウエハ状態である。
【００７９】
次に、図５（ｂ）に示すように、リソグラフィ法により、レジスト膜３２から第１のリセス部１０ａのパターンを有するレジストパターン３２Ａを形成する。
【００８０】
次に、図５（ｃ）に示すように、レジストパターン３２Ａをマスクとして、第１の半導体レーザ素子１１に対して、例えば四塩化ケイ素（ＳｉＣｌ4 ）又は六フッ化イオウ（ＳＦ6 ）をエッチングガスとするドライエッチングを行なって、第１の半導体レーザ素子１１の凸部１１ａを第１のリセス部１０ａに嵌まるように形成する。
【００８１】
次に、図５（ｄ）に示すように、レジストパターン３２Ａを除去し、続いて、アセトン等の有機溶剤により洗浄した後、乾燥する。その後、ウエハ状態の第１の半導体レーザ素子１１をチップ状に分割する。
【００８２】
続いて、第１の半導体レーザ素子１１と同様の方法により、第２の半導体レーザ素子１２の凸部１２ａを第２のリセス部１０ｂに嵌まるように形成する。
【００８３】
なお、第１の半導体レーザ素子１１と第２の半導体レーザ素子１２との形成順序が問われないことはいうまでもない。
【００８４】
−半導体レーザ素子の第２の形成方法−
次に、第１の実施形態に係る半導体レーザ素子の第２の形成方法について図６（ａ）〜図６（ｄ）を参照しながら説明する。
【００８５】
まず、図６（ａ）に示すように、第１の半導体レーザ素子１１におけるレーザ発光部１１ｄに近い側の面上の全面にレジスト膜３２を塗布する。なお、ここでも、第１の半導体レーザ素子１１はウエハ状態である。
【００８６】
次に、図６（ｂ）に示すように、リソグラフィ法により、レジスト膜３２から凸部１１ａの形成用の開口パターン３２ａを有するレジストパターン３２Ｂを形成する。
【００８７】
次に、図６（ｃ）に示すように、めっき法により、レジストパターン３２Ｂをマスクとして、第１の半導体レーザ素子１１上の開口部３２ａにめっき材からなる凸部１１ａを形成する。
【００８８】
その後は、図６（ｄ）に示すように、レジストパターン３２Ｂをアッシング等により除去する。これにより、第１の半導体レーザ素子１１におけるレーザ発光部１１ｄに近い側の面上に、めっきにより形成された金属からなる凸部１１ａが形成される。さらに、第２の半導体レーザ素子１２に対しても第１の半導体レーザ素子１１と同様の方法で凸部１２ａを形成する。
【００８９】
このように、第２の形成方法は、半導体チップ自体をエッチングする工程を省略することができる。
【００９０】
−半導体レーザ素子の第３の形成方法−
次に、第１の実施形態に係る半導体レーザ素子の第３の形成方法について図７（ａ）及び図７（ｂ）を参照しながら説明する。
【００９１】
まず、図７（ａ）に示すように、ウエハ状態にある第１の半導体レーザ素子１１におけるレーザ発光部１１ｄに近い側の面上の全面にレジスト膜３２を塗布する。
【００９２】
次に、図７（ｂ）に示すように、リソグラフィ法により、レジスト膜３２を凸部１１ａと対応する形状にパターニングし、さらに、パターニングされたレジスト膜に対してベーク処理を行なって、第１の半導体レーザ素子１１におけるレーザ発光部１１ｄに近い側の面上に、レジスト材からなる凸部３２Ｃを形成する。さらに、第２の半導体レーザ素子１２に対しても第１の半導体レーザ素子１１と同様の方法で凸部１２ａに相当する凸部３２Ｃを形成する。
【００９３】
このように、第３の形成方法は、感光性を有する有機樹脂材をパターニングするだけで、各半導体レーザ素子１１、１２における凸部を形成することができる。
【００９４】
なお、レジスト膜３２に代えて、感光性を有する有機材料、例えばポリイミド、ベンゾシクロブテン（ＢＣＢ）又はアクリル等を用いてもよい。
【００９５】
−半導体レーザ素子の実装方法−
以下、半導体レーザ素子の実装方法について説明する。
【００９６】
第１の実施形態に係る半導体レーザ素子の実装方法は、機能ブロック化された第１及び第２の半導体レーザ素子１１、１２をウエハ１０Ａに設けた各リセス部１０ａ、１０ｂに嵌め込む方法としてＦＳＡ法を用いる。本実施形態に係るＦＳＡ法を用いると、機能ブロック化された各半導体レーザ素子１１、１２を所望の位置に精度良く且つ高効率に配置することができる。
【００９７】
ＦＳＡ法は、機能ブロックを水（Ｈ2Ｏ ）又はメチルアルコール（ＣＨ3ＯＨ ）等の液（媒体）中に分散させるため、２波長レーザ素子アレイを組み立てる場合には、第１の半導体レーザ素子１１及び第２の半導体レーザ素子１２のように、凸部１１ａ、１２ａの平面形状を互いに異ならせることが好ましい。
【００９８】
まず、第１及び第２のリセス部１０ａ、１０ｂが形成されたウエハ１０Ａに、基板電極２１等が形成されている場合には基板電極上に半田材を塗布する。また、基板電極が形成されていない場合には熱硬化型接着材又はＵＶ硬化型接着剤等を塗布しておいても良い。
【００９９】
ここで、機能ブロックを基板に実装する実装（ＦＳＡ）装置の概略を説明する。
【０１００】
図８は機能ブロック化された複数の半導体レーザ素子１１、１２を実装する実装装置を模式的に示している。
【０１０１】
図８に示すように、第１の実施形態に係る実装装置は、水 ( Ｈ 2 Ｏ）又はメチルアルコール ( ＣＨ 3 ＯＨ）等の液が収納され且つ実装が行なわれる容器５０と、該容器５０の底部に回転可能に設置され、その上面にウエハ１０Ａを保持するウエハ保持具５１と、機能ブロック化された複数の半導体レーザ素子１１、１２が分散してスラリ化した液を容器５０に投入するチップ投入部６０とから構成されている。ここで、ウエハ保持具５１の上面は液面に対して斜めに位置するように設けられていることが好ましい。
【０１０２】
続いて、ウエハ保持具５１の上に、複数の第１のリセス部１０ａ及び複数の第２のリセス部１０ｂが形成されたウエハ１０Ａを保持する。
【０１０３】
その後、まず、複数の第１の半導体レーザ素子１１を分散した液を、ウエハ保持具５１の上面に斜めの状態で保持されたウエハ１０Ａの主面上に散布する。これにより、ウエハ１０Ａに設けた複数の第１のリセス部１０ａに第１の半導体レーザ素子１１がそれぞれ嵌め込まれる。
【０１０４】
なお、液体の比重は各半導体レーザ素子１１、１２が液面に浮かばないように各素子の比重よりも小さいことが好ましい。さらには、液体の比重を半導体レーザ素子１１、１２がウエハ１０Ａに自己整合的に配置される効率が最大となるように調整することが好ましい。例えば、液体（分散媒）の主成分にメチルアルコールを用いる場合には、水を添加することにより分散媒の比重が大きくなるため、半導体チップの分散媒中における落下速度やウエハ１０Ａ上での滑走速度を遅くすることができる。このように、液体の比重を調整して、半導体チップの落下速度及び滑走速度を調整することにより、配置効率の最大化を図ることが好ましい。
【０１０５】
また、第１の実施形態においては、図９（ａ）のフローチャート及び図９（ｂ）のタイムチャートに示すように、半導体レーザ素子１１をウエハ１０Ａの主面上に散布している間はウエハ保治具５１の回転を停止しておき、逆に、ウエハ保治具５１を回転する間は、半導体レーザ素子１１の散布を停止する。ここで、ウエハ保治具５１の回転角度は、９０度の整数倍が好ましく、さらには後述するように１８０度が好ましい。このようにすると、半導体チップの散布中はウエハ１０Ａが静止しているため、ウエハ１０Ａを常時回転させる場合と比べて半導体チップがリセス部に嵌まりやすくなる。
【０１０６】
その上、液中に保持されたウエハ１０Ａをその主面内で所定の角度だけ回転させるため、第１の半導体レーザ素子１１の凸部１１ａのみを第１のリセス部１０ａに嵌め込む構成であっても、第１の半導体レーザ素子１１を確実に実装することができる。この理由を図１０（ａ）、図１０（ｂ）及び図１１（ａ）〜図１１（ｃ）を用いて説明する。
【０１０７】
従来のＦＳＡ法は、図１０（ａ）に示すように、一の機能ブロック２００の全体をウエハ１０Ａに設けたリセス部１０ａに嵌め込む構成であるため、いったんリセス部１０ａに嵌まった機能ブロック２００は他の機能ブロック２００の流れの障害となることがない。
【０１０８】
しかしながら、本発明は、図１０（ｂ）に示すように、ウエハ１０Ａに設けるリセス部１０ａに、第１の半導体レーザ素子１１の凸部１１ａのみを嵌め込む構成であるため、リセス部１０ａに嵌まった半導体レーザ素子１１におけるウエハ１０Ａの表面からの突出部分が、ウエハ１０Ａの表面を流れる他の半導体レーザ素子１１の障害となって、実装のスループット（効率）が低下する。そこで、第１の実施形態においては、図８に示すように、半導体チップの分散の停止時にウエハ１０Ａを液中で回転させる。
【０１０９】
このようにすると、既にリセス部１０ａに嵌まった第１の半導体レーザ素子１１に阻止された他の第１の半導体レーザ素子１１が流れ落ちて、次回の散布に供されるようになる。
【０１１０】
また、第１の実施形態に係る第１の半導体レーザ素子１１は、その凸部１１ａと該凸部１１ａが嵌まるウエハ１０Ａの第１のリセス部１１ａとに方向性を持たせているため、図１１（ａ）及びその XI ｂ− XI ｂ線における断面図である図１１（ｂ）に示すように、１つの第１の半導体レーザ素子１１が、ウエハ１０Ａに設けられた第１のリセス部１０ａにその方向が逆に入り込んだ場合や、第２のリセス部１０ｂ（図示せず）に嵌合せずに引っ掛かってしまう場合もある。
【０１１１】
そこで、第１の実施形態においては、ウエハ保治具５１を９０度の整数倍、より好ましくは１８０度回転させることにより、図１１（ｃ）に示すように、第１のリセス部１０ａに方向違いで引っ掛かった第１の半導体レーザ素子１１を確実に除去することができる。
【０１１２】
次に、ウエハ１０Ａにおける複数の第１のリセス部１０ａへの第１の半導体レーザ素子１１の実装が完了するまで、半導体レーザ素子を分散した液体の散布を繰り返した後、今度は、機能ブロック化された複数の第２の半導体レーザ素子１２が分散した液を用いて、ウエハ１０Ａに設けた複数の第２のリセス部１０ｂに第２の半導体レーザ素子１２をそれぞれ嵌め込む。なお、第１の半導体レーザ素子１１と第２の半導体レーザ素子１２の実装の順序は問われない。また、両方の半導体レーザ素子１１、１２を同時に散布しても良い。
【０１１３】
その後、第１及び第２の各半導体レーザ素子１１、１２をそれぞれ固着する。例えば、半田材又は熱硬化型接着剤により固着する場合はウエハ１０Ａを加熱し、また、ＵＶ硬化型接着剤により固着する場合は、ウエハ１０Ａの全面に紫外光を照射する。続いて、図４に示すダイシングライン４０に沿って、ダイシングソー等により、それぞれ半導体レーザ装置１００を切り出す。
【０１１４】
このように、第１の実施形態に係る半導体レーザ装置の製造方法によると、実装のプロセスが極めて簡便であり、その上、良品と判定された半導体レーザ素子１１、１２のみを実装することができるため、半導体レーザ装置１００のコストを低減することができる
また、ウエハ１０Ａへの実装にＦＳＡ法を用いることにより、自己整合的に位置合わせを行なえるため、歩留まりも向上する。
【０１１５】
また、各半導体レーザ素子１１、１２の下側に設けた凸部１１ａ、１２ａのみをウエハ１０Ａの主面に設けた各リセス部１０ａ、１０ｂに嵌め込むため、各半導体レーザ素子１１、１２の表裏（天地）方向をも自己整合的に実装することができる。その上、ウエハ１０Ａに設ける各リセス部１０ａ、１０ｂの深さを半導体チップの全体が嵌まる程度にまで大きくする必要がなくなるため、リセス部１０ａ、１０ｂを形成するプロセスが容易となるので、リセス形成工程におけるスループットをも向上することができる。
【０１１６】
また、図９（ｂ）に示すように、半導体チップを散布する第１の期間（ｔ0 −ｔ1 等）にはウエハ１０Ａを回転させず、逆に、ウエハ１０Ａを回転する第２の期間（ｔ1 −ｔ2 等）には半導体チップを散布しないようにしている。この方法により、半導体チップのウエハ１０Ａへの実装のスループットが確実に向上する。
【０１１７】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【０１１８】
図１２（ａ）〜図１２（ｃ）は本発明の第２の実施形態に係る半導体レーザ装置であって、（ａ）は平面構成を示し、（ｂ）は正面構成を示し、（ｃ）は左側面構成を示している。図１２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【０１１９】
図１２（ａ）及び図１２（ｃ）に示すように、第２の実施形態に係る半導体レーザ装置１００を構成する基板１０Ｂは、各半導体レーザ素子１１、１２におけるレーザ光の出射端面１１ｂ、１２ｂが基板１０Ｂの前端面よりも前方へ突出するように形成されていることを特徴とする。
【０１２０】
このようにすると、各半導体レーザ素子１１、１２から出射されるそれぞれのレーザ光の一部が基板１０Ｂの前端部によって欠損することを防止できる。
【０１２１】
第２の実施形態に係る半導体レーザ装置１００の実装方法は、ウエハ１０Ａを用いる代わりに、図１３に示すように、ウエハ１０Ａを短冊状（平面ストライプ状）であって、各半導体レーザ素子１１、１２の各出射端面が揃うように設けられた一列分のリセス部１０ａ、１０ｂを有しており、さらに、各半導体レーザ素子１１、１２の出射端面１１ｂ、１２ｂ側の端部が各出射端面１１ｂ、１２ｂよりも後方に位置するように形成された基板１０Ｃを用いて、第１の実施形態と同様のＦＳＡ法により行なう。
【０１２２】
ここで、実装用の基板１０Ｃには、半導体レーザ素子１１、１２の一列分のリセス部１０ａ、１０ｂを形成したが、各半導体レーザ素子１１、１２の後端面同士が対向するように各リセス部１０ａ、１０ｂを形成すれば、実装用の基板１０Ｃに二列分のリセス部１０ａ、１０ｂを設けることも可能となる。
【０１２３】
なお、本発明は半導体レーザ装置に限られず、発光ダイオード素子や他の機能素子の一部分を基板に設けた各リセス部に嵌め込んで実装する半導体デバイスに適用することができる。
【０１２４】
【発明の効果】
本発明に係る半導体装置の製造方法によると、各半導体素子における表面及び裏面並びに前端面及び後端面が自己整合的に選択的されるため、各半導体素子を容易に且つ確実に基板に実装することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体レーザ装置を模式的に示し、（ａ）は平面図であり、（ｂ）は正面図であり、（ｃ）は左側面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体レーザ装置の基板に形成されたリセス部及び基板電極を模式的に示す平面図である。
【図３】（ａ）〜（ｅ）は本発明の第１の実施形態に係る半導体レーザ装置における基板の形成方法を示す工程順の構成断面図である。
【図４】本発明の第１の実施形態に係る半導体レーザ装置におけるウエハ状態にある基板の半導体素子の実装前の平面図である。
【図５】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体レーザ装置における半導体レーザ素子の第１の形成方法を示す工程順の構成断面図である。
【図６】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体レーザ装置における半導体レーザ素子の第２の形成方法を示す工程順の構成断面図である。
【図７】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体レーザ装置における半導体レーザ素子の第３の形成方法を示す工程順の構成断面図である。
【図８】本発明の第１の実施形態に係る半導体レーザ装置の製造方法に用いる実装（嵌め込み）装置を示す模式的な構成図である。
【図９】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体レーザ装置の製造方法を示し、（ａ）はフロー図であり、（ｂ）はタイミング図である。
【図１０】（ａ）は従来のＦＳＡ法による機能ブロックの実装方法を示す模式的な構成断面図である。（ｂ）は本発明の第１の実施形態に係る半導体レーザ装置の製造方法におけるＦＳＡ法による実装時の様子を示す模式的な構成断面図である。
【図１１】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体レーザ装置の製造方法におけるＦＳＡ法による実装時の他の様子を示し、（ａ）は平面図であり、（ｂ）は（ａ）のXIb−XIb線における断面図であり、（ｃ）は（ｂ）の状態からウエハを１８０度回転させた後の断面図である。
【図１２】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体レーザ装置を模式的に示し、（ａ）は平面図であり、（ｂ）は正面図であり、（ｃ）は左側面図である。
【図１３】本発明の第２の実施形態に係る半導体レーザ装置におけるストライプ状の基板の半導体素子の実装前の平面図である。
【符号の説明】
１００ 半導体レーザ装置
１０Ａ ウエハ
１０Ｂ 基板
１０Ｃ 基板
１０ 基板
１０ａ 第１のリセス部
１０ｂ 第２のリセス部
１１ 第１の半導体レーザ素子
１１ａ 第１の凸部
１１ｂ 出射端面
１１ｃ 後端面
１１ｄ レーザ発光部（発光点）
１２ 第２の半導体レーザ素子
１２ａ 第２の凸部
１２ｂ 出射端面
１２ｃ 後端面
１２ｄ レーザ発光部（発光点）
２１ 第１の基板電極
２２ 第２の基板電極
２３ 共通基板電極
３０ マスク膜
３０ａ 開口パターン
３１ レジストパターン
３１ａ 開口パターン
３２ レジスト膜
３２Ａ レジストパターン
３２Ｂ レジストパターン
３２Ｃ 凸部
３２ａ 開口パターン
４０ ダイシングライン
５０ 容器
５１ ウエハ保持具
６０ チップ投入部

Claims (20)

  1. 基板の主面に複数のリセス部を設ける第１の工程と、
    それぞれがチップ状で且つその下部に前記各リセス部とそれぞれ嵌合する凸部を有する複数の半導体素子を液体中に分散すると共に、前記複数の半導体素子が分散した液体を前記基板の主面上に流すことにより、前記複数の半導体素子を前記各リセス部にそれぞれ自己整合的に嵌め込む第２の工程とを備え、
    前記第２の工程は、
    前記複数の半導体素子が分散した液体を前記基板の主面上に流す第１の期間と、前記複数の半導体素子が分散した液体を前記基板の主面上に流さない第２の期間とを含み、
    前記第１の期間には前記基板を回転させず、且つ、前記第２の期間には前記基板を回転させることを特徴とする半導体装置の製造方法。
  2. 前記第２の期間には前記基板をその主面内で少なくとも９０度回転させることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２の工程は、前記第１の期間と前記第２の期間とを交互に繰り返す工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記基板は、その主面が水平方向から傾斜して保持されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記各半導体素子の凸部は、互いに直交する２軸の少なくとも一方とは線対称性を持たない平面形状、又は回転対称性を持たない平面形状を有していることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記第１の工程において、前記各リセス部の深さ寸法は、前記各半導体素子の凸部の高さ寸法よりも大きいか又は等しくすることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記第２の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、
    前記第３の工程において、前記各半導体素子の凸部は、エッチング法により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記第２の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、
    前記第３の工程において、前記各半導体素子における凸部は、めっき材により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 前記第２の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、
    前記第３の工程において、前記各半導体素子における凸部は、レジスト材により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記第２の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、
    前記第３の工程において、前記各半導体素子における凸部は、ポリイミド材により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 前記ポリイミド材は感光性を有していることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第２の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、
    前記第３の工程において、前記各半導体素子における凸部は、ベンゾシクロブテン（ＢＣＢ）材により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 前記ベンゾシクロブテン材は感光性を有していることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記第２の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第３の工程をさらに備え、
    前記第３の工程において、前記各半導体素子における凸部は、アクリル材により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  15. 前記アクリル材は感光性を有していることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記液体は有機溶材であることを特徴とする請求項１に記載の半導体装置の製造方法。
  17. 前記液体の比重は前記半導体素子の比重よりも小さく、
    前記第２の工程は、前記液体の比重を、前記半導体素子が基板上に自己整合的に配置される効率を最大とするように調整する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  18. 前記各半導体素子は、それぞれレーザ光を端面から出射する端面出射型の半導体レーザ素子であり、
    前記各半導体レーザ素子におけるレーザ光の出射端面が前記基板の端面よりも前方へ突出するように形成する第４の工程をさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
  19. 前記第４の工程において、
    前記基板には、前記半導体レーザ素子の各出射端面が揃うように設けられた一列分のリセス部を有する平面ストライプ状を有する基板を用いることを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 前記第１の工程は、前記基板における前記各リセス部の周辺部に、前記各半導体レーザ素子における前記各凸部の周辺部と接触する基板電極を形成する工程を含むことを特徴とする請求項１８又は１９に記載の半導体装置の製造方法。
JP2003129378A 2003-05-07 2003-05-07 半導体装置の製造方法 Expired - Fee Related JP3927919B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003129378A JP3927919B2 (ja) 2003-05-07 2003-05-07 半導体装置の製造方法
US10/840,422 US7045446B2 (en) 2003-05-07 2004-05-07 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003129378A JP3927919B2 (ja) 2003-05-07 2003-05-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004335729A JP2004335729A (ja) 2004-11-25
JP3927919B2 true JP3927919B2 (ja) 2007-06-13

Family

ID=33505238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003129378A Expired - Fee Related JP3927919B2 (ja) 2003-05-07 2003-05-07 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7045446B2 (ja)
JP (1) JP3927919B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080014727A (ko) 2004-12-27 2008-02-14 퀀덤 페이퍼, 인크. 어드레스 가능 및 프린트 가능 발광 디스플레이
US8133768B2 (en) 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
US9534772B2 (en) 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US8809126B2 (en) 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US9018833B2 (en) 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US8846457B2 (en) 2007-05-31 2014-09-30 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8877101B2 (en) 2007-05-31 2014-11-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, power generating or other electronic apparatus
US9419179B2 (en) 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8395568B2 (en) 2007-05-31 2013-03-12 Nthdegree Technologies Worldwide Inc Light emitting, photovoltaic or other electronic apparatus and system
US8415879B2 (en) 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US9343593B2 (en) 2007-05-31 2016-05-17 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8889216B2 (en) 2007-05-31 2014-11-18 Nthdegree Technologies Worldwide Inc Method of manufacturing addressable and static electronic displays
US8674593B2 (en) 2007-05-31 2014-03-18 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8127477B2 (en) 2008-05-13 2012-03-06 Nthdegree Technologies Worldwide Inc Illuminating display systems
US7992332B2 (en) 2008-05-13 2011-08-09 Nthdegree Technologies Worldwide Inc. Apparatuses for providing power for illumination of a display object
EP2688093B1 (en) * 2012-07-19 2018-07-18 Technische Universität Ilmenau Method of and apparatus for fluidic self-assembly of components on a substrate
US9892944B2 (en) * 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US10516084B2 (en) 2014-10-31 2019-12-24 eLux, Inc. Encapsulated fluid assembly emissive elements
EP3352211B1 (en) * 2017-01-19 2020-08-05 eLux Inc. Method for the fluidic assembly of emissive displays
CN110349866A (zh) * 2018-04-04 2019-10-18 上海瑞章物联网技术有限公司 微芯片的嵌入装置及其嵌入方法
KR102323256B1 (ko) * 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258320A (en) * 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH11144307A (ja) 1997-11-12 1999-05-28 Sony Corp 受発光素子とこれを用いた光学ピックアップ及び光ディスク装置
JP3804231B2 (ja) 1997-11-18 2006-08-02 ソニー株式会社 光学ピックアップ
JPH11186651A (ja) 1997-12-19 1999-07-09 Sony Corp 集積型半導体発光装置
JP2003100865A (ja) * 2001-09-21 2003-04-04 Catalysts & Chem Ind Co Ltd 半導体基板の製造方法および半導体基板
JP2004119620A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4197420B2 (ja) * 2002-09-27 2008-12-17 パナソニック株式会社 半導体装置の製造方法
JP4303484B2 (ja) * 2003-01-21 2009-07-29 大日本スクリーン製造株式会社 メッキ装置

Also Published As

Publication number Publication date
US7045446B2 (en) 2006-05-16
JP2004335729A (ja) 2004-11-25
US20050003570A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
JP3927919B2 (ja) 半導体装置の製造方法
US6919641B2 (en) Semiconductor device and method for fabricating the same
US6790692B2 (en) Method for fabricating semiconductor device
JP4057861B2 (ja) 半導体レーザ装置及びその製造方法
US6646975B1 (en) Semiconductor laser array and its manufacturing method, optical integrated unit and optical pickup
US20050180480A1 (en) Semiconductor laser apparatus, laser coupler, data reproduction apparatus, data recording apparatus and production method of semiconductor laser apparatus
US6930024B2 (en) Semiconductor laser device and method for fabricating the same
US7260132B2 (en) Semiconductor laser apparatus
KR101679852B1 (ko) 발광 장치 및 그 제조 방법
US20070025406A1 (en) Semiconductor laser array and semiconductor laser device
JPWO2003071642A1 (ja) 半導体発光装置およびそれを用いた光ディスク装置
JP2006080307A (ja) 半導体レーザアレイ及びその製造方法、多波長半導体レーザ装置
JP2007115724A (ja) 半導体レーザ装置
JP4257864B2 (ja) 半導体装置及びその製造方法
JP2005142347A (ja) 半導体レーザ装置とその製造方法
US6738402B1 (en) Semiconductor device with multiple laser resonators
JP4770002B2 (ja) 半導体発光装置およびその製造方法
JP4561381B2 (ja) 発光装置の製造方法
JP3131497B2 (ja) 光ヘッド装置
JP2004145103A (ja) ビーム整形素子及び光学装置
JP2002280658A (ja) Ｌｄモジュール
JP2001068777A (ja) 半導体レーザ装置
JP2003046204A (ja) 半導体レーザ装置
JP2009016881A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees