JP3927919B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3927919B2
JP3927919B2 JP2003129378A JP2003129378A JP3927919B2 JP 3927919 B2 JP3927919 B2 JP 3927919B2 JP 2003129378 A JP2003129378 A JP 2003129378A JP 2003129378 A JP2003129378 A JP 2003129378A JP 3927919 B2 JP3927919 B2 JP 3927919B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
substrate
manufacturing
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003129378A
Other languages
English (en)
Other versions
JP2004335729A (ja
Inventor
和利 小野澤
大助 上田
友昭 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003129378A priority Critical patent/JP3927919B2/ja
Priority to US10/840,422 priority patent/US7045446B2/en
Publication of JP2004335729A publication Critical patent/JP2004335729A/ja
Application granted granted Critical
Publication of JP3927919B2 publication Critical patent/JP3927919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053Bonding environment
    • H01L2224/95085Bonding environment being a liquid, e.g. for fluidic self-assembly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01016Sulfur [S]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10349Aluminium gallium indium phosphide [AlGaInP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置、特に半導体レーザ装置等の半導体発光装置を自己整合的に実装可能な半導体装置の製造方法に関する。
【0002】
【従来の技術】
一般的なデジタルヴァーサタイルディスク(以下、DVDと呼ぶ。)用の再生装置は、DVDだけでなく、コンパクトディスク(以下、CDと呼ぶ。)の再生機能と、近年急速に普及した追記型CD(CD−R)の再生及び記録機能とが共に必要とされる。
【0003】
DVDを再生する再生光には、650nm帯の波長を有する赤色レーザ光が用いられ、一方、CD又はCD−Rを再生する再生光には、780nm帯の波長を有する赤外レーザ光が用いられる。従って、現状のDVD再生装置には、赤色レーザ光を生成する赤色半導体レーザ素子と、赤外レーザ光を生成する赤外半導体レーザ素子との2つの半導体レーザ素子がアレイ状に搭載されている。
【0004】
近年、パーソナルコンピュータ等の情報機器に対する小型化の要望に伴い、DVD再生装置も小型化と薄型化とを進展させる必要がある。これを実現するためには、光ピックアップの小型化及び薄型化が必要不可欠となる。光ピックアップの小型化及び薄型化の方法として、光学系の簡素化が挙げられる。
【0005】
光学系の簡素化の方法の1つとして、赤色半導体レーザ素子と赤外半導体レーザ素子との集積化が考えられる。現状のDVD再生装置は、赤色半導体レーザ素子用及び赤外半導体レーザ素子用の2つの光学系部品から構成されており、それを赤色と赤外との2つの半導体レーザ素子を集積化することにより、光学系部品を共有することが可能となり、光ピックアップの小型化及び薄型化が実現できる。
【0006】
例えば、赤色半導体レーザ素子及び赤外半導体レーザ素子の集積化の例として、特許文献1には、1つの基板上に集積された、いわゆるモノリシック型の半導体レーザ素子アレイが開示されている。
【0007】
また、赤色用と赤外用との2つの半導体レーザチップをハイブリッドに集積化することにより2つの光学系部品を共有する光ピックアップの例が、特許文献2及び特許文献3に開示されている。
【0008】
ところが、前記従来のモノリシック型の2波長レーザ素子アレイは、各レーザ素子における活性層の組成が互いに異なるため、成長工程を別々に実施しなければならず、歩留まりが低いという問題がある。特に高出力のレーザ素子をモノリシックに集積する場合は、歩留まりの低下が顕著となる。
【0009】
さらに、高密度DVDに用いられる窒化ガリウム(GaN)系の青色レーザ素子と燐化アルミニウムガリウムインジウム(AlGaInP)系の赤色レーザ素子とをモノリシックに集積化することは、結晶成長の観点から極めて困難である。
【0010】
また、前記従来のハイブリッド型の光ピックアップは、組立装置を用いて、赤色半導体レーザチップと赤外半導体レーザチップとを組み立てる際に、各半導体レーザチップの活性層の位置及び発光点の間隔を調整して最適化することが困難であるという問題を有している。
【0011】
ところで、近年、デバイスの実装方法の一つとして、流体自己実装(Fluidic Self-Assembly、以下、FSA(登録商標)と呼ぶ。)法を用いた実装方法が開発されている。
【0012】
FSA法は、十μm〜数百μmの大きさで且つ所定の形状を有するデバイス(以下、「機能ブロック」と呼ぶ。)を液体中に分散させたスラリ状とし、このスラリ状の液(懸濁液)を、機能ブロックとほぼ同じ大きさと形状とを有するリセス部が形成された、例えばシリコンからなる基板の表面に流し込み、液体中に分散した機能ブロックをリセス部に嵌め込むことにより、機能ブロックの基板への実装を行なう方法である。
【0013】
FSA法は、例えば特許文献4〜特許文献7等に開示されている。
【0014】
【特許文献1】
特開平11−186651号公報(第1図)
【特許文献2】
特開平11−144307号公報
【特許文献3】
特開平11−149652号公報
【特許文献4】
米国特許第5545291号明細書
【特許文献5】
米国特許第5783856号明細書
【特許文献6】
米国特許第5824186号明細書
【特許文献7】
米国特許第5904545号明細書
【0015】
【発明が解決しようとする課題】
しかしながら、前記従来のFSA法は、基板に設けた機能ブロックを嵌め込むためのリセス部の形成が容易ではなく、生産性が低いという問題がある。
【0016】
本発明は、複数の半導体素子をハイブリッドに集積化してなる半導体装置において、製造時にFSA法を用いながらも、各半導体素子を容易に且つ確実に基板に実装できるようにすることを目的とする。
【0017】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、流体自己実装法を用いた半導体装置の製造方法において、各半導体素子の下部に、基板のリセス部とそれぞれ嵌合する凸部を設け、それぞれ凸部が設けられた複数の半導体素子が分散した液体を基板上に断続的に流す構成とし、液体を流さない間に基板を回転させる構成とする。
【0019】
具体的に、本発明に係る半導体装置の製造方法は、基板の主面に複数のリセス部を設ける第1の工程と、それぞれがチップ状で且つその下部に各リセス部とそれぞれ嵌合する凸部を有する複数の半導体素子を液体中に分散すると共に、複数の半導体素子が分散した液体を基板の主面上に流すことにより、複数の半導体素子を各リセス部にそれぞれ自己整合的に嵌め込む第2の工程とを備え、第2の工程は、複数の半導体素子が分散した液体を基板の主面上に流す第1の期間と、複数の半導体素子が分散した液体を基板の主面上に流さない第2の期間とを含み、第1の期間には基板を回転させず、且つ、第2の期間には基板を回転させる
【0021】
本発明の半導体装置の製造方法において、第2の期間は基板をその主面内で少なくとも90度回転させることが好ましい。
【0022】
本発明の半導体装置の製造方法によると、複数の半導体素子が分散した液体を基板の主面上に流す第1の期間は基板を回転させずに静止させておくため、基板のリセス部に半導体素子の凸部が嵌まり易くなる。また、複数の半導体素子が分散した液体を基板の主面上に流さない第2の期間は基板をその主面内で少なくとも90度回転させると、基板のリセス部に対して不適当な方向に嵌まった状態の半導体素子を除去できると共に、リセス部に対して適当な方向に嵌まっている他の半導体素子に引っ掛かった状態の半導体素子をも除去することができる。その上、基板を回転させることにより、基板のリセス部に対して適当に嵌まっている他の半導体素子の基板上における相対位置が液体が流れる方向に対して変わることにより、液体中の半導体素子の障害とならなくなるので、複数の半導体素子を各リセス部に確実に嵌め込むことができる。
【0023】
この場合に、第2の工程は第1の期間と第2の期間とを交互に繰り返す工程を含むことが好ましい。
【0024】
また、この場合に、基板はその主面が水平方向から傾斜して保持されていることが好ましい。このようにすると、基板を回転させた際に、リセス部に嵌まっていなかった半導体素子を基板上から確実に除去することができる。
【0025】
本発明の半導体装置の製造方法は、第2の工程において、各リセス部を各半導体素子の凸部の平面形状に合わせて異なるように形成することが好ましい。このようにすると、半導体素子を例えば波長が互いに異なる半導体レーザ素子同士でリセス部の平面形状を異ならせてておくと、2波長レーザ素子のように、互いに異なる波長を出力する光ピックアップ装置を実現することができる。
また、本発明の半導体装置の製造方法において、各半導体素子の凸部は、互いに直交する2軸の少なくとも一方とは線対称性を持たない平面形状、又は回転対称性を持たない平面形状を有していることが好ましい。このようにすると、各半導体素子における表面及び裏面と、前端面及び後端面とが自己整合的に選択的されるので、流体自己実装(FSA)法を用いても各半導体素子を容易に且つ確実に基板に実装することができる。
【0026】
本発明の半導体装置の製造方法は、第2の工程において、各リセス部の深さ寸法を各半導体素子の凸部の高さ寸法よりも大きいか又は等しくすることが好ましい。このようにすると、複数の半導体素子を基板の各リセス部に確実に嵌め込むことができる。
【0027】
本発明の半導体装置の製造方法は、第2の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、該第3の工程において、各半導体素子における凸部をエッチング法により形成することが好ましい。
【0028】
本発明の半導体装置の製造方法は、第1の工程において、各半導体素子における凸部をめっき材により形成することが好ましい。
【0029】
また、本発明の半導体装置の製造方法は、第2の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、該第3の工程において、各半導体素子における凸部をレジスト材により形成することが好ましい。
【0030】
また、本発明の半導体装置の製造方法は、第2の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、該第3の工程において、各半導体素子における凸部をポリイミド材により形成することが好ましい。
【0031】
この場合に、ポリイミド材は感光性を有していることが好ましい。
【0032】
また、本発明の半導体装置の製造方法は、第1の工程において、各半導体素子における凸部をベンゾシクロブテン(BCB)材により形成することが好ましい。
【0033】
この場合に、ベンゾシクロブテン材は感光性を有していることが好ましい。
【0034】
また、本発明の半導体装置の製造方法は、第2の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、該第3の工程において、各半導体素子における凸部をアクリル材により形成することが好ましい。
【0035】
この場合に、アクリル材は感光性を有していることが好ましい。
【0036】
これらのように、各半導体素子の凸部を感光性を有する材料により形成すると、各凸部をフォトリソグラフィ法により精度良く且つ生産性良く形成することができる。
【0037】
本発明の半導体装置の製造方法において、液体は有機溶材であることが好ましい。このようにすると、基板、半導体素子及びその凸部を形成する材料により、腐食等が発生しない材料を選択することができる。
【0038】
本発明の半導体装置の製造方法において、液体の比重は半導体素子の比重よりも小さく、第2の工程は液体の比重を半導体素子が基板上に自己整合的に配置される効率を最大とするように調整する工程を含むことが好ましい。
【0039】
本発明の半導体装置の製造方法において、各半導体素子は、それぞれレーザ光を端面から出射する端面出射型の半導体レーザ素子であり、第1の工程において、各リセス部は各半導体レーザ素子の出射方向が一方向に揃うように形成することが好ましい。
【0040】
このようにすると、半導体レーザ素子ごとの活性層の位置と、半導体レーザ素子同士の発光点の間隔とを自己整合的に揃えることができる。その上、複数の半導体レーザ素子を構成する材料(半導体組成)がそれぞれ異なっている場合であっても集積化が可能となる。また、基板の各リセス部自体が各半導体レーザ素子の出射方向を自己整合的に揃えるため、光ピックアップ装置に用いた場合に結像するスポットの波面収差を許容範囲に確実に収めることができる。
【0041】
この場合に、半導体装置の製造方法は、第2の工程よりも前に、複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、該第3の工程において、互いに隣接する半導体レーザ素子における各凸部の平面形状を互いに異なるように形成することが好ましい。このようにすると、波長が互いに異なる半導体レーザ素子同士で凸部の平面形状を異ならせてておくと、2波長レーザ素子のように、異なる波長を出力する光ピックアップ装置を実現できる。
【0042】
本発明の半導体装置の製造方法において、各半導体素子はそれぞれレーザ光を端面から出射する端面出射型の半導体レーザ素子であり、本発明の半導体装置の製造方法は、各半導体レーザ素子におけるレーザ光の出射端面が基板の端面よりも前方へ突出するように形成する第4の工程をさらに備えていることが好ましい。このようにすると、半導体レーザ素子から出射されるレーザ光の一部が基板によって欠損する、いわゆるけられを防止することができる。
【0043】
この場合に、第4の工程において、半導体レーザ素子の各出射端面が揃うように設けられた一列分のリセス部を有する平面ストライプ状を有する基板を用いることが好ましい。
【0044】
各半導体素子がそれぞれレーザ光を端面から出射する端面出射型の半導体レーザ素子である場合に、第1の工程は、基板における各リセス部の周辺部に、各半導体レーザ素子における各凸部の周辺部と接触する基板電極を形成する工程を含むことが好ましい。このようにすると、基板の主面上に基板電極を形成できるため、電極の形成が容易となる。
【0045】
【発明の実施の形態】
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
【0046】
図1(a)〜図1(c)は本発明の第1の実施形態に係る半導体レーザ装置であって、(a)は平面構成を示し、(b)は正面構成を示し、(c)は左側面構成を示している。
【0047】
図1(a)に示すように、第1の実施形態に係る半導体レーザ装置100は、例えばシリコン(Si)からなり、その主面に互いに間隔をおくように形成された第1のリセス部10a及び第2のリセス部10bを有する基板10を備えている。
【0048】
基板10の第1のリセス部10aには、例えば赤外レーザ光を発光する機能ブロック化された第1の半導体レーザ素子(半導体チップ)11の下側に形成された凸部11aが嵌め込まれ、第2のリセス部10bには、例えば赤色レーザ光を発光する機能ブロック化された第2の半導体レーザ素子(半導体チップ)12の下側に形成された凸部12aが嵌め込まれている。
【0049】
第1及び第2の各半導体レーザ素子11、12の厚さ(高さ)は約120μmとし、長辺方向の長さは約800μmとし、短辺方向の長さは約300μmとしている。これに対し、基板10における第1のリセス部10a及び第2のリセス部10bの深さはそれぞれ約15μmとしている。なお、各リセス部10a、10bの深さは5μm〜30μm程度であれば良く、このとき、各リセス部10a、10bの深さ寸法は、各半導体レーザ素子11、12の凸部11a、12aの高さ寸法よりも大きいか等しいことが好ましい。
【0050】
また、基板10は、シリコンに限られず、ヒ化ガリウム(GaAs)又は炭化シリコン(SiC)等でも良く、熱伝導性に優れる材料が好ましい。また、基板10を構成する材料は、機能ブロックの種類や、半導体レーザ装置100の用途等に応じて適宜選択すれば良い。
【0051】
また、第1の半導体レーザ素子11及び第2の半導体レーザ素子12の発光波長は、上記の組み合わせに限られず、例えば赤外、赤色及び青色のレーザ光のうちの2つを選択すれば良く、また、基板10に第3のリセス部を第1のリセス部10a等と並置して形成し、3種類のレーザ光をそれぞれ発光する半導体レーザ素子を嵌め込んでも良い。さらには、基板10に4つ以上のリセス部を形成し、それぞれに半導体レーザ素子を嵌め込んでも良い。
【0052】
半導体レーザ装置100は、例えば、光ディスクの読み出し又は書き込みに用いる光ピックアップ装置(図示せず)に適用可能である。第1の実施形態においては、各半導体レーザ素子11、12は共に、レーザ光を半導体層の端面から出射する、いわゆる端面出射型の半導体レーザ素子であり、図1(b)及び図1(c)に示すように、各半導体レーザ素子11、12の各出射端面11b、12bから出射される各レーザ光が光ピックアップ装置に搭載された対物レンズ(図示せず)に入射するように配置されている。従って、各半導体レーザ素子11、12における出射端面11b、12bの位置及びレーザ発光部11d、12dの高さは揃えられている。
【0053】
第1の実施形態の特徴は、図1(a)に示すように、第1及び第2の半導体レーザ素子11、12のそれぞれの下側に設けた凸部11a、12aの平面形状にある。すなわち、凸部11aの平面形状は、第1の半導体レーザ素子11の出射端面11b側の両角部を切り欠いた五角形状であり、また、凸部12aの平面形状は、第2の半導体レーザ素子12の出射端面12b側の1つの角部を切り欠いた五角形状である。これにより、第1の半導体レーザ素子11の凸部11aの平面形状は、レーザ光の出射方向に線対称性を持つが、レーザ光の出射方向と直交する方向とは線対称性を持たない。また、第2の半導体レーザ素子12の凸部12aの平面形状は、線対称性も回転対称性も持たない平面形状を有している。
【0054】
以上説明したように、第1の実施形態によると、互いに発光波長が異なり且つ機能ブロック化された第1の半導体レーザ素子11及び第2の半導体レーザ素子12は、互いのレーザ光の出射方向が平行となるように配置されているため、それぞれのレーザ発光部11d、12dが自己整合的に整列するので、レーザ光の光学系で発生する波面収差を確実に低減することができる。
【0055】
その上、第1及び第2の各半導体レーザ素子10、12を実装するための基板10に設けた各リセス部10a、10bの深さ寸法を各半導体レーザ素子11、12の凸部11a、12aの高さ寸法よりも大きいか等しく設定しているため、各リセス部10a、10bには、各半導体レーザ素子11、12の各凸部11a、12aを確実に嵌め込むことができる。
【0056】
なお、第1の半導体レーザ素子11と第2の半導体レーザ素子12とは、互いの発光波長が同一で、且つ互いの光出力値が異なる構成であっても良い。
【0057】
また、第1の半導体レーザ素子11と第2の半導体レーザ素子12とは、それぞれ、出射端面11b、12bからの光出力値と後端面11c、12cからの光出力値とが同等となるように設計されていても良い。
【0058】
また、機能ブロック化された各半導体レーザ素子11、12の配置位置は第1の実施形態に限られず、左右が逆であってもよい。
【0059】
−基板電極−
ところで、第1及び第2の半導体レーザ素子11、12の素子電極のp側電極及びn側電極を、いずれも基板10の主面側(上側)に設ける構成の場合は、基板電極を設ける必要はない。
【0060】
しかしながら、各半導体レーザ素子11、12がその上面と凸部の周辺部分とに互いに対向するように形成されたp側電極及びn側電極からなる素子電極を有する場合には、各リセス部10a、10bの周辺部上に基板電極を設ける必要がある。
【0061】
図2(a)及び図2(b)は基板電極の2通りの平面構成を示している。
【0062】
図2(a)は1例目の基板電極を示す。
【0063】
図2(a)に示すように、第1及び第2の各半導体レーザ素子11、12を駆動するために、基板10における各リセス部10a、10bの周辺部上には、それぞれ半田材等の低融点金属からなる第1の基板電極21及び第2の基板電極22が形成されている。
【0064】
従って、例えば後述するFSA法によって、機能ブロック化された各半導体レーザ素子11、12が基板10の各リセス部10a、10bにそれぞれ嵌め込まれた後に、第1の基板電極21及び第2の基板電極22に対して、半田材が溶ける程度に加熱することによって、各半導体レーザ素子11、12の各素子電極と各基板電極21、22とを電気的に接続することができる。
【0065】
次に、図2(b)は2例目の基板電極を示し、図2(b)に示すように、基板10における各リセス部10a、10bの周辺部上には、両リセス部10a、10bを含むように、半田材等の低融点金属からなる共通基板電極23が形成されている。
【0066】
このように、第1のリセス部10a及び第2のリセス部10bを含む共通基板電極23を設けることにより、第1及び第2の半導体レーザ素子11、12の発光波長が互いに異なっている場合であっても、レーザ素子アレイを構成する半導体レーザ素子同士の裏面の素子電極の共通化を図ることが可能となる。
【0067】
(半導体レーザ装置の製造方法)
以下、本発明の第1の実施形態に係る半導体レーザ装置の製造方法について図面を参照しながら説明する。
【0068】
例えば、機能ブロック化された複数の半導体レーザ素子11、12は、人手によっても、また組立装置によっても、基板に設けた各リセス部10a、10bに嵌め込むことは可能である。しかしながら、本発明は、前述したFSA法を用いることにより、複数の半導体レーザ素子11、12の嵌め込み(実装)工程の効率を大幅に向上することを目的としている。
【0069】
−基板の形成方法−
最初に、基板10の形成方法の一例を説明する。
【0070】
図3(a)〜図3(e)は本発明の第1の実施形態に係る半導体レーザ装置の基板におけるリセス部の形成方法の工程順の断面構成を示している。なお、ここでは、シリコンからなるウエハ10Aを用いた場合を示しており、さらに、第1のリセス部10aにのみ着目して、その出射方向に対して垂直な方向の断面を示している。
【0071】
まず、図3(a)に示すように、例えばCVD法により、ウエハ10Aの主面上に、膜厚が0.7μm〜1μm程度の酸化シリコン(SiO2 )からなるマスク膜30を堆積する。
【0072】
次に、図3(b)に示すように、リソグラフィ法により、第1のリセス部10aの開口パターン31aを有するレジストパターン31を選択的に形成する。
【0073】
次に、図3(c)に示すように、レジストパターン31をマスクとして、マスク膜30に対して、例えばフルオロカーボンをエッチングガスとするドライエッチングを行なって、マスク膜30に第1のリセス部10aの開口パターン30aを転写する。
【0074】
次に、図3(d)に示すように、レジストパターン31をアッシング等により除去した後、図3(e)に示すように、開口パターン30aを有するマスク膜30をマスクとして、ウエハ10Aに対して、例えば塩素(Cl2 )又は臭化水素(HBr)をエッチングガスとするドライエッチングを行なって、ウエハ10Aに深さが約15μmの第1のリセス部10aを形成する。ここで、ウエハ10Aに対するエッチングはドライエッチに限られず、フッ酸と硝酸との混合溶液を用いたウエットエッチでも構わない。なお、第2のリセス部10bも、第1のリセス部10aと同様にして同時に形成される。続いて、各リセス部10aが形成されたウエハ10Aを水洗した後、乾燥する。
【0075】
その後は、図4に示すように、基板電極を必要とする場合には、例えば図2(a)に示したような基板電極21、22を、ウエハ10Aのマスク膜30上であって、各リセス部10a、10bの周辺部にそれぞれ選択的に形成する。ここで、符号40はウエハ10Aを基板10に分割する際のダイシングラインを表わしている。
【0076】
−半導体レーザ素子(機能ブロック)の第1の形成方法−
以下、半導体レーザ素子の形成方法を説明する。
【0077】
図5(a)〜図5(d)は本発明の第1の実施形態に係る半導体レーザ装置における半導体レーザ素子の第1の形成方法の工程順の断面構成を示している。
【0078】
まず、図5(a)に示すように、第1の半導体レーザ素子11におけるレーザ発光部11d(活性層)に近い側の面上の全面にレジスト膜32を塗布する。なお、図示はしていないが、第1の半導体レーザ素子11は例えばウエハ状態である。
【0079】
次に、図5(b)に示すように、リソグラフィ法により、レジスト膜32から第1のリセス部10aのパターンを有するレジストパターン32Aを形成する。
【0080】
次に、図5(c)に示すように、レジストパターン32Aをマスクとして、第1の半導体レーザ素子11に対して、例えば四塩化ケイ素(SiCl4 )又は六フッ化イオウ(SF6 )をエッチングガスとするドライエッチングを行なって、第1の半導体レーザ素子11の凸部11aを第1のリセス部10aに嵌まるように形成する。
【0081】
次に、図5(d)に示すように、レジストパターン32Aを除去し、続いて、アセトン等の有機溶剤により洗浄した後、乾燥する。その後、ウエハ状態の第1の半導体レーザ素子11をチップ状に分割する。
【0082】
続いて、第1の半導体レーザ素子11と同様の方法により、第2の半導体レーザ素子12の凸部12aを第2のリセス部10bに嵌まるように形成する。
【0083】
なお、第1の半導体レーザ素子11と第2の半導体レーザ素子12との形成順序が問われないことはいうまでもない。
【0084】
−半導体レーザ素子の第2の形成方法−
次に、第1の実施形態に係る半導体レーザ素子の第2の形成方法について図6(a)〜図6(d)を参照しながら説明する。
【0085】
まず、図6(a)に示すように、第1の半導体レーザ素子11におけるレーザ発光部11dに近い側の面上の全面にレジスト膜32を塗布する。なお、ここでも、第1の半導体レーザ素子11はウエハ状態である。
【0086】
次に、図6(b)に示すように、リソグラフィ法により、レジスト膜32から凸部11aの形成用の開口パターン32aを有するレジストパターン32Bを形成する。
【0087】
次に、図6(c)に示すように、めっき法により、レジストパターン32Bをマスクとして、第1の半導体レーザ素子11上の開口部32aにめっき材からなる凸部11aを形成する。
【0088】
その後は、図6(d)に示すように、レジストパターン32Bをアッシング等により除去する。これにより、第1の半導体レーザ素子11におけるレーザ発光部11dに近い側の面上に、めっきにより形成された金属からなる凸部11aが形成される。さらに、第2の半導体レーザ素子12に対しても第1の半導体レーザ素子11と同様の方法で凸部12aを形成する。
【0089】
このように、第2の形成方法は、半導体チップ自体をエッチングする工程を省略することができる。
【0090】
−半導体レーザ素子の第3の形成方法−
次に、第1の実施形態に係る半導体レーザ素子の第3の形成方法について図7(a)及び図7(b)を参照しながら説明する。
【0091】
まず、図7(a)に示すように、ウエハ状態にある第1の半導体レーザ素子11におけるレーザ発光部11dに近い側の面上の全面にレジスト膜32を塗布する。
【0092】
次に、図7(b)に示すように、リソグラフィ法により、レジスト膜32を凸部11aと対応する形状にパターニングし、さらに、パターニングされたレジスト膜に対してベーク処理を行なって、第1の半導体レーザ素子11におけるレーザ発光部11dに近い側の面上に、レジスト材からなる凸部32Cを形成する。さらに、第2の半導体レーザ素子12に対しても第1の半導体レーザ素子11と同様の方法で凸部12aに相当する凸部32Cを形成する。
【0093】
このように、第3の形成方法は、感光性を有する有機樹脂材をパターニングするだけで、各半導体レーザ素子11、12における凸部を形成することができる。
【0094】
なお、レジスト膜32に代えて、感光性を有する有機材料、例えばポリイミド、ベンゾシクロブテン(BCB)又はアクリル等を用いてもよい。
【0095】
−半導体レーザ素子の実装方法−
以下、半導体レーザ素子の実装方法について説明する。
【0096】
第1の実施形態に係る半導体レーザ素子の実装方法は、機能ブロック化された第1及び第2の半導体レーザ素子11、12をウエハ10Aに設けた各リセス部10a、10bに嵌め込む方法としてFSA法を用いる。本実施形態に係るFSA法を用いると、機能ブロック化された各半導体レーザ素子11、12を所望の位置に精度良く且つ高効率に配置することができる。
【0097】
FSA法は、機能ブロックを水(H2O )又はメチルアルコール(CH3OH )等の液(媒体)中に分散させるため、2波長レーザ素子アレイを組み立てる場合には、第1の半導体レーザ素子11及び第2の半導体レーザ素子12のように、凸部11a、12aの平面形状を互いに異ならせることが好ましい。
【0098】
まず、第1及び第2のリセス部10a、10bが形成されたウエハ10Aに、基板電極21等が形成されている場合には基板電極上に半田材を塗布する。また、基板電極が形成されていない場合には熱硬化型接着材又はUV硬化型接着剤等を塗布しておいても良い。
【0099】
ここで、機能ブロックを基板に実装する実装(FSA)装置の概略を説明する。
【0100】
図8は機能ブロック化された複数の半導体レーザ素子11、12を実装する実装装置を模式的に示している。
【0101】
図8に示すように、第1の実施形態に係る実装装置は、 ( 2 O)又はメチルアルコール ( CH 3 OH)等の液が収納され且つ実装が行なわれる容器50と、該容器50の底部に回転可能に設置され、その上面にウエハ10Aを保持するウエハ保持具51と、機能ブロック化された複数の半導体レーザ素子11、12が分散してスラリ化した液を容器50に投入するチップ投入部60とから構成されている。ここで、ウエハ保持具51の上面は液面に対して斜めに位置するように設けられていることが好ましい。
【0102】
続いて、ウエハ保持具51の上に、複数の第1のリセス部10a及び複数の第2のリセス部10bが形成されたウエハ10Aを保持する。
【0103】
その後、まず、複数の第1の半導体レーザ素子11を分散した液を、ウエハ保持具51の上面に斜めの状態で保持されたウエハ10Aの主面上に散布する。これにより、ウエハ10Aに設けた複数の第1のリセス部10aに第1の半導体レーザ素子11がそれぞれ嵌め込まれる。
【0104】
なお、液体の比重は各半導体レーザ素子11、12が液面に浮かばないように各素子の比重よりも小さいことが好ましい。さらには、液体の比重を半導体レーザ素子11、12がウエハ10Aに自己整合的に配置される効率が最大となるように調整することが好ましい。例えば、液体(分散媒)の主成分にメチルアルコールを用いる場合には、水を添加することにより分散媒の比重が大きくなるため、半導体チップの分散媒中における落下速度やウエハ10A上での滑走速度を遅くすることができる。このように、液体の比重を調整して、半導体チップの落下速度及び滑走速度を調整することにより、配置効率の最大化を図ることが好ましい。
【0105】
また、第1の実施形態においては、図9(a)のフローチャート及び図9(b)のタイムチャートに示すように、半導体レーザ素子11をウエハ10Aの主面上に散布している間はウエハ保治具51の回転を停止しておき、逆に、ウエハ保治具51を回転する間は、半導体レーザ素子11の散布を停止する。ここで、ウエハ保治具51の回転角度は、90度の整数倍が好ましく、さらには後述するように180度が好ましい。このようにすると、半導体チップの散布中はウエハ10Aが静止しているため、ウエハ10Aを常時回転させる場合と比べて半導体チップがリセス部に嵌まりやすくなる。
【0106】
その上、液中に保持されたウエハ10Aをその主面内で所定の角度だけ回転させるため、第1の半導体レーザ素子11の凸部11aのみを第1のリセス部10aに嵌め込む構成であっても、第1の半導体レーザ素子11を確実に実装することができる。この理由を図10(a)、図10(b)及び図11(a)〜図11(c)を用いて説明する。
【0107】
従来のFSA法は、図10(a)に示すように、一の機能ブロック200の全体をウエハ10Aに設けたリセス部10aに嵌め込む構成であるため、いったんリセス部10aに嵌まった機能ブロック200は他の機能ブロック200の流れの障害となることがない。
【0108】
しかしながら、本発明は、図10(b)に示すように、ウエハ10Aに設けるリセス部10aに、第1の半導体レーザ素子11の凸部11aのみを嵌め込む構成であるため、リセス部10aに嵌まった半導体レーザ素子11におけるウエハ10Aの表面からの突出部分が、ウエハ10Aの表面を流れる他の半導体レーザ素子11の障害となって、実装のスループット(効率)が低下する。そこで、第1の実施形態においては、図8に示すように、半導体チップの分散の停止時にウエハ10Aを液中で回転させる。
【0109】
このようにすると、既にリセス部10aに嵌まった第1の半導体レーザ素子11に阻止された他の第1の半導体レーザ素子11が流れ落ちて、次回の散布に供されるようになる。
【0110】
また、第1の実施形態に係る第1の半導体レーザ素子11は、その凸部11aと該凸部11aが嵌まるウエハ10Aの第1のリセス部11aとに方向性を持たせているため、図11(a)及びその XI b− XI b線における断面図である図11(b)に示すように、1つの第1の半導体レーザ素子11が、ウエハ10Aに設けられた第1のリセス部10aにその方向が逆に入り込んだ場合や、第2のリセス部10b(図示せず)に嵌合せずに引っ掛かってしまう場合もある。
【0111】
そこで、第1の実施形態においては、ウエハ保治具51を90度の整数倍、より好ましくは180度回転させることにより、図11(c)に示すように、第1のリセス部10aに方向違いで引っ掛かった第1の半導体レーザ素子11を確実に除去することができる。
【0112】
次に、ウエハ10Aにおける複数の第1のリセス部10aへの第1の半導体レーザ素子11の実装が完了するまで、半導体レーザ素子を分散した液体の散布を繰り返した後、今度は、機能ブロック化された複数の第2の半導体レーザ素子12が分散した液を用いて、ウエハ10Aに設けた複数の第2のリセス部10bに第2の半導体レーザ素子12をそれぞれ嵌め込む。なお、第1の半導体レーザ素子11と第2の半導体レーザ素子12の実装の順序は問われない。また、両方の半導体レーザ素子11、12を同時に散布しても良い。
【0113】
その後、第1及び第2の各半導体レーザ素子11、12をそれぞれ固着する。例えば、半田材又は熱硬化型接着剤により固着する場合はウエハ10Aを加熱し、また、UV硬化型接着剤により固着する場合は、ウエハ10Aの全面に紫外光を照射する。続いて、図4に示すダイシングライン40に沿って、ダイシングソー等により、それぞれ半導体レーザ装置100を切り出す。
【0114】
このように、第1の実施形態に係る半導体レーザ装置の製造方法によると、実装のプロセスが極めて簡便であり、その上、良品と判定された半導体レーザ素子11、12のみを実装することができるため、半導体レーザ装置100のコストを低減することができる
また、ウエハ10Aへの実装にFSA法を用いることにより、自己整合的に位置合わせを行なえるため、歩留まりも向上する。
【0115】
また、各半導体レーザ素子11、12の下側に設けた凸部11a、12aのみをウエハ10Aの主面に設けた各リセス部10a、10bに嵌め込むため、各半導体レーザ素子11、12の表裏(天地)方向をも自己整合的に実装することができる。その上、ウエハ10Aに設ける各リセス部10a、10bの深さを半導体チップの全体が嵌まる程度にまで大きくする必要がなくなるため、リセス部10a、10bを形成するプロセスが容易となるので、リセス形成工程におけるスループットをも向上することができる。
【0116】
また、図9(b)に示すように、半導体チップを散布する第1の期間(t0 −t1 等)にはウエハ10Aを回転させず、逆に、ウエハ10Aを回転する第2の期間(t1 −t2 等)には半導体チップを散布しないようにしている。この方法により、半導体チップのウエハ10Aへの実装のスループットが確実に向上する。
【0117】
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
【0118】
図12(a)〜図12(c)は本発明の第2の実施形態に係る半導体レーザ装置であって、(a)は平面構成を示し、(b)は正面構成を示し、(c)は左側面構成を示している。図12において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0119】
図12(a)及び図12(c)に示すように、第2の実施形態に係る半導体レーザ装置100を構成する基板10Bは、各半導体レーザ素子11、12におけるレーザ光の出射端面11b、12bが基板10Bの前端面よりも前方へ突出するように形成されていることを特徴とする。
【0120】
このようにすると、各半導体レーザ素子11、12から出射されるそれぞれのレーザ光の一部が基板10Bの前端部によって欠損することを防止できる。
【0121】
第2の実施形態に係る半導体レーザ装置100の実装方法は、ウエハ10Aを用いる代わりに、図13に示すように、ウエハ10Aを短冊状(平面ストライプ状)であって、各半導体レーザ素子11、12の各出射端面が揃うように設けられた一列分のリセス部10a、10bを有しており、さらに、各半導体レーザ素子11、12の出射端面11b、12b側の端部が各出射端面11b、12bよりも後方に位置するように形成された基板10Cを用いて、第1の実施形態と同様のFSA法により行なう。
【0122】
ここで、実装用の基板10Cには、半導体レーザ素子11、12の一列分のリセス部10a、10bを形成したが、各半導体レーザ素子11、12の後端面同士が対向するように各リセス部10a、10bを形成すれば、実装用の基板10Cに二列分のリセス部10a、10bを設けることも可能となる。
【0123】
なお、本発明は半導体レーザ装置に限られず、発光ダイオード素子や他の機能素子の一部分を基板に設けた各リセス部に嵌め込んで実装する半導体デバイスに適用することができる。
【0124】
【発明の効果】
本発明に係る半導体装置の製造方法によると、各半導体素子における表面及び裏面並びに前端面及び後端面が自己整合的に選択的されるため、各半導体素子を容易に且つ確実に基板に実装することができる。
【図面の簡単な説明】
【図1】(a)〜(c)は本発明の第1の実施形態に係る半導体レーザ装置を模式的に示し、(a)は平面図であり、(b)は正面図であり、(c)は左側面図である。
【図2】(a)及び(b)は本発明の第1の実施形態に係る半導体レーザ装置の基板に形成されたリセス部及び基板電極を模式的に示す平面図である。
【図3】(a)〜(e)は本発明の第1の実施形態に係る半導体レーザ装置における基板の形成方法を示す工程順の構成断面図である。
【図4】本発明の第1の実施形態に係る半導体レーザ装置におけるウエハ状態にある基板の半導体素子の実装前の平面図である。
【図5】(a)〜(d)は本発明の第1の実施形態に係る半導体レーザ装置における半導体レーザ素子の第1の形成方法を示す工程順の構成断面図である。
【図6】(a)〜(d)は本発明の第1の実施形態に係る半導体レーザ装置における半導体レーザ素子の第2の形成方法を示す工程順の構成断面図である。
【図7】(a)及び(b)は本発明の第1の実施形態に係る半導体レーザ装置における半導体レーザ素子の第3の形成方法を示す工程順の構成断面図である。
【図8】本発明の第1の実施形態に係る半導体レーザ装置の製造方法に用いる実装(嵌め込み)装置を示す模式的な構成図である。
【図9】(a)及び(b)は本発明の第1の実施形態に係る半導体レーザ装置の製造方法を示し、(a)はフロー図であり、(b)はタイミング図である。
【図10】(a)は従来のFSA法による機能ブロックの実装方法を示す模式的な構成断面図である。(b)は本発明の第1の実施形態に係る半導体レーザ装置の製造方法におけるFSA法による実装時の様子を示す模式的な構成断面図である。
【図11】(a)〜(c)は本発明の第1の実施形態に係る半導体レーザ装置の製造方法におけるFSA法による実装時の他の様子を示し、(a)は平面図であり、(b)は(a)のXIb−XIb線における断面図であり、(c)は(b)の状態からウエハを180度回転させた後の断面図である。
【図12】(a)〜(c)は本発明の第2の実施形態に係る半導体レーザ装置を模式的に示し、(a)は平面図であり、(b)は正面図であり、(c)は左側面図である。
【図13】本発明の第2の実施形態に係る半導体レーザ装置におけるストライプ状の基板の半導体素子の実装前の平面図である。
【符号の説明】
100 半導体レーザ装置
10A ウエハ
10B 基板
10C 基板
10 基板
10a 第1のリセス部
10b 第2のリセス部
11 第1の半導体レーザ素子
11a 第1の凸部
11b 出射端面
11c 後端面
11d レーザ発光部(発光点)
12 第2の半導体レーザ素子
12a 第2の凸部
12b 出射端面
12c 後端面
12d レーザ発光部(発光点)
21 第1の基板電極
22 第2の基板電極
23 共通基板電極
30 マスク膜
30a 開口パターン
31 レジストパターン
31a 開口パターン
32 レジスト膜
32A レジストパターン
32B レジストパターン
32C 凸部
32a 開口パターン
40 ダイシングライン
50 容器
51 ウエハ保持具
60 チップ投入部

Claims (20)

  1. 基板の主面に複数のリセス部を設ける第1の工程と、
    それぞれがチップ状で且つその下部に前記各リセス部とそれぞれ嵌合する凸部を有する複数の半導体素子を液体中に分散すると共に、前記複数の半導体素子が分散した液体を前記基板の主面上に流すことにより、前記複数の半導体素子を前記各リセス部にそれぞれ自己整合的に嵌め込む第2の工程とを備え、
    前記第2の工程は、
    前記複数の半導体素子が分散した液体を前記基板の主面上に流す第1の期間と、前記複数の半導体素子が分散した液体を前記基板の主面上に流さない第2の期間とを含み、
    前記第1の期間には前記基板を回転させず、且つ、前記第2の期間には前記基板を回転させることを特徴とする半導体装置の製造方法。
  2. 記第2の期間には前記基板をその主面内で少なくとも90度回転させることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第2の工程は、前記第1の期間と前記第2の期間とを交互に繰り返す工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記基板は、その主面が水平方向から傾斜して保持されていることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記各半導体素子の凸部は、互いに直交する2軸の少なくとも一方とは線対称性を持たない平面形状、又は回転対称性を持たない平面形状を有していることを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記第1の工程において、前記各リセス部の深さ寸法は、前記各半導体素子の凸部の高さ寸法よりも大きいか又は等しくすることを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記第2の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、
    前記第3の工程において、前記各半導体素子の凸部は、エッチング法により形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  8. 前記第2の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、
    前記第3の工程において、前記各半導体素子における凸部は、めっき材により形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  9. 前記第2の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、
    前記第3の工程において、前記各半導体素子における凸部は、レジスト材により形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  10. 前記第2の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、
    前記第3の工程において、前記各半導体素子における凸部は、ポリイミド材により形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  11. 前記ポリイミド材は感光性を有していることを特徴とする請求項10に記載の半導体装置の製造方法。
  12. 前記第2の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、
    前記第3の工程において、前記各半導体素子における凸部は、ベンゾシクロブテン(BCB)材により形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  13. 前記ベンゾシクロブテン材は感光性を有していることを特徴とする請求項12に記載の半導体装置の製造方法。
  14. 前記第2の工程よりも前に、前記複数の半導体素子をそれぞれチップ状に形成する第3の工程をさらに備え、
    前記第3の工程において、前記各半導体素子における凸部は、アクリル材により形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  15. 前記アクリル材は感光性を有していることを特徴とする請求項14に記載の半導体装置の製造方法。
  16. 前記液体は有機溶材であることを特徴とする請求項1に記載の半導体装置の製造方法。
  17. 前記液体の比重は前記半導体素子の比重よりも小さく、
    前記第2の工程は、前記液体の比重を、前記半導体素子が基板上に自己整合的に配置される効率を最大とするように調整する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  18. 前記各半導体素子は、それぞれレーザ光を端面から出射する端面出射型の半導体レーザ素子であり、
    前記各半導体レーザ素子におけるレーザ光の出射端面が前記基板の端面よりも前方へ突出するように形成する第4の工程をさらに備えていることを特徴とする請求項1に記載の半導体装置の製造方法。
  19. 前記第4の工程において、
    前記基板には、前記半導体レーザ素子の各出射端面が揃うように設けられた一列分のリセス部を有する平面ストライプ状を有する基板を用いることを特徴とする請求項18に記載の半導体装置の製造方法。
  20. 前記第1の工程は、前記基板における前記各リセス部の周辺部に、前記各半導体レーザ素子における前記各凸部の周辺部と接触する基板電極を形成する工程を含むことを特徴とする請求項18又は19に記載の半導体装置の製造方法。
JP2003129378A 2003-05-07 2003-05-07 半導体装置の製造方法 Expired - Fee Related JP3927919B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003129378A JP3927919B2 (ja) 2003-05-07 2003-05-07 半導体装置の製造方法
US10/840,422 US7045446B2 (en) 2003-05-07 2004-05-07 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003129378A JP3927919B2 (ja) 2003-05-07 2003-05-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004335729A JP2004335729A (ja) 2004-11-25
JP3927919B2 true JP3927919B2 (ja) 2007-06-13

Family

ID=33505238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003129378A Expired - Fee Related JP3927919B2 (ja) 2003-05-07 2003-05-07 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7045446B2 (ja)
JP (1) JP3927919B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006071806A2 (en) 2004-12-27 2006-07-06 Quantum Paper, Inc. Addressable and printable emissive display
US8809126B2 (en) 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8415879B2 (en) 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8877101B2 (en) 2007-05-31 2014-11-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, power generating or other electronic apparatus
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US9343593B2 (en) 2007-05-31 2016-05-17 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US9419179B2 (en) 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8456392B2 (en) 2007-05-31 2013-06-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
US8133768B2 (en) 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8674593B2 (en) 2007-05-31 2014-03-18 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US9534772B2 (en) 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US8846457B2 (en) 2007-05-31 2014-09-30 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8889216B2 (en) 2007-05-31 2014-11-18 Nthdegree Technologies Worldwide Inc Method of manufacturing addressable and static electronic displays
US9018833B2 (en) 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US8127477B2 (en) 2008-05-13 2012-03-06 Nthdegree Technologies Worldwide Inc Illuminating display systems
US7992332B2 (en) 2008-05-13 2011-08-09 Nthdegree Technologies Worldwide Inc. Apparatuses for providing power for illumination of a display object
EP2688093B1 (en) * 2012-07-19 2018-07-18 Technische Universität Ilmenau Method of and apparatus for fluidic self-assembly of components on a substrate
US10516084B2 (en) 2014-10-31 2019-12-24 eLux, Inc. Encapsulated fluid assembly emissive elements
US9892944B2 (en) * 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
EP3352211B1 (en) * 2017-01-19 2020-08-05 eLux Inc. Method for the fluidic assembly of emissive displays
CN110349866A (zh) * 2018-04-04 2019-10-18 上海瑞章物联网技术有限公司 微芯片的嵌入装置及其嵌入方法
KR102323256B1 (ko) * 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258320A (en) * 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5904545A (en) 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5824186A (en) 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JPH11144307A (ja) 1997-11-12 1999-05-28 Sony Corp 受発光素子とこれを用いた光学ピックアップ及び光ディスク装置
JP3804231B2 (ja) 1997-11-18 2006-08-02 ソニー株式会社 光学ピックアップ
JPH11186651A (ja) 1997-12-19 1999-07-09 Sony Corp 集積型半導体発光装置
JP2003100865A (ja) * 2001-09-21 2003-04-04 Catalysts & Chem Ind Co Ltd 半導体基板の製造方法および半導体基板
JP2004119620A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4197420B2 (ja) * 2002-09-27 2008-12-17 パナソニック株式会社 半導体装置の製造方法
JP4303484B2 (ja) * 2003-01-21 2009-07-29 大日本スクリーン製造株式会社 メッキ装置

Also Published As

Publication number Publication date
JP2004335729A (ja) 2004-11-25
US20050003570A1 (en) 2005-01-06
US7045446B2 (en) 2006-05-16

Similar Documents

Publication Publication Date Title
JP3927919B2 (ja) 半導体装置の製造方法
US6919641B2 (en) Semiconductor device and method for fabricating the same
US6790692B2 (en) Method for fabricating semiconductor device
JP4057861B2 (ja) 半導体レーザ装置及びその製造方法
US6646975B1 (en) Semiconductor laser array and its manufacturing method, optical integrated unit and optical pickup
US20050180480A1 (en) Semiconductor laser apparatus, laser coupler, data reproduction apparatus, data recording apparatus and production method of semiconductor laser apparatus
US7260132B2 (en) Semiconductor laser apparatus
US6930024B2 (en) Semiconductor laser device and method for fabricating the same
KR101679852B1 (ko) 발광 장치 및 그 제조 방법
US20070025406A1 (en) Semiconductor laser array and semiconductor laser device
JPWO2003071642A1 (ja) 半導体発光装置およびそれを用いた光ディスク装置
JP2006080307A (ja) 半導体レーザアレイ及びその製造方法、多波長半導体レーザ装置
JP2007115724A (ja) 半導体レーザ装置
JP4257864B2 (ja) 半導体装置及びその製造方法
JP2005142347A (ja) 半導体レーザ装置とその製造方法
US6738402B1 (en) Semiconductor device with multiple laser resonators
JP4770002B2 (ja) 半導体発光装置およびその製造方法
JP4561381B2 (ja) 発光装置の製造方法
JP3131497B2 (ja) 光ヘッド装置
JP2004145103A (ja) ビーム整形素子及び光学装置
JP2002280658A (ja) Ldモジュール
JP2001068777A (ja) 半導体レーザ装置
JP2001244573A (ja) 半導体発光装置の製造方法
JP2003046204A (ja) 半導体レーザ装置
JP2009016881A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees