JP4257864B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置、特に半導体レーザ装置等の半導体発光装置を自己整合的に実装可能な半導体装置の製造方法に関する。

一般的なデジタルヴァーサタイルディスク（以下、ＤＶＤと呼ぶ。）用の再生装置は、ＤＶＤだけでなく、コンパクトディスク（以下、ＣＤと呼ぶ。）の再生機能と、近年急速に普及した追記型ＣＤ（ＣＤ−Ｒ）の再生及び記録機能とが共に必要とされる。

ＤＶＤを再生する再生光には、６５０ｎｍ帯の波長を有する赤色レーザ光が用いられ、一方、ＣＤ又はＣＤ−Ｒを再生する再生光には、７８０ｎｍ帯の波長を有する赤外レーザ光が用いられる。従って、現状のＤＶＤ再生装置には、赤色レーザ光を生成する赤色半導体レーザ素子と、赤外レーザ光を生成する赤外半導体レーザ素子との２つの半導体レーザ素子がアレイ状に搭載されている。

近年、パーソナルコンピュータ等の情報機器に対する小型化の要望に伴い、ＤＶＤ再生装置も小型化と薄型化とを進展させる必要がある。これを実現するためには、光ピックアップの小型化及び薄型化が必要不可欠となる。光ピックアップの小型化及び薄型化の方法として、光学系の簡素化が挙げられる。

光学系の簡素化の方法の１つとして、赤色半導体レーザ素子と赤外半導体レーザ素子との集積化が考えられる。現状のＤＶＤ再生装置は、赤色半導体レーザ素子用及び赤外半導体レーザ素子用の２つの光学系部品から構成されており、それを赤色と赤外との２つの半導体レーザ素子を集積化することにより、光学系部品を共有することが可能となり、光ピックアップの小型化及び薄型化が実現できる。

例えば、赤色半導体レーザ素子及び赤外半導体レーザ素子の集積化の例として、特許文献１には、１つの基板上に集積された、いわゆるモノリシック型の半導体レーザ素子アレイが開示されている。

また、赤色用と赤外用との２つの半導体レーザチップをハイブリッドに集積化することにより２つの光学系部品を共有する光ピックアップの例が、特許文献２及び特許文献３に開示されている。

ところが、前記従来のモノリシック型の２波長レーザ素子アレイは、各レーザ素子における活性層の組成が互いに異なるため、成長工程を別々に実施しなければならず、歩留まりが低いという問題がある。特に高出力のレーザ素子をモノリシックに集積する場合は、歩留まりの低下が顕著となる。

さらに、高密度ＤＶＤに用いられる窒化ガリウム（ＧａＮ）系の青色レーザ素子と燐化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）系の赤色レーザ素子とをモノリシックに集積化することは、結晶成長の観点から極めて困難である。

また、前記従来のハイブリッド型の光ピックアップは、組立装置を用いて、赤色半導体レーザチップと赤外半導体レーザチップとを組み立てる際に、各半導体レーザチップの活性層の位置及び発光点の間隔を調整して最適化することが困難であるという問題を有している。

ところで、近年、デバイスの実装方法の一つとして、Fluidic Self-Assembly（以下、ＦＳＡと呼ぶ。）法を用いた実装方法が開発されている。

ＦＳＡ法は、十μｍ〜数百μｍの大きさで且つ所定の形状を有するデバイス（以下、「機能ブロック」と呼ぶ。）を液体中に分散させたスラリ状とし、このスラリ状の液（懸濁液）を、機能ブロックとほぼ同じ大きさと形状とを有するリセス部が形成された、例えばシリコンからなる基板の表面に流し込み、液体中に分散した機能ブロックをリセス部に嵌め込むことにより、機能ブロックの基板への実装を行なう方法である。

ＦＳＡ法は、例えば特許文献４〜特許文献７等に開示されている。
特開平１１−１８６６５１号公報（第１図） 特開平１１−１４４３０７号公報 特開平１１−１４９６５２号公報 米国特許第５５４５２９１号明細書 米国特許第５７８３８５６号明細書 米国特許第５８２４１８６号明細書 米国特許第５９０４５４５号明細書

しかしながら、前記従来のＦＳＡ法は、基板に設ける機能ブロックを嵌め込むリセス部の形成が容易ではなく、生産性が低いという問題がある。

本発明は、複数の半導体素子をハイブリッドに集積化してなる半導体装置において、製造時にＦＳＡ法を用いながらも、各半導体素子を容易に且つ確実に実装できるようにすることを目的とする。

前記の目的を達成するため、本発明は、半導体素子を嵌め込むための基板に設けるリセス部の深さを、半導体素子の一部分が嵌まる程度の深さとする構成とする。

さらに、本発明は、半導体装置の製造方法を、複数の半導体素子が分散した液体中で基板をその主面内で回転させながら、液体中に分散した半導体素子を各リセス部に嵌め込む構成とする。

具体的に、本発明に係る半導体装置は、主面に複数のリセス部を有する基板と、複数のリセス部のそれぞれにその一部分が嵌め込まれた複数の半導体素子とを備え、各リセス部の深さ寸法は該各リセス部に嵌め込まれた半導体素子の高さよりも小さい。

本発明の半導体装置によると、基板に設けられた各リセス部の深さ寸法が各リセス部に嵌め込まれた半導体素子の高さよりも小さいため、各リセス部を半導体素子の全部が嵌まる程度の深さにまで掘る必要がなくなる。その結果、リセス部の形成が容易となるので、半導体装置の生産性を確実に向上することができる。

本発明の半導体装置において、複数の半導体素子は、それぞれがレーザ光を端面から出射する端面出射型の半導体レーザ素子であり、基板の各リセス部は各半導体レーザ素子の出射方向が一方向に揃うように形成されていることが好ましい。

このようにすると、各半導体レーザ素子が基板のリセス部にそれぞれ嵌め込まれるだけで、半導体レーザ素子ごとの活性層の位置と、半導体レーザ素子同士の発光点の間隔とが自己整合的に揃う。その上、複数の半導体レーザ素子を構成する材料（組成）がそれぞれ異なっている場合であっても集積化が可能となり、また、各リセス部自体が各半導体レーザ素子の出射方向を揃えるため、光ピックアップ装置に用いた場合に結像するスポットの波面収差を許容範囲に確実に収めることができる。

半導体素子がレーザ素子である場合に、複数の半導体レーザ素子のうちの２つは、互いの発光波長が異なることが好ましい。

また、この場合に、複数の半導体レーザ素子のうちの２つは、互いの光出力値が異なることが好ましい。

また、この場合に、基板には各半導体レーザ素子におけるレーザ光の出射部を露出する切り欠き部が形成されていることが好ましい。

このようにすると、端面出射型の半導体レーザ素子における発光部分（発光点）が基板のリセス部に嵌め込まれる構成であっても、切り欠き部を通してレーザ光を確実に取り出すことができる。

この場合の切り欠き部は２つ以上形成されていることが好ましい。

また、切り欠き部は、その下部がリセス部の底面にまで達する凹部形状を有していることが好ましい。

また、半導体素子がレーザ素子である場合に、各半導体レーザ素子は、その前端面からの光出力値と後端面からの光出力値とが同等であることが好ましい。

このようにすると、半導体レーザ素子における出射方向を選択する必要がなくなるため、製造が一層容易となる。

本発明の半導体装置において、各半導体素子はそれぞれリセス部に嵌め込まれる部分の形状と他の部分の形状とが異なることが好ましい。

このようにすると、各半導体素子の一部分がリセス部に嵌め込まれる際に、半導体素子の上下（天地）の実装方向が自己整合的に決定される。

この場合に、各半導体素子はリセス部に嵌め込まれる面側に凸形状を有していることが好ましい。

本発明の半導体装置において、基板における各リセス部の底面上にはそれぞれリセス電極が形成され、各半導体素子におけるリセス部の底面と対向する面上にはそれぞれ素子電極が形成され、各半導体素子は、素子電極を介して各リセス電極とそれぞれ電気的に接続されていることが好ましい。

このようにすると、各半導体素子がそれぞれリセス部の底面と対向する面（裏面）上に素子電極を有する構成であっても、基板の裏面等からリセス電極に対して電気的な接続を図ることにより、半導体素子に対して動作電流を確実に供給することができる。

この場合に、各リセス電極は、その端部が基板の主面上にまで達するように設けられていることが好ましい。

この場合のリセス電極は、各半導体素子に対して共通に設けられていることが好ましい。このようにすると、複数の半導体素子の動作特性が互いに異なっている場合であっても、半導体素子同士の裏面の素子電極を共通に設けることができる。

本発明の半導体装置において、複数の半導体素子は、各リセス部に嵌め込まれる部分の形状が互いに異なっており、リセス部の形状は、各半導体素子と対応してそれぞれ異なることが好ましい。

このようにすると、複数の半導体素子のそれぞれを基板に設けられたリセス部に選択的に嵌め込むことができる。

この場合に、複数の半導体素子は発光素子であり、該発光素子のリセス部に嵌め込まれる部分の形状は、発光波長ごとに異なることが好ましい。このようにすると、発光素子がレーザ素子である場合には、２波長レーザ素子アレイを得ることができる。

また、複数の半導体素子は発光素子であり、該発光素子のリセス部に嵌め込まれる部分の形状は、光出力値ごとに異なることが好ましい。このようにすると、発光素子がレーザ素子である場合には、書き込み用及び読み出し用のように用途別のレーザ素子アレイを得ることができる。

本発明の半導体装置の製造方法は、基板の主面に複数のリセス部を設ける第１の工程と、それぞれがチップ状の複数の半導体素子を液体中に分散し、複数の半導体素子が分散した液体を、基板の主面上に該基板をその主面内で回転させながら流すことにより、複数の半導体素子を各リセス部にそれぞれ自己整合的に嵌め込む第２の工程とを備えている。

本発明の半導体装置の製造方法によると、複数の半導体素子が分散した液体を基板の主面上に該基板をその主面内で回転させながら流すため、液体中に分散した各半導体素子がリセス部に嵌まりやすくなるので、半導体装置の生産性を向上することができる。

本発明の半導体装置の製造方法は、第１の工程において、各リセス部の深さ寸法を半導体素子の高さよりも小さくすることが好ましい。

このようにすると、各リセス部を半導体素子の全部が嵌まる程度の深さにまで掘る必要がなくなるため、基板に設けるリセス部の形成が容易となるので、半導体装置の生産性をさらに向上することができる。その上、第２の工程において、基板に設けられた複数のリセス部に半導体素子をそれぞれ嵌め込む際に、各リセス部には各半導体素子の一部分しか嵌め込まれないため、既に嵌め込まれた一の半導体素子における基板の主面から飛び出した部分が他の半導体素子の障害となるが、本発明は、半導体素子が分散した液体を、基板を回転させながら流すため、その障害となる一の半導体素子の基板上の位置が液体が流れる方向に対して変わることによって障害とならなくなるので、複数の半導体素子を各リセス部に確実に嵌め込むことができる。

本発明の半導体装置の製造方法において、各半導体素子は、レーザ光を端面から出射する端面出射型の半導体レーザ素子であり、第１の工程において、各リセス部は、各半導体レーザ素子の出射方向が一方向に揃うように形成することが好ましい。

このようにすると、半導体レーザ素子ごとの活性層の位置と、半導体レーザ素子同士の発光点の間隔とが自己整合的に揃えることができる。その上、複数の半導体レーザ素子を構成する材料（組成）がそれぞれ異なっている場合であっても集積化が可能となり、また、各リセス部自体が各半導体レーザ素子の出射方向を自己整合的に揃えるため、光ピックアップ装置に用いた場合に結像するスポットの波面収差を許容範囲に確実に収めることができる。

半導体素子がレーザ素子である場合に、第１の工程は、基板に、各半導体レーザ素子におけるレーザ光の出射部を露出する切り欠き部を形成する工程を含むことが好ましい。

このようにすると、端面出射型の半導体レーザ素子が基板のリセス部に嵌め込まれたとしても、切り欠き部からレーザ光を取り出すことができる。

本発明の半導体装置の製造方法は、第１の工程において、各リセス部の形状は、各半導体素子が嵌め込まれる部分の形状に合わせてそれぞれ異なるように形成することが好ましい。

このようにすると、ＦＳＡ法を用いても、互いに発光波長が異なる複数の半導体レーザ素子のそれぞれを、基板に設けられたリセス部に選択的に嵌め込むことができるため、２波長レーザ素子アレイ等を確実に得ることができる。

この場合に、半導体装置の製造方法は、第２の工程よりも前に、複数の半導体素子における各リセス部に嵌め込まれる部分の形状をそれぞれ凸形状とする工程をさらに備えていることが好ましい。

本発明に係る半導体装置によると、半導体素子を嵌め込むリセス部を半導体素子の全部が嵌まる程度の深さにまで掘る必要がなくなるため、リセス部の形成が容易となるので、半導体装置の生産性を向上することができる。

本発明に係る半導体装置の製造方法によると、複数の半導体素子が分散した液体を、基板の主面上に該基板をその主面内で回転させながら流すため、液体中に分散した各半導体素子がリセス部に嵌め込まれやすくなるので、半導体装置の生産性を向上することができる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。

図１（ａ）〜図１（ｃ）は本発明の第１の実施形態に係る半導体レーザ装置であって、（ａ）は平面構成を示し、（ｂ）は正面構成を示し、（ｃ）は左側面構成を示している。

図１（ａ）に示すように、第１の実施形態に係る半導体レーザ装置１００は、例えばシリコン（Ｓｉ）からなり、その主面に互いに間隔をおき且つ長方形状に形成された第１のリセス部１０ａ及び第２のリセス部１０ｂを有する基板１０を備えている。

第１のリセス部１０ａには、例えば赤外レーザ光を発光する機能ブロック化された第１の半導体レーザ素子（レーザチップ）１１の下部が嵌め込まれ、第２のリセス部１０ｂには、例えば赤色レーザ光を発光する機能ブロック化された第２の半導体レーザ素子（レーザチップ）１２の下部が嵌め込まれている。

ここで、各半導体レーザ素子１１、１２の厚さ（高さ）は約１２０μｍとしており、これに対し、各リセス部１０ａ、１０ｂの深さは約３０μｍとし、また、長辺方向の長さは約８００μｍとし、短辺方向の長さは約３００μｍとしている。なお、各リセス部１０ａ、１０ｂの深さは１０μｍ〜３０μｍ程度であればよい。

また、基板１０は、シリコンに限られず、ヒ化ガリウム（ＧａＡｓ）又は炭化シリコン（ＳｉＣ）等でも良く、熱伝導性に優れる材料が好ましい。また、基板１０を構成する材料は、機能ブロックの種類や、半導体レーザ装置１００の用途等に応じて適宜選択すれば良い。

第１の半導体レーザ素子１１及び第２の半導体レーザ素子１２の発光波長は、上記の組み合わせに限られず、例えば赤外、赤色及び青色のレーザ光のうちの２つを選択すれば良く、また、基板１０に第３のリセス部を第１のリセス部１０ａ等と並置して形成し、３種類のレーザ光をそれぞれ発光する半導体レーザ素子を嵌め込んでも良い。さらには、基板１０に４つ以上のリセス部を形成し、それぞれに半導体レーザ素子を嵌め込んでも良い。

半導体レーザ装置１００は、例えば、光ディスクの読み出し又は書き込みに用いる光ピックアップ装置（図示せず）に適用可能である。第１の実施形態においては、各半導体レーザ素子１１、１２は共に、レーザ光を半導体層の端面から出射する、いわゆる端面出射型の半導体レーザ素子であり、図１（ｂ）及び図１（ｃ）に示すように、各半導体レーザ素子１１、１２の各出射端面１１ａ、１２ａから出射される各レーザ光が光ピックアップ装置に搭載された対物レンズに入射するように配置されている。従って、各半導体レーザ素子１１、１２における出射端面１１ａ、１２ａの位置及びレーザ発光部１１ｃ、１２ｃの高さ等は揃えられている。

さらには、各半導体レーザ素子１１、１２におけるレーザ光の発光位置（活性層）がリセス部１０ａ、１０ｂに埋まる構成である。

そこで、第１の実施形態の特徴として、図１（ｂ）に示すように、基板１０には、第１の半導体レーザ素子１１及び第２の半導体レーザ素子１２の各出射端面におけるレーザ発光部（共振器端面）１１ｃ、１２ｃをそれぞれ露出するように、第１の切り欠き部１０ｃ及び第２の切り欠き部１０ｄが形成されている。ここでは、各切り欠き部１０ｃ、１０ｄの下部は、各リセス部１０ａ、１０ｂの底面にまで達することが好ましい。このようにすると、基板１０に各リセス部１０ａ、１０ｂをエッチングにより形成する場合には、各リセス部１０ａ、１０ｂと各切り欠き部１０ｃ、１０ｄとのエッチング深さが同一となるため、エッチングの制御が容易となる。

このように、基板１０にそれぞれ切り欠き部１０ｃ、１０ｄを設けることにより、各半導体レーザ素子１１、１２が基板１０の各リセス部１０ａ、１０ｂに嵌め込まれる構成であっても、各半導体レーザ素子１１、１２は図１（ｃ）に示すようにレーザ光の出力が可能となる。ここでは、第１の切り欠き部１０ｃと第２の切り欠き部１０ｄとの間隔（発光点距離）を約１１０μｍとしている。

また、基板１０には、各半導体レーザ素子１１、１２の出射端面１１ａ、１２ａの反対側の面である後端面１１ｂ、１２ｂからパワーモニタ用のレーザ光を取り出す第３の切り欠き部１０ｅ及び第４の切り欠き部１０ｆが設けられている。このパワーモニタ用の第３の切り欠き部１０ｅ及び第４の切り欠き部１０ｆは、必ずしも必要ではないが、半導体レーザ装置１００の用途によって、それらを設けるか否かを選択すれば良い。

また、第１及び第２の各半導体レーザ素子１１、１２の平面形状は長方形に限られず、用途及び機能に応じて種々の形状とすることができる。例えば、各機能ブロックの平面形状は、正方形や円形等でも良く、また、平行四辺形、楕円形、長円形等の２回回転対称の対称性を有する形状、又は台形等の１回回転対称の対称性を有する形状であってもよい。但し、正方形状及び円形状の場合は、機能ブロック同士の出射方向を揃えることはやや困難となる。

また、第１の実施形態においては、各レーザ発光部１１ｃ、１２ｃの出射端面における形成位置が該端面の中心位置からずれているため、ＦＳＡ法を用いて自己整合的に実装する場合には、１回回転対称性を有する形状が好ましい。

以上説明したように、第１の実施形態によると、互いに発光波長が異なり且つ機能ブロック化された半導体レーザ素子１１、１２は、レーザ光の出射方向が互いに平行となるように配置されているため、各レーザ発光部１１ｃ、１２ｃが自己整合的に整列するので、レーザ光の光学系で発生する波面収差を確実に低減することができる。

その上、第１及び第２の各半導体レーザ素子１０、１２を実装するための基板１０に設けた各リセス部１０ａ、１０ｂの深さ寸法を各半導体レーザ素子１１、１２の高さよりも小さくしているため、各リセス部１０ａ、１０ｂの形成工程が、各半導体レーザ素子１１、１２を完全に嵌め込む場合と比べて容易となり、従って、アレイ構造を持つ半導体発光装置の生産性を著しく向上することができる。

なお、第１の半導体レーザ素子１１と第２の半導体レーザ素子１２とは、互いの発光波長が同一で、且つ互いの光出力値が異なる構成であっても良い。

また、第１の半導体レーザ素子１１と第２の半導体レーザ素子１２とは、それぞれ、出射端面１１ａ、１２ａからの光出力値と後端面１１ｂ、１２ｂからの光出力値とが同等となるように設定されていても良い。

また、機能ブロック化された各半導体レーザ素子１１、１２の配置位置は本実施形態に限られず、左右が逆でもよい。

−リセス電極−
ところで、第１及び第２の半導体レーザ素子１１、１２の素子電極のｐ側電極及びｎ側電極を、いずれも基板１０の主面側に設ける構成の場合は、各リセス部１０ａ、１０ｂの底面上に電極（リセス電極）を設ける必要はない。

しかしながら、各半導体レーザ素子１１、１２がその上面と底面とに互いに対向するように形成されたｐ側電極及びｎ側電極からなる素子電極を有する場合には、各リセス部１０ａ、１０ｂの底面上にリセス電極が必要となる。

図２（ａ）〜図２（ｃ）はリセス電極の３通りの平面構成を示している。

図２（ａ）は１例目のリセス電極を示し、図２（ａ）に示すように、第１及び第２の各半導体レーザ素子１１、１２を駆動するために、基板１０における各リセス部１０ａ、１０ｂの底面上には、それぞれ半田材等の低融点金属からなる第１のリセス電極２１及び第２のリセス電極２２が形成されている。

従って、例えば後述するＦＳＡ法によって、機能ブロック化された各半導体レーザ素子１１、１２が基板１０の各リセス部１０ａ、１０ｂにそれぞれ嵌め込まれた後に、第１のリセス電極２１及び第２のリセス電極２２に対して、半田材が溶ける程度に加熱することによって、各半導体レーザ素子１１、１２の各素子電極と各リセス電極２１、２２とを電気的に接続することができる。

なお、第１及び第２のリセス電極２１、２２は、例えば、基板１０における各リセス電極の下側に貫通孔（ビアホール）を形成しておき、形成された貫通孔に導電性部材が充填されてなるビア２３によって、基板１０の外部との電気的な導通を図ることができる。

次に、図２（ｂ）は２例目のリセス電極を示し、図２（ｂ）に示すように、第１のリセス電極２１及び第２のリセス電極２２における出射方向に平行な外側の側部には、基板１０の各リセス部１０ａ、１０ｂの底面からそれぞれ主面上にまで延びるように延伸部２１ａ、２２ａが形成されている。このように、各リセス電極２１、２２に延伸部２１ａ、２２ａを設けているため、各半導体レーザ素子１１、１２の裏面にそれぞれ形成された素子電極は、基板１０の下部にビア２３を設けることなく、基板１０の主面側から電気的な接続を行なえるようになる。

次に、図２（ｃ）は３例目のリセス電極を示し、図２（ｃ）に示すように、第１のリセス部１０ａ及び第２のリセス部１０ｂの両底面上には、該両底面を跨ぐように共通リセス電極２４が形成されている。ここでも、第１のリセス電極２１における出射方向に平行な外側の側部には、第１のリセス部１０ａの底面から主面上にまで延びるように延伸部２４ａが形成されている。

このように、第１のリセス部１０ａ及び第２のリセス部１０ｂに跨る共通リセス電極２４を設けることにより、第１及び第２の半導体レーザ素子１１、１２の発光波長が互いに異なっている場合であっても、レーザ素子アレイを構成する半導体レーザ素子同士の裏面の素子電極の共通化を図ることが可能となる。

なお、共通リセス電極２４を設ける場合には、基板１０における第１のリセス部１０ａと第２のリセス部１０ｂとの間の境界部分を除去して、各リセス部１０ａ、１０ｂの底面とほぼ同程度の高さとすると、共通リセス電極２４を形成しやすくなる。

以上、第１及び第２の半導体レーザ素子１１、１２に設ける素子電極のうち裏面電極の導通の取り方について説明したが、基板１０の主面から露出する上面の素子電極については、ワイヤボンディングにより配線を形成する方法が比較的に簡便である。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。

図３（ａ）〜図３（ｃ）は本発明の第２の実施形態に係る半導体レーザ装置であって、（ａ）は平面構成を示し、（ｂ）は正面構成を示し、（ｃ）は素子アレイを構成する半導体レーザ素子の正面構成を示している。図３（ａ）及び図３（ｂ）において、図１（ａ）及び図１（ｂ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

図３（ａ）及び図３（ｂ）に示すように、第２の実施形態に係る半導体レーザ装置１００Ａは、基板１０に設けた第１のリセス部１０ａ及び第２のリセス部１０ｂの短辺方向の幅寸法を、第１の半導体レーザ素子１１及び第２の半導体レーザ素子１２Ａにおける各リセス部１０ａ、１０ｂに嵌め込まれない部分の幅寸法よりも小さくしている。さらに、図３（ｂ）に示すように、第１のリセス部１０ａの幅寸法ｘ_１ と比べて第２のリセス部１０ｂの幅寸法ｙ_１ を小さくしている。従って、図３（ｃ）に示すように、第１の半導体レーザ素子１１Ａ及び第２の半導体レーザ素子１２Ａは、各出射端面１１ａ、１２ａに平行な断面がいずれも下に凸なる凸形状をなしている。さらに、第２の半導体レーザ素子１２Ａの第２のリセス部１０ｂに嵌め込まれる部分の幅寸法ｙ_２ は、第１の半導体レーザ素子１１Ａの第１のリセス部１０ａに嵌め込まれる部分の幅寸法ｘ_２ よりも小さくなるように形成されている。

このように、第２の実施形態においては、各半導体レーザ素子１１Ａ、１２Ａは、各リセス部１０ａ、１０ｂに嵌め込まれる部分と嵌め込まれない部分とを異なる形状としているため、いずれの上下（天地）も各リセス部１０ａ、１０ｂに対して逆に嵌まることがない。

その上、図３（ｂ）に示すように、第１のリセス部１０ａの幅寸法ｘ_１ と第２のリセス部１０ｂの幅寸法ｙ_１ とを異なる値としているため、たとえＦＳＡ法を用いたとしても、第１の半導体レーザ素子１１Ａと第２の半導体レーザ素子１２Ａとが互いに入れ替わってリセス部１０ａ、１０ｂに嵌め込まれることがない。

これにより、発光波長又は光出力値が互いに異なる半導体レーザ素子１１Ａ、１２Ａをそれぞれ対応するリセス部１０ａ、１０ｂに選択的に嵌め込む処理が確実で且つ容易となる。

また、各半導体レーザ素子１１Ａ、１２Ａにおける出射端面１１ａ、１２ａの位置及びレーザ発光部１１ｃ、１２ｃの高さは揃えられている。

（第２の実施形態の一変形例）
以下、本発明の第２の実施形態の一変形例について図面を参照しながら説明する。

図４は本発明の第２の実施形態の一変形例に係る半導体レーザ装置の平面構成を示している。図４において、図３（ａ）に示す構成部材と同一の構成部材には同一の符号を付している。

図４に示すように、本変形例に係る半導体レーザ装置１００Ｂは、第２の半導体レーザ素子１２Ｂにおける出射方向に対して平行な方向の寸法である長さ寸法を、第１の半導体レーザ素子１１Ａの長さ寸法よりも小さくしている。

また、第２のリセス部１０ｂの幅寸法は第１のリセス部１０ａの幅寸法よりも小さい。

このように、本変形例においても、第１及び第２の半導体レーザ素子１１Ａ、１２Ｂは、それぞれリセス部１０ａ、１０ｂに嵌め込まれる部分と嵌め込まれない部分との形状が異なり、その上、リセス部１０ａ、１０ｂ同士の形状（大きさ）も異なるため、互いに発光波長又は光出力値が互いに異なる半導体レーザ素子１１Ａ、１２Ｂを所定の位置に嵌め込む処理が容易となる。

（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。

図５は本発明の第３の実施形態に係る半導体レーザ装置の平面構成を示している。図５において、図１（ａ）に示す構成部材と同一の構成部材には同一の符号を付している。

第３の実施形態に係る半導体レーザ装置１００Ｃは、基板１０に設ける第１のリセス部１０ａ及び第２のリセス部１０ｂの平面形状を、それぞれ長方形の外側の１つの角部をエッチングから残すようにして五角形状とし、２回回転対称性を１回回転対称性に変えている。その上、第１及び第２の半導体レーザ素子１１Ｃ、１２Ｃは、それぞれリセス部１０ａ、１０ｂに嵌め込まれない部分の平面形状は長方形状のままとして、埋め込まれる部分との形状を変えている。

さらに、第２の実施形態の一変形例と同様に、第２の半導体レーザ素子１２Ｃの長さ寸法を、第１の半導体レーザ素子１１Ｃの長さ寸法よりも小さくしている。

一般に、高出力レーザ素子は、該素子の出射端面側と後端面側とにおいてレーザ光の光出力値（パワー）が大きく異なるため、出射端面と後端面とを確実に区別する必要がある。

従って、第３の実施形態においては、第１及び第２の半導体レーザ素子１１Ｃ、１２Ｃに対して、それぞれリセス部１０ａ、１０ｂに嵌め込まれる部分の平面形状に点対称性をなくすと共に、リセス部１０ａ、１０ｂ同士の形状（大きさ）をも異ならせている。これにより、第１及び第２の各半導体レーザ素子１１Ｃ、１２Ｃにおけるそれぞれの実装位置（嵌め込み位置）が一意に決定されるようになる。

（第３の実施形態の変形例）
以下、本発明の第３の実施形態の種々の変形例について図面を参照しながら説明する。

図６（ａ）〜図６（ｃ）は本発明の第３の実施形態の変形例に係る半導体レーザ装置であって、（ａ）は第１変形例の平面構成を示し、（ｂ）は第２変形例の平面構成を示し、（ｃ）は第３変形例の平面構成を示している。

図６（ａ）に示す第１変形例に係る半導体レーザ装置１００Ｄは、基板１０に設ける第１のリセス部１０ａ及び第２のリセス部１０ｂの平面形状を、それぞれの長方形の外側の１つの角部を含む側部（長辺）の一部をエッチングせずに残すようにして凹五角形状とし、２回回転対称性を持たないようにしている。さらに、リセス部１０ａ、１０ｂ同士は互いの平面形状を異ならせており、これにより、各半導体レーザ素子１１Ｄ、１２Ｄにおけるそれぞれの実装位置（嵌め込み位置）が一意に決定される。

図６（ｂ）に示す第２変形例に係る半導体レーザ装置１００Ｅは、基板１０に設ける第１のリセス部１０ａ及び第２のリセス部１０ｂの平面形状を、それぞれの長方形の外側の側部（長辺）をエッチングから斜めに残すようにして台形状とし、２回回転対称性を持たないようにしている。さらに、リセス部１０ａ、１０ｂ同士は互いの平面形状を異ならせており、これによっても、各半導体レーザ素子１１Ｅ、１２Ｅにおけるそれぞれの嵌め込み位置が一意に決定される。

図６（ｃ）に示す第３変形例に係る半導体レーザ装置１００Ｆは、基板１０に設ける第１のリセス部１０ａ及び第２のリセス部１０ｂの平面形状を、それぞれの長方形の外側の側部（長辺）をその中央部が内側にせり出すようにして凹五角形状とし、２回回転対称性を持たないようにしている。さらに、リセス部１０ａ、１０ｂ同士は互いの平面形状を異ならせており、この場合も、各半導体レーザ素子１１Ｆ、１２Ｆにおけるそれぞれの嵌め込み位置が一意に決定される。

（半導体レーザ装置の製造方法）
以下、本発明の第３の実施形態に係る半導体レーザ装置の製造方法について図面を参照しながら説明する。

例えば、機能ブロック化された複数の半導体レーザ素子は、人手によっても、また組立装置によっても、基板に設けた各リセス部に嵌め込むことは可能である。しかしながら、本発明は、前述したＦＳＡ法を用いることにより、複数のレーザ素子の嵌め込み（実装）工程の効率を大幅に向上することをも目的としている。ここでは、一例として、第３の実施形態の第２変形例に係る半導体レーザ装置１００Ｅを製造する場合を説明する。

まず、本発明の基板の主面に形成するリセス部の形成方法について説明する。

図７（ａ）及び図７（ｂ）は本発明の第３の実施形態の第２変形例に係る半導体レーザ装置の基板となるシリコン、ヒ化ガリウム又は炭化シリコンからなり、複数のリセス部が形成されたウエハ１０Ａであって、図７（ａ）は平面構成を示し、図７（ｂ）は図７（ａ）を部分的に拡大して示している。

図７（ｂ）の部分拡大図に示すように、ウエハ１０Ａの主面には、それぞれが機能ブロック化された半導体レーザ素子を嵌め込む複数の第１のリセス部１０ａと、該第１のリセス部１０ａと隣接した第２のリセス部１０ｂとが、それぞれリセスの長手方向（レーザ光の出射方向）に互いに間隔をおいて、第１のリセス列及び第２のリセス列として並行に配置されている。

ウエハ１０Ａの主面における、長手方向に互いに隣接する第１のリセス部１０ａ同士及び第２のリセス部１０ｂ同士の間の各領域には、ウエハ１０Ａの分割後に発光光を取り出すための切り欠き部となる溝部１０ｇがそれぞれ形成されている。

−基板の形成方法−
以下、基板の形成方法の一例を説明する。

図８（ａ）〜図８（ｅ）は本発明の第３の実施形態の第２変形例に係る半導体レーザ装置の基板におけるリセス部の形成方法の工程順の断面構成を示している。なお、ここでは、ウエハ１０Ａにシリコンを用いた場合を示しており、さらに、第１のリセス部１０ａにのみ着目して、その出射方向に対して垂直な方向の断面を示している。

まず、図８（ａ）に示すように、例えばＣＶＤ法により、ウエハ１０Ａの主面上に、膜厚が０．７μｍ〜１μｍ程度の酸化シリコン（ＳｉＯ_２ ）からなるマスク膜３０を堆積する。

次に、図８（ｂ）に示すように、リソグラフィ法により、第１のリセス部１０ａの開口パターン３１ａ及び切り欠き部となる溝部１０ｇの開口パターン（図示せず）を有するレジストパターン３１を選択的に形成する。

次に、図８（ｃ）に示すように、レジストパターン３１をマスクとして、マスク膜３０に対して、例えばフルオロカーボンをエッチングガスとするドライエッチングを行なって、マスク膜３０に第１のリセス部１０ａの開口パターン３０ａ及び溝部１０ｇの開口パターン（図示せず）を転写する。

次に、図８（ｄ）に示すように、レジストパターン３１をアッシングにより除去した後、図８（ｅ）に示すように、開口パターン３０ａを有するマスク膜３０をマスクとして、ウエハ１０Ａに対して、例えば塩素（Ｃｌ_２ ）又は臭化水素（ＨＢｒ）をエッチングガスとするドライエッチングを行なって、ウエハ１０Ａに深さが約３０μｍの第１のリセス部１０ａを形成する。ここで、ウエハ１０Ａに対するエッチングはドライエッチに限られず、フッ硝酸の水溶液を用いたウエットエッチでも構わない。なお、第２のリセス部１０ｂ及びそれと接続される溝部も、第１のリセス部１０ａ及びそれと接続される溝部１０ｇと同様に且つ同時に形成される。ここで、各溝部１０ｇの底部はそれと接続されるリセス部１０ａ、１０ｂの底面にまで達している。このようにすると、エッチングを停止するタイミングが、各リセス部１０ａ、１０ｂと各溝部１０ｇとで同一となり、エッチングの制御が容易となるので好ましい。続いて、各リセス部１０ａが形成されたウエハ１０Ａを水洗した後、乾燥する。

その後は、リセス電極が必要な場合には、図２（ａ）〜図２（ｃ）に示したようなリセス電極から適当な電極を選んで形成する。

−半導体レーザ素子（機能ブロック）の形成方法−
以下、半導体レーザ素子の形成方法の一例を説明する。

図９（ａ）〜図９（ｄ）は本発明の第３の実施形態の第２変形例に係る半導体レーザ装置における半導体レーザ素子の形成方法の工程順の断面構成を示している。

まず、図９（ａ）に示すように、第１の半導体レーザ素子１１Ｅにおけるレーザ発光部１１ｃ（活性層）に近い側の面上の全面に塗布によりレジスト膜３２を形成する。なお、図示はしていないが、第１の半導体レーザ素子１１Ｅはウエハ状態である。

次に、図９（ｂ）に示すように、リソグラフィ法により、レジスト膜３２から第１のリセス部１０ａのパターンを有するレジストパターン３２Ａを形成する。

次に、図９（ｃ）に示すように、レジストパターン３２Ａをマスクとして、第１の半導体レーザ素子１１Ｅに対して、例えば四塩化ケイ素（ＳｉＣｌ_４ ）又は六フッ化イオウ（ＳＦ_６ ）をエッチングガスとするドライエッチングを行なって、第１の半導体レーザ素子１１Ｅにおける第１のリセス部１０ａに嵌まる部分を形成する。

次に、図９（ｄ）に示すように、レジストパターン３２Ａを除去し、続いて、アセトン等の有機溶剤により洗浄した後、乾燥する。その後、ウエハ状態の第１の半導体レーザ素子１１Ｅをチップ状に分割する。

続いて、第２の半導体レーザ素子１２Ｅを第１の半導体レーザ素子１１Ｅと同様に形成する。ここでは、当然ながら、第２の半導体レーザ素子１２Ｅにおける第２のリセス部１０ｂに嵌め込まれる部分の平面寸法は、第１の半導体レーザ素子１１Ｅの場合と比べて小さくする。

なお、第１の半導体レーザ素子１１Ｅと第２の半導体レーザ素子１２との形成順序が問われないことはいうまでもない。

−半導体レーザ素子の実装方法−
次に、半導体レーザ素子の実装方法について説明する。

第３の実施形態に係る半導体レーザ素子の実装方法は、機能ブロック化された第１及び第２の半導体レーザ素子１１Ｅ、１２Ｅをウエハ１０Ａに設けた各リセス部１０ａ、１０ｂに嵌め込む方法としてＦＳＡ法を用いる。本実施形態に係るＦＳＡ法を用いると、機能ブロック化された各半導体レーザ素子１１Ｅ、１２Ｅを所望の位置に精度良く且つ高効率に配置することができる。

ＦＳＡ法は、機能ブロックを水（Ｈ_２Ｏ ）又はメチルアルコール（ＣＨ_３ＯＨ ）等の液（媒体）中に分散させるため、２波長レーザ素子アレイを組み立てる場合には、第１の半導体レーザ素子１１Ｅ及び第２の半導体レーザ素子１２Ｅのように、互いの平面形状を異ならせることが好ましい。具体的には、ウエハ１０Ａには、例えば、図４に示した第３の実施形態及びその変形例に係る第１及び第２の半導体レーザ素子１１Ｃ〜１１Ｆ、１２Ｃ〜１２Ｆを嵌め込むことができるリセス部１０ａ、１０ｂを設けることが好ましい。

また、第３の実施形態に係る半導体レーザ素子１１Ｃ、１２Ｃを実装する場合には平面寸法が大きいレーザ素子、すなわち、第１の半導体レーザ素子１１Ｃから先に嵌め込むことが望ましい。なぜなら、平面寸法が小さい第２の半導体レーザ素子１２Ｃから先に嵌めるとすると、第２の半導体レーザ素子１２Ｃが、それよりも平面寸法が大きい第１のリセス部１０ａにも嵌まってしまうからである。

まず、形成された第１及び第２のリセス部１０ａ、１０ｂの底面上に、リセス電極が形成されている場合には半田材を塗布する。また、リセス電極が形成されていない場合には熱硬化型接着材又はＵＶ硬化型接着剤等を塗布しておいても良い。

ここで、機能ブロックを基板に実装する実装（ＦＳＡ）装置の概略を説明する。

図１０は機能ブロック化された複数の半導体レーザ素子１１Ｅ、１２Ｅを実装する実装装置を模式的に示している。

図１０に示すように、第３の実施形態に係る実装装置は、機能ブロック化された複数の半導体レーザ素子が分散してスラリ化した液を収納する容器５０と、該容器５０の底部に回転可能に設置され、その上面にウエハ１０Ａを保持するウエハ保持具５１と、スラリ化した液を循環するポンプ部６０とから構成されている。ここで、ウエハ保持具５１の上面は液面に対して斜めに位置するように設けられている。

ポンプ部６０は、スラリ化した液が、ガス導入口６１から例えば窒素ガスを導入することにより容器５０の内部を循環し、さらに循環した液がウエハ保持具５１の上面に注がれるように設けられている。

続いて、ウエハ保持具５１の上に、複数の第１のリセス部１０ａ、複数の第２のリセス部１０ｂ及び溝部１０ｇが形成されたウエハ１０Ａを保持する。

その後、複数の半導体レーザ素子１１Ｅが分散してスラリ化した液を、ウエハ保持具５１の上面に斜めの状態で保持されたウエハ１０Ａの主面に、ウエハ保持具５１を保持面内で回転させながら注ぐ。これにより、ウエハ１０Ａに設けた複数の第１のリセス部１０ａに第１の半導体レーザ素子１１Ｅがそれぞれ嵌め込まれる。このスラリ状の液はポンプ６０で循環されるため、第１のリセス部１０ａに嵌まらなかった半導体レーザ素子１１Ｅは回収され、何度も利用することができる。

第３の実施形態においては、液中に保持されたウエハ１０Ａをその主面内で回転させるため、第１の半導体レーザ素子１１Ｅの一部分のみを第１のリセス部１０ａに嵌め込む構成であっても、第１の半導体レーザ素子１１Ｅを確実に実装することができる。この理由を図１１（ａ）及び図１１（ｂ）を用いて説明する。

従来のＦＳＡ法は、図１１（ａ）に示すように、機能ブロック２００がウエハ１０Ａに設けたリセス部１０ａに完全に嵌め込まれるため、いったんリセス部１０ａに嵌まった機能ブロック２００は他の機能ブロック２００の流れの障害となることがない。

しかしながら、本発明は、図１１（ｂ）に示すように、ウエハ１０Ａに設けるリセス部１０ａに、例えば第１の半導体レーザ素子１１Ｅの一部分のみを嵌め込む構成であるため、リセス部１０ａに嵌まった半導体レーザ素子１１Ｅにおけるウエハ１０Ａの表面からの飛び出し部分が、ウエハ１０Ａの表面を流れる他の半導体レーザ素子１１Ｅの障害となって、実装のスループット（効率）が低下する。そこで、第３の実施形態においては、図１０に示すように、ウエハ１０Ａを液中で回転させている。これにより、既にリセス部１０ａに嵌まった半導体レーザ素子１１Ｅの液の流れる方向に対する位置が変わるため、ウエハ１０Ａの表面を流れる他の半導体レーザ素子１１Ｅの障害とならなくなる。

次に、ウエハ１０Ａにおける複数の第１のリセス部１０ａの実装が完了したことを確認した後、今度は、機能ブロック化された複数の第２の半導体レーザ素子１２Ｅが分散してスラリ化した液を用いて、ウエハ１０Ａに設けた複数の第２のリセス部１０ｂに第２の半導体レーザ素子１２Ｅをそれぞれ嵌め込む。

図１２はウエハ１０Ａの各リセス部１０ａ、１０ｂに第１及び第２の半導体レーザ素子１１Ｅ、１２Ｅが嵌め込まれた状態を部分的に拡大して示している。

その後、第１及び第２の各半導体レーザ素子１１Ｅ、１２Ｅを固着する。例えば、半田材又は熱硬化型接着剤により固着する場合はウエハ１０Ａを加熱し、また、ＵＶ硬化型接着剤により固着する場合は、ウエハ１０Ａの全面に紫外光を照射する。

続いて、図１２に破線で示すダイシングライン４０に沿って、ダイシングソー等により、それぞれ半導体レーザ装置１００Ｅを切り出す。

このように、第３の実施形態に係る半導体レーザ装置の製造方法によると、実装のプロセスが極めて簡便であり、その上、良品と判定された半導体レーザ素子のみを実装することができるため、半導体レーザ装置のコストを低減することができる
また、ウエハ１０Ａへの実装にＦＳＡ法を用いることにより、自己整合的に位置合わせを行なえるため、歩留まりも向上する。

その上、ウエハ１０Ａの主面に設ける各リセス部１０ａ、１０ｂの深さを、それに嵌め込む半導体レーザ素子１１Ｅ、１２Ｅの厚さよりも小さくするため、ウエハ１０Ａにリセス部１０ａ、１０ｂを形成するプロセスが容易となり、その結果、リセス形成工程におけるスループットが向上する。

なお、本発明は半導体レーザ装置に限られず、発光ダイオード素子や他の機能素子の一部分を基板のリセス部に嵌め込んで実装する半導体デバイスに適用することができる。

（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体レーザ装置を模式的に示し、（ａ）は平面図であり、（ｂ）は正面図であり、（ｃ）は左側面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体レーザ装置の基板に形成されたリセス部及びリセス電極を模式的に示す平面図である。 （ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体レーザ装置を模式的に示し、（ａ）は平面図であり、（ｂ）は正面図であり、（ｃ）は素子アレイを構成する半導体レーザ素子の正面図である。 本発明の第２の実施形態の一変形例に係る半導体レーザ装置を示す模式的な平面図である。 本発明の第３の実施形態に係る半導体レーザ装置を示す模式的な平面図である。 （ａ）〜（ｃ）は本発明の第３の実施形態の変形例に係る半導体レーザ装置を模式的に示し、（ａ）は第１変形例の平面図であり、（ｂ）は第２変形例の平面図であり（ｃ）は第３変形例の平面図である。 （ａ）及び（ｂ）は本発明の第３の実施形態の第２変形例に係る半導体レーザ装置のウエハ状態の基板を示し、（ａ）は平面図であり、（ｂ）は部分的な拡大平面図である。 （ａ）〜（ｅ）は本発明の第３の実施形態の第２変形例に係る半導体レーザ装置における基板の形成方法を示す工程順の構成断面図である。 （ａ）〜（ｄ）は本発明の第３の実施形態の第２変形例に係る半導体レーザ装置における半導体レーザ素子の形成方法を示す工程順の構成断面図である。 本発明の第３の実施形態の第２変形例に係る半導体レーザ装置の製造方法に用いる実装（嵌め込み）装置を示す模式的な構成図である。 （ａ）は従来のＦＳＡ法による機能ブロックの実装方法を示す模式的な構成断面図である。（ｂ）は本発明の第３の実施形態の第２変形例に係る半導体レーザ装置の製造方法におけるＦＳＡ法による実装時の様子を示す模式的な構成断面図である。 本発明の第３の実施形態の第２変形例に係る半導体レーザ装置の製造方法においてウエハ状態の基板に半導体レーザ素子が嵌め込まれた状態を示す部分的な拡大平面図である。

符号の説明

１００ 半導体レーザ装置
１００Ａ 半導体レーザ装置
１００Ｂ 半導体レーザ装置
１００Ｃ 半導体レーザ装置
１００Ｄ 半導体レーザ装置
１００Ｅ 半導体レーザ装置
１００Ｆ 半導体レーザ装置
１０Ａ ウエハ
１０ 基板
１０ａ 第１のリセス部
１０ｂ 第２のリセス部
１０ｃ 第１の切り欠き部
１０ｄ 第２の切り欠き部
１０ｅ 第３の切り欠き部
１０ｆ 第４の切り欠き部
１０ｇ 溝部
１１ 第１の半導体レーザ素子
１１Ａ 第１の半導体レーザ素子
１１Ｃ 第１の半導体レーザ素子
１１Ｄ 第１の半導体レーザ素子
１１Ｅ 第１の半導体レーザ素子
１１Ｆ 第１の半導体レーザ素子
１１ａ 出射端面
１１ｂ 後端面
１１ｃ レーザ発光部（発光点）
１２ 第２の半導体レーザ素子
１２Ａ 第２の半導体レーザ素子
１２Ｂ 第２の半導体レーザ素子
１２Ｃ 第２の半導体レーザ素子
１２Ｄ 第２の半導体レーザ素子
１２Ｅ 第２の半導体レーザ素子
１２Ｆ 第２の半導体レーザ素子
１２ａ 出射端面
１２ｂ 後端面
１２ｃ レーザ発光部（発光点）
２１ 第１のリセス電極
２１ａ 延伸部
２２ 第２のリセス電極
２２ａ 延伸部
２３ ビア
２４ 共通リセス電極
２４ａ 延伸部
３０ マスク膜
３０ａ 開口パターン
３１ レジストパターン
３１ａ 開口パターン
３２ レジスト膜
３２Ａ レジストパターン
４０ ダイシングライン
５０ 容器
５１ ウエハ保持具
６０ ポンプ部
６１ ガス導入口

Claims (14)

1. 主面に複数のリセス部を有する基板と、
   前記複数のリセス部のそれぞれにその一部分が嵌め込まれた複数の半導体素子とを備え、
   前記半導体素子は嵌め込まれる部分と嵌め込まれない部分とを有し、
   前記嵌め込まれる部分の平面形状は、前記嵌め込まれない部分の平面形状よりも小さく、且つ、１回回転対称性の形状であり、
   前記各リセス部の深さ寸法は、各リセス部に嵌め込まれた前記半導体素子の高さよりも小さく、且つ、該各リセス部の平面形状は、１回回転対称性の形状であることを特徴とする半導体装置。
2. 複数の半導体素子は、それぞれがレーザ光を端面から出射する端面型の半導体レーザ素子であり、
   前記基板の各リセス部は、前記各半導体レーザ素子の出射方向が一方向に揃うように、少なくとも２種類の１回回転対称性の平面形状が形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記複数の半導体レーザ素子のうちの２つは、互いの発光波長が異なることを特徴とする請求項２に記載の半導体装置。
4. 前記複数の半導体レーザ素子のうちの２つは、互いの光出力値が異なることを特徴とする請求項２に記載の半導体装置。
5. 前記基板は、前記各半導体レーザ素子におけるレーザ光の出射部を露出する切り欠き部が形成されていることを特徴とする請求項２に記載の半導体装置。
6. 前記切り欠き部は２つ以上形成されていることを特徴とする請求項５に記載の半導体装置。
7. 前記切り欠き部は、その下部が前記リセス部の底面にまで達する凹部形状を有していることを特徴とする請求項５に記載の半導体装置。
8. 前記基板における各リセス部の底面上にはそれぞれリセス電極が形成され、
   前記各半導体素子における前記リセス部の底面と対向する面上にはそれぞれ素子電極が形成され、前記各半導体素子は、前記素子電極を介して前記各リセス電極とそれぞれ電気的に接続されていることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。
9. 前記各リセス電極は、その端部が前記基板の主面上にまで達するように設けられていることを特徴とする請求項８に記載の半導体装置。
10. 前記リセス電極は、前記各半導体素子に対して共通に設けられていることを特徴とする請求項９に記載の半導体装置。
11. 基板の主面に複数のリセス部を設け、前記各リセス部の深さ寸法は、各リセス部に嵌め込まれる半導体素子の高さよりも小さく、且つ、該各リセス部の平面形状は、１回回転対称性の形状とする第１の工程と、
    前記半導体素子に嵌め込まれる部分と嵌め込まれない部分とを形成し、
    前記嵌め込まれる部分の平面形状は、前記嵌め込まれない部分の平面形状よりも小さく、且つ、１回回転対称性の形状とする第２の工程と、
    それぞれがチップ状の複数の前記半導体素子を液体中に分散し、複数の前記半導体素子が分散した液体を、前記基板の主面上に該基板をその主面内で回転させながら流すことにより、複数の前記半導体素子を前記各リセス部にそれぞれ自己整合的に嵌め込む第３の工程とを備えていることを特徴とする半導体装置の製造方法。
12. 前記第１の工程において、前記各リセス部の深さ寸法は、前記半導体素子の高さよりも小さくすることを特徴とする請求項１１に記載の半導体装置の製造方法。
13. 前記各半導体素子は、レーザ光を端面から出射する端面出射型の半導体レーザ素子であり、
    前記第１の工程において、前記各リセス部は、前記各半導体レーザ素子の出射方向が一方向に揃うように形成することを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
14. 前記第１の工程は、前記基板に、前記各半導体レーザ素子におけるレーザ光の出射部を露出する切り欠き部を形成する工程を含むことを特徴とする請求１３に記載の半導体装置の製造方法。

Images