CN110349866A - 微芯片的嵌入装置及其嵌入方法 - Google Patents

微芯片的嵌入装置及其嵌入方法 Download PDF

Info

Publication number
CN110349866A
CN110349866A CN201810301857.5A CN201810301857A CN110349866A CN 110349866 A CN110349866 A CN 110349866A CN 201810301857 A CN201810301857 A CN 201810301857A CN 110349866 A CN110349866 A CN 110349866A
Authority
CN
China
Prior art keywords
microchip
movement
solution
substrate
flush mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810301857.5A
Other languages
English (en)
Inventor
张晓勇
赖磊平
吴坤旭
刘茗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Rui Jie Things Technology Co Ltd
Original Assignee
Shanghai Rui Jie Things Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Rui Jie Things Technology Co Ltd filed Critical Shanghai Rui Jie Things Technology Co Ltd
Priority to CN201810301857.5A priority Critical patent/CN110349866A/zh
Publication of CN110349866A publication Critical patent/CN110349866A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members

Abstract

一种微芯片的嵌入装置及其嵌入方法，其中，微芯片的嵌入装置包括：溶液腔室，用于盛载溶液，所述溶液用于浸没基底；位于溶液腔室底部的高度调整装置，用于调整基底的运动基准面，所述运动基准面与溶液腔室底部之间具有夹角；运动控制装置，用于控制所述基底沿平行于运动基准面运动，所述运动包括第一运动和第一运动之后的第二运动，所述第一运动具有第一速率，所述第二运动具有第二速率，且所述第一速率大于第二速率。利用所述微芯片的嵌入装置对微芯片的嵌入效率较高。

Description

微芯片的嵌入装置及其嵌入方法
技术领域
本发明涉及自封装领域，尤其涉及微芯片的嵌入装置及其嵌入方法。
背景技术
随着半导体制程越来越先进，芯片尺寸也越来越小，单张硅片的微芯片数目也越来越多，因此每张硅片封装所需要的成本和时间也在上升。如此小的微芯片在后段的封装对于微芯片的封装也提出了更高要求，流体自封装(Fluidic self assembly,简写FSA)工艺技术正是在此环境下应允而发。流体自封装工艺技术，是将直径尺寸为800微米以下的微型芯片悬浮于溶液并通过控制溶液使得微芯片流到目标衬底上(玻璃或其他柔性衬底)，并自动嵌入该衬底预先加工好的安放孔上，完成微小型芯片的自封装。
然而，采用现有技术流体自封装技术，微芯片的嵌入效率较低。
发明内容
本发明解决的技术问题是一种微芯片的嵌入装置及其嵌入方法，以提高微芯片的嵌入效率。
为解决上述技术问题，本发明提供一种微芯片的嵌入装置，包括：溶液腔室，用于盛载溶液，所述溶液用于浸没基底；位于所述溶液腔室底部的高度调整装置，用于调整基底的运动基准面，所述运动基准面与溶液腔室底部之间具有夹角；运动控制装置，用于控制所述基底沿平行于运动基准面运动，所述运动包括第一运动和第二运动，所述第一运动具有第一速率，所述第二运动具有第二速率，且所述第一速率大于第二速率。
可选的，所述溶液用于悬浮微芯片；所述基底内具有沟槽，且所述沟槽的形状与微芯片的形状互补；所述嵌入装置还包括：位于所述溶液腔室内侧壁的超声波装置，用于驱动微芯片在溶液内作旋转运动。
可选的，所述超声波装置的个数为1个或者1个以上。
可选的，所述嵌入装置还包括：位于所述溶液腔室内侧壁的温控装置，用于控制所述溶液的温度。
可选的，所述温控装置的个数为1个或者1个以上。
可选的，所述温控装置包括：温度传感器、电路控制继电器和温控设备；所述温控设备的调温范围为：0摄氏度～100摄氏度。
可选的，所述夹角的范围为：0度～80度。
本发明还提供一种微芯片的嵌入方法，包括：提供微芯片；提供基底，所述基底内具有沟槽，所述沟槽的形状与微芯片的形状互补；提供上述微芯片的嵌入装置，将所述基底浸没于溶液内；将所述微芯片投放入溶液腔室内，微芯片悬浮于溶液内；开启运动控制装置，使所述基底沿平行于运动基准面，使微芯片嵌入沟槽内。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的微芯片的嵌入方法中，运动控制装置用于控制所述基底沿平行于运动基准面进行运动，所述运动包括第一运动和第一运动之后的第二运动。其中，所述第一运动的第一速率较大，有利于缩减微芯片移动至沟槽周围的时间。所述第一运动之后，进行第二运动，所述第二运动的第二速率较小，能够为微芯片提供足够的时间来调整自身的位置，使微芯片能够与沟槽进行完全匹配。利用所述嵌入装置对微芯片的嵌入效率较高。
进一步，所述嵌入装置还包括位于所述溶液腔室内侧壁的温控装置，所述温控装置用于控制溶液的温度，使得各处溶液的温度差异性较小，因此，有利于进一步提高微芯片的嵌入效率。
进一步，所述嵌入装置还包括位于所述溶液腔室内侧壁的超声波装置。一方面，所述超声膜装置能够使得沟槽的侧壁和底部完全被溶液润湿，有利于减小沟槽内因有气泡而难以被嵌入微芯片的情况。另一方面，超声波装置还能够使微芯片产生一定的摆幅振动和自转，即：有利于微芯片进一步调整自身位置，从而缩短与沟槽的匹配时间，因此，有利于进一步提高嵌入效率。
附图说明
图1至图3是一种微芯片嵌入方法各步骤的结构示意图；
图4是本发明微芯片的嵌入装置的结构示意图；
图5至图7是本发明微芯片嵌入方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，微芯片的嵌入效率较低。
图1至图3是一种微芯片嵌入方法各步骤的结构示意图。
请参考图1，提供微芯片100。
请参考图2，提供基底101，所述基底101内具有沟槽102，所述沟槽102的形状与微芯片100的形状互补。
请参考图3，进行嵌入工艺，使所述微芯片100嵌入沟槽102内。
上述方法中，所述嵌入工艺包括流体自封装工艺，所述流体自封装工艺在嵌入装置内完成，所述嵌入装置包括溶液腔室和运动控制装置，所述溶液腔室用于盛载溶液，所述运动控制装置用于控制基底101的运动。具体的，所述流体自封装工艺的步骤包括：将所述微芯片100悬浮于溶液内；将基底101置于嵌入装置内，且所述溶液浸没基底101；开启运动控制装置，使基底101运动，使所述微芯片100嵌入到沟槽102内。
然而，基底100的运动方式较为单一，即：按照一定的速率进行匀速运动。当所述速率较大时，尽管微芯片100能够快速移动至沟槽102周围。然而，由于速率较大，使得微芯片100运动至沟槽102周围时，没有足够的时间来调整自身的位置，使微芯片100达到与沟槽102完全匹配的位置，就偏移待沟槽102，因此，微芯片100的嵌入效率较低；当所述匀速运动的速率较小时，尽管微芯片100运动至沟槽102周围，有足够的时间来调整自身位置，使其能够与沟槽102完全匹配，但是，由于速率较小，使得微芯片100移动至沟槽102周围的时间过长，因此，微芯片100的嵌入效率仍较低。
为解决所述技术问题，本发明提供了一种微芯片的嵌入装置，包括：溶液腔室，用于盛载溶液，所述溶液用于浸没基底；位于溶液腔室底部的高度调整装置，用于调整基底的运动基准面，所述运动基准面与溶液腔室底部之间具有夹角；运动控制装置，用于控制基底沿平行于运动基准面运动，所述运动包括第一运动和第一运动之后的第二运动，所述第一运动具有第一速率，所述第二运动具有第二速率，且所述第一速率大于第二速率。利用所述嵌入装置对微芯片的嵌入效率较高。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4是本发明微芯片的嵌入装置的结构示意图。
请参考图4，溶液腔室200，用于盛载溶液201，所述溶液201用于浸没基底202；位于所述溶液腔室200底部的高度调整装置230，用于调整基底202的运动基准面a，所述运动基准面a与溶液腔室200底部之间具有夹角α；运动控制装置(图中未示出)，用于控制所述基底202沿平行于运动基准面a运动，所述运动包括第一运动和第一运动之后的第二运动，所述第一运动具有第一速率，所述第二运动具有第二速率，且所述第一速率大于第二速率。
所述溶液腔室200为流体自封装工艺提供工作环境，且所述溶液腔室200内不受外界环境的影响，因此，有利于提高微芯片嵌入情况的可控性。
所述溶液201包括：去离子水、有机溶液或者无机溶液。
所述基底202内具有沟槽203，所述沟槽203的形状与微芯片的形貌互补，所述沟槽203用于容纳微芯片。
所述高度调整装置230用于调整基底202运动基准面a与溶液腔室200底部之间夹角α的大小。其中，所述运动基准面a为运动前所述基底202底部所在的平面。
在本实施例中，所述夹角α的范围为：0度～80度。选择所述夹角α的范围的意义在于：若所述夹角α大于80度，使得微芯片沿运动基准面a运动速度过快，则微芯片没有足够的时间来调整自身的位置来与沟槽203进行匹配，就已偏移沟槽203，使得微芯片的嵌入效率仍然很低。
设置所述高度调整装置230的意义在于：使得基底202运动基准面a与溶液腔室200底部之间具有夹角α，有利于加速微芯片的运动速度，使得较多的微芯片快速移动至沟槽203周围，有利于提高微芯片的嵌入效率。
所述运动控制装置用于控制所述基底202沿运动基准面a运动，所述运动包括第一运动和第一运动之后的第二运动，其中，第一运动的第一速率较大，有利于缩减微芯片移动至沟槽203周围的时间。所述第一运动之后，进行第二运动，所述第二运动的第二速率较小，有利于为微芯片提供足够的时间来调整自身位置，从而使微芯片与沟槽203完全匹配，有利于微芯片嵌入到沟槽203内。利用所述微芯片的嵌入装置嵌入微芯片的效率较高。
请继续参考图4，位于所述溶液腔室200的内侧壁的温控装置204，用于控制溶液201的温度。
在其他实施例中，不在所述溶液腔室的内侧壁设置温控装置。
所述温控装置204包括：温度传感器、电路控制继电器和温控设备。
在本实施例中，所述温控设备的调温范围为：0摄氏度～100摄氏度。
在本实施例中，在溶液腔室200内侧壁设置温控装置204的意义在于：将温控设备的温度调节到一定温度，待溶液201温度稳定后，投入微芯片，使所述微芯片悬浮于溶液201内。由于溶液201的温度稳定，使得溶液201各处的温度差异性较小，则溶液的分子运动维持不变，有利于进一步提高微芯片嵌入沟槽203内的效率。
在本实施例中，所述温控装置204的个数为两个，且两个温控装置204分别位于溶液腔室200相对的内侧壁上。
在其他实施例中，所述温控装置的个数可以为一个或者两个以上。
在本实施例中，两个温控装置204位于溶液腔室200内侧壁相对的两侧，有利于进一步减小各处溶液201的温度差，有利于减小各处溶液201内分子力的差异，有利益进一步提高微芯片的嵌入效率。
继续参考图4，位于所述溶液腔室200内侧壁的超声波装置205，用于驱动所述微芯片在溶液201内作旋转运动。
在本实施例中，在所述溶液腔室209的内侧壁设置超声波装置205的意义在于：一方面，所述超声波装置205能够促使微芯片产生一定的摆幅振动和自转，有利于进一步减短微芯片与沟槽203的匹配时间，有利于进一步提高微芯片的嵌入效率。另一方面，所述超声波装置205有利于沟槽203的侧壁和底部完全被溶液201润湿，有利于防止因沟槽203内残留气泡而难以嵌入微芯片的情况，因此，有利于进一步提高微芯片的嵌入效率。
在其他实施例中，所述溶液腔室的内侧壁不设置超声波装置。
在本实施例中，所述超声波装置205的个数为两个，分别位于溶液腔室200内侧壁相对的两侧。
在其他实施例中，所述超声波装置205的个数为一个或者两个以上。
在本实施例中，在溶液腔室200内侧壁相对的两侧均设置有超声波装置的意义在于：一方面，有利于使得各处的微芯片均受到超声波装置的振动而产生一定的摆幅振动和自转；另一方面，有利于使得各处的沟槽203的侧壁和底部均能够被完全润湿，因此，有利于进一步提高微芯片的嵌入效率。
继续参考图4，嵌入装置还包括循环装置206，用于将未嵌入沟槽203内的微芯片再次输送至溶液腔室200内。
所述循环装置206用于将上一次未嵌入沟槽203内的微芯片再次输送至溶液腔室200内，经过多次循环，有利于将全部的微芯片全部嵌入沟槽203内。
所述溶液腔室200的顶部还具有进料口(图中未标出)，所述进料口用于将微芯片投放至溶液腔室200内。
所述溶液腔室200的底部还具有出料口(图中未标出)，所述出料口用于释放未嵌入沟槽203内的微芯片。
所述循环装置206包括输送管207，部分输送管207贯入出料口，有利于输送出未嵌入的微芯片，部分输送管207贯入进料口，有利于将未嵌入沟槽203的微芯片再次输送至溶液腔室200内，从而进行下一次的嵌入工艺，经过多次循环，有利于将全部的微芯片嵌入沟槽203内。
所述循环装置206中出料口底部还具有排放阀208。所述排放阀208用于排放或者截留微芯片。
所述循环装置206还包括投放口210，贯入进料口的输送管207与投放口210相通。所述投放口210用于投放微芯片，所述微芯片沿输送管207通过进料口进入溶液腔室200内。
所述投放口210和排放阀208之间还具有循环泵209，所述循环泵209为溶液201的传输提供动力，使得溶液201沿输送管207运动，所述微芯片悬浮于溶液201内，因此，有利于将未嵌入沟槽203的微芯片由出料口传输至进料口，从而进行下一次的嵌入工艺。经过多次循环，有利于全部微芯片嵌入沟槽203内。
图5至图7是本发明微芯片嵌入方法各步骤的结构示意图。
请参考图5，提供微芯片211。
所述微芯片211的形成方法包括：提供初始衬底(图中未示出)，所述初始衬底的表面具有掩膜层(图中未示出)，所述掩膜层内具有若干第一掩膜开口(图中未示出)，所述第一掩膜开口暴露出部分初始衬底的顶部表面；以所述掩膜层为掩膜，刻蚀所述初始衬底，形成衬底(图中未标出)和若干相互分离的微芯片211。
所述掩膜层的材料包括氮化硅、氮化钛或者光刻胶，所述第一掩膜开口用于定义微芯片211的形状。
在本实施例中，所述第一掩膜开口在初始衬底表面的投影为梯形，因此，所述微芯片211在衬底表面的投影也为梯形。
在其他实施例中，所述第一掩膜开口在初始衬底表面的投影还可以为方形，因此，所述微芯片在衬底表面的投影也可以为方形。
以所述第一掩膜层为掩膜，刻蚀所述初始衬底的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述初始衬底的材料为硅，相应的，微芯片211的材料为硅。
在其他实施例中，所述初始衬底材料包括锗或者硅锗，相应的，微芯片的材料包括锗或者硅锗。
请参考图6，提供基底202，所述基底202包括沟槽203，所述沟槽203的形状与微芯片211的形状互补。
所述基底202和沟槽203的形成方法包括：提供初始基底；去除部分初始基底，形成基底202和位于基底202内的沟槽203。
初始基底的材料包括石墨、玻璃或者其他柔性材料，则所述基底202的材料包括石墨、玻璃或者其他柔性材料。
去除部分初始基底的工艺包括：冲压工艺、刻蚀工艺或者激光工艺。
所述沟槽203的形状与微芯片211的形状互补，所述沟槽203用于容纳微芯片211。
提供上述微芯片的嵌入装置，将所述基底202浸没于溶液201内，具体请参考图4。
所述微芯片的嵌入装置用于后续对微芯片211进行嵌入处理。
请参考图7，将所述微芯片211投放至溶液腔室200内，微芯片211悬浮与溶液201内；开启运动控制装置，使基底202沿平行于运动基准面a运动，使微芯片211嵌入沟槽203内。
由于第一运动的速率较大，有利于缩减微芯片211移动至沟槽203周围的时间。所述第一运动之后，进行第二运动，所述第二运动的速率较小，有利于为微芯片211在沟槽203周围提供足够的时间来调整自身的位置，使微芯片211能够与沟槽203完全匹配，有利于微芯片211嵌入到沟槽203内。所述方法嵌入微芯片211的效率较高。
并且，所述溶液腔室200内侧壁内具有温控装置204，将所述微芯片211投放入溶液腔室200内之前，还包括：开启温控装置204，将温控装置204的温度设定为某一定温度，待温度稳定。
温控装置204的温度稳定后，投放微芯片211至溶液腔室200内的意义在于：温控装置204的温度稳定，有利于减小不同位置的沟槽203与溶液201之间的分子力以及溶液201与微芯片211之间的分子力的差异，进而有利于进一步提高微芯片211嵌入沟槽203内的效率。
另外，溶液腔室200的内侧壁还具有超声波装置205，所述超声波装置205一方面使得沟槽203的侧壁和底部表面能够完全被溶液润湿，有利于减小因沟槽203内存在气泡而难以嵌入微芯片211的情况，因此，有利于提高微芯片211的嵌入效率。并且，超声波装置205还能够使微芯片211产生一定摆幅的振动和自转，有利于微芯片211进行进一步的位置调整，有利于缩短微芯片211与沟槽203的匹配时间，有利于进一步提高微芯片211的嵌入效率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种微芯片的嵌入装置，其特征在于，包括：
溶液腔室，用于盛载溶液，所述溶液用于浸没基底；
位于溶液腔室底部的高度调整装置，用于调整基底的运动基准面，所述运动基准面与溶液腔室底部之间具有夹角；
运动控制装置，用于控制所述基底沿平行于运动基准面运动，所述运动包括第一运动以及第一运动之后的第二运动，所述第一运动具有第一速率，所述第二运动具有第二速率，且所述第一速率大于第二速率。
2.如权利要求1所述的微芯片的嵌入装置，其特征在于，所述溶液用于悬浮微芯片；所述基底内具有沟槽，且所述沟槽的形状与微芯片的形状互补；
所述嵌入装置还包括：位于所述溶液腔室内侧壁的超声波装置，用于驱动所述微芯片在溶液内作旋转运动。
3.如权利要求2所述的微芯片的嵌入装置，其特征在于，所述超声波装置的个数为1个或者1个以上。
4.如权利要求1所述的微芯片的嵌入装置，其特征在于，所述嵌入装置还包括：位于所述溶液腔室内侧壁的温控装置，用于控制所述溶液的温度。
5.如权利要求4所述的微芯片的嵌入装置，其特征在于，所述温控装置的个数为1个或者1个以上。
6.如权利要求4所述的微芯片的嵌入装置，其特征在于，所述温控装置包括：温度传感器、电路控制继电器和温控设备；所述温控设备的调温范围为：0摄氏度～100摄氏度。
7.如权利要求1所述的微芯片的嵌入装置，其特征在于，所述夹角的范围为：0度～80度。
8.一种微芯片的嵌入方法，其特征在于，包括：
提供微芯片；
提供基底，所述基底内具有沟槽，所述沟槽的形状与微芯片的形状互补；
提供如权利要求1至权利要求7任一项所述的微芯片的嵌入装置，将所述基底浸没于溶液内；
将所述微芯片投放入溶液腔室内，微芯片悬浮于溶液内；
开启运动控制装置，使基底沿平行于运动基准面运动，使微芯片嵌入沟槽内。
CN201810301857.5A 2018-04-04 2018-04-04 微芯片的嵌入装置及其嵌入方法 Pending CN110349866A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810301857.5A CN110349866A (zh) 2018-04-04 2018-04-04 微芯片的嵌入装置及其嵌入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810301857.5A CN110349866A (zh) 2018-04-04 2018-04-04 微芯片的嵌入装置及其嵌入方法

Publications (1)

Publication Number Publication Date
CN110349866A true CN110349866A (zh) 2019-10-18

Family

ID=68172874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810301857.5A Pending CN110349866A (zh) 2018-04-04 2018-04-04 微芯片的嵌入装置及其嵌入方法

Country Status (1)

Country Link
CN (1) CN110349866A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147153A (zh) * 1995-06-07 1997-04-09 加利福尼亚大学董事会 制造自装配微结构的方法和装置
US20050003570A1 (en) * 2003-05-07 2005-01-06 Kazutoshi Onozawa Semiconductor device fabrication method
TW200708472A (en) * 2005-08-17 2007-03-01 Sunonwealth Electr Mach Ind Co Assembling structure by itself of polyimide film
US20070224713A1 (en) * 2006-03-21 2007-09-27 Han In-Taek Method of manufacturing display device using LED chips
US20100065863A1 (en) * 2007-05-31 2010-03-18 Nthdegree Technologies Worldwide Inc. Light Emitting, Photovoltaic Or Other Electronic Apparatus and System
CN107644827A (zh) * 2017-10-20 2018-01-30 常州工学院 一种微流体激励微器件自装配装置及方法
US10543486B2 (en) * 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147153A (zh) * 1995-06-07 1997-04-09 加利福尼亚大学董事会 制造自装配微结构的方法和装置
US20050003570A1 (en) * 2003-05-07 2005-01-06 Kazutoshi Onozawa Semiconductor device fabrication method
TW200708472A (en) * 2005-08-17 2007-03-01 Sunonwealth Electr Mach Ind Co Assembling structure by itself of polyimide film
US20070224713A1 (en) * 2006-03-21 2007-09-27 Han In-Taek Method of manufacturing display device using LED chips
US20100065863A1 (en) * 2007-05-31 2010-03-18 Nthdegree Technologies Worldwide Inc. Light Emitting, Photovoltaic Or Other Electronic Apparatus and System
US10543486B2 (en) * 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
CN107644827A (zh) * 2017-10-20 2018-01-30 常州工学院 一种微流体激励微器件自装配装置及方法

Similar Documents

Publication Publication Date Title
US8496991B2 (en) Coating treatment method
JP3990567B2 (ja) ダイヤフラムバルブ、基板処理ユニットおよび基板処理装置
KR101259334B1 (ko) 도포 방법 및 도포 장치
US7344600B2 (en) Substrate treatment apparatus
KR102205818B1 (ko) 기판 처리 장치 및 기판 처리 방법
CN111128819B (zh) 一种微器件转移装置及其制备方法
WO2017052636A1 (en) Package-integrated microchannels
US10807027B2 (en) Treatment solution supply apparatus and substrate treatment system
JP6318093B2 (ja) 液体充填補助具および液体充填方法
WO2021170142A1 (zh) 芯片的切割成型方法以及晶圆
CN110349866A (zh) 微芯片的嵌入装置及其嵌入方法
CN108242390B (zh) 基板处理方法和基板处理装置
JP4776239B2 (ja) 液剤注入方法及び液剤注入装置
JP2024012309A (ja) 基板処理装置及び方法
CN105977370B (zh) 一种基于压电微泵的嵌入式制冷器件及其制备方法
TW201940243A (zh) 基板處理裝置以及基板處理方法
EP2993522B1 (en) Processing apparatus, processing method, and device manufacturing method
US11036138B2 (en) Substrate processing apparatus, substrate processing method, and computer-readable recording medium
JP6596396B2 (ja) 基板の洗浄方法および洗浄装置
JP6880664B2 (ja) 塗布膜形成装置、塗布膜形成方法及び記憶媒体
KR101566804B1 (ko) 미소 유체 채널을 갖는 구조체
JP2018046206A (ja) エッチング装置、基板処理装置、エッチング方法および基板処理方法
WO2019230404A1 (ja) 基板処理方法および基板処理装置
JP4859227B2 (ja) パターン形成方法
CN104282547A (zh) 麦克风mems减薄工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191018