CN109411351B - 一种GaN基材料的凹槽制备方法 - Google Patents
一种GaN基材料的凹槽制备方法 Download PDFInfo
- Publication number
- CN109411351B CN109411351B CN201811191206.1A CN201811191206A CN109411351B CN 109411351 B CN109411351 B CN 109411351B CN 201811191206 A CN201811191206 A CN 201811191206A CN 109411351 B CN109411351 B CN 109411351B
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- groove
- based material
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 97
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 230000007797 corrosion Effects 0.000 claims abstract description 9
- 238000005260 corrosion Methods 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000003518 caustics Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
Abstract
本发明提供一种GaN基材料的凹槽制备方法，其制备步骤包括：在特定结构的氮化镓基材料表面涂敷光刻胶并光刻非凹槽区域；刻蚀非凹槽区域并去除光刻胶；将氮化镓基材料置于腐蚀性溶液中进行腐蚀；所述氮化镓基材料的结构自下而上包括：外延衬底、GaN缓冲层、牺牲层、势垒层、GaN盖帽层。本发明制备的氮化镓基凹槽结构，由于凹槽区域基于全湿法腐蚀工艺，同时由于腐蚀溶液对牺牲层的高选择比，使其腐蚀深度均匀且表面无损伤，有利于提升器件性能，同时该方法简单，具有很高的可操作性和可重复性，利于大规模实施。
Description
技术领域
本发明是关于半导体技术领域氮化镓基（GaN）材料，具体涉及一种GaN基材料的凹槽制备方法。
背景技术
氮化镓基器件具有击穿场强大、电子迁移率高、饱和速度大等优点，被认为是下一代功率开关器件的有力竞争者，近年来备受研究者青睐。然而，由于GaN基异质结强大的压电极化和自发极化效应，常规基于GaN基异质结结构的HEMT（高电子迁移率晶体管）器件通常为耗尽型器件，即其阈值电压为负。这增加了其栅极驱动电路设计的难度和复杂性，同时耗尽型器件也存在失效安全方面的缺陷，因此很难具备商用能力。
目前，凹槽栅技术是实现增强型GaN HEMT器件的有效方案之一。凹槽技术通过将栅极区域势垒层减薄至一定程度将其区域的二维电子气（2DEG）耗尽而保持其栅源和栅漏区域2DEG不变，进而实现增强型器件。然而，凹槽技术势垒层的减薄通常采用干法刻蚀完成，而干法刻蚀一方面由于精度难以精确控制造成刻蚀深度不均匀，另一方面刻蚀过程造成大量的表面缺陷，严重影响器件电学特性。另外一种凹槽技术采用高温氧化加湿法腐蚀能够实现自停止的势垒层减薄，然而该过程由于长时间的高温氧化容易造成GaN表面特性恶化，严重影响器件动态特性。
发明内容
本发明针对上述问题，提供一种氮化镓基材料的凹槽制备方法，这种方法通过在HEMT结构中插入一层牺牲层结构，通过刻蚀非凹槽区域使牺牲层暴露于腐蚀液中，选择特定的腐蚀液完成牺牲层的腐蚀，而对其他层没有影响，进而完成凹槽结构制备。采用上述方案制备得到的凹槽结构，腐蚀深度均匀且表面无损伤，有利于提升凹槽型GaN器件的特性。
为实现上述目的，本发明采用如下技术方案：
一种氮化镓基材料的凹槽制备方法，其特征在于：在氮化镓基材料表面涂敷光刻胶并光刻非凹槽区域，再刻蚀非凹槽区域并去除光刻胶；然后将所述氮化镓基材料整体置于腐蚀性溶液中，腐蚀性溶液对凹槽区域进行腐蚀，完成GaN基材料的凹槽制备；所述氮化镓基材料自下而上包括：1）外延衬底 Substrate；2）GaN缓冲层（GaN buffer）；3）牺牲层；4）势垒层；5）GaN盖帽层（GaN cap）；所述氮化镓基材料表面指GaN盖帽层；所述非凹槽区域被刻蚀深度部分至少包括牺牲层、势垒层、GaN盖帽层。
进一步地，所述凹槽区域指的是需要制备凹槽结构的区域，凹槽区域代表的是氮化镓基材料的特定区域，该特定区域在制备之前自下而上包括1）外延衬底 Substrate；2）GaN缓冲层（GaN buffer）；3）牺牲层；4）势垒层；5）GaN盖帽层（GaN cap）；在完成一系列制备工艺过程后，凹槽区域将自动演变成凹槽结构，凹槽结构自下而上包括：1）外延衬底Substrate；2）GaN缓冲层（GaN buffer）。
进一步地，所述外延衬底可以选择硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种，但不限于这几种。
进一步地，所述GaN缓冲层包括高阻GaN层和GaN沟道层，其中高阻GaN层包括但不限于碳掺杂GaN层或铁掺杂GaN层。
进一步地，所述牺牲层不影响氮化镓基材料的2DEG特性，同时所述牺牲层能够被特定腐蚀液腐蚀而不腐蚀GaN沟道层和势垒层，牺牲层的厚度为1-5nm。
进一步地，所述势垒层可以选择AlGaN、InAlN、InGaN中的任意一种，但不限于这几种。
进一步地，所述GaN盖帽层厚度为2-5nm。
进一步地，所述光刻胶可以采用AZ5214等材质；所述光刻采用接触式光刻等方式。
进一步地，所述刻蚀非凹槽区域的方法包括但不限于ICP（电感耦合等离子体刻蚀，Inductively Coupled Plasma）、RIE（反应离子刻蚀，Reactive Ion Etching）。
进一步地，所述刻蚀非凹槽区域的深度大于牺牲层、势垒层、GaN盖帽层的厚度之和，即其至少需要刻蚀至GaN缓冲层。
进一步地，所述腐蚀性溶液能够选择性只腐蚀牺牲层，而对GaN沟道层和势垒层没有影响；所述腐蚀性溶液可以采用KOH、TMAH中的任意一种，腐蚀温度为25℃到100℃。
本发明的有益效果如下：
通过本发明制备得到的氮化镓基凹槽结构，由于凹槽区域基于全湿法腐蚀工艺，同时由于腐蚀溶液对牺牲层的高选择比，使其腐蚀深度均匀且表面无损伤，有利于提升器件性能，同时该方法简单，具有很高的可操作性和可重复性，利于大规模实施。
附图说明
图1是本发明采用的氮化镓基材料的外延片结构示意图。
图2为本发明实施例中的非凹槽区域俯视图，图中带阴影的方框代表非凹槽区域。
图3是本发明实施例中刻蚀完成非凹槽区域后沿着图2中的AA’的剖面图。
图4是本发明实施例中刻蚀完成非凹槽区域后沿着图2中的BB’的剖面图。
图5是本发明实施例中刻蚀完成非凹槽区域后沿着图2中的CC’的剖面图。
图6为本发明实施例中腐蚀性溶液选择性腐蚀牺牲层（AlN）的示意图。
图7为本发明实施例中腐蚀完成后沿着图2中的BB’的剖面图，即制备的凹槽结构。
图8为本发明实施例中腐蚀完成后沿着图2中的CC’的剖面图，即非凹槽区域结构。
图9为本发明实施例中腐蚀完成后沿着图2中的AA’的剖面图。
具体实施方式
下面通过具体实施例并配合附图，对本发明做详细的说明。
以AlGaN/GaN材料为例，图1是本实施例的具体外延片结构，自下而上包括：1）外延衬底 Sapphire；2）GaN buffer；3）牺牲层，即2nm AlN，其厚度为1-5nm；4）势垒层，即20nmAlGaN；5）GaN盖帽层（GaN cap），其厚度为2-5nm，本实施例中选择2nm做具体制备。
所述刻蚀非凹槽区域的方法可以选择用ICP刻蚀，也可以用RIE刻蚀。
所述刻蚀非凹槽区域的深度大于牺牲层、势垒层、GaN盖帽层的厚度之和，即其至少需要刻蚀至GaN缓冲层。
进一步地，所述腐蚀性溶液能够选择性只腐蚀牺牲层，而对GaN沟道层和势垒层没有影响；所述腐蚀性溶液可以采用KOH腐蚀温度为70℃。所述腐蚀性溶液还可以采用TMAH，腐蚀温度为25℃到100℃，具体温度根据器件要求的厚度确定。
基于上述外延片结构，其凹槽制备方案如下：
1）在GaN cap层表面涂敷光刻胶并光刻非凹槽区域；
该步骤的目的是为刻蚀非凹槽区域做出图形，同时光刻胶可作为刻蚀非凹槽区域的掩膜，本步骤中光刻胶采用AZ5214，光刻采用接触式光刻方式，其俯视图如图2所示，其中长度为d1的方框为非凹槽区域，长度为d2的方框为需要制备的凹槽区域。
2）刻蚀非凹槽区域并去除光刻胶；
该步骤通过将非凹槽区域刻蚀，从而使牺牲层，即2nm AlN暴露于腐蚀液中，本步骤中刻蚀方法采用ICP干法刻蚀，刻蚀深度为50nm，如图3所示，其深度为d3，已大于牺牲层（2nm AlN）+势垒层（20nm AlGaN）+GaN cap（2nm）的厚度（共24nm），从而使得2nm AlN能够暴露于腐蚀液中。图3、图4和图5分别是沿着图2中的AA’、BB’和CC’的剖面图。
3）将氮化镓基材料置于腐蚀性溶液中进行腐蚀
该步骤通过选择性的去除牺牲层，即2nm AlN，类似于剥离的机制，从而将牺牲层上方的势垒层AlGaN、GaN cap层一并去除，如图6所示。本步骤中的腐蚀性溶液采用KOH溶液，腐蚀温度为80℃，在该条件下KOH只对牺牲层AlN进行腐蚀，而不腐蚀AlGaN和GaN，从而实现凹槽结构，如图7所示。该步骤中的腐蚀时间需要根据凹槽区域的长度d2来确定，本实施例中在d2为2um条件时，腐蚀时间为50min。需要指出的是，腐蚀时间还与腐蚀性溶液和腐蚀温度有关。而非凹槽区域的结构如图8所示。图9为腐蚀完成后沿着图2中的AA’的剖面图，所述制备得到的凹槽结构自下而上包括：1）外延衬底 Substrate；2）GaN缓冲层（GaNbuffer）。
上述实施例中氮化镓基材料为AlGaN/GaN，在其他实施例中还可以采用InGaN/GaN、InAlGa/GaN等氮化镓基材料。
以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求所述为准。
Claims (10)
1.一种GaN基材料的凹槽制备方法，其特征在于制备步骤为：1）在氮化镓基材料表面涂敷光刻胶并光刻非凹槽区域；2）再刻蚀非凹槽区域并去除光刻胶；3）然后将氮化镓基材料置于腐蚀性溶液中进行腐蚀，完成GaN基材料的凹槽制备；所述氮化镓基材料自下而上包括：外延衬底、GaN缓冲层、牺牲层、势垒层、GaN盖帽层；所述氮化镓基材料表面指GaN盖帽层；所述非凹槽区域被刻蚀深度部分至少包括牺牲层、势垒层、GaN盖帽层；制备完成的凹槽的结构自下而上包括外延衬底、GaN缓冲层。
2.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述外延衬底选择硅衬底、蓝宝石衬底、碳化硅衬底中任意一种。
3.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述GaN缓冲层包括高阻GaN层和GaN沟道层，其中高阻GaN层采用碳掺杂GaN层或铁掺杂GaN层。
4.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述牺牲层厚度为1-5nm。
5.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述势垒层选择AlGaN、InAlN、InGaN中任意一种。
6.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述GaN盖帽层厚度为2-5nm。
7.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述光刻胶采用AZ5214材质；所述光刻采用接触式光刻方式。
8.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述刻蚀非凹槽区域的方法采用ICP刻蚀，或者采用RIE刻蚀。
9.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述刻蚀非凹槽区域的深度大于牺牲层、势垒层、GaN盖帽层的厚度之和，即其至少需要刻蚀至GaN缓冲层。
10.如权利要求1所述的GaN基材料的凹槽制备方法，其特征在于，所述腐蚀性溶液采用KOH、TMAH中的任意一种，腐蚀温度为25℃到100℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811191206.1A CN109411351B (zh) | 2018-10-12 | 2018-10-12 | 一种GaN基材料的凹槽制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811191206.1A CN109411351B (zh) | 2018-10-12 | 2018-10-12 | 一种GaN基材料的凹槽制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109411351A CN109411351A (zh) | 2019-03-01 |
| CN109411351B true CN109411351B (zh) | 2021-12-10 |
Family
ID=65467125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811191206.1A Active CN109411351B (zh) | 2018-10-12 | 2018-10-12 | 一种GaN基材料的凹槽制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109411351B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112271137B (zh) * | 2020-11-02 | 2024-04-09 | 中国工程物理研究院电子工程研究所 | 一种基于高电子迁移率晶体管的钝化方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824186A (en) * | 1993-12-17 | 1998-10-20 | The Regents Of The University Of California | Method and apparatus for fabricating self-assembling microstructures |
| JP2011082216A (ja) * | 2009-10-02 | 2011-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| KR102152195B1 (ko) * | 2016-07-27 | 2020-09-07 | 한국전자통신연구원 | 반도체 소자 및 그 제조 방법 |
-
2018
- 2018-10-12 CN CN201811191206.1A patent/CN109411351B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109411351A (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101813177B1 (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| US7939391B2 (en) | III-Nitride devices with recessed gates | |
| US20120056191A1 (en) | Semiconductor device, method of manufacturing the same, and power supply apparatus | |
| US20080308813A1 (en) | High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate | |
| JP2009503815A5 (zh) | ||
| CN108110054B (zh) | 一种GaN基HEMT器件及其制备方法 | |
| JPWO2009066434A1 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2010192633A (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| CN110518068A (zh) | 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法 | |
| CN113690132B (zh) | 一种基于双层钝化精准刻蚀的双t型栅的制备方法 | |
| CN107240605A (zh) | 一种GaN MIS沟道HEMT器件及制备方法 | |
| KR101968374B1 (ko) | 개선된 패시베이션 층을 갖는 iii-n 층 스택을 포함하는 소자 및 관련 제조 방법 | |
| CN112531025A (zh) | 高电子迁移率晶体管 | |
| CN106206309A (zh) | 二次外延p型氮化物实现增强型hemt的方法及增强型hemt | |
| CN102856188A (zh) | 一种氮化镓基器件的湿法腐蚀方法 | |
| CN109411351B (zh) | 一种GaN基材料的凹槽制备方法 | |
| CN106257686A (zh) | 半导体器件及其制造方法 | |
| CN106298904A (zh) | 带氮化镓插入层的氮化镓基增强型器件及其制备方法 | |
| CN111584628B (zh) | 增强型GaN HEMT器件及其制备方法 | |
| CN110707158B (zh) | 阳极边缘浮空的GaN微波二极管及制备方法 | |
| CN111370472A (zh) | 混合栅p-GaN增强型氮化镓基晶体管结构及制作方法 | |
| CN105355557A (zh) | 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法 | |
| CN207068860U (zh) | 一种GaN MIS沟道HEMT器件 | |
| JP2014056998A (ja) | ＩｎＡｌＮ層とＧａＮ層を含む積層型窒化物半導体装置 | |
| CN115938941A (zh) | 一种基于自停止刻蚀的pGaN栅极GaN HEMT及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |