JP3097557B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3097557B2 JP3097557B2 JP08125049A JP12504996A JP3097557B2 JP 3097557 B2 JP3097557 B2 JP 3097557B2 JP 08125049 A JP08125049 A JP 08125049A JP 12504996 A JP12504996 A JP 12504996A JP 3097557 B2 JP3097557 B2 JP 3097557B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor device
- compound semiconductor
- manufacturing
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000005530 etching Methods 0.000 claims description 132
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 48
- 239000000243 solution Substances 0.000 claims description 36
- 150000001875 compounds Chemical class 0.000 claims description 35
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 11
- 239000011259 mixed solution Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000007654 immersion Methods 0.000 claims description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012089 stop solution Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特にエッチング方法に関するものである。
方法、特にエッチング方法に関するものである。
【０００２】
【従来の技術】従来、ＧａＡｓ／ＡｌＧａＡｓの選択ウ
エットエッチングには、クエン酸水溶液と過酸化水素水
の混合液であるクエン酸系エッチング液が利用されてき
た。このクエン酸系エッチング液は、ＡｌxＧａ1-XＡｓ
（０＜ｘ≦１）に対するＧａＡｓのエッチング選択比が
高いため、しきい値電圧の均一性の優れたデバイスの作
製を可能にしている。例えばＪｏｕｒｎａｌ ｏｆ Ｅ
ｌｃｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．２
１．Ｎｏ．１，１９９２ではＡｌＡｓに対するＧａＡｓ
のエッチング選択比が１４５０であり、σＶｔが１３．
５ｍＶと良好な値が得られている。
エットエッチングには、クエン酸水溶液と過酸化水素水
の混合液であるクエン酸系エッチング液が利用されてき
た。このクエン酸系エッチング液は、ＡｌxＧａ1-XＡｓ
（０＜ｘ≦１）に対するＧａＡｓのエッチング選択比が
高いため、しきい値電圧の均一性の優れたデバイスの作
製を可能にしている。例えばＪｏｕｒｎａｌ ｏｆ Ｅ
ｌｃｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．２
１．Ｎｏ．１，１９９２ではＡｌＡｓに対するＧａＡｓ
のエッチング選択比が１４５０であり、σＶｔが１３．
５ｍＶと良好な値が得られている。
【０００３】このエッチング液を利用した半導体装置の
製造方法の一例について説明する。図３に示すように、
エピ構造は面方位（１００）の半絶縁性（ＳＩ：Ｓｅｍ
ｉ−Ｉｎｓｕｌａｔｉｎｇ）−ＧａＡｓ基板３１上にバ
ッファー層として真性（ｉ：ｉｎｔｒｉｎｓｉｃ）−Ｇ
ａＡｓ３２，チャネル層ｉ−ＩｎＧａＡｓ３３，供給層
であるｎ−ＡｌＧａＡｓ３４，停止層であるＡｌＡｓ３
５，コンタクト層ｎ−ＧａＡｓ３６を順次積層した構造
からなる。
製造方法の一例について説明する。図３に示すように、
エピ構造は面方位（１００）の半絶縁性（ＳＩ：Ｓｅｍ
ｉ−Ｉｎｓｕｌａｔｉｎｇ）−ＧａＡｓ基板３１上にバ
ッファー層として真性（ｉ：ｉｎｔｒｉｎｓｉｃ）−Ｇ
ａＡｓ３２，チャネル層ｉ−ＩｎＧａＡｓ３３，供給層
であるｎ−ＡｌＧａＡｓ３４，停止層であるＡｌＡｓ３
５，コンタクト層ｎ−ＧａＡｓ３６を順次積層した構造
からなる。
【０００４】これにオーミックメタル３７を蒸着し、熱
処理アロイを行いオーミックを形成する。
処理アロイを行いオーミックを形成する。
【０００５】続いてフォトレジスト３８をマスクとし、
クエン酸系エッチング液を用いて２０℃でｎ−ＧａＡｓ
３４のエッチングをする。それから同温の水でエッチン
グの停止および基板の洗浄を行う。
クエン酸系エッチング液を用いて２０℃でｎ−ＧａＡｓ
３４のエッチングをする。それから同温の水でエッチン
グの停止および基板の洗浄を行う。
【０００６】その後、ｎ−ＡｌＧａＡｓ３４にゲートメ
タルを蒸着し、リフトオフ法などでマスクおよび余分な
メタルを除去して半導体装置が完成する。
タルを蒸着し、リフトオフ法などでマスクおよび余分な
メタルを除去して半導体装置が完成する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
方法を用いて作製したがデバイスでは図３に示すよう
に、結晶面（０１１）面および（０−１１）面におい
て、マスクに対する横方向のエッチング、いわゆるサイ
ドエッチが進行する。このサイドエッチは図２で２０℃
におけるエッチング速度（レート）の一番遅い結晶面で
ある（１１１）Ａ面のエッチングレートに依存してい
る。
方法を用いて作製したがデバイスでは図３に示すよう
に、結晶面（０１１）面および（０−１１）面におい
て、マスクに対する横方向のエッチング、いわゆるサイ
ドエッチが進行する。このサイドエッチは図２で２０℃
におけるエッチング速度（レート）の一番遅い結晶面で
ある（１１１）Ａ面のエッチングレートに依存してい
る。
【０００８】このサイドエッチによって、ソース抵抗の
増大やｎ−ＡｌＧａＡｓ３４の露出による表面準位の影
響等のデバイスの特性上望ましくない問題が生じる。
増大やｎ−ＡｌＧａＡｓ３４の露出による表面準位の影
響等のデバイスの特性上望ましくない問題が生じる。
【０００９】エッチング時間でサイドエッチを抑制しよ
うとすると、厳密な時間制御を必要とし、プロセスを行
う上で再現性，均一性等の点で好ましいものではない。
うとすると、厳密な時間制御を必要とし、プロセスを行
う上で再現性，均一性等の点で好ましいものではない。
【００１０】さらにサイドエッチの入らないドライエッ
チでは、大規模な装置が必要であることや、物理的に叩
くため半導体装置にダメージを与えるという問題があ
る。
チでは、大規模な装置が必要であることや、物理的に叩
くため半導体装置にダメージを与えるという問題があ
る。
【００１１】また、エッチングの停止を室温の水で行う
と、エッチング液が充分に水で希釈されるまでの時間内
にもエッチングが進行して、過度なエッチングやエッチ
ングむらを生じるという問題がある。
と、エッチング液が充分に水で希釈されるまでの時間内
にもエッチングが進行して、過度なエッチングやエッチ
ングむらを生じるという問題がある。
【００１２】このエッチング停止時での余剰なエッチン
グの進行は、停止液である水の中で反応熱の発生などに
よる温度むらが発生すれば、さらにエッチングのむらを
増大する。
グの進行は、停止液である水の中で反応熱の発生などに
よる温度むらが発生すれば、さらにエッチングのむらを
増大する。
【００１３】本発明の目的は、このような問題点を解決
し、歩留り，均一性，再現性の優れたデバイスを作製す
るための製造方法を提供することにある。
し、歩留り，均一性，再現性の優れたデバイスを作製す
るための製造方法を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、クエン酸水
溶液と過酸化水素水とを含む混合液を用いて（１００）
を主面とする化合物半導体をエッチングする工程を有す
る半導体装置の製造方法において、前記化合物半導体の
（１１１）Ｂ面のエッチング速度が他の面のエッチング
速度よりも小さくなる温度で前記エッチングを行うもの
である。また前記化合物半導体は、該化合物半導体より
もエッチング速度が遅い停止層の上に形成するものであ
る。
め、本発明に係る半導体装置の製造方法は、クエン酸水
溶液と過酸化水素水とを含む混合液を用いて（１００）
を主面とする化合物半導体をエッチングする工程を有す
る半導体装置の製造方法において、前記化合物半導体の
（１１１）Ｂ面のエッチング速度が他の面のエッチング
速度よりも小さくなる温度で前記エッチングを行うもの
である。また前記化合物半導体は、該化合物半導体より
もエッチング速度が遅い停止層の上に形成するものであ
る。
【００１５】また本発明に係る半導体装置の製造方法
は、開口部を有するマスクにより覆われた（１００）を
主面とする化合物半導体をクエン酸水溶液と過酸化水素
水を含む混合液を用いてエッチングする工程を有する半
導体装置の製造方法において、前記化合物半導体の（１
１１）Ｂ面のエッチング速度が他の面のエッチング速度
よりも小さくなる温度で前記エッチングを行うことによ
り、前記開口部に露出する前記化合物半導体を側面の前
記マスクからのサイドエッチを抑制しつつ、かつ側面に
（１１１）Ｂ面が表出するようにエッチングをするもの
である。
は、開口部を有するマスクにより覆われた（１００）を
主面とする化合物半導体をクエン酸水溶液と過酸化水素
水を含む混合液を用いてエッチングする工程を有する半
導体装置の製造方法において、前記化合物半導体の（１
１１）Ｂ面のエッチング速度が他の面のエッチング速度
よりも小さくなる温度で前記エッチングを行うことによ
り、前記開口部に露出する前記化合物半導体を側面の前
記マスクからのサイドエッチを抑制しつつ、かつ側面に
（１１１）Ｂ面が表出するようにエッチングをするもの
である。
【００１６】また前記化合物半導体として、ＧａＡｓ，
ＡｌＡｓ，ＩｎＡｓ，ＧａＰ，ＩｎＰ及び、これらで構
成される化合物半導体を用いる。
ＡｌＡｓ，ＩｎＡｓ，ＧａＰ，ＩｎＰ及び、これらで構
成される化合物半導体を用いる。
【００１７】また本発明に係る半導体装置の製造方法
は、開口部を有するマスクにより覆われた（１００）を
主面とする化合物半導体をクエン酸水溶液と過酸化水素
水を含む混合液を用いてエッチングしてリセスを形成す
る工程を有する半導体装置の製造方法において、 前記化
合物半導体は、該化合物半導体よりもエッチング速度が
遅い停止層の上に形成されたものであり、 前記化合物半
導体の（１１１）Ｂ面のエッチング速度が他の面のエッ
チング速度よりも小さくなる温度で前記エッチングを行
うことにより、前記開口部の側面では前記マスクからの
サイドエッチを抑制しつつ側面に（１１１）Ｂ面を表出
させ、前記開口部の底面では前記停止層でエッチングを
停止させることによりリセスを形成するものである。
は、開口部を有するマスクにより覆われた（１００）を
主面とする化合物半導体をクエン酸水溶液と過酸化水素
水を含む混合液を用いてエッチングしてリセスを形成す
る工程を有する半導体装置の製造方法において、 前記化
合物半導体は、該化合物半導体よりもエッチング速度が
遅い停止層の上に形成されたものであり、 前記化合物半
導体の（１１１）Ｂ面のエッチング速度が他の面のエッ
チング速度よりも小さくなる温度で前記エッチングを行
うことにより、前記開口部の側面では前記マスクからの
サイドエッチを抑制しつつ側面に（１１１）Ｂ面を表出
させ、前記開口部の底面では前記停止層でエッチングを
停止させることによりリセスを形成するものである。
【００１８】また前記エッチングによるリセス形成工程
の後に金属膜を形成し、引き続き前記マスクと余分な前
記金属膜とを除去してゲート電極を形成する工程を有し
ており、また前記ゲート電極は前記化合物半導体におい
て主面をなす（１００）面上の［０１１］または［０−
１１］方向に平行に形成されたものである。
の後に金属膜を形成し、引き続き前記マスクと余分な前
記金属膜とを除去してゲート電極を形成する工程を有し
ており、また前記ゲート電極は前記化合物半導体におい
て主面をなす（１００）面上の［０１１］または［０−
１１］方向に平行に形成されたものである。
【００１９】また前記化合物半導体及び前記停止層とし
て、それぞれＩｎ a Ｇａ 1-a Ａｓ層（０≦ａ≦１）とＡｌ
b Ｇａ 1-b Ａｓ層（０＜ｂ≦１）、またはＩｎ c Ｇａ 1-c Ａ
ｓ層（０≦ｃ≦１）とＩｎ d Ａｌ 1-d Ａｓ層（０≦ｄ＜
１）あるいはＩｎＰ層、またはＩｎ e Ａｌ 1-e Ａｓ層（０
＜ｅ≦１）とＩｎＰ層を用いる。また前記エッチングを
１５℃以下で行う。
て、それぞれＩｎ a Ｇａ 1-a Ａｓ層（０≦ａ≦１）とＡｌ
b Ｇａ 1-b Ａｓ層（０＜ｂ≦１）、またはＩｎ c Ｇａ 1-c Ａ
ｓ層（０≦ｃ≦１）とＩｎ d Ａｌ 1-d Ａｓ層（０≦ｄ＜
１）あるいはＩｎＰ層、またはＩｎ e Ａｌ 1-e Ａｓ層（０
＜ｅ≦１）とＩｎＰ層を用いる。また前記エッチングを
１５℃以下で行う。
【００２０】また前記エッチングを室温よりも低温で行
う際に、エッチング液に浸すに先立って、被エッチング
化合物半導体を前記エッチング液の温度とほぼ等しい温
度ないし低い温度に設定しておく。また前記被エッチン
グ化合物半導体を前記エッチング液の温度とほぼ同等な
いし低い温度の水に浸しておく。前記エッチング後に前
記エッチング液の温度とほぼ等しい温度ないし低い温度
の水に浸してエッチングを停止させる。
う際に、エッチング液に浸すに先立って、被エッチング
化合物半導体を前記エッチング液の温度とほぼ等しい温
度ないし低い温度に設定しておく。また前記被エッチン
グ化合物半導体を前記エッチング液の温度とほぼ同等な
いし低い温度の水に浸しておく。前記エッチング後に前
記エッチング液の温度とほぼ等しい温度ないし低い温度
の水に浸してエッチングを停止させる。
【００２１】
【作用】本発明は１５℃以下の温度で少なくともクエン
酸水溶液と過酸化水素水を含む混合液を用いて化合物半
導体をエッチングすることと、エッチングの前後に同温
以下の温度の水に浸漬させることを特徴とする。
酸水溶液と過酸化水素水を含む混合液を用いて化合物半
導体をエッチングすることと、エッチングの前後に同温
以下の温度の水に浸漬させることを特徴とする。
【００２２】クエン酸水溶液と過酸化水素水を含む混合
液を用いてＧａＡｓ（１００）面，（１１１）Ａ面，
（１１１）Ｂ面のエッチングレートの温度依存性をとる
と、いずれの面も温度の低下とともに、エッチングレー
トが減少していくが、ある温度以下になると、（１１
１）Ｂ面のエッチングレートが他の面と比較して急激に
減少することが実験的に求められた。
液を用いてＧａＡｓ（１００）面，（１１１）Ａ面，
（１１１）Ｂ面のエッチングレートの温度依存性をとる
と、いずれの面も温度の低下とともに、エッチングレー
トが減少していくが、ある温度以下になると、（１１
１）Ｂ面のエッチングレートが他の面と比較して急激に
減少することが実験的に求められた。
【００２３】この急激にエッチングレートの低下する温
度以下でエッチングを行い、史かもエッチングの前後に
この温度以下の水に浸漬させることにより、ゲートを
（１００）面上の［０１１］または［０−１１］方向に
平行に作製した場合、サイドエッチの抑制されたデバイ
スの作製が可能となる。
度以下でエッチングを行い、史かもエッチングの前後に
この温度以下の水に浸漬させることにより、ゲートを
（１００）面上の［０１１］または［０−１１］方向に
平行に作製した場合、サイドエッチの抑制されたデバイ
スの作製が可能となる。
【００２４】これにより、エッチング時間によらず所望
のエッチング形状の半導体装置の作製が可能となり、低
ソース抵抗および表面準位の影響の抑制が可能となる。
のエッチング形状の半導体装置の作製が可能となり、低
ソース抵抗および表面準位の影響の抑制が可能となる。
【００２５】さらに均一性や歩留り向上にもつながる。
【００２６】また、ゲートを［０１１］に平行に設けた
場合、リセスエッチングは（１１１）Ｂ面で律速される
ため、リセス底は開口幅より細くなるので、マスクより
細いゲートを持つ半導体装置の実現も可能である。
場合、リセスエッチングは（１１１）Ｂ面で律速される
ため、リセス底は開口幅より細くなるので、マスクより
細いゲートを持つ半導体装置の実現も可能である。
【００２７】
【発明の実施の形態】図１，図２を参照して本発明の実
施形態について説明する。図２は、クエン酸水溶液（ｃ
ｉｔｒｉｃ ａｃｉｄ）と過酸化水素水（Ｈ2Ｏ2）の体
積比が３の混合液におけるＧａＡｓの（１００）面，
（１１１）Ａ面，（１１１）Ｂ面のエッチングレートの
温度依存性を示した図である。
施形態について説明する。図２は、クエン酸水溶液（ｃ
ｉｔｒｉｃ ａｃｉｄ）と過酸化水素水（Ｈ2Ｏ2）の体
積比が３の混合液におけるＧａＡｓの（１００）面，
（１１１）Ａ面，（１１１）Ｂ面のエッチングレートの
温度依存性を示した図である。
【００２８】（１００）面，（１１１）Ａ面，（１１
１）Ｂ面すべてのエッチングレートが温度の低下ととも
に指数関数的に減少していくが、（１１１）Ｂ面は１０
℃付近で、（１００）面，（１１１）Ａ面と比較して急
激にエッチングレートが減少することが判明した。
１）Ｂ面すべてのエッチングレートが温度の低下ととも
に指数関数的に減少していくが、（１１１）Ｂ面は１０
℃付近で、（１００）面，（１１１）Ａ面と比較して急
激にエッチングレートが減少することが判明した。
【００２９】図１は本発明の半導体装置の製造方法に用
いた半導体装置のエッチング後を示す断面図である。化
合物半導体多層膜は面方位（１００）の半絶縁性（Ｓ
Ｉ：Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ）−ＧａＡｓ基板
１上に厚さ０．５μｍのバッファー層として真性（ｉ：
ｉｎｔｒｉｎｓｉｃ）−ＧａＡｓ２，厚さ１５ｎｍのチ
ャネル層ｉ−Ｉｎ0.15Ｇａ0.85Ａｓ３，厚さ３８ｎｍの
供給層であるｎ−Ａｌ0. 2Ｇａ0.8Ａｓ４（濃度２×１０
18ｃｍ-3），厚さ２ｎｍの停止層ｎ−ＡｌＡｓ５（濃度
２×１０18ｃｍ-3），厚さ６０ｎｍのｎ−ＧａＡｓ６
（濃度３×１０18ｃｍ-3）コンタクト層をＭＯＣＶＤあ
るいはＭＢＥで順次成長させて形成する。
いた半導体装置のエッチング後を示す断面図である。化
合物半導体多層膜は面方位（１００）の半絶縁性（Ｓ
Ｉ：Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ）−ＧａＡｓ基板
１上に厚さ０．５μｍのバッファー層として真性（ｉ：
ｉｎｔｒｉｎｓｉｃ）−ＧａＡｓ２，厚さ１５ｎｍのチ
ャネル層ｉ−Ｉｎ0.15Ｇａ0.85Ａｓ３，厚さ３８ｎｍの
供給層であるｎ−Ａｌ0. 2Ｇａ0.8Ａｓ４（濃度２×１０
18ｃｍ-3），厚さ２ｎｍの停止層ｎ−ＡｌＡｓ５（濃度
２×１０18ｃｍ-3），厚さ６０ｎｍのｎ−ＧａＡｓ６
（濃度３×１０18ｃｍ-3）コンタクト層をＭＯＣＶＤあ
るいはＭＢＥで順次成長させて形成する。
【００３０】これにオーミックメタル７を蒸着し、熱処
理アロイを行いオーミックを形成する。
理アロイを行いオーミックを形成する。
【００３１】続いてフォトレジストをマスクとし、上記
のクエン酸エッチング液を用いて５℃でｎ−ＧａＡｓ４
のエッチングを行う。
のクエン酸エッチング液を用いて５℃でｎ−ＧａＡｓ４
のエッチングを行う。
【００３２】その後、ゲートメタルを蒸着し、リフトオ
フ法などでマスクおよび余分なメタルを除去して半導体
装置が完成する。
フ法などでマスクおよび余分なメタルを除去して半導体
装置が完成する。
【００３３】５℃の低温でエッチングすることにより、
エッチング後の断面（０１１）面および（０−１１）面
のエッチング形状は、ともに縦方向ではＡｌＡｓ５の
（１００）面で、横方向はｎ−ＧａＡｓ６の（１１１）
Ｂ面でエッチングが停止し、マスに対してサイドエッチ
が入らない断面形状となる。
エッチング後の断面（０１１）面および（０−１１）面
のエッチング形状は、ともに縦方向ではＡｌＡｓ５の
（１００）面で、横方向はｎ−ＧａＡｓ６の（１１１）
Ｂ面でエッチングが停止し、マスに対してサイドエッチ
が入らない断面形状となる。
【００３４】またエッチングの前後において、５℃の水
に漬けることにより、基板の温度とエッチングの浸漬層
との差によるエッチング条件のバラツキを回避でき、エ
ッチング停止をより制御よく行うことが可能となる。
に漬けることにより、基板の温度とエッチングの浸漬層
との差によるエッチング条件のバラツキを回避でき、エ
ッチング停止をより制御よく行うことが可能となる。
【００３５】以上によりソース・ゲート間の距離を制御
性よく短縮してソース抵抗の低減を図ることができ、さ
らに、表面であるｎ−ＡｌＧａＡｓ層４の露出防止によ
りゲートラグ等によるデバイス特性劣化を抑制すること
が可能となる。
性よく短縮してソース抵抗の低減を図ることができ、さ
らに、表面であるｎ−ＡｌＧａＡｓ層４の露出防止によ
りゲートラグ等によるデバイス特性劣化を抑制すること
が可能となる。
【００３６】また、ゲートを［０１１］に平行に作製し
た場合、ＧａＡｓコンタクト層６の厚さを２００ｎｍと
することにより、マスク開口幅が０．６μｍであって
も、ゲート長としては０．３μｍのデバイスの作製が可
能となり、短チャネルによるＦＥＴの高周波化等の特性
の向上が期待できる。
た場合、ＧａＡｓコンタクト層６の厚さを２００ｎｍと
することにより、マスク開口幅が０．６μｍであって
も、ゲート長としては０．３μｍのデバイスの作製が可
能となり、短チャネルによるＦＥＴの高周波化等の特性
の向上が期待できる。
【００３７】本発明の実施形態では、混合比３を用いた
が、選択比や面方位依存が得られれば、この限りではな
く、バッファー液としてクエン酸カリウム等をエッチン
グ液に入れることも可能である。
が、選択比や面方位依存が得られれば、この限りではな
く、バッファー液としてクエン酸カリウム等をエッチン
グ液に入れることも可能である。
【００３８】また、本実施形態では、エッチング温度を
５℃としたが、エッチング液の混合比，選択比等により
１５℃以下で選択比が得られる温度で行えば、この限り
でない。さらに、本実施形態ではＧａＡｓ／ＡｌＧａＡ
ｓ系を例にとったが、例えばＩｎＧａＡｓ／ＡｌＧａＡ
ｓ系，ＩｎＧａＡｓ／ＩｎＡｌＡｓ系，ＩｎＧａＡｓ／
ＩｎＰ系，ＩｎＡｌＡｓ／ＩｎＰ系等にも応用可能であ
る。
５℃としたが、エッチング液の混合比，選択比等により
１５℃以下で選択比が得られる温度で行えば、この限り
でない。さらに、本実施形態ではＧａＡｓ／ＡｌＧａＡ
ｓ系を例にとったが、例えばＩｎＧａＡｓ／ＡｌＧａＡ
ｓ系，ＩｎＧａＡｓ／ＩｎＡｌＡｓ系，ＩｎＧａＡｓ／
ＩｎＰ系，ＩｎＡｌＡｓ／ＩｎＰ系等にも応用可能であ
る。
【００３９】なお、エッチング前にエッチング液と同じ
５℃の水にあらかじめ被エッチングウエハーを浸してお
くプロセスは、エッチング開始時にウエハーの温度をエ
ッチング液と同じ温度にすることを意味するが、浸して
おく時間としては、被エッチングウエハーの熱伝導率に
もよるものではあるが、本実験では１０秒間程度以上で
充分であった。
５℃の水にあらかじめ被エッチングウエハーを浸してお
くプロセスは、エッチング開始時にウエハーの温度をエ
ッチング液と同じ温度にすることを意味するが、浸して
おく時間としては、被エッチングウエハーの熱伝導率に
もよるものではあるが、本実験では１０秒間程度以上で
充分であった。
【００４０】もちろん、エッチング前に改めて水洗が必
要でない場合には、エッチング液とほぼ同温に設定した
恒温槽などに被エッチングウエハーなどを入れておき、
エッチング直前に取り出してエッチングを開始すればよ
いことは言うまでもない。
要でない場合には、エッチング液とほぼ同温に設定した
恒温槽などに被エッチングウエハーなどを入れておき、
エッチング直前に取り出してエッチングを開始すればよ
いことは言うまでもない。
【００４１】さらに、クエン酸エッチング液以外の他の
エッチング液においても予め、被エッチングウエハーを
エッチング液と同じ温度にしておくことは極めてエッチ
ングの再現性、特に短時間でのエッチング量あるいは、
その均一性制御に効果があることが判明した。
エッチング液においても予め、被エッチングウエハーを
エッチング液と同じ温度にしておくことは極めてエッチ
ングの再現性、特に短時間でのエッチング量あるいは、
その均一性制御に効果があることが判明した。
【００４２】さらに、このエッチング前に被エッチング
ウエハーをエッチング液とほぼ同じ温度にしておく方法
は、特に室温（２０℃）以下で行うエッチングにとりわ
け制御性が向上する。
ウエハーをエッチング液とほぼ同じ温度にしておく方法
は、特に室温（２０℃）以下で行うエッチングにとりわ
け制御性が向上する。
【００４３】なぜならば、一般にエッチング速度はエッ
チング液の温度上昇とともに急激に上昇するものであ
り、室温以上でのエッチングであるならば温度の低い被
エッチングウエハーを浸しても初期に若干のエッチング
レートの減少はあるもののエッチングが過剰となるよう
な致命的なものとはならないからである。
チング液の温度上昇とともに急激に上昇するものであ
り、室温以上でのエッチングであるならば温度の低い被
エッチングウエハーを浸しても初期に若干のエッチング
レートの減少はあるもののエッチングが過剰となるよう
な致命的なものとはならないからである。
【００４４】この意味で被エッチングウエハーは、エッ
チング前にはエッチング液の温度より低いことがプロセ
スの安定性のためには、重要なことである。いずれにし
ても、このエッチング前に被エッチングウエハーをエッ
チング液とほぼ同じ温度にしておく方法を採用するなら
ば、使用するエッチング液の量を節減することにも効果
は大である。
チング前にはエッチング液の温度より低いことがプロセ
スの安定性のためには、重要なことである。いずれにし
ても、このエッチング前に被エッチングウエハーをエッ
チング液とほぼ同じ温度にしておく方法を採用するなら
ば、使用するエッチング液の量を節減することにも効果
は大である。
【００４５】被エッチングウエハーの大型化が進むシリ
コンでは直径３０ｃｍのウエハーが実現しつつあるが、
こうした大型化した熱容量の大きなウエハーにおいても
少量のエッチング液での処理が可能となる。
コンでは直径３０ｃｍのウエハーが実現しつつあるが、
こうした大型化した熱容量の大きなウエハーにおいても
少量のエッチング液での処理が可能となる。
【００４６】ちなみにこの方法を採用してのクエン酸エ
ッチングでは３インチウエハーにあっても５０ｃｃのエ
ッチング液を準備すれば充分となった。以前は最低でも
５００ｃｃを用意したことと比べれば１／１０となった
わけである。
ッチングでは３インチウエハーにあっても５０ｃｃのエ
ッチング液を準備すれば充分となった。以前は最低でも
５００ｃｃを用意したことと比べれば１／１０となった
わけである。
【００４７】
【発明の効果】以上説明したように本発明によれば、ク
エン酸系エッチング液を用いて低温で化合物半導体をエ
ッチングすることにより、（１１１）Ｂ面でエッチング
を停止させることができ、サイドエッチの入らない形状
が実現できる。
エン酸系エッチング液を用いて低温で化合物半導体をエ
ッチングすることにより、（１１１）Ｂ面でエッチング
を停止させることができ、サイドエッチの入らない形状
が実現できる。
【００４８】これにより、ソース抵抗やドレインラグ等
の表面準位の影響が低減でき、歩留り，再現性，均一性
の優れたダメージフリーなデバイスの作製が可能とな
る。
の表面準位の影響が低減でき、歩留り，再現性，均一性
の優れたダメージフリーなデバイスの作製が可能とな
る。
【００４９】さらにゲートの短チャネル化も容易に行
え、ＦＥＴの高周波化等の特性の向上にもつながる。
え、ＦＥＴの高周波化等の特性の向上にもつながる。
【００５０】さらに、実施形態で述べたようにエッチン
グ前後に被エッチングウエハーをエッチング液とほぼ同
じ温度の水に浸して処理する方法は、化合物半導体の処
理に限ることなく、あらゆるエッチングに対してその制
御性の向上をもたらすものである。
グ前後に被エッチングウエハーをエッチング液とほぼ同
じ温度の水に浸して処理する方法は、化合物半導体の処
理に限ることなく、あらゆるエッチングに対してその制
御性の向上をもたらすものである。
【００５１】とりわけ、エッチング前に被エッチングウ
エハーをエッチング液とほぼ同じ温度にしておく方法を
採用するならば、熱容量の大きな大型の被エッチングウ
エハーの処理に際しても、少量のエッチング液での処理
が可能であり、廃液処理等の不可を軽減することにもき
わめて有効となる。
エハーをエッチング液とほぼ同じ温度にしておく方法を
採用するならば、熱容量の大きな大型の被エッチングウ
エハーの処理に際しても、少量のエッチング液での処理
が可能であり、廃液処理等の不可を軽減することにもき
わめて有効となる。
【図１】本発明の一実施形態に係る半導体装置の製造方
法により得られた半導体装置を示す断面図である。
法により得られた半導体装置を示す断面図である。
【図２】本発明の一実施形態におけるエッチングレート
と温度の関係を示す特性図である。
と温度の関係を示す特性図である。
【図３】従来の製造方法により得られた半導体装置を示
す断面図である。
す断面図である。
１ Ｓ．Ｉ−ＧａＡｓ基板 ２ ｉ−ＧａＡｓのバッファー層 ３ ｉ−ＩｎＧａＡｓのチャネル層 ４ ｎ−ＡｌＧａＡｓの供給層 ５ ｎ−ＡｌＡｓのストッパー層 ６ ｎ−ＧａＡｓのコンタクト層 ７ オーミックメタル ８ フォトレジスト ３１ Ｓ．Ｉ−ＧａＡｓ基板 ３２ ｉ−ＧａＡｓのバッファー層 ３３ ｉ−ＩｎＧａＡｓのチャネル層 ３４ ｎ−ＡｌＧａＡｓの供給層 ３５ ｎ−ＡｌＡｓのストッパー層 ３６ ｎ−ＧａＡｓのコンタクト層 ３７ オーミックメタル ３８ フォトレジスト
フロントページの続き (56)参考文献 特開 平６−310425（ＪＰ，Ａ) 特開 平７−307528（ＪＰ，Ａ) 特開 昭61−54677（ＪＰ，Ａ) 特開 平４−206523（ＪＰ，Ａ) 特開 平５−36670（ＪＰ，Ａ) 特開 昭60−83335（ＪＰ，Ａ) 特開 昭54−36185（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/306,21/308
Claims (12)
- 【請求項１】 クエン酸水溶液と過酸化水素水とを含む
混合液を用いて（１００）を主面とする化合物半導体を
エッチングする工程を有する半導体装置の製造方法にお
いて、 前記化合物半導体の（１１１）Ｂ面のエッチング速度が
他の面のエッチング速度よりも小さくなる温度で前記エ
ッチングを行うことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記化合物半導体は、該化合物半導体よ
りもエッチング速度が遅い停止層の上に形成するもので
あることを特徴とする請求項１に記載の半導体装置の製
造方法。 - 【請求項３】 開口部を有するマスクにより覆われた
（１００）を主面とする化合物半導体をクエン酸水溶液
と過酸化水素水を含む混合液を用いてエッチングする工
程を有する半導体装置の製造方法において、 前記化合物半導体の（１１１）Ｂ面のエッチング速度が
他の面のエッチング速度よりも小さくなる温度で前記エ
ッチングを行うことにより、前記開口部に露出する前記
化合物半導体を側面の前記マスクからのサイドエッチを
抑制しつつ、かつ側面に（１１１）Ｂ面が表出するよう
にエッチングをすることを特徴とする半導体装置の製造
方法。 - 【請求項４】 前記化合物半導体として、ＧａＡｓ，Ａ
ｌＡｓ，ＩｎＡｓ，ＧａＰ，ＩｎＰ及び、これらで構成
される化合物半導体を用いることを特徴とする請求項１
又は３に記載の半導体装置の製造方法。 - 【請求項５】 開口部を有するマスクにより覆われた
（１００）を主面とする化合物半導体をクエン酸水溶液
と過酸化水素水を含む混合液を用いてエッチングしてリ
セスを形成する工程を有する半導体装置の製造方法にお
いて、 前記化合物半導体は、該化合物半導体よりもエッチング
速度が遅い停止層の上に形成されたものであり、 前記化合物半導体の（１１１）Ｂ面のエッチング速度が
他の面のエッチング速度よりも小さくなる温度で前記エ
ッチングを行うことにより、前記開口部の側面では前記
マスクからのサイドエッチを抑制しつつ側面に（１１
１）Ｂ面を表出さ せ、前記開口部の底面では前記停止層
でエッチングを停止させることによりリセスを形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 前記エッチングによるリセス形成工程の
後に金属膜を形成し、引き続き前記マスクと余分な前記
金属膜とを除去してゲート電極を形成する工程を有する
ことを特徴とする請求項５に記載の半導体装置の製造方
法。 - 【請求項７】 前記ゲート電極は前記化合物半導体にお
いて主面をなす（１００）面上の［０１１］または［０
−１１］方向に平行に形成されたものであることを特徴
とする請求項６に記載の半導体装置の製造方法。 - 【請求項８】 前記化合物半導体及び前記停止層とし
て、それぞれＩｎaＧａ1-aＡｓ層（０≦ａ≦１）とＡｌ
bＧａ1-bＡｓ層（０＜ｂ≦１）、またはＩｎcＧａ1-cＡ
ｓ層（０≦ｃ≦１）とＩｎdＡｌ1-dＡｓ層（０≦ｄ＜
１）あるいはＩｎＰ層、またはＩｎeＡｌ1-eＡｓ層（０
＜ｅ≦１）とＩｎＰ層を用いることを特徴とする請求項
２、５、６、７のいずれかに記載の半導体装置の製造方
法。 - 【請求項９】 前記エッチングを１５℃以下で行うこと
を特徴とする請求項１，２，３，４，５，６，７又は８
のいずれかに記載の半導体装置の製造方法。 - 【請求項１０】 前記エッチングを室温よりも低温で行
う際に、 エッチング液に浸すに先立って、被エッチング化合物半
導体を前記エッチング液の温度とほぼ等しい温度ないし
低い温度に設定しておくことを特徴とする請求項１、
３、５のいずれかに記載の半導体装置の製造方法。 - 【請求項１１】 前記被エッチング化合物半導体を前記
エッチング液の温度とほぼ同等ないし低い温度の水に浸
しておくことを特徴とする請求項１０に記載の半導体装
置の製造方法。 - 【請求項１２】 前記エッチング後に前記エッチング液
の温度とほぼ等しい温度ないし低い温度の水に浸してエ
ッチングを停止させることを特徴とする請求項１０又は
１１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08125049A JP3097557B2 (ja) | 1996-05-20 | 1996-05-20 | 半導体装置の製造方法 |
| US08/855,612 US6093657A (en) | 1996-05-20 | 1997-05-13 | Fabrication process of semiconductor device |
| KR1019970019195A KR100288173B1 (ko) | 1996-05-20 | 1997-05-19 | 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08125049A JP3097557B2 (ja) | 1996-05-20 | 1996-05-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09306889A JPH09306889A (ja) | 1997-11-28 |
| JP3097557B2 true JP3097557B2 (ja) | 2000-10-10 |
Family
ID=14900575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08125049A Expired - Fee Related JP3097557B2 (ja) | 1996-05-20 | 1996-05-20 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6093657A (ja) |
| JP (1) | JP3097557B2 (ja) |
| KR (1) | KR100288173B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100283027B1 (ko) * | 1999-03-19 | 2001-02-15 | 정명식 | 이종 접합 반도체 소자의 ＧａＡｓ/ＡｌＧａＡｓ 선택적 식각방법 및 이를 이용한 비정형 고 전자 이동도 트랜지스터의 제조방법 |
| JP2001007118A (ja) | 1999-06-22 | 2001-01-12 | Nec Corp | 半導体装置及びその製造方法 |
| US6419755B1 (en) * | 1999-12-30 | 2002-07-16 | Alcoa Inc. | Chemical delacquering process |
| US6231678B1 (en) * | 1999-12-30 | 2001-05-15 | Alcoa Inc. | Chemical delacquering process |
| US6524899B1 (en) * | 2000-09-21 | 2003-02-25 | Trw Inc. | Process for forming a large area, high gate current HEMT diode |
| SG95637A1 (en) * | 2001-03-15 | 2003-04-23 | Micron Technology Inc | Semiconductor/printed circuit board assembly, and computer system |
| JP5181924B2 (ja) * | 2008-08-21 | 2013-04-10 | ソニー株式会社 | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436185A (en) * | 1977-08-26 | 1979-03-16 | Toshiba Corp | Etching method of gaas system compound semiconductor crystal |
| JPS6083335A (ja) * | 1983-10-13 | 1985-05-11 | Nec Corp | ウエハ−の加工法 |
| JPS6154677A (ja) * | 1984-08-24 | 1986-03-18 | New Japan Radio Co Ltd | リセス構造ＧａＡｓＦＥＴの製造方法 |
| JPH04206523A (ja) * | 1990-11-30 | 1992-07-28 | Fujitsu Ltd | インジュウムリンのエッチング方法 |
| JPH0536670A (ja) * | 1991-07-29 | 1993-02-12 | Nec Corp | 湿式エツチング装置 |
| JPH0697150A (ja) * | 1992-09-09 | 1994-04-08 | Furukawa Electric Co Ltd:The | 化合物半導体の選択的エッチング液 |
| US5419808A (en) * | 1993-03-19 | 1995-05-30 | Mitsubishi Denki Kabushiki Kaisha | Etching solution and etching method for semiconductors |
| JP3135185B2 (ja) * | 1993-03-19 | 2001-02-13 | 三菱電機株式会社 | 半導体エッチング液，半導体エッチング方法，及びＧａＡｓ面の判定方法 |
| US5374328A (en) * | 1993-03-25 | 1994-12-20 | Watkins Johnson Company | Method of fabricating group III-V compound |
| JPH06310425A (ja) * | 1993-04-20 | 1994-11-04 | Sanyo Electric Co Ltd | 量子細線の形成方法 |
| US5824186A (en) * | 1993-12-17 | 1998-10-20 | The Regents Of The University Of California | Method and apparatus for fabricating self-assembling microstructures |
| US5545291A (en) * | 1993-12-17 | 1996-08-13 | The Regents Of The University Of California | Method for fabricating self-assembling microstructures |
| JPH07307528A (ja) * | 1994-05-12 | 1995-11-21 | Sumitomo Electric Ind Ltd | 青色半導体発光素子の作製方法 |
| JPH09116222A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体レーザの製造方法，及び半導体レーザ |
| US5928964A (en) * | 1995-12-21 | 1999-07-27 | Texas Instruments Incorporated | System and method for anisotropic etching of silicon nitride |
| JP3640272B2 (ja) * | 1996-02-09 | 2005-04-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5904572A (en) * | 1996-12-24 | 1999-05-18 | Samsung Electronics Co., Ltd. | Wet etching station and a wet etching method adapted for utilizing the same |
-
1996
- 1996-05-20 JP JP08125049A patent/JP3097557B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-13 US US08/855,612 patent/US6093657A/en not_active Expired - Lifetime
- 1997-05-19 KR KR1019970019195A patent/KR100288173B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100288173B1 (ko) | 2001-06-01 |
| JPH09306889A (ja) | 1997-11-28 |
| US6093657A (en) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE36185E (en) | Method of fabricating Group III-V compound semiconductor devices using selective etching | |
| JP3097557B2 (ja) | 半導体装置の製造方法 | |
| US6180968B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| Higuchi et al. | Selective wet-etching of InGaAs on InAlAs using adipic acid and its application to InAlAs/InGaAs HEMTs | |
| JPH08115925A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS63178574A (ja) | 半導体レ−ザ装置の製造方法 | |
| US20030138984A1 (en) | Chemistry for etching quaternary interface layers on InGaAsP mostly formed between GaAs and InxGa(1-x)P layers | |
| JP2833572B2 (ja) | 半導体装置の製造方法 | |
| KR100283027B1 (ko) | 이종 접합 반도체 소자의 ＧａＡｓ/ＡｌＧａＡｓ 선택적 식각방법 및 이를 이용한 비정형 고 전자 이동도 트랜지스터의 제조방법 | |
| JP3039544B2 (ja) | 半導体装置およびその製造方法 | |
| JP3887473B2 (ja) | 半導体素子の製造方法およびこの方法に使用されるエッチング液 | |
| JP2739852B2 (ja) | 半導体装置の製造方法 | |
| JPH05218093A (ja) | 電界効果トランジスタとその製造方法 | |
| JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
| JP2003249481A (ja) | 半導体装置の製造方法 | |
| JPH0298946A (ja) | 電界効果トランジスタの製造方法 | |
| JPH06163515A (ja) | 化合物半導体装置の製造方法 | |
| JP2001044169A (ja) | 半導体のエッチング液、調製方法及びエッチング方法 | |
| JP4652505B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH06163514A (ja) | 化合物半導体装置の製造方法 | |
| JP2001035840A (ja) | エッチング方法および半導体装置の製造方法 | |
| JPH0498833A (ja) | 化合物半導体のエッチング方法 | |
| JPH05166840A (ja) | 電界効果トランジスタ | |
| JPH04167531A (ja) | ３―ｖ族化合物半導体装置とその製造方法 | |
| JPH04256317A (ja) | 半導体基板のエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |